TWI842580B - 具有可潤濕引線側面和連接杆的半導體封裝及其製造方法 - Google Patents
具有可潤濕引線側面和連接杆的半導體封裝及其製造方法 Download PDFInfo
- Publication number
- TWI842580B TWI842580B TW112123657A TW112123657A TWI842580B TW I842580 B TWI842580 B TW I842580B TW 112123657 A TW112123657 A TW 112123657A TW 112123657 A TW112123657 A TW 112123657A TW I842580 B TWI842580 B TW I842580B
- Authority
- TW
- Taiwan
- Prior art keywords
- leads
- chip pad
- connecting rod
- chip
- semiconductor package
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000002184 metal Substances 0.000 claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 30
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 238000009713 electroplating Methods 0.000 claims description 6
- 238000004806 packaging method and process Methods 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 abstract 2
- 238000000465 moulding Methods 0.000 abstract 2
- 238000007747 plating Methods 0.000 abstract 1
- 238000009966 trimming Methods 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Abstract
一種半導體封裝，包括一個引線框架、一個晶片和一個模組封裝。引線框架包括晶片焊盤、第一複數個引線、附加的一個或複數個引線，第二複數個引線、第一連接杆、第二連接杆、第三連接杆和第四連接杆。第一複數個引線、附加的一個或複數個引線和第二複數個引線中的每個引線的相應端面都鍍有金屬。第一連接杆、第二連接杆、第三連接杆和第四連接杆的相應端表面未鍍有金屬。一種用於製造半導體封裝的方法包括以下步驟：提供引線框架陣列、安裝晶片、形成模組封裝、應用切剪製程、應用電鍍製程和應用分離製程。
Description
本發明一般涉及一種半導體封裝及其製造方法，該半導體封裝含有複數個具有可潤濕側面的引線和複數個連接杆。更具體地，本發明涉及一種使用具有在電鍍製程步驟之前的切剪製程步驟的引線框架製造的半導體封裝。
傳統的四邊形無引線(QFN)和雙扁平無引線(DFN)微引線封裝在單體化製程或衝壓製程之後，在引線的端面包括暴露的銅。隨著時間的推移暴露的銅會氧化。在將QFN封裝和DFN封裝與印刷電路板(PCB)集成的回流製程之後，氧化的銅端表面降低了焊料連接品質。它需要自動X射線檢查(AXI)來檢查焊接連接的品質。AXI既昂貴又複雜。Macheiner等人的美國專利申請公開US2017/0271246公開了引線的完全鍍覆端面104以及引線的第一和第二未鍍覆側壁106a和106b(參見美國專利申請公佈US2017/0231246的第1C圖)。
本發明通過引入半導體封裝和複數個連接杆(包括QFN封裝和DFN封裝)的引線的可潤濕金屬電鍍端表面，提供了一種解決方案。本發明的封裝僅需要自動光學檢查(AOI)來檢查焊料連接的品質。AOI比AXI便宜得多。本發明還提高了板級可靠性(BLR)。
本發明公開了一種半導體封裝，包括引線框架、晶片和模組封裝。引線框架包括裸片、第一複數個引線、附加的一個或複數個引線，第二複數個引線、第一連接杆、第二連接杆、第三連接杆和第四連接杆。第一複數個引線、附加的一個或複數個引線和第二複數個引線中的每個引線的相應端面鍍有金屬。第一連接杆、第二連接杆、第三連接杆和第四連接杆的相應端表面未鍍有金屬。
本說明書還公開了一種製造半導體封裝的方法。該方法包括提供引線框架陣列、安裝晶片、形成模組封裝、應用切剪製程、應用電鍍製程和應用分離製程的步驟。
100:半導體封裝
102:晶片
198:模組封裝
200:引線框架
232:第一連接杆
234:第四連接杆
236:第二連接杆
238:第三連接杆
250:晶片焊盤
252:第一部分
254:第三部分
256:第二部分
260:第一複數個引線
270:引線
280:第二複數個引線
310:端面
330:相應端面
331:底部
333:底部
341:底部
343:底部
352:側表面
354:第二相應側表面
400:過程
402:框
404:框
406:框
408:框
410:框
412:框
414:框
416:框
418:框
420:框
500:引線框架陣列
501:引線框架
502:引線框架
504:引線框架
506:引線框架
508:引線框架
511:外圍框架
519:？？
527:金屬連接
529:晶片
532:第一連接杆
534:第四連接杆
536:第二連接杆
538:第三連接杆
550:晶片焊盤
552:第一部分
554:第三部分
560:第一複數個引線
570:引線
571:間隙
573:端面
579:複數個間隙
580:第二複數個引線
582:金屬
592:側表面
594:第二相應側表面
598:模組封裝
599:複數個半導體封裝
600:引線框架
632:第一連接杆
634:第五連接杆
636:第二連接杆
638:第三連接杆
640:第四連接杆
650:晶片焊盤
652:第一部分
654:第三部分
656:第二部分
660:第一複數個引線
670:引線
680:第二複數個引線
第1圖表示在本發明的示例中，一種半導體封裝的俯視圖。
第2圖表示在本發明的示例中，一種引線框的俯視圖。
第3A圖表示在本發明的示例中，一種半導體封裝的透視圖。
第3B圖表示在本發明的示例中，另一種半導體封裝的透視圖。
第4圖表示在本發明的示例中，研製一種半導體封裝製程的流程圖。
第5A、5B、5C、5D、5E和5F圖表示在本發明的示例中，製備一種半導體封裝製程的步驟。
第6圖表示在本發明的示例中，另一種引線框的俯視圖。
第1圖表示在本發明的示例中，半導體封裝100的俯視圖。第2圖
表示在本公開的示例中，引線框架200的俯視圖。半導體封裝100包括第2圖所示的引線框架200、晶片102和模組封裝198。模組封裝198包圍晶片102(以虛線表示出)。引線框架200的頂表面的一部分被模組封裝198覆蓋。在一個示例中，引線框架200的整個頂表面是平面。在另一示例中，引線框架200的整個頂表面不是平面。
仍然參考第1圖和第2圖，引線框架200包括晶片焊盤250和第一組引線260。晶片102連接到晶片焊盤250。晶片焊盤250包括第一部分252、第二部分256和第三部分254。第二部分256與第一部分252電隔離。第三部分254與第一部分252和第二部分256電隔離。在本公開的示例中，晶片焊盤250的外周的頂表面為矩形。儘管第2圖中僅示出了一個晶片焊盤250，但晶片焊盤的數量可以變化。
第一複數個引線260沿著第一方向(正Y軸)從晶片焊盤250的第一部分252延伸。第一連接杆232沿著垂直於第一方向(正Y軸)的第二方向(正X軸)從晶片焊盤250的第一部分252延伸。第二連接杆236沿著與第二方向(正X軸)相反的第三方向(負X軸)從晶片焊盤250的第一部分252延伸。第三連接杆238沿著第三方向(負X軸)從晶片焊盤250的第二部分256延伸。第四連接杆234沿著第二方向(正X軸)從晶片焊盤250的第三部分254延伸。
本公開的示例中，引線框架200還包括一個或複數個引線270，該引線270從晶片焊盤250的第三部分254沿著與第一方向(正Y軸)相反的第四方向(負Y軸)延伸。引線框架200還包括沿第四方向(負Y軸)從晶片焊盤250的第二部分256延伸的第二複數個引線280。
第3A圖所示的第一複數個引線260、一個或複數個引線270和第
二複數個引線280的每個引線的相應端面310鍍有金屬。相應的端面310被金屬覆蓋。第一連接杆232、第二連接杆236、第三連接杆238和第四連接杆234中的每一個的第3A圖的相應端面330未鍍有金屬。相應的端面330被暴露並且易於被氧化。在一個示例中，鍍在端面310上的金屬是錫。
在一個示例中，第二連接杆的第3A圖的底部331與第三連接杆的第3B圖的底部333共面。在另一示例中，第二連接杆的第3B圖的底部341設置在低於第三連接杆的第3A圖的底部343的位置。
授予Macheiner等人的美國專利申請公開US2017/0271246公開了第一和第二未電鍍側壁106a和106b(參見美國專利申請公佈US2017/0231246的第1C圖)。在本公開的示例中，引線的第3B圖的側表面352不包含類似於美國專利申請公開US2017/0271246的第1C圖的側壁106a和106b的未電鍍窗口。
第一複數個引線、一個或複數個引線和第二複數個引線的每個引線的第3B圖的第一相應側表面352的整體鍍有金屬。第一複數個引線、一個或複數個引線和第二複數個引線中的每個引線的第3B圖的第二相應側表面354的整體鍍有金屬。第二相應側表面354與第一相應側表面352相對。
第一複數個引線、一個或複數個引線和第二複數個引線的每個引線的第3B圖所示的第一相應側表面352的整體不包括未被金屬覆蓋的視窗。第一複數個引線、一個或複數個引線和第二複數個引線中的每個引線的第3B圖所示的第二相應側表面354的整體不包括未被金屬覆蓋的視窗。第二相應側表面354與第一相應側表面352相對。
在一個示例中，晶片102是功率半導體器件，例如金屬氧化物半導體場效應電晶體(MOSFET)，其頂面上具有源電極和閘電極，底面上具有
汲電極。汲極電極導電地連接到晶片焊盤250的第一部分252。在另一示例中，晶片102是在頂表面上具有複數個電極的IC晶片。
第4圖表示在本公開的示例中，開發半導體封裝的過程400的流程圖。過程400可以從框402開始。第5A-5F圖表示出了相應步驟的俯視圖。
在框402中，現在參考第5A-5F圖，提供引線框架陣列500。引線框架陣列500包括一個或複數個引線框架501。儘管第5A圖中表示出了四個引線框，但是引線框陣列中的引線框的數量可以變化。在一個示例中，一個或複數個引線框架501包括四個相同的引線框架502、504、506和508。引線框架502包括外圍框架511、晶片焊盤550、第一複數個引線560、一個或複數個引線570、第二複數個引線580、第一連接杆532、第二連接杆536、第三連接杆538和第四連接杆534。在一個示例中，外圍框架511具有中空矩形形狀。在另一示例中，外圍框架511為矩形環形。
晶片焊盤550包括第一部分552、第二部分556和第三部分554。第一部分552、第二部分556和第三部分554被電連接，直到應用框416的分離處理。
仍然在框402中，第一複數個引線560沿著第一方向(正Y軸)從晶片焊盤550的第一部分552延伸。第一連接杆532沿著垂直於第一方向(正Y軸)的第二方向(正X軸)從晶片焊盤550的第一部分552延伸。第二連接杆536沿著與第二方向(正X軸)相反的第三方向(負X軸)從晶片焊盤550的第一部分552延伸。第三連接杆538沿著第三方向(負X軸)從晶片焊盤550的第二部分556延伸。第四連接杆534沿著第二方向(正X軸)從晶片焊盤550的第三部分554延伸。
一個或複數個引線570沿著與第一方向(正Y軸)相反的第四方向(負Y軸)從晶片焊盤550的第三部分554延伸。第二複數個引線580沿著第四
方向(負Y軸)從晶片焊盤550的第二部分556延伸。
第一連接杆532和第二連接杆536共面。第三連接杆538和第四連接杆534是共面的。在一個示例中，第二連接杆536的第3A圖所示的底部331與第三連接杆538的第3B圖的底部333共面。在另一示例中，第二連接杆的第3B圖所示的底部341設置在低於第三連接杆的第3A圖的底部343的位置。
第一組引線560連接到外圍框架511。一個或複數個引線570連接到外圍框架511。第二複數個引線580連接到外圍框架511。框402之後可以是框404。
在框404中，現在參考第5B圖，一個或複數個晶片529安裝在晶片焊盤550上。框404還可以包括焊料回流的子步驟，使得一個或複數個晶片529通過焊料安裝在晶片焊盤550上。在一個示例中，一個或複數個晶片529包括MOSFET，該MOSFET在頂表面上具有源電極和閘電極，在底表面上具有汲電極。在框404中，汲極電極導電地連接到晶片焊盤550的第一部分552。框404之後可以是框406。
在框406中，施加一個或複數個金屬連接527，以便將一個或複數個晶片529連接到第二複數個引線580和一個或一個以上引線570。在一個示例中，金屬連接527是導電夾。框406之後可以是框408。
在框408中，應用化學清洗製程。框408之後可以是框410或框412。
在可選框410(虛線所示)中，應用了引線鍵合製程。第5B圖的一條或多條導線591將晶片102連接到第二部分556，該第二部分連接到一條或多根引線570。可選框410之後可以是框412。
在框412中，應用一個或複數個等離子清潔製程。框412之後可以
是框414。
在框414中，現在參考圖5C，形成模組封裝598。模組封裝598包圍第1圖的晶片102。框414之後可以是框416。
在框416中，現在參考圖5D，應用切剪製程。切割第一複數個引線560、一個或複數個引線570和第二複數個引線580，使得複數個引線560、一個或者複數個引線570和第二複數個引線580通過間隙571與外圍框架511分離。在框418的電鍍製程中，引線的新暴露的端面573將被電鍍金屬覆蓋。框416之後可以是框418。
在框418中，現在參考第5E圖，未被模組封裝598覆蓋的引線框架502的部分鍍有金屬582。用於電鍍製程的電流流過第一連接杆532、第二連接杆536、第三連接杆538和第四連接杆534。結果，每個引線的整個引線被鍍覆金屬582覆蓋在從模組封裝598暴露的每個和所有表面上，包括每個引線的端面573。第一連接杆532、第二連接杆536、第三連接杆538和第四連接杆534中的每一個在從模組封裝件598暴露的每個和所有表面上被鍍覆金屬582覆蓋。在一個示例中，金屬582是可潤濕金屬。在本公開的示例中，鍍覆金屬是錫Sn。框418之後可以是框420。
在框420中，現在參考第5F圖，應用分離製程以形成複數個半導體封裝599。第一連接杆532、第二連接杆536、第三連接杆538和第四連接杆534通過複數個間隙579與外圍框架511分開，從而使晶片焊盤550的第二部分556與晶片焊盤550第一部分552電隔離。晶片焊盤550的第三部分554與晶片焊盤的第一部分552和晶片焊盤55的第二部分556電隔離。第一連接杆532、第二連接杆536、第三連接杆538和第四連接杆534的端面不被鍍覆金屬582覆蓋。
第一複數個引線、一個或複數個引線和第二複數個引線的每個引線的未被模組封裝598覆蓋的整個第一相應側表面592被鍍覆金屬582覆蓋。第一複數個引線、一個或複數個引線和第二複數個引線中的每個引線的未被模組封裝598覆蓋的整個第二相應側表面594被鍍覆金屬582覆蓋。第二相應側表面594與第一相應側表面592相對。每個暴露的引線的側表面592和594是平坦的，並且垂直於相應引線的端面573。
第6圖表示在本公開的示例中，另一引線框架600的俯視圖，用於製造具有倒裝安裝在引線框架600上的晶片102的半導體封裝100。引線框架600包括晶片焊盤650，晶片焊盤包括第一部分652、第二部分656和第三部分654。第二部分656與第一部分652電隔離。第三部分654與第一部分652和第二部分656電隔離。在本公開的示例中，晶片焊盤250的外周的頂表面為矩形。
第一複數個引線660沿著第一方向(正Y軸)從晶片焊盤650的第一部分652延伸。第一連接杆632沿著與第一方向(正Y軸)垂直的第二方向(正X軸)從晶片焊盤650的第一部分652延伸。第三連接杆638沿著第三方向(負X軸)從晶片焊盤650的第二部分656延伸。第四連接杆640沿著第二方向(正X軸)從晶片焊盤650的第三部分654延伸。第五連接杆634沿著第二方向(正X軸)從晶片焊盤650的第二部分656延伸。第一連接杆632和第二連接杆636是共面的。第三連接杆638、第四連接杆640和第五連接杆634共面。在一個示例中，第一連接杆632的底部與第四連接杆640和第五連接杆634的底部共面。在另一示例中，第一連接杆的底部設置在低於第四連接杆640和第五連接杆634的底部的位置。
在本文公開的示例中，引線框架600還包括一個或複數個引線670，該引線670沿著第一方向(正Y軸)從晶片焊盤650的第三部分654延伸。引線框架600還包括第二複數個引線680，其沿著與第一方向(正Y軸)相反的第四方向(負Y軸)從晶片焊盤650的第二部分656延伸。
使用引線框架600製造半導體封裝100的製程與第4圖和第5A-5F圖的製程類似。在一個示例中，晶片102是MOSFET，其在頂表面上具有源電極和閘電極，在底表面上具有汲電極。晶片102被翻轉並連接到晶片焊盤650，其中源電極導電地連接到第一部分652。
本創作所屬技術領域中具有通常知識者可以認識到，本文公開的實施例的修改是可能的。例如，X軸和Y軸的方向是可以顛倒的，或者引線的數量是可以改變的。本創作所屬技術領域中具有通常知識者可能會發生其他修改，並且所有這些修改都被視為屬於發明專利申請範圍所限定的本發明的範圍內。
100:半導體封裝
102:晶片
198:模組封裝
260:第一複數個引線
Claims (10)
- 一種半導體封裝，包括：一個引線框架，包括：一個晶片焊盤，其包括一個第一部分，一個與該第一部分電隔離的第二部分，以及一個與該第一部分和該第二部分電隔離的第三部分；一個第一複數個引線，其從該晶片焊盤的該第一部分沿著第一方向延伸；一個第一連接杆，其從該晶片焊盤的該第一部分沿著垂直於該第一方向的第二方向延伸；一個第二連接杆，其從該晶片焊盤的該第一部分沿著與該第二方向相反的第三方向延伸；一個第三連接杆，其從該晶片焊盤的該第二部分沿著該第三方向延伸；以及一個半導體晶片，其連接到該引線框架的該晶片焊盤；以及一個封裝晶片的模組封裝；其中，該第一複數個引線中的每個引線的相應端表面鍍有一金屬；以及其中，該第一連接杆、該第二連接杆和該第三連接杆中的每一個的相應端表面未鍍有該金屬。
- 如請求項1所述之半導體封裝，其中該第二連接杆的底部與該第三連接杆的底部共面。
- 如請求項1所述之半導體封裝，其中該第二連接杆的底部設置在低於該第三連接杆的底部的位置處。
- 如請求項1所述之半導體封裝，其中該引線框架還包括第四連接杆，該第四連接杆從該晶片焊盤的該第三部分沿著該第二方向延伸，其中該第四連接杆的端面未鍍有該金屬。
- 如請求項4所述之半導體封裝，其中該引線框架包括：一個第五連接杆，其該第五連接杆從該晶片焊盤的該第二部分沿著該第二方向延伸；並且其中該第四連接杆的端面和該第五連接杆的端面未鍍有該金屬。
- 如請求項4所述之半導體封裝，其中該引線框架還包括：從該晶片焊盤的第三部分沿著與該第一方向相反的第四方向延伸的附加的一個或複數個引線；以及第二複數個引線，從該晶片焊盤的該第二部分沿著該第四方向延伸；其中，該附加的一個或複數個引線和該第二複數個引線中的每個引線的相應端表面鍍有該金屬。
- 如請求項6所述之半導體封裝，其中該第一複數個引線、該附加的一個或複數個引線和該第二複數個引線中的每個引線的未被該模組封裝覆蓋的整個第一相應側表面，都鍍有該金屬；其中該第一複數個引線、該附加的一個或複數個引線和該第二複數個引線中的每個引線的未被該模組封裝覆蓋的整個第二相應側表面都鍍有該金屬；其中該第二相應側表面與該第一相應側表面相對。
- 如請求項6所述之半導體封裝，其中半導體晶片包括一個金氧半場效電晶體(MOSFET)包括：在該金氧半場效電晶體(MOSFET)頂面上的一個源極電極和一個閘極電極；以及在該金氧半場效電晶體(MOSFET)底面上的一個汲極電極；其中汲極電極導電連接到該晶片焊盤的第一部分上。
- 一種半導體封裝的製備方法，該方法包括以下步驟： 製備一個引線框陣列，包括：一個或複數個引線框，一個或複數個該引線框中的每個引線框都包括：一個外圍框架；一個晶片焊盤，包括：一個第一部分；一個第二部分；以及一個第三部分；第一複數個引線，從該晶片焊盤的第一部分開始沿第一方向延伸，該第一複數個引線連接到外圍框架；一個第一連接杆，從該晶片焊盤的該第一部分沿著垂直於該第一方向的第二方向延伸；一個第二連接杆，從該晶片焊盤的該第一部分沿著與該第二方向相反的第三方向延伸；一個第三連接杆，從該晶片焊盤的該第二部分沿著該第三方向延伸；從該晶片焊盤的該第三部分延伸的附加的一個或複數個引線，該附加的一個或複數個引線連接到該外圍框架；以及第二複數個引線，從該晶片焊盤的該第二部分沿著與該第一方向相反的第四方向延伸，該第二複數個引線連接到該外圍框架；在一個或複數個該晶片焊盤上安裝一個或複數個晶片；形成包圍該一個或複數個晶片的模組封裝；應用切剪製程將該第一複數個引線、該附加的一個或複數個引線和該第二複數個引線與該外圍框架分離；應用電鍍製程；並且應用分離製程將該第一連接杆、該第二連接杆和該第三連接杆與該外圍框架分離，使得該晶片焊盤的第二部分與該晶片焊盤的第一部分電 隔離，並且該晶片焊盤的第三部分與該晶片焊盤的第一部分和該晶片焊盤的第二部分電隔離。
- 如請求項9所述之方法，其中應用電鍍製程包括以下子步驟：在該引線框陣列的未被模組封裝覆蓋的部分上鍍錫。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/852,356 US20230420340A1 (en) | 2022-06-28 | 2022-06-28 | Semiconductor package having wettable lead flanks and tie bars and method of making the same |
| US17/852,356 | 2022-06-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202401697A TW202401697A (zh) | 2024-01-01 |
| TWI842580B true TWI842580B (zh) | 2024-05-11 |
Family
ID=
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160218054A1 (en) | 2014-02-05 | 2016-07-28 | Texas Instruments Incorporated | Dc-dc converter having terminals of semiconductor chips directly attachable to circuit board |
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160218054A1 (en) | 2014-02-05 | 2016-07-28 | Texas Instruments Incorporated | Dc-dc converter having terminals of semiconductor chips directly attachable to circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080246132A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US11342252B2 (en) | Leadframe leads having fully plated end faces | |
| KR20050016130A (ko) | 반도체 장치 및 그 제조 방법 | |
| US9443791B2 (en) | Leadless semiconductor package and method | |
| KR20140101686A (ko) | 수지 봉지형 반도체 장치 및 그 제조 방법 | |
| US9640463B2 (en) | Built-up lead frame package and method of making thereof | |
| JP6863846B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| US20160126169A1 (en) | Leadless semiconductor device and method of making thereof | |
| TWI624883B (zh) | 樹脂密封型半導體裝置之製造方法及樹脂密封型半導體裝置 | |
| TWI611539B (zh) | 半導體裝置及其製造方法 | |
| US20040238923A1 (en) | Surface-mount-enhanced lead frame and method for fabricating semiconductor package with the same | |
| TW201539695A (zh) | 半導體裝置及其製造方法 | |
| TWI833739B (zh) | 半導體封裝及製造其之方法 | |
| CN113035722A (zh) | 具有选择性模制的用于镀覆的封装工艺 | |
| JP2014007287A (ja) | 半導体装置の製造方法 | |
| US20210265214A1 (en) | Methods and apparatus for an improved integrated circuit package | |
| JP6927634B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| CN113614893A (zh) | 具有侧壁镀层的半导体封装 | |
| TWI842580B (zh) | 具有可潤濕引線側面和連接杆的半導體封裝及其製造方法 | |
| US11600561B2 (en) | Semiconductor device | |
| US20230420340A1 (en) | Semiconductor package having wettable lead flanks and tie bars and method of making the same | |
| TW202137456A (zh) | 半導體裝置、引線架以及半導體裝置的製造方法 | |
| US6919624B2 (en) | Semiconductor device with exposed electrodes | |
| US11581195B2 (en) | Semiconductor package having wettable lead flank and method of making the same | |
| US11631634B2 (en) | Leadless semiconductor package and method of manufacture |