TW202137456A - 半導體裝置、引線架以及半導體裝置的製造方法 - Google Patents

半導體裝置、引線架以及半導體裝置的製造方法 Download PDF

Info

Publication number
TW202137456A
TW202137456A TW109122317A TW109122317A TW202137456A TW 202137456 A TW202137456 A TW 202137456A TW 109122317 A TW109122317 A TW 109122317A TW 109122317 A TW109122317 A TW 109122317A TW 202137456 A TW202137456 A TW 202137456A
Authority
TW
Taiwan
Prior art keywords
lead
semiconductor device
leads
top surface
protrusion
Prior art date
Application number
TW109122317A
Other languages
English (en)
Inventor
藤原敏智
渡邊文友
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Publication of TW202137456A publication Critical patent/TW202137456A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本發明揭露一種半導體裝置，包括半導體晶片、複數個引線以及密封層。引線包括凹陷部形成在位於外側的底面中以及突出部形成在位於外側的頂面中。突出部形成為由引線的頂面朝向密封層突出。並且，本發明亦揭露一種用於半導體裝置中的引線架以及一種半導體裝置的製造方法。

Description

半導體裝置、引線架以及半導體裝置的製造方法
本發明涉及一種半導體裝置，且本發明亦涉及一種用於半導體裝置中的引線架以及一種半導體裝置的製造方法。
四方平面無引線(或稱“四方平面無引腳”，quad flat no-lead, QFN)封裝為無引線的半導體裝置，因其尺寸小及優秀的熱與電性能，而被廣泛應用於電子封裝產業。
QFN封裝通常設計為使晶粒墊(die pad)暴露在底面中，在連接到電子設備的安裝板(mounting board)時形成有效散熱路徑。為了確保QFN封裝與安裝板之間建立成功的焊點(solder joint)，通常會進行目視檢查以檢查連接狀況。然而，由於焊接端子是位在QFN封裝的底面，因此無法輕易確認連接狀態。
為了解決此問題，現有技術已開發在封裝體的邊緣上具有缺口(notch)的QFN封裝。可透過兩步鋸切(two-step sawing)或半蝕刻(half-etching)以在引線端的底面中形成減薄部分，以產生缺口。然而，透過上述方法產生的減薄部分的形狀與大小受限於引線的厚度。因此，有限的減薄部分不能作為讓人滿意的目視指示物或者作為可靠的焊點。此外，鋸切方法經常導致引線上產生毛邊。而毛邊的產生並非所期望的，因為毛邊可能會聚集在引線的缺口內並對焊料的安裝與接合的可靠性產生負面影響。因此，為了去除毛邊，需要增加成本及人力。 此外，上述蝕刻方法需要使用蝕刻與清潔的設備，使得運作及維護的成本增加。
根據本發明的一實施例，提供一種半導體裝置，包括半導體晶片、複數個引線設置在半導體晶片周圍、以及密封層形成為覆蓋半導體晶片及各引線的一部分。各引線分別包括頂面、底面、內側以及外側。其中，底面相反於頂面，內側鄰近半導體晶片，外側相反於內側。引線電性連接於半導體晶片。引線的底面及外側從密封層所暴露出。各引線分別包括凹陷部，形成在位於外側的底面中以及突出部，形成在位於外側的頂面中，且突出部形成為由引線的頂面朝向密封層突出。
根據另一實施例，提供一種引線架，包括外框、中央開口、晶粒墊以及複數個引線。晶粒墊設置在中央開口之內。複數個引線貼附於外框且朝向晶粒墊延伸。各引線包括頂面、底面、內側以及外側。其中，底面相反於頂面，內側鄰近半導體晶片，外側相反於內側。各引線分別包括凹陷部，形成在位於外側的底面中以及突出部，形成在位於外側的頂面中。
根據另一實施例，提供一種半導體裝置的製造方法，該方法包括：提供引線架，引線架包括晶粒墊及複數個引線，各引線分別包括頂面、底面、內側以及外側，其中底面相反於頂面，內側鄰近半導體晶片，外側相反於內側；裝載引線架到下模具上，其中下模具包括複數個間隙，複數個間隙彼此以間隔關係設置；由與下模具相反的一側壓製各引線，以形成凹陷部及突出部，其中各突出部朝向下模具的各間隙突出；從引線架移除下模具；安裝半導體晶片在晶粒墊上，且將半導體晶片電性連接於引線；形成密封層在半導體晶片與各引線的一部份的上方，以形成封裝體，其中包含模板以貼附在引線的底面；從引線移除模板；在引線的底面形成鍍層；以及沿各凹陷部將封裝體單體化，其中各凹陷部是藉由調整尺寸和設置位置，使得在單體化步驟後保留各凹陷部的一部份。
請適當地參考所附圖式以描述本發明的實施例。須注意的是，於後所述的半導體裝置、引線架或半導體裝置的製造方法旨在體現本發明的技術概念，且其並非將本發明的範圍限制於以下實施例，除非另有說明。以下所述的本發明的一實施例與一示例的內容也可以應用於其他實施例與示例。在一些圖式中，是將構件的尺寸或位置關係加以凸顯，以使下文更為清楚，不一定是按比例繪製。
須注意的是，「包括」、「包含有」、「包括」或「包括有」等詞並不排除其他元件或方法相關的步驟，且應當理解「一」的用語並不排除複數個元件或步驟。
第1A圖示出本發明一實施例的半導體裝置100的底視圖。第1B圖示出沿著第1A圖的線段A-A’所取得的剖面圖。第1C圖示出第1A圖的半導體裝置100的側視圖。
如第1A圖到第1C圖所示，半導體裝置100包括半導體晶片10安裝在晶粒墊205上、複數個引線20設置在半導體晶片10周圍、以及密封層30。各引線20分別包括一頂面20a、一底面20b相反於頂面20a、一內側鄰近半導體晶片10以及一外側相反於內側。引線20包括正極及負極(未示出)。半導體晶片10電性連接於引線20。對於打線接合晶片(wire-bond chip)，電性連接可透過第1B圖所示的接線302以實現。而對於覆晶(flip chip)型封裝，半導體晶片10與引線20之間的電性連接則可透過第12圖所示的凸塊304以實現。
第1B圖描繪出密封層30，其形成為覆蓋半導體晶片10以及引線20的一部份，使引線20的底面20b及外側從密封層30所暴露出。引線20包括凹陷部22形成在位於外側的底面20b中，以及包括突出部24形成在位於外側的頂面20a中。突出部24形成為由引線20的頂面20a朝向密封層30突出。
在本發明的此實施例中，引線20的外側是指鄰近半導體裝置100的外緣的區域且包括引線端。引線20的內側是指與外側相反的區域且鄰近晶粒墊205或半導體晶片10。
如第1B圖所示，凹陷部22的位置及突出部24的位置可彼此對應。具體而言，凹陷部22及突出部24二者皆形成在引線20的外側，使得引線20位於外側的部分高於引線20位於內側的部分。更具體地說，凹陷部22及/或突出部24可形成為暴露在半導體裝置100的外緣中。
引線20可形成為在外側傾斜，以使凹陷部22的直徑由底面20b往上減少。突出部24也可相對於半導體裝置100的底面形成小於90°的傾斜角θ。傾斜角θ的範圍可例如為45到63度。
從半導體裝置100的側面來看，凹陷部22可形成為弧形，例如為圓形的一部份或橢圓形的一部份；或者凹陷部22可形成為多邊形，例如三角形、梯形、五邊形、六邊形、七邊形或八邊形等。從半導體裝置100的側面來看，突出部24可形成為弧形，例如圓形的一部份或橢圓形的一部份；或者突出部24可形成為多邊形，例如三角形、梯形、五邊形、六邊形、七邊形或八邊形等。如第1C圖所示的示例，從半導體裝置100的側面來看，凹陷部22與突出部24二者皆形成為梯形。
再者，凹陷部可形成為橢圓形或矩形，使橢圓形或矩形的長度方向沿著相對應引線的延伸方向配置，如第3A圖與第4A圖所示。
此外，凹陷部的寬度可小於相對應的引線的寬度，使得在封裝步驟過程中模板可覆蓋凹陷部的開口，以避免封裝材料流入凹陷部中。
在一些實施例中，凹陷部22的形狀與突出部24的形狀可為共形的(conformal)。在其他實施例中，凹陷部22的形狀與突出部24的形狀可為非共形的(non-conformal)。
在本發明的一實施例中，半導體裝置100可包括在引線20上的一粗糙表面(未示出)。具體而言，粗糙表面可包括在引線20的頂面20a中。更具體地說，粗糙表面可包括在引線20的頂面20a中的突出部24上。引線20上的粗糙表面有助於增加引線20與密封層30的接觸面積，藉此提升引線20與密封層30之間的黏著強度，並避免半導體裝置100之內發生剝離。
在另一實施例中，半導體裝置100可包括鍍層50，位在引線20的底面20b表面與凹陷部22中。鍍層50可包括鉛、鉍、錫、銅、銀、鎳、鈀、金的金屬或上述金屬的合金。鍍層50有助於增加引線20的可焊性及導電性。
如上所述，在習知技術中的凹陷部是透過兩步鋸切或半蝕刻方法所製成，以在引線端的底面中形成缺口。在經過兩步鋸切或半蝕刻方法後，引線仍保持平坦，且凹陷部的形狀與尺寸受引線厚度所限制。
再者，鋸切方法產生毛邊，其聚集在引線的缺口之內且會對焊料的安裝與接合的可靠性產生負面影響。
與習知技術不同的是，本發明的凹陷部22是對引線20製造一結構扭曲，而不經過兩步鋸切或半蝕刻方法。可在引線20上藉由壓製工具(例如衝頭(punch))以進行結構扭曲，從而造成一升高部分，其構成形成在引線20的位於外側的底面20b中的凹陷部22以及形成在引線20的頂面20a中的突出部24。由於不需要切除引線的一部分以形成凹陷部，故本發明的凹陷部22的形狀與尺寸不受限於引線20的厚度，因此可形成較寬或較高的凹陷部22。
本發明的凹陷部22不需要蝕刻與清潔設備即可形成。此外，由於不需要使用切割機(dicing saw)形成凹陷部22，故可減少毛邊的產生。因此，可節省去除毛邊的人力與成本。
據此，本發明的凹陷部22可增加整體可焊接面積，且可易於從半導體裝置100的側面觀察到，因此有益於作為可靠焊點及焊接狀況的目視指示物。
此外，突出部24形成為由引線20的頂面20a朝向密封層30突出，可在引線20與密封層30之間提供錨固效果，從而使引線20與密封層30之間的黏著強度提升，並避免半導體裝置100之內發生剝離。
第2A圖示出本發明另一實施例的引線框帶200的一部分的俯視圖。引線框帶200包括複數個引線架201(虛線圍成的方形區域)排列成至少一陣列。各引線架201包括外框202、中央開口203、晶粒墊205設置在中央開口203之內、以及複數個引線20貼附於外框202且朝向晶粒墊205延伸。各引線20包括頂面20a、底面20b相反於頂面20a、一內側鄰近晶粒墊205以及一外側相反於內側。
在此實施例中，引線20的外側是指鄰近引線架201外緣的區域，且不僅包括引線端，還包括外框202。
第2B圖描繪出第2A圖中所示的圍繞區域X的放大圖。如第2B圖所見，引線20包括突出部24(以實線示出)形成在位於外側的頂面20a中，以及包括凹陷部22(以虛線示出)形成在位於外側的底面20b中。凹陷部22是藉由調整尺寸和設置位置，使得在單體化(singulation)後保留凹陷部22的一部份。具體而言，凹陷部22及/或突出部24是藉由調整尺寸和設置位置，使得在單體化後保留凹陷部22的一部份及突出部24的一部份。
在一實施例中，如第2A圖與第2B圖所示，從引線架201的上方來看，凹陷部22及突出部24形成為圓形。在其他實施例中，如第3A圖與第3B圖所示，凹陷部22的形狀及突出部24的形狀亦可形成為橢圓形，或者可形成為如第4A圖與第4B圖中所示的矩形。在這些實施例中，凹陷部22及突出部24設置在引線20與外框202的交叉處，以跨越交叉處，使得在單體化之後雖然凹陷部22的一部分與突出部24的一部分會被移除，但單體化後仍會保留凹陷部22的一部分與突出部24的一部分。
在本發明中，設置在引線20與外框202的各交叉處的凹陷部與突出部組合的數量並不受限制。例如，如第2A圖、第3A圖及第4A圖所示，在引線20與外框202的各交叉處可為一組凹陷部22與突出部24。或者，在引線20與外框202的各交叉處可為多組凹陷部22與突出部24。例如，第5A圖示出二組凹陷部22與突出部24設置在引線20與外框202的交叉處。第5B圖描繪出第5A圖中所示的圍繞區域X的放大圖。如第5B圖所示，各組凹陷部22與突出部24是藉由調整尺寸和設置位置，使得凹陷部22及突出部24跨越單體化線S。因此，在單體化後會移除在兩條單體化線S之間的凹陷部22的一部份與突出部24的一部份，而在單體化後會保留在兩條單體化線S以外的凹陷部22的一部分與突出部24的一部分。
第6圖示出本發明引線架的再一實施例。如第6圖所示，引線20位於外側的部分的寬度大於此引線20位於內側的部分的寬度，使得在引線20與外框202的交叉處可提供更多的空間，以容納較大尺寸或較多數量的凹陷部22與突出部24。
根據本發明的引線架201，引線20的結構、凹陷部22與突出部24的形狀與數量可設計為較佳地增加整體可焊接面積，並有益於提供可靠焊點及焊接狀況的目視指示物。
此外，本發明實施例中的突出部24提供錨固效果，使得引線20與密封層30之間的黏著強度提升，以避免半導體裝置之內發生剝離。
在另一實施例中，引線架201可包括在引線20上的一粗糙表面(未示出)。具體而言，粗糙表面可包括在引線20的頂面20a中。更具體地說，粗糙表面可包括在引線20的頂面20a中的突出部24中。當將引線架201應用於半導體裝置時，粗糙表面有助於增加引線20與密封層的接觸面積，藉此提升引線20與密封層之間的黏著強度，並避免半導體裝置100之內發生剝離。
根據本發明另一實施例，引線架201可包括鍍層(未示出)，位在引線20的底面20b表面與凹陷部22中。鍍層可包括鉛、鉍、錫、銅、銀、鎳、鈀、金的金屬或上述金屬的合金。鍍層有助於增加引線20的可焊性及導電性。
以下將結合半導體裝置的製造方法以詳細描述本發明的引線架和半導體裝置的其他特徵。
如第7A圖到第7I圖所示，其繪示出本發明一實施例的用於製造半導體裝置100的方法的剖面圖。此方法包括以下步驟：如第7A圖所示，提供引線架201，引線架201包括晶粒墊205及複數個引線20，其中各引線20分別包括頂面20a、底面20b相反於頂面20a、一內側鄰近晶粒墊205以及一外側相反於內側；如第7B圖所示，裝載引線架201到下模具70上，其中下模具70包括複數個間隙G，複數個間隙G彼此以間隔關係設置；如第7C圖所示，由與下模具70相反的一側壓製各引線20，以形成凹陷部22及突出部24，其中突出部24由引線20的頂面20a朝向下模具70的間隙G突出；如第7D圖所示，從引線架201上移除下模具70；如第7E圖所示，安裝半導體晶片10在晶粒墊205上，且將半導體晶片10電性連接於引線20；如第7F圖所示，形成密封層30在半導體晶片10與導線20的一部份的上方，以形成封裝體80，其中包含模板702以貼附在引線20的底面20b；如第7G圖所示，從引線20上移除模板702並暴露出引線20的底面20b；如第7H圖所示，鍍覆(plating)引線20以在底面20b表面形成鍍層50；以及如第7I圖所示，沿凹陷部22將封裝體80單體化，以形成半導體裝置100，其中凹陷部22是藉由調整尺寸和設置位置，使得在單體化步驟後保留凹陷部22的一部份。
根據本發明的實施例，引線20的外側是指鄰近半導體裝置100的外緣的區域且包括引線端。引線20的內側是指與外側相反的區域且鄰近晶粒墊205或半導體晶片10。
如第7C圖所示，凹陷部22、突出部24及間隙G可彼此互相對應設置。具體而言，間隙G的空間是配置成使凹陷部22及突出部24形成在引線20的外側。更具體地說，各間隙G中的空間是配置成如第7I圖所描繪的，在單體化步驟後使凹陷部22及/或突出部24可暴露在半導體裝置100的外緣中。
須提及的是，本發明的方法所形成的凹陷部22與突出部24的數量並不受限制，其可為一個或多個凹陷部22與突出部24。各間隙G中的空間以及下模具70的間隙G的數量可對照凹陷部22與突出部24的期望數量及/或期望位置來配置。
在的7C圖所示的壓製步驟中，引線20可壓製為在外側傾斜，以使凹陷部22的直徑由底面20b往上減少。第8A圖繪示出第7D圖中所示的圍繞區域Z的放大圖。在第8A圖中，突出部24可壓製為相對於底面20b形成小於90°的傾斜角θ，傾斜角θ的範圍可例如為45到63度。可透過使用衝頭402衝壓(stamping)或衝孔(punching)以進行壓制步驟。壓制步驟與單體化步驟一起會使得引線20位於外側的部分高於此引線20位於內側的部份。
凹陷部22的形狀及突出部24的形狀可為各式樣且並不受限制。示例可見於第8A圖到第8D圖。在本實施例的一些示例中，凹陷部22可壓製為形成多邊形，例如三角形(參見第8B圖)、梯形(參見第8A圖)、五邊形、六邊形、七邊形或八邊形等。在本實施例的其他示例中，凹陷部22可壓制為形成弧形，例如圓形的一部分(參見第8C圖)或橢圓形的一部分(參見第8D圖)。在本實施例的一些示例中，突出部24可壓製為形成多邊形，例如三角形(參見第8B圖)、梯形(參見第8A圖)、五邊形、六邊形、七邊形或八邊形等。在本實施例的其他示例中，突出部24可壓制為形成弧形，例如圓形的一部分(參見第8C圖)或橢圓形的一部分(參見第8D圖)。
在一些實施例中，凹陷部22的形狀與突出部24的形狀可配置為共形。在其他實施例中，凹陷部22的形狀與突出部24的形狀可配置為非共形。
在又一實施例中，上述方法還可包括在引線上進行表面粗化(未示出)的步驟。具體而言，可在引線20的頂面20a中進行表面粗化。更具體地說，可在引線20的頂面20a中的突出部24上進行表面粗化。表面粗化步驟的順序可配置為在形成密封層30在半導體晶片10與導線20的一部份的上方以形成封裝體80的步驟之前的任一階段。表面粗化步驟亦可配置為提供包括有晶粒墊205及複數個引線20的引線架201之前的預處理步驟。可例如透過使用電漿處理(plasma treatment)以進行表面粗化步驟。形成在引線20上的粗化表面可增加引線20與密封層30的接觸面積，藉此提升引線20與密封層30之間的黏著強度，並避免半導體裝置100之內發生剝離。
在本發明中，鍍層50可形成在引線20的底面20b表面及凹陷部22中。鍍層50可包括鉛、鉍、錫、銅、銀、鎳、鈀、金的金屬或上述金屬的合金。鍍層50有助於增加引線20的可焊性及導電性。
根據本實施例，引線20可壓制為形成一結構扭曲。結構扭曲造成一升高部份，其構成形成在引線20的位於外側的底面20b中的凹陷部22以及形成在引線20的頂面20a中的突出部24。因此突出部24高於晶粒墊205及引線20的其餘部份。與習知技術不同的是，不需要切除引線的一部分以形成凹陷部。因此，本發明的凹陷部22的形狀與尺寸不受限於引線20的厚度，故可形成較寬或較高的凹陷部22。據此，本發明的方法所製成的凹陷部22可增加整體可焊接面積，且可易於從半導體裝置100的側面觀察到，進而有益於作為可靠焊點及焊接狀況的目視指示物。
在本發明中，可透過使用刀片(如第10F圖中的404所示)鋸切或者使用衝頭(未示出)進行單體化步驟，以將封裝體80分離成個別的半導體器件100。可適當地調整刀片或衝頭的寬度，以使凹陷部22的一部分及/或突出部24的一部分可暴露在半導體器件100的外緣中。
在本發明中，可透過將封裝材料封裝在半導體晶片10與引線20的一部份的上方以形成封裝體80而形成密封層30。封裝材料可例如為密封樹脂。在封裝步驟的過程中，將模板702黏著到引線20的底面20b並覆蓋通往凹陷部22的開口，以避免封裝材料或其他雜質流入凹陷部22。須注意的是，凹陷部22的寬度可形成為小於相對應的引線20的寬度，以使模板702可完全覆蓋凹陷部22的開口。
在另一實施例中，該方法可使用位於外側的寬度大於位於內側的寬度的引線20，從而可為壓製步驟提供較大的空間，以形成較大尺寸或較多數量的凹陷部22與突出部24。
第9A圖與第9B圖繪示出本發明一實施例的半導體裝置100安裝在安裝板90上的剖面圖與側視圖。使用上述方法製造的半導體裝置100在引線20上具有凹陷部22及突出部24。引線20的底面20b及凹陷部22被鍍膜50所覆蓋。如第9B圖所示，形成在鍍層50上的焊料904延伸到凹陷部22。當半導體裝置100與安裝板90的連接墊902之間成功連接，可在半導體裝置100的側面觀察到焊料904，且焊料90可作為目視指示物。對於在半導體裝置100的側面不能觀察到的那些焊料904，即表示連接可能失敗，且會將半導體裝置100提交至進一步檢查、重製或廢棄。從第9A圖與第9B圖可見，凹陷部22有效地增加整體可焊接面積，且可易於從半導體裝置100的側面觀察到。因此，凹陷部22有益於作為可靠焊點及焊接狀況的目視指示物。
此外，突出部24形成為朝向密封層30突出，可在引線20與密封層30之間提供錨固效果，造成引線20與密封層30之間的黏著強度提升，並避免半導體裝置100之內發生剝離。
如上所述，本發明的凹陷部22的形狀與尺寸並不受限於引線20的厚度，因此可形成較寬或較高的凹陷部22。第10A圖到第10F圖示出本發明另一實施例的半導體裝置的製造方法的剖面圖。詳細步驟亦可參考第7A圖到第7I圖，不同之處在於此實施例中形成較寬的凹陷部22與突出部24。
第11圖繪示出另一實施例的半導體裝置的剖面示意圖。相較於第1B圖，第11圖中凹陷部22的直徑較寬，並提供更多的空間以容納焊料，藉此可有效地增加整體可焊接面積。
[半導體裝置]
在本發明的實施例中，半導體裝置100可為四方平面無引線(QFN)封裝，而，本發明亦可同樣應用於其他平面無引線封裝，例如雙側平面無引線(dual flat-pack no-lead, DFN)封裝。
本發明的範圍不受限於這些示例性實施例。經參閱本發明內容，本領域中具有通常知識者可實現眾多變化、修飾或均等，無論其為說明書中所明確提供的或是說明書中所隱含的，例如結構、尺寸、材料類型及製程的變化、修飾或均等。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10:半導體晶片 100:半導體裝置 20:引線 200:引線框帶 201:引線架 202:外框 203:中央開口 205:晶粒墊 20a:頂面 20b:底面 22:凹陷部 24:突出部 30:密封層 302:接線 304:凸塊 402:衝頭 404:刀片 50:鍍層 70:下模具 702:模板 80:封裝體 90:安裝板 902:連接墊 904:焊料 G:間隙 S:單體化線 X,Z:圍繞區域 θ:傾斜角
本發明透過示例的方式所繪示出，且並不受所附圖式的限制，在所附圖式中，相似的符號標記是指相似的元件。圖中的元件是為了簡潔及清楚所繪出，且不一定是按比例繪製。 第1A圖為本發明一實施例的半導體裝置的底視示意圖。 第1B圖為沿著第1A圖的線段A-A’所取得的剖面示意圖。 第1C圖為本發明一實施例的半導體裝置的側視示意圖。 第2A圖為本發明另一實施例的引線架的俯視示意圖。 第2B圖為第2A圖中所示的圍繞區域X的放大圖。 第3A圖為本發明另一實施例的引線架的俯視示意圖。 第3B圖為第3A圖中所示的圍繞區域X的放大圖。 第4A圖為本發明另一實施例的引線架的俯視示意圖。 第4B圖為第4A圖中所示的圍繞區域X的放大圖。 第5A圖為本發明又一實施例的引線架的俯視示意圖。 第5B圖為第5A圖中所示的圍繞區域X的放大圖。 第6圖為本發明再一實施例的引線架的俯視示意圖。 第7A圖到第7I圖為示出本發明一實施例的用於製造半導體裝置的步驟順序的剖面圖。 第8A圖為第7D圖中所示的圍繞區域Z的放大圖。 第8B圖到第8D圖示出本發明其他實施例的凹陷部與突出部的示例性形狀。 第9A圖為本發明一實施例的半導體裝置安裝在安裝板上的剖面示意圖。 第9B圖為本發明一實施例的半導體裝置安裝在安裝板上的側視示意圖。 第10A圖到第10F圖為示出本發明另一實施例的用於製造半導體裝置的步驟順序的剖面圖。 第11圖為根據第10A圖到第10F圖所述步驟製造的半導體裝置的剖面示意圖。 第12圖為本發明又一實施例的半導體裝置的剖面示意圖。
10:半導體晶片
100:半導體裝置
20:引線
205:晶粒墊
20a:頂面
20b:底面
22:凹陷部
24:突出部
30:密封層
302:接線
50:鍍層
θ:傾斜角

Claims (10)

  1. 一種半導體裝置，包括： 一半導體晶片； 複數個引線，設置在該半導體晶片周圍，各引線分別包括一頂面、一底面相反於該頂面、一內側鄰近該半導體晶片以及一外側相反於該內側，且該引線電性連接於該半導體晶片；以及 一密封層，形成為覆蓋該半導體晶片以及各該引線的一部分，並使各該引線的該底面及該外側從該密封層所暴露出； 其中，各該引線分別包括一凹陷部形成在位於該外側的該底面中以及一突出部形成在位於該外側的該頂面中，且該突出部形成為由該引線的該頂面朝向該密封層突出。
  2. 如請求項1所述的半導體裝置，其中一鍍層形成在各該引線的該底面與該凹陷部中。
  3. 如請求項1所述的半導體裝置，其中各該凹陷部形成為弧形或多邊形。
  4. 如請求項1所述的半導體裝置，其中各該引線位於該外側的部分的寬度大於位於該內側的部分的寬度。
  5. 如請求項1所述的半導體裝置，其中各該凹陷部暴露在該半導體裝置的一外緣中。
  6. 如請求項1所述的半導體裝置，其中各該引線的該突出部包括一粗糙表面。
  7. 一種引線架，包括： 一外框； 一中央開口； 一晶粒墊，設置在該中央開口之內；以及 複數個引線，貼附於該外框且朝向該晶粒墊延伸，各引線包括一頂面、一底面相反於該頂面、一內側鄰近該晶粒墊以及一外側相反於該內側； 其中，各該引線分別包括一凹陷部形成在位於該外側的該底面中以及一突出部形成在位於該外側的該頂面中。
  8. 如請求項7所述的引線架，其中各該突出部高於該晶粒墊。
  9. 如請求項7所述的引線架，其中各該引線的該突出部相對於該引線的該底面形成小於90°的一傾斜角。
  10. 一種半導體裝置的製造方法，包括： 提供一引線架，該引線架包括一晶粒墊及複數個引線，各該引線分別包括一頂面、一底面相反於該頂面、一內側鄰近該晶粒墊以及一外側相反於該內側； 裝載該引線架到一下模具上，其中該下模具包括複數個間隙，該複數個間隙彼此以間隔關係設置； 由與該下模具相反的一側壓製各該引線，以形成一凹陷部及一突出部，其中各該突出部朝向該下模具的各該間隙突出； 從該引線架移除該下模具； 安裝一半導體晶片在該晶粒墊上，且將該半導體晶片電性連接於該等引線； 形成一密封層在該半導體晶片與各該引線的一部份的上方，以形成一封裝體，其中包含一模板以貼附在該等引線的該等底面； 從該等引線移除該模板； 在該等引線的該等底面形成一鍍層；以及 沿各該凹陷部將該封裝體單體化，其中各該凹陷部是藉由調整尺寸和設置位置，使得在該單體化步驟後保留各該凹陷部的一部份。
TW109122317A 2020-03-17 2020-07-02 半導體裝置、引線架以及半導體裝置的製造方法 TW202137456A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/820,748 2020-03-17
US16/820,748 US20210296216A1 (en) 2020-03-17 2020-03-17 Semiconductor device, lead frame, and method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
TW202137456A true TW202137456A (zh) 2021-10-01

Family

ID=77677389

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109122317A TW202137456A (zh) 2020-03-17 2020-07-02 半導體裝置、引線架以及半導體裝置的製造方法

Country Status (3)

Country Link
US (1) US20210296216A1 (zh)
CN (1) CN113410201A (zh)
TW (1) TW202137456A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230003681A (ko) * 2021-06-29 2023-01-06 삼성전자주식회사 반도체 패키지

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
JP2003158234A (ja) * 2001-11-21 2003-05-30 Hitachi Ltd 半導体装置及びその製造方法
TW200418149A (en) * 2003-03-11 2004-09-16 Siliconware Precision Industries Co Ltd Surface-mount-enhanced lead frame and method for fabricating semiconductor package with the same
JP4050200B2 (ja) * 2003-07-08 2008-02-20 新日本無線株式会社 半導体装置の製造方法および半導体装置
US7944043B1 (en) * 2008-07-08 2011-05-17 Amkor Technology, Inc. Semiconductor device having improved contact interface reliability and method therefor
US20180190575A1 (en) * 2017-01-05 2018-07-05 Stmicroelectronics, Inc. Leadframe with lead protruding from the package
JP7010737B2 (ja) * 2018-03-15 2022-01-26 エイブリック株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20210296216A1 (en) 2021-09-23
CN113410201A (zh) 2021-09-17

Similar Documents

Publication Publication Date Title
US7939933B2 (en) Semiconductor device
US9136247B2 (en) Resin-encapsulated semiconductor device and method of manufacturing the same
US9397068B2 (en) Package in package (PiP) electronic device and manufacturing method thereof
JP2005057067A (ja) 半導体装置およびその製造方法
JP6370071B2 (ja) 半導体装置及びその製造方法
TWI611539B (zh) 半導體裝置及其製造方法
US20110241187A1 (en) Lead frame with recessed die bond area
US20210265214A1 (en) Methods and apparatus for an improved integrated circuit package
US8471371B2 (en) Semiconductor wiring assembly, semiconductor composite wiring assembly, and resin-sealed semiconductor device
TW202137456A (zh) 半導體裝置、引線架以及半導體裝置的製造方法
TWI453872B (zh) 半導體封裝件及其製法
TWI274406B (en) Dual gauge leadframe
US20200321228A1 (en) Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus
JP6418398B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
TWI842580B (zh) 具有可潤濕引線側面和連接杆的半導體封裝及其製造方法
TWI761116B (zh) 半導體封裝結構及導線架
TWI761105B (zh) 半導體封裝結構及導線架
TW202401697A (zh) 具有可潤濕引線側面和連接杆的半導體封裝及其製造方法
JP2012023204A (ja) 半導体装置およびその製造方法
US20040119146A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JPH08111432A (ja) 半導体装置及びその製造方法
JP2001077273A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2000236058A (ja) 半導体装置及びその製造方法
JP2004119700A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器