TWI840476B - 用於最佳化柵地-陰地放大器之斷開的設備 - Google Patents
用於最佳化柵地-陰地放大器之斷開的設備 Download PDFInfo
- Publication number
- TWI840476B TWI840476B TW108146706A TW108146706A TWI840476B TW I840476 B TWI840476 B TW I840476B TW 108146706 A TW108146706 A TW 108146706A TW 108146706 A TW108146706 A TW 108146706A TW I840476 B TWI840476 B TW I840476B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- gate
- common
- transistor
- drain
- Prior art date
Links
- 230000004044 response Effects 0.000 claims abstract description 18
- 238000004891 communication Methods 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 32
- 230000005669 field effect Effects 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical group 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 8
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 1
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 1
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 1
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 1
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Abstract
本發明揭示一種用於斷開具有一共閘極電晶體及一共源極電晶體之一柵地-陰地放大器的設備,該設備包括該柵地-陰地放大器、一反饋電路及一偏壓電路。該反饋電路經組態以在該共源極電晶體切換至一第一OFF狀態時自該共源極電晶體之該汲極接收一汲極電壓,且產生一第一反饋信號。該汲極電壓等於該共閘極電晶體的一源極電壓,且該汲極電壓回應於將該共源極電晶體切換至該第一OFF狀態而增加。該偏壓電路經組態以接收該第一反饋信號且產生一偏壓。自該偏壓產生一第一閘極電壓。該柵地-陰地放大器經組態以接收該第一閘極電壓及一第二閘極電壓。該共閘極電晶體經組態以回應於接收該第二閘極電壓而切換至一第二OFF狀態。
Description
相關申請案
本申請案主張2019年1月9日申請且名稱為「用於最佳化柵地-陰地放大器之斷開的設備(APPARATUS FOR OPTIMIZED TURN-OFF OF A CASCODE AMPLIFIER)」的美國非臨時專利申請案第16/243,923號的權益;該申請案出於所有目的以引用之方式併入。
本發明係有關於用於最佳化柵地-陰地放大器之斷開的設備。
現今,通電電子裝置之存在及使用已變得普遍。此等通電電子裝置中之許多者係使用現代電源供應器進行供電或充電的。通常,在現代電源供應器設計中,以實現電壓步降或步升之方式來切換電源供應器所使用的電壓及電流係有用的。在一些實例中,此切換基於切換之工作週期而為電源供應器產生新的平均輸出電壓。在此實例中,電源供應器切換裝置主要呈「ON(接通)」或「OFF(斷開)」狀態。在此兩種狀態期間,電源供應器切換裝置中之功率損耗係電源供應器中流動之電流及電源供應器之電阻的函數。另外,存在與將電源供應器切換裝置自ON狀態移動至OFF狀態以及自OFF狀態移動至ON狀態相關聯的「切換損耗」。一般而言,切換損耗係由電流在電源供應器中流動時的電壓上升或下降造成。因此,需要藉由減少設備之切換損耗來減少設備之功率損耗的設備及方法。
本發明揭示一種用於斷開具有一共閘極電晶體及一共源極電晶體之一柵地-陰地放大器的設備。該設備包括該柵地-陰地放大器、一反饋電路及一偏壓電路。在該柵地-陰地放大器中,共閘極電晶體包括一源極,該源極與該共源極電晶體之一汲極信號通信。該反饋電路與該共閘極電晶體之該源極及該共源極電晶體之該汲極信號通信,其中該反饋電路經組態以在該共源極電晶體切換至一第一OFF狀態時自該共源極電晶體之該汲極接收一汲極電壓且產生一第一反饋信號。該汲極電壓等於該共閘極電晶體的一源極電壓,且該汲極電壓回應於將該共源極電晶體切換至該第一OFF狀態而增加。該偏壓電路與該共閘極電晶體之一閘極及該反饋電路信號通信,且經組態以接收該第一反饋信號且產生一偏壓。自該偏壓產生一第一閘極電壓。該柵地-陰地放大器經組態以在該共閘極電晶體之該閘極處接收該第一閘極電壓,其中該第一閘極電壓隨著該汲極電壓增加而增加。該柵地-陰地放大器亦經組態以在該共閘極電晶體之該閘極處接收一第二閘極電壓,且該共閘極電晶體經組態以回應於在該共閘極電晶體之該閘極處接收該第二閘極電壓而切換至一第二OFF狀態。
在一操作實例中,該設備執行一種方法,該方法包括:將該共源極電晶體切換至該第一OFF狀態,其中該共源極電晶體之該汲極處的該汲極電壓回應於將該共源極電晶體切換至該第一OFF狀態而增加;以及藉由該偏壓電路自該汲極電壓產生該偏壓。該方法亦包括在該共閘極電晶體之一閘極處注入一第一閘極電壓,其中該第一閘極電壓與該偏壓相關,且該第一閘極電壓隨著該汲極電壓增加而增加。該方法進一步包括在該共閘極電晶體之該閘極處注入一第二閘極電壓,以及回應於在該共閘極電晶體之該閘極處注入該第二閘極電壓而將該共閘極電晶體切換至一第二OFF狀態。
在查看以下圖式及詳細描述之後,本發明之其他裝置、設備、系統、方法、特徵及優點對於熟習此項技術者而言將顯而易見或將變得顯而易見。所有此等其他裝置、設備、系統、方法、特徵及優點意欲包括在本描述內,包括在本發明之範疇內,且受隨附申請專利範圍保護。
在以下描述中,類似參考標號用於標示類似元件。此外,該等圖式意欲以圖解方式說明示例性實施例之主要特徵。該等圖式不意欲描繪實際實施例之每一特徵。
揭示一種用於斷開具有一共閘極電晶體及一共源極電晶體之一柵地-陰地放大器的設備。該設備包括該柵地-陰地放大器、一反饋電路及一偏壓電路。在該柵地-陰地放大器中,該共閘極電晶體包括一源極,該源極與該共源極電晶體之一汲極信號通信。該反饋電路與該共閘極電晶體之該源極及該共源極電晶體之該汲極信號通信,其中該反饋電路經組態以在該共源極電晶體切換至一第一OFF狀態時自該共源極電晶體之該汲極接收一汲極電壓且產生一第一反饋信號。該汲極電壓等於該共閘極電晶體的一源極電壓,且該汲極電壓回應於將該共源極電晶體切換至該第一OFF狀態而增加。該偏壓電路與該共閘極電晶體之一閘極及該反饋電路信號通信,且經組態以接收該第一反饋信號且產生一偏壓。自該偏壓產生一第一閘極電壓。該柵地-陰地放大器經組態以在該共閘極電晶體之該閘極處接收該第一閘極電壓。該第一閘極電壓隨著該汲極電壓增加而增加。該柵地-陰地放大器亦經組態以在該共閘極電晶體之該閘極處接收一第二閘極電壓,且該共閘極電晶體經組態以回應於在該共閘極電晶體之該閘極處接收該第二閘極電壓而切換至一第二OFF狀態。
在一操作實例中,該設備執行一種方法,該方法包括:將該共源極電晶體切換至該第一OFF狀態,其中該共源極電晶體之該汲極處的該汲極電壓回應於將該共源極電晶體切換至該第一OFF狀態而增加;以及藉由該偏壓電路自該汲極電壓產生該偏壓。該方法亦包括在該共閘極電晶體之一閘極處注入一第一閘極電壓,其中該第一閘極電壓與該偏壓相關,且該第一閘極電壓隨著該汲極電壓增加而增加。該方法進一步包括在該共閘極電晶體之該閘極處注入一第二閘極電壓,以及回應於在該共閘極電晶體之該閘極處注入該第二閘極電壓而將該共閘極電晶體切換至一第二OFF狀態。
在圖1中,展示根據本發明的用於斷開柵地-陰地放大器102之設備100的一實施方案的一實例的系統圖。柵地-陰地放大器102包括共閘極電晶體104及共源極電晶體106。設備100經由信號路徑110與外部系統108信號通信。在此實例中,外部系統108可為經由信號路徑114與參考直流電(「DC」)電壓源112信號通信的另一電路、模組、組件、裝置或系統,該參考直流電電壓源為外部系統108提供幹線電壓116(「Vrail
」)。
設備100包括柵地-陰地放大器102、反饋電路118及偏壓電路120。柵地-陰地放大器102包括共閘極電晶體104及共源極電晶體106,其中共閘極電晶體104之源極122經由信號路徑126與共源極電晶體106之汲極124信號通信。反饋電路118經由信號路徑128與共閘極電晶體104之源極122及共源極電晶體106之汲極124信號通信。偏壓電路120分別經由信號路徑132及134與共閘極電晶體104之閘極130及反饋電路118信號通信。反饋電路118經組態以自共源極電晶體106接收汲極電壓136且產生反饋信號138,該反饋信號經由信號路徑134傳遞至偏壓電路120。偏壓電路120經組態以接收反饋信號138且產生偏壓140。在此實例中,共閘極電晶體之閘極電壓142由驅動器電路144使用偏壓140產生,且該閘極電壓142注入共閘極電晶體104之閘極130。在此實例中,設備100及外部系統108可為諸如電源供應器148之切換電路裝置的部分。
共閘極電晶體104及共源極電晶體106為場效電晶體(「FET」)。在此實例中,共閘極電晶體104可為n型接面場效電晶體(「JFET」),且共源極電晶體106可為金屬氧化物半導體場效電晶體(「MOSFET」)(例如增強型n型MOSFET)。
熟習此項技術者應瞭解,設備100之電路、組件、模組及/或裝置或與設備100相關聯之電路、組件、模組及/或裝置經描述為彼此信號通信,其中信號通信係指電路、組件、模組及/或裝置之間的任何類型的通信及/或連接,該通信及/或連接允許電路、組件、模組及/或裝置傳遞信號及/或資訊及/或自另一電路、組件、模組及/或裝置接收信號及/或資訊。該通信及/或連接可沿著電路、組件、模組及/或裝置之間的任何信號路徑,該信號路徑允許信號及/或資訊自一個電路、組件、模組及/或裝置傳遞至另一電路、組件、模組及/或裝置且包括無線或有線信號路徑。信號路徑可為實體路徑,諸如:導線,電磁波導,電纜,附接及/或電磁或機械耦接之端子,半導體或介電材料或裝置,或其他類似實體連接或耦接。另外,信號路徑可為非實體路徑,諸如:通過數位組件之自由空間(在電磁傳播的情況下)或資訊路徑,其中通信資訊以不同的數位格式自一個電路、組件、模組及/或裝置傳遞至另一電路、組件、模組及/或裝置而不通過直接電磁連接。
在一操作實例中,設備100執行一種方法,該方法包括將共源極電晶體106切換至第一OFF狀態(亦即,斷開共源極電晶體106)。由於將共源極電晶體106切換至第一OFF狀態,因此共源極電晶體106之汲極電壓136開始上升。一般熟習此項技術者應瞭解,假設共源極電晶體106為增強型n型MOSFET裝置,則汲極電壓136上升的時間的量由流入且通過柵地-陰地放大器102的電流150的量及MOSFET(亦即共源極電晶體106)的輸出電容決定,該輸出電容被稱為Coss
,其為共源極電晶體106之閘極152及源極154短路時的小信號輸出電容。通常,電流150對共源極電晶體106之電容充電,且充電時間控制汲極電壓136之上升時間。在此實例中,若外部系統108的負載阻抗較小,則電流150在共閘極電晶體104之汲極156與源極122之間將為低位準電流,其將花費更長時間來對共源極電晶體106之電容充電。
該方法隨後包括藉由反饋電路118自共源極電晶體106之汲極124接收汲極電壓136,以及作為回應,藉由反饋電路118產生反饋信號138。偏壓140自汲極電壓136產生,此係由於偏壓140係自反饋信號138產生,該反饋信號本身自汲極電壓136產生。
該方法亦包括在共閘極電晶體104之閘極130處注入第一閘極電壓,其中該第一閘極電壓與偏壓140相關,且該第一閘極電壓隨著汲極電壓136增加而增加。該方法進一步包括在共閘極電晶體104之閘極130處注入第二閘極電壓,以及回應於在共閘極電晶體104之閘極130處注入該第二閘極電壓而將共閘極電晶體104切換至第二OFF狀態(亦即,斷開共閘極電晶體104)。在此實例中,共閘極電晶體104之閘極130處的閘極電壓142可基於驅動器電路144是否將該共閘極電晶體切換至斷開而為第一閘極電壓或第二閘極電壓。若驅動器電路144未斷開共閘極電晶體104,則驅動器電路144將第一閘極電壓(作為閘極電壓142)注入共閘極電晶體104之閘極130。當第一閘極電壓注入共閘極電晶體104之閘極130中時,閘極電壓在共源極電晶體106之汲極124處的汲極電壓136增加時增加且追蹤汲極電壓136。因此,當共閘極電晶體104之電容充電時,共閘極電晶體104的閘極至源極電壓(「VGS
」)158在某一時間量內保持大致恆定。在此實例中,第一閘極電壓在汲極電壓136增加時增加且追蹤汲極電壓136,此係由於第一閘極電壓係自本身增加且追蹤汲極電壓136的偏壓140產生。通常,偏壓140感測共源極電晶體106之汲極124處的汲極電壓136,此係由於偏壓140係藉由反饋電路118經由信號路徑128直接接收且量測汲極電壓136而產生。汲極電壓136之電壓位準的任何改變由反饋電路118直接量測且傳遞至偏壓電路120,該偏壓電路藉由偵測(亦即感測)汲極電壓136之電壓位準的任何改變而產生偏壓140。在此實例中,感測汲極電壓136可包括比較反饋信號138與偏壓電路120內的參考電壓。
在此實例中,第二閘極電壓小於第一閘極電壓,其中第二閘極電壓可比第一閘極電壓小某一電壓量,該電壓量具有等於或大於共閘極電晶體104之臨限電壓(「VT
」)值的幅值。換言之,VT
等於電壓值VGS
158,其中共閘極電晶體104被夾斷且不將電流150自共閘極電晶體104之汲極156傳遞至源極122。在此實例中,基於所使用的共閘極電晶體104之類型,VT
可約等於6伏特(volt)。因此,第二閘極電壓小於或等於第一閘極電壓減去VT
,使得第一閘極電壓(在注入共閘極電晶體104之閘極130中時)將使共閘極電晶體104斷開,此係因為共閘極電晶體104將被第二閘極電壓夾斷且將不能夠將電流150自共閘極電晶體104之汲極156傳遞至源極122。在此實例中,第一閘極電壓可為偏壓,且第二閘極電壓可獨立於汲極電壓136且約等於接地電壓。
回到設備100之元件,在此實例中,外部系統108經由信號路徑110與共閘極電晶體104之汲極156信號通信,且共源極電晶體106之源極154與接地連接160信號通信。為了易於說明,DC電壓源112亦與接地連接162信號通信。如先前所描述,外部系統108可為與DC電壓源112信號通信的另一電路、模組、組件、裝置或系統,該DC電壓源為外部系統108提供Vrail
116。外部系統108可包括例如來自切換變壓器及其他電路(諸如低通濾波器)之繞組。
柵地-陰地放大器102(亦稱為「柵地-陰地」)為兩級放大器,其包括饋入放大器之共基極或共閘極級的共射極或共源極級。通常,柵地-陰地包括可為雙極接面電晶體(「BJT」)或場效電晶體(「FET」)的兩個電晶體。柵地-陰地改良輸入輸出隔離且消除放大器的米勒(Miller)效應,從而產生具有高頻寬的放大器。如已經描述,在此實例中,柵地-陰地放大器102的第一級及第二級經展示為由FET實施,該等FET包括共閘極電晶體104作為JFET且包括共源極電晶體106作為MOSFET。共閘極電晶體104可為例如碳化矽JFET。在此實例中,共源極電晶體106可由源極驅動,該源極為與共源極電晶體106之閘極152信號通信的脈寬調變(「PWM」)源極164。
反饋電路118為接收汲極電壓136且產生反饋信號138的電路、組件、模組或裝置,該反饋信號經由信號路徑134傳遞至偏壓電路120。在一個實例中,反饋電路118可為包括信號路徑128及134的反饋路徑,其中反饋信號138為經由組合信號路徑128及134自共源極電晶體106之汲極124直接傳遞至偏壓電路120的汲極電壓136。
在一替代實例中,反饋電路118可為經組態以在共源極電晶體106切換至OFF狀態(亦即第一OFF狀態)時自共源極電晶體106之汲極124接收汲極電壓136且自所接收汲極電壓136產生第一反饋信號的電路。此外,在此實例中,反饋電路118亦可包括產生供應電壓(通常稱為「共集極處之電壓」,簡稱VCC
)之電路,其中VCC
經由第二反饋信號傳遞至偏壓電路120。在此實例中,第一反饋信號及第二反饋信號兩者為反饋信號138的部分。
在另一替代實例中,反饋電路118可為或可包括經由信號路徑128與共閘極電晶體104之源極122及共源極電晶體106之汲極124信號通信的倍壓電路。在此實例中,類似於先前所描述之實例,反饋電路118為經組態以在共源極電晶體106切換至OFF狀態(亦即第一OFF狀態)時自共源極電晶體106之汲極124接收汲極電壓136且自所接收汲極電壓136產生第一反饋信號的電路。
此外,在此實例中,反饋電路118亦可包括產生另一(或額外)供應電壓(通常稱為汲極供應電壓VDD
)的倍壓電路,其中VDD
經由第二反饋信號傳遞至偏壓電路120。如前,在此實例中,第一反饋信號及第二反饋信號兩者為反饋信號138的部分。通常,倍壓電路為使用輸入電壓(亦即汲極電壓136)對電容器充電且以產生輸入電壓約兩倍的倍壓電路之輸出電壓(亦即,等於VDD
的第二反饋信號)之方式轉變此等電荷的電子電路。作為一實例,反饋電路118包括倍壓電路,該倍壓電壓可為或可包括具有電荷泵的電荷泵倍增電路。通常,電荷泵為將電容器用於能量電荷儲存以升高或降低電壓的DC至DC轉換器電路類型。電荷泵為能夠具有高效率同時在電學上簡化電路的電路。因此,在此實例中,倍壓電路經組態以自共源極電晶體106之汲極124接收汲極電壓136且產生第二反饋信號,其中第二反饋信號等於為汲極電壓136約兩倍的VDD
。同樣,在此實例中,第一反饋信號及第二反饋信號兩者為反饋信號138的部分。
偏壓電路120為自反饋信號138接收第一反饋信號且產生偏壓140的電路、組件、模組或裝置。閘極電壓142由偏壓140直接或間接產生,且閘極電壓142注入共閘極電晶體104之閘極130。
在此實例中,驅動器電路144可為分別經由信號路徑132及141與偏壓電路120及共閘極電晶體104之閘極130兩者信號通信的單獨電路,或為作為偏壓電路120之部分的電路。驅動器電路144經組態以接收偏壓140,產生第一閘極電壓及第二閘極電壓,且將第一閘極電壓或第二閘極電壓注入共閘極電晶體104之閘極130。驅動器電路144可包括經組態以在第一閘極電壓與第二閘極電壓之間切換的切換器。若驅動器電路144為偏壓電路120的部分,則信號路徑141與信號路徑132相同,因為不存在單獨驅動器電路144。
在圖2中,展示根據本發明的柵地-陰地放大器102的一實施方案的一實例的電路圖。如先前所描述,柵地-陰地放大器102為兩級放大器,其包括饋入共源極級(亦即共源極電晶體106)的放大器之共閘極級(亦即共閘極電晶體104)。柵地-陰地放大器102包括共閘極電晶體104及共源極電晶體106,其中共閘極電晶體104之源極122與共源極電晶體106之汲極124信號通信。在此實例中,共閘極電晶體104為「常通」n型JFET電晶體,且共源極電晶體106為增強型n型MOSFET電晶體。反饋電路118(圖1中所展示)經由信號路徑128與柵地-陰地放大器102信號通信,該信號路徑128與共閘極電晶體104之源極122及共源極電晶體106之汲極124兩者信號通信。在此實例中,共源極電晶體106由源極驅動,該源極為經由信號路徑200與共源極電晶體106之閘極152信號通信的PWM源極164。PWM源極164可與電阻器202及DC偏移參考源極204信號通信,其中DC偏移參考源極204與接地連接160信號通信。如先前所陳述,共閘極電晶體104之閘極130經由信號路徑141與驅動器電路144信號通信。
一般熟習此項技術者應瞭解,在現代電源供應器設計中,以實現電壓步降或步升之方式來切換電源供應器(諸如電源供應器148)所使用的電壓及電流係有用的。此切換基於切換之工作週期而為電源供應器148產生新的平均輸出電壓。在此實例中,電源供應器148主要呈ON狀態或OFF狀態。在此兩種狀態期間,電源供應器148中之功率損耗係電源供應器148中流動之電流150及電源供應器148之電阻的函數。另外,電源供應器148亦經歷與將電源供應器148自ON狀態切換至OFF狀態以及自OFF狀態切換回至ON狀態相關聯的「切換損耗」。一般而言,此切換損耗係由電流150在電源供應器148中流動時電源供應器148內的電壓上升或下降造成。
在此實例中,電源供應器148在ON狀態與OFF狀態之間的切換係由柵地-陰地放大器102執行,其中共源極電晶體106首先由將PWM電壓206注入共源極電晶體106之閘極152的PWM源極164斷開(亦即,自ON狀態切換至第一OFF狀態)。由於在此實例中共源極電晶體106為增強模式n型MOSFET,因此共源極電晶體106藉由注入一信號而斷開,該信號具有小於共源極電晶體106之臨限電壓(「VT2
」)的閘極至源極電壓(「VGS2
」)208值,其中共源極電晶體106被夾斷且不將電流212(在圖2中展示為電流150之部分)自共源極電晶體106之汲極124傳遞至源極154。在此實例中,基於所使用的共源極電晶體106之類型,VT2
可約等於5至7伏特之間。
共源極電晶體106之源極154藉由接地連接160接地,且在一操作實例中,當共源極電晶體106處於ON(亦即處於ON狀態)時,共源極電晶體106之汲極124約等於源極154,因為汲極至源極電壓210(「VDS
」)在共源極電晶體106處於ON時約等於零伏特。因此,電流150流動通過柵地-陰地放大器102,其中電流150首先朝向共源極電晶體106流動通過共閘極電晶體104之汲極156及源極122。一旦電流150流動通過共閘極電晶體104之源極,則電流150之第一部分212流動通過共源極電晶體106之汲極124及源極154到達接地連接160,且電流150之第二部分214經由信號路徑128流動至反饋電路118。通常,電流150之第一部分212大於電流150之第二部分214。
當等於或大於VT2
的PWM電壓206注入共源極電晶體106之閘極152時,共源極電晶體106被夾斷,切換至第一OFF狀態(亦即斷開),且停止將電流150之第一部分212傳遞至接地連接160。因此,在電流150之第一部分212開始對MOSFET(亦即共源極電晶體106)之Coss
充電時,共源極電晶體106之汲極124處的汲極電壓136浮動且自零伏特(接地連接160處之接地電壓)上升至較高電壓,其中共源極電晶體106之Coss
的充電時間控制汲極電壓136的上升時間。
應注意,共閘極電晶體104之源極122處的電壓亦等於汲極電壓136,因為共閘極電晶體104之源極122直接且電連接至共源極電晶體106之汲極124。因此,共閘極電晶體104之源極122處的電壓亦上升。
根據先前方法,共閘極電晶體104之閘極130處的閘極電壓142將為零伏特,因為閘極130將接地。此情形將使共閘極電晶體104之源極122的電壓上升至大於閘極電壓142的電壓值,直至VGS
158等於或大於VT
(在此實例中約為6伏特)。一旦共閘極電晶體104之源極122的電壓達到VT
,則共閘極電晶體104將夾斷且斷開。然而,此過程將需要一段時間,因為用電流150之第一部分212對共源極電晶體106之Coss
充電以使汲極電壓136上升至VT
需要時間。
不同於先前方法,本發明更快地對共源極電晶體106之Coss
充電以使汲極電壓136上升至VT
。替代地,設備100感測共源極電晶體106之汲極124處上升的汲極電壓136,且相應地使注入共閘極電晶體104之閘極130作為閘極電壓142的第一閘極電壓上升。因此,共閘極電晶體104之VGS
158保持高於VT
且共閘極電晶體104保持處於ON狀態,直至第二閘極電壓隨後注入共閘極電晶體104之閘極130作為閘極電壓142。第二閘極電壓比第一閘極電壓小某一電壓量,該電壓量具有等於或大於共閘極電晶體之VT
的幅值。換言之,由於第一閘極電壓對應於汲極電壓136且隨著汲極電壓136上升而上升,因此第二閘極電壓等於至多等於第一閘極電壓減去VT
的電壓值,使得產生的VGS
158將至少等於負VT
(例如-6伏特),從而使共閘極電晶體被夾斷。作為一實例,第二閘極電壓可等於零伏特(亦即,共閘極電晶體104之閘極130可接地)。藉由在第一閘極電壓與第二閘極電壓之間切換,設備100經組態以比等待共源極電晶體106之Coss
充電更快地切斷共閘極電晶體104(亦即,切換至第二OFF狀態),且使汲極電壓136上升至高於閘極電壓142的電壓位準,該電壓位準將使VGS
158等於負VT
且夾斷共源極電晶體106。此將使設備100之切換損耗減少,且相應地使電源供應器148之切換損耗減少。
通常,在第一閘極電壓與第二閘極電壓之間切換以切斷共閘極電晶體104可藉由高速比較器電路進行,該高速比較器電路可經實施以感測共源極電晶體106之汲極電壓136的上升,且觸發連接至共閘極電晶體104之閘極130的驅動器電路144的低驅動電壓(亦即,閘極電壓142)。作為另一實例,設備100可利用不感測汲極電壓136而是替代地依賴於兩個驅動信號之間的延遲的方法。驅動信號可具有固定延遲以獲得基於所使用的共源極電晶體106及/或共閘極電晶體104的類型的所需切換結果,或可藉由尋找重疊時間且調諧至最佳延遲而適應性地調諧。此等所需結果可藉由例如使用標準PWM信號輸入且使驅動延遲至我們可實現所需結果的共閘極電晶體104而實現。在此實例中,PWM信號經驅動至共源極電晶體106及共閘極電晶體104。作為另一實例,共閘極電晶體104可使用兩個緩衝級,該等緩衝級具有影響至共閘極電晶體104之閘極130的延遲的電阻。
轉至圖3,展示根據本發明的反饋電路118的一實施方案的一實例的電路圖。在此實例中,反饋電路118可包括第一分壓器300及視情況存在之第二分壓器302。如先前所論述,反饋電路118為經由信號路徑128接收汲極電壓136且產生反饋信號138的電路、組件、模組或裝置,該反饋信號經由信號路徑134傳遞至偏壓電路120。在此實例中,反饋電路118為經組態以接收汲極電壓136且產生第一反饋信號304及第二反饋信號306的電路。反饋信號138包括第一反饋信號304及第二反饋信號306兩者。通常,第一反饋信號304為經由反饋電路118及信號路徑134將汲極電壓136自共源極電晶體106之汲極124傳遞至偏壓電路120的信號。反饋電路118可包括緩衝電路(未展示)或經組態以接收汲極電壓136且可靠地將汲極電壓136傳遞至偏壓電路120而沒有失真或過度衰減的其他電路。
反饋電路118亦經組態以接收汲極電壓136且藉由第一分壓器300產生第一供應電壓VCC
307。VCC
307隨後傳遞至偏壓電路120作為第二反饋信號306,該第二反饋信號為反饋信號138的部分。此外,反饋電路118亦可經組態以接收汲極電壓136且經由視情況存在之第二分壓器302產生第二供應電壓VDD
308。基於設備100之設計,第一供應電壓VCC
307或第二供應電壓VDD
308可用作經由反饋信號138傳遞至偏壓電路120的第二反饋信號306或309。
在此實例中,視情況存在之第二分壓器302可為倍壓電路310的部分。作為一實例,倍壓電路310可包括視情況存在之第二分壓器302及第一二極體D1
312、第二二極體D2
314、第三二極體D3
316及第一電容器C1
318。視情況存在之第二分壓器302可包括第一電阻器R1
320、第二電阻器R2
322、第二電容器C2
324及接地連接326。倍壓電路310為自輸入電壓(亦即汲極電壓136)對C1
318充電且以使得倍壓電路310之所產生輸出電壓(亦即VDD
308)為輸入電壓(亦即汲極電壓136)約兩倍或替代地視情況為VCC
306約兩倍的方式轉變此電荷的電子電路。在此實例中,倍壓電路310為電荷泵倍壓電路。作為另一實例,第一分壓器300可包括第三電阻器R3
328、第四電阻器R4
330及第三電容器C3
332以及另一接地連接334。反饋電路118亦可包括與信號路徑128及倍壓電路310信號通信的第五電阻器R5
336。在此實例中,VCC
307或VDD
308可用於使偏壓電路120內的電路、組件、模組或裝置偏壓及/或提供參考電壓。在此實例中,信號路徑134可包括來自汲極電壓136、VCC
307或VDD
308的多個信號路徑340。
在圖4中,展示根據本發明的偏壓電路120的一實施方案的一實例的電路圖。如先前所論述,偏壓電路120為經由信號路徑134接收反饋信號136且產生偏壓140的電路、組件、模組或裝置。偏壓電路120包括第一差動放大器400、第二差動放大器402、第三差動放大器404及推挽電路406。在此實例中,第一差動放大器400經組態以比較第二反饋信號306與第一反饋信號304,從而產生柵地-陰地感測電壓408。第二差動放大器402經組態以比較第二反饋信號306與第一反饋信號304,從而產生觸發電壓410。第三差動放大器404經組態以比較柵地-陰地感測電壓408及觸發電壓410之組合信號412與參考電壓416,從而產生偏壓140。偏壓140藉由推挽電路406在自第三差動放大器404接收輸出信號414之後產生。在此實例中,第一差動放大器400、第二差動放大器402及第三差動放大器404分別包括第一運算放大器(「op-amp」)418、第二op-amp 420及第三op-amp 422。
在此實例中,偏壓電路120包括第六電阻器R6
424、第七電阻器R7
426、第八電阻器R8
428、第九電阻器R9
430、第十電阻器R10
432、第十一電阻器R11
434、第十二電阻器R12
436、第十三電阻器R13
438、第十四電阻器R14
440、第十五電阻器R15
442、第十六電阻器R16
444、第一電晶體Q1
446及第二電晶體Q2
448。此外,在此實例中,R9
430與R10
432、第一op-amp 418之負輸入端子450及第二op-amp 420之正輸入端子452信號通信。R10
432亦與接地連接454信號通信。R6
424與第一op-amp 418之正輸入端子456、R7
426及R11
434信號通信。R11
434與第一op-amp 418之正輸入端子456及輸出端子458以及R12
436信號通信。R12
436亦與第一op-amp 418之輸出端子458信號通信。第一op-amp 418由VCC
306供電且連接至接地460。另外,R7
426與第二op-amp 420之負輸入端子462及R8
428信號通信。R8
428亦與接地連接454信號通信。第二op-amp 420之輸出端子464與R13
438信號通信。第二op-amp 420亦由VCC
306供電且連接至接地連接454。R12
436及R13
438與第三op-amp 422之正輸入端子466及R14
440信號通信。R14
440亦與接地連接454信號通信。第三op-amp 422由參考源極468供電且連接至接地連接454。R15
442與參考源極468、第三op-amp 422之負輸入端子470及R16
444信號通信。R16
444亦與接地連接454信號通信。
第三op-amp 422之輸出端子472與推挽電路406內Q1
446之基極474及Q2
448之基極476兩者信號通信。在此實例中,Q1
446為npn型BJT電晶體,且Q2
448為pnp型BJT電晶體,且Q1
446及Q2
448經組態為射極輸出器。在此實例中,Q1
446之集極478與參考源極468信號通信,且Q2
448之集極480與接地連接482信號通信。Q1
446之射極484及Q2
448之射極486彼此信號通信且經由信號路徑132與驅動器電路144信號通信。在操作中,推挽電路406自第三op-amp 422接收輸出信號414,且產生經由信號路徑132傳遞至驅動器電路144的偏壓140。
在圖5中,展示根據本發明的驅動器電路144的一實施方案的一實例的電路圖。在此實例中,驅動器電路144包括經由信號路徑132與偏壓電路120信號通信且經由信號路徑141與共閘極電晶體104之閘極130信號通信的切換器500。切換器500經組態以接收第一閘極電壓502及第二閘極電壓504且在該第一閘極電壓與該第二閘極電壓之間切換,從而產生經由信號路徑141注入共閘極電晶體104之閘極130的閘極電壓142。在此實例中,第一閘極電壓502等於偏壓140,且第二閘極電壓504設定為接地506。
在一操作實例中,當共源極電晶體106切換至第一OFF狀態時,切換器500選擇第一閘極電壓502作為閘極電壓142注入共閘極電晶體104之閘極130,以允許閘極電壓142回應於共源極電晶體106之汲極124處的汲極電壓136的電壓升高而升高。切換器500隨後選擇第二閘極電壓504作為閘極電壓142注入共閘極電晶體104之閘極130,以斷開共閘極電晶體104(亦即,切換至第二OFF狀態)。
在此實例中,用於共閘極電晶體104之柵地-陰地放大器102驅動器(亦即閘極電壓142)係獨立的,且僅基於共源極電晶體106之切換受控制。作為一實例,此情形可藉由兩種方式實現:1)監測共源極電晶體106之汲極124的汲極電壓136,且在預定位準下觸發共閘極電晶體104之閘極130的下拉電壓;及2)利用閘極130處兩個閘極電壓142信號之間的簡單延遲(重疊)以達成相同結果。
轉至圖6A,展示呈電壓與時間之關係的根據本發明的共閘極電晶體104之汲極156處之汲極電壓的曲線600的繪圖。在此實例中,縱軸602表示以伏特為單位的量值,且橫軸604表示以微秒(「µs
」)為單位的時間,其中縱軸602介於0至400伏特之間,且橫軸604介於51.200至51.250µs
之間。在此實例中,驅動器電路144之切換器500針對注入共閘極電晶體104之閘極130的閘極電壓142時常僅選擇第二閘極電壓504(其中第二閘極電壓504為接地506)且不選擇第一閘極電壓502。在此實例中,共閘極電晶體104之汲極156處的汲極電壓約為0伏特,直至約51.232µs
,此時汲極電壓開始增加,在約51.238µs
增加至約400伏特。在此實例中,共閘極電晶體104之汲極156處的汲極電壓的上升時間約為6.4奈秒(「ns」)。
在圖6B中,展示呈電壓與時間之關係的根據本發明的PWM源極164的第一曲線606、共源極電晶體106之汲極電壓136的第二曲線608及共閘極電晶體104之閘極130處之閘極電壓142的第三曲線610的繪圖。類似於圖6A,在此實例中,縱軸612表示以伏特為單位的量值,且橫軸604表示以微秒(「µs
」)為單位的時間,其中縱軸612介於-0.6至6.6伏特之間,且橫軸604介於51.200至51.250µs
之間。在此實例中,PWM源極164之第一曲線606在51.200µs
以約5.2伏特開始,且隨後在約51.210µs
之後下降至0伏特。因此,共源極電晶體106之汲極電壓136的第二曲線608以0伏特開始,且隨後在約51.214µs
開始上升,直至汲極電壓136到達約6伏特。在此實例中,第三曲線610顯示,閘極電壓142保持0伏特,因為共閘極電晶體104之閘極130接地。
在圖7A中,展示呈電壓與時間之關係的根據本發明的共閘極電晶體104之汲極156處之汲極電壓的另一曲線700的繪圖。在此實例中,縱軸702表示以伏特為單位的量值,且橫軸704表示以微秒為單位的時間,其中縱軸702介於0至440伏特之間,且橫軸704介於51.200至51.250µs
之間。在此實例中,基於如關於圖1至圖5所描述的偏壓140,驅動器電路144之切換器500針對注入共閘極電晶體104之閘極130的閘極電壓142選擇第一閘極電壓502及第二閘極電壓504(其中第二閘極電壓504為接地506)兩者。在此實例中,共閘極電晶體104之汲極156處的汲極電壓約為0伏特,直至約51.2368µs
,此時汲極電壓開始增加,在約51.242µs
增加至約400伏特。在此實例中,共閘極電晶體104之汲極156處的汲極電壓的上升時間為約5.2 ns,該上升時間比圖6A及圖6B之實例中所展示的切換時間6.4 ns少約20%。此切換時間減少使切換損耗減少。
在圖7B中,展示呈電壓與時間之關係的根據本發明的PWM源極164的另一第一曲線706、共源極電晶體106之汲極電壓136的另一第二曲線708及共閘極電晶體104之閘極130處之閘極電壓142的另一第三曲線710的繪圖。類似於圖7A,在此實例中,縱軸712表示以伏特為單位的量值,且橫軸704表示以微秒為單位的時間,其中縱軸712介於-0.6至6.6伏特之間,且橫軸704介於51.200至51.250µs
之間。在此實例中,PWM源極164之第一曲線706在51.200µs
以約4.9伏特開始,且隨後在約51.210µs
之後下降至0伏特。因此,共源極電晶體106之汲極電壓136的第二曲線708以0伏特開始,且隨後在約51.214µs
開始上升,直至汲極電壓136到達約6.0伏特。不同於圖6A及圖6B中所展示的實例,在此實例中,第三曲線710顯示,閘極電壓142保持0伏特,直至約51.226µs
,此時第一閘極電壓502開始上升至約2.9伏特,且隨後在51.236µs
在2.0伏特與約2.5伏特之間變化,此時切換器500選擇第二閘極電壓504,且閘極電壓142在約51.238µs
下降至-0.6伏特且隨後開始上升至在0伏特呈平穩狀態。
轉至圖8,展示根據本發明的由設備100執行之方法800的一實施方案的一實例的流程圖。方法800以將共源極電晶體106切換至第一OFF狀態(802)開始,其中共源極電晶體106之汲極124處的汲極電壓136回應於將共源極電晶體106切換至第一OFF狀態而增加。方法800隨後包括藉由偏壓電路120自汲極電壓136產生偏壓140(804)以及在共閘極電晶體104之閘極130處注入第一閘極電壓502(806)。同樣,第一閘極電壓502與偏壓140有關,且第一閘極電壓502隨著汲極電壓136增加而增加。方法800隨後進一步包括在共閘極電晶體104之閘極130處注入第二閘極電壓504(810),以及回應於在共閘極電晶體104之閘極130處注入第二閘極電壓504而將共閘極電晶體104切換至第二OFF狀態(812)。
應理解,在不背離本發明之範疇的情況下,本發明之各個態樣或細節可改變。本發明並非窮盡性的,且不將所主張發明限於所揭示的精確形式。此外,前述描述僅出於說明之目的,且並非出於限制目的。修改及改變根據上文描述係可能的,且可由實踐本發明而獲得。申請專利範圍及其等效物定義本發明之範疇。
在實施方案的一些替代實例中,區塊中所提及的該一或多個功能可以不同於圖式中所提及次序的次序出現。舉例而言,在一些情況下,取決於所涉及的功能性,連續展示的兩個區塊可實質上同時執行,或該等區塊有時可以相反次序執行。又,除流程圖或方塊圖中所說明的區塊以外,可添加其他區塊。
實施方案之不同實例的描述出於說明及描述之目的呈現,且不意欲為窮盡性的或限於所揭示形式之實例。許多修改及改變對於一般熟習此項技術者而言將為顯而易見的。此外,實施方案之不同實例可提供與其他期望實例相比不同的特徵。所選擇的一或多個實例經選擇且描述,以最佳解釋該等實例之原理、實際應用,且使得一般熟習此項技術的其他人能夠理解具有適於所涵蓋的特定用途的各種修改的各個實例的揭示內容。
此外,已詳細參考所揭示發明之實施方案的實例,所揭示發明之一或多個實例已圖示於附圖中。每一實例藉由解釋本發明技術之方式提供,並非作為本發明技術之限制。實際上,雖然已關於本發明之實施方案的特定實例詳細描述本說明書,但熟習此項技術者應瞭解,在理解前述內容之後,可容易地設想實施方案之此等實例的更改、改變及等效物。舉例而言,作為實施方案的一個實例之部分說明或描述的特徵可與另一實施方案之實例一起使用,以得到實施方案之又另一實例。由此,本發明主題意欲將所有此等修改及改變涵蓋在所附申請專利範圍及其等效物之範疇內。本發明之此等及其他修改及改變可由一般熟習此項技術者實踐而不背離本發明之範疇,本發明之範疇更特定闡述於所附申請專利範圍中。此外,一般熟習此項技術者將瞭解,前述描述僅藉由實例之方式,且不意欲限制本發明。
100:設備
102:柵地-陰地放大器
104:共閘極電晶體
106:共源極電晶體
108:外部系統
110:信號路徑
112:參考直流電電壓源
114:信號路徑
116:幹線電壓
118:反饋電路
120:偏壓電路
122:共閘極電晶體之源極
124:共源極電晶體之汲極
126:信號路徑
128:信號路徑
130:共閘極電晶體之閘極
132:信號路徑
134:信號路徑
136:共源極電晶體之汲極電壓
138:反饋信號
140:偏壓
141:信號路徑
142:共閘極電晶體之閘極電壓
144:驅動器電路
148:電源供應器
150:電流
152:共源極電晶體之閘極
154:共源極電晶體之源極
156:共閘極電晶體之汲極
158:共閘極電晶體的閘極至源極電壓
160:接地連接
162:接地連接
164:脈寬調變源極
200:信號路徑
202:電阻器
204:DC偏移參考源極
206:PWM電壓
208:閘極至源極電壓
210:汲極至源極電壓
212:電流之第一部分
214:電流之第二部分
300:第一分壓器
302:第二分壓器
304:第一反饋信號
306:第二反饋信號
307:第一供應電壓
308:第二供應電壓
309:第二反饋信號
310:倍壓電路
312:第一二極體
314:第二二極體
316:第三二極體
318:第一電容器
320:第一電阻器
322:第二電阻器
324:第二電容器
326:接地連接
328:第三電阻器
330:第四電阻器
332:第三電容器
334:接地連接
336:第五電阻器
340:信號路徑
400:第一差動放大器
402:第二差動放大器
404:第三差動放大器
406:推挽電路
408:柵地-陰地感測電壓
410:觸發電壓
412:組合信號
414:輸出信號
416:參考電壓
418:第一運算放大器
420:第二運算放大器
422:第三運算放大器
424:第六電阻器
426:第七電阻器
428:第八電阻器
430:第九電阻器
432:第十電阻器
434:第十一電阻器
436:第十二電阻器
438:第十三電阻器
440:第十四電阻器
442:第十五電阻器
444:第十六電阻器
446:第一電晶體
448:第二電晶體
450:第一運算放大器之負輸入端子
452:第二運算放大器之正輸入端子
454:接地連接
456:第一運算放大器之正輸入端子
458:第一運算放大器之輸出端子
460:接地
462:第二運算放大器之負輸入端子
464:第二運算放大器之輸出端子
466:第三運算放大器之正輸入端子
468:參考源極
470:第三運算放大器之負輸入端子
472:第三運算放大器之輸出端子
474:第一電晶體之基極
476:第二電晶體之基極
478:第一電晶體之集極
480:第二電晶體之集極
482:接地連接
484:第一電晶體之射極
486:第二電晶體之射極
500:切換器
502:第一閘極電壓
504:第二閘極電壓
506:接地
600:曲線
602:縱軸
604:橫軸
606:第一曲線
608:第二曲線
610:第三曲線
612:縱軸
700:曲線
702:縱軸
704:橫軸
706:第一曲線
708:第二曲線
710:第三曲線
712:縱軸
800:方法
802:區塊
804:區塊
806:區塊
810:區塊
812:區塊Coss :輸出電容VCC :共集極處之電壓VDD :汲極供應電壓VDS :汲極至源極電壓Vrail :幹線電壓VGS :閘極至源極電壓VGS2 :閘極至源極電壓VT :臨限電壓VT2 :臨限電壓
藉由參考以下圖式可更好地理解本發明。該等圖式中之組件不一定按比例繪製,而是將重點放在說明本發明之原理。在該等圖式中,類似參考標號在不同視圖中表示對應部分。
圖1係根據本發明的用於斷開柵地-陰地放大器之設備的一實施方案的一實例的系統圖。
圖2係根據本發明的圖1中所展示之柵地-陰地放大器的一實施方案的一實例的電路圖。
圖3係根據本發明的圖1中所展示之反饋電路的一實施方案的一實例的電路圖。
圖4係根據本發明的圖1中所展示之偏壓電路的一實施方案的一實例的電路圖。
圖5係根據本發明的圖1中所展示之驅動器電路的一實施方案的一實例的電路圖。
圖6A係呈電壓與時間之關係的根據本發明的共閘極電晶體(圖1及圖2中所展示)之汲極處之汲極電壓的曲線的繪圖。
圖6B係呈電壓與時間之關係的根據本發明的PWM源極的第一曲線、共源極電晶體之汲極電壓的第二曲線及共閘極電晶體(圖1及圖2中所展示)之閘極處之閘極電壓的第三曲線的繪圖。
圖7A係呈電壓與時間之關係的根據本發明的共閘極電晶體(圖1及圖2中所展示)之汲極處之汲極電壓的另一曲線的繪圖。
圖7B係呈電壓與時間之關係的根據本發明的PWM源極的另一第一曲線、共源極電晶體之汲極電壓的另一第二曲線及共閘極電晶體(圖1及圖2中所展示)之閘極處之閘極電壓的另一第三曲線的繪圖。
圖8係根據本發明的由圖1至圖5中所展示之設備執行的方法的示例性實施方案的流程圖。
100:設備
102:柵地-陰地放大器
104:共閘極電晶體
106:共源極電晶體
108:外部系統
110:信號路徑
112:參考直流電電壓源
114:信號路徑
116:幹線電壓
118:反饋電路
120:偏壓電路
122:共閘極電晶體之源極
124:共源極電晶體之汲極
126:信號路徑
128:信號路徑
130:共閘極電晶體之閘極
132:信號路徑
134:信號路徑
136:共源極電晶體之汲極電壓
138:反饋信號
140:偏壓
141:信號路徑
142:共閘極電晶體之閘極電壓
144:驅動器電路
148:電源供應器
150:電流
152:共源極電晶體之閘極
154:共源極電晶體之源極
156:共閘極電晶體之汲極
158:共閘極電晶體的閘極至源極電壓
160:接地連接
162:接地連接
164:脈寬調變源極
Claims (20)
- 一種用於斷開具有共閘極電晶體及共源極電晶體之柵地-陰地放大器的設備,該設備包含:該柵地-陰地放大器,其中該共閘極電晶體之一源極與該共源極電晶體之一汲極信號通信;一反饋電路,該反饋電路與該共閘極電晶體之該源極及該共源極電晶體之該汲極信號通信,其中該反饋電路組配來在該共源極電晶體切換至一第一OFF狀態時自該共源極電晶體之該汲極接收一汲極電壓,且產生一第一反饋信號,其中該汲極電壓等於該共閘極電晶體之一源極電壓,且其中該共源極電晶體之該汲極電壓回應於將該共源極電晶體切換至該第一OFF狀態而增加;及一偏壓電路,該偏壓電路與該共閘極電晶體之一閘極及該反饋電路信號通信,其中該偏壓電路組配來接收該第一反饋信號且產生一偏壓,且其中一第一閘極電壓自該偏壓產生,其中該柵地-陰地放大器組配來在該共閘極電晶體之該閘極處接收該第一閘極電壓,其中該第一閘極電壓隨著該共源極電晶體之該汲極電壓增加而增加,其中該柵地-陰地放大器進一步組配來在該共閘極電晶體之該閘極處接收一第二閘極電壓,且其中該共閘極電晶體組配來回應於在該共閘極電晶體之該閘極處接收該第二閘極電壓而切換至一第二OFF狀態。
- 如申請專利範圍第1項之設備,其中該共源極電晶體之一閘極與一脈衝信號源信號通信。
- 如申請專利範圍第1項之設備,其中該第二閘極電壓比該第一閘極電壓小一電壓量,該電壓量具有等於或大於該共閘極電晶體之一臨限電壓值的一幅值。
- 如申請專利範圍第1項之設備,其中該第二閘極電壓等於接地。
- 如申請專利範圍第1項之設備,其進一步包括與該偏壓電路及該共閘極電晶體之該閘極兩者信號通信的一驅動器電路,其中該驅動器電路組配來接收該偏壓,產生該第一閘極電壓及該第二閘極電壓,且將該第一閘極電壓或該第二閘極電壓注入該共閘極電晶體之該閘極。
- 如申請專利範圍第5項之設備,其中該驅動器電路包括組配來在該第一閘極電壓與該第二閘極電壓之間切換的一切換器。
- 如申請專利範圍第6項之設備,其中該切換器包括一推挽電路。
- 如申請專利範圍第1項之設備,其中該反饋電路包括與該共閘極電晶體之該源極及該共源極電晶體之該汲極信號通信的一倍壓電路,其中該倍壓電路組配來自該共源極電晶體之該汲極接收該汲極電壓且產生一第二反饋信號,且其中該第二反饋信號具有等於該汲極電壓約兩倍的一電壓值。
- 如申請專利範圍第8項之設備,其中該偏壓電路包括一第一差動放大器,其組配來比較該第二反饋信號與該第一反饋信號,從而產生一柵地-陰地感測電壓,一第二差動放大器,其組配來比較該第二反饋信號與該第一反饋信號,從而產生一觸發電壓,及一第三差動放大器,其組配來比較該柵地-陰地感測電壓及該觸發電壓之一組合信號與一參考電壓,從而產生該偏壓。
- 如申請專利範圍第9項之設備,其中該第一差動放大器、該第二差動放大器及該第三差動放大器各自包括一運算放大器。
- 如申請專利範圍第10項之設備,其進一步包括與該偏壓電路及該共閘極電晶體之該閘極兩者信號通信的一驅動器電路,其中該驅動器電路組配來接收該偏壓,產生該第一閘極電壓及該第二閘極電壓,且將該第一閘極電壓或該第二閘極電壓注入該共閘極電晶體之該閘極。
- 如申請專利範圍第1項之設備,其中該共閘極電晶體為一接面場效電晶體。
- 如申請專利範圍第12項之設備,其中該共源極電晶體為一金屬氧化物半導體場效電晶體。
- 一種用於斷開一設備之柵地-陰地放大器的方法,該設備包括該柵地-陰地放大器、一反饋電路及一偏壓電路,其中該柵地-陰地放大器具有一共閘極電晶體及一共源極電晶體,其中該共源極電晶體之一汲極與該共閘極電晶體之一源極信號通信,該方法包含以下步驟:將該共源極電晶體切換至一第一OFF狀態,其中該共源極電晶體之該汲極處的一汲極電壓回應於將該共源極電晶體切換至該第一OFF狀態而增加;藉由該偏壓電路自該共源極電晶體之該汲極電壓產生一偏壓;在該共閘極電晶體之一閘極處注入一第一閘極電壓,其中該第一閘極電壓與該偏壓相關,且其中該第一閘極電壓隨著該共源極電晶體之該汲極電壓增加而增加;在該共閘極電晶體之該閘極處注入一第二閘極電壓;及回應於在該共閘極電晶體之該閘極處注入該第二閘極電壓而將該共閘極電晶體切換至一第二OFF狀態。
- 如申請專利範圍第14項之方法,其中該第一閘極電壓為該偏壓。
- 如申請專利範圍第14項之方法,其進一步包括藉由該反饋電路自該共源極電晶體之該汲極接收該汲極電壓,以及作為回應產生一反饋信號,其中自該汲極電壓產生該偏壓包括藉由該偏壓電路自該反饋信號產生該偏壓。
- 如申請專利範圍第16項之方法,其中該第二閘極電壓比該第一閘極電壓小一電壓量,該電壓量具有等於或大於該共閘極電晶體之一臨限電壓值的一幅值。
- 如申請專利範圍第17項之方法,其中該第二閘極電壓獨立於該汲極電壓且約等於一接地電壓。
- 如申請專利範圍第18項之方法,其中藉由該偏壓電路產生該偏壓包括感測該柵地-陰地放大器之該共源極電晶體之該汲極處的該汲極電壓。
- 如申請專利範圍第19項之方法,其中感測包括比較該反饋信號與一參考電壓。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/243,923 | 2019-01-09 | ||
US16/243,923 US10862429B2 (en) | 2019-01-09 | 2019-01-09 | Apparatus for optimized turn-off of a cascode amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202042497A TW202042497A (zh) | 2020-11-16 |
TWI840476B true TWI840476B (zh) | 2024-05-01 |
Family
ID=
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130234621A1 (en) | 2012-03-12 | 2013-09-12 | Cree, Inc. | Power supply that maintains auxiliary bias within target range |
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130234621A1 (en) | 2012-03-12 | 2013-09-12 | Cree, Inc. | Power supply that maintains auxiliary bias within target range |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7372333B2 (en) | Monolithic supply-modulated RF power amplifier and DC-DC power converter IC | |
US8354883B2 (en) | Power amplifier | |
US12040750B2 (en) | Apparatus for optimized turn-off of a cascode amplifier | |
US7332943B2 (en) | Method and circuit for controlling a PWM power stage | |
US7705638B2 (en) | Switching control circuit with reduced dead time | |
US8461881B2 (en) | High power, high speed solid state relay | |
TWI831857B (zh) | 用於調節交換式電源供應器之偏電壓的設備 | |
CN101662271A (zh) | 一种开关电容电路及其负反馈电路 | |
KR20120084269A (ko) | 전력 변환기용 증폭기 시스템 | |
US11435770B2 (en) | Fixed current-gain booster for capacitive gate power device with input voltage control | |
CN106788368A (zh) | 用于p沟道mosfet的驱动器 | |
KR20180095440A (ko) | 전력 증폭 모듈 | |
TWI840476B (zh) | 用於最佳化柵地-陰地放大器之斷開的設備 | |
JP6706875B2 (ja) | パワーモジュール及び半導体装置 | |
JP2018078533A (ja) | パワーモジュール | |
US7279973B1 (en) | H-bridge utilizing intermediate switching phase(s) | |
JP2018098849A (ja) | パワーモジュール | |
CN109861503B (zh) | 用于功率器件的驱动电路 | |
EP3358731B1 (en) | Switched mode power supply | |
US8415988B2 (en) | Clock driver for a capacitance clock input | |
JP6734007B2 (ja) | パワーモジュール | |
US20240258904A1 (en) | Pulsed transistor driver circuit | |
CN117614395A (zh) | 射频功率放大器的过压调节电路及通信装置 | |
CN114915148A (zh) | 一种驱动电路和桥式电路 | |
Berkhout | Design of Class-D Audio Power Amplifiers in Soi Technology |