TWI839810B - 半導體封裝載板結構及其製法 - Google Patents

半導體封裝載板結構及其製法 Download PDF

Info

Publication number
TWI839810B
TWI839810B TW111130675A TW111130675A TWI839810B TW I839810 B TWI839810 B TW I839810B TW 111130675 A TW111130675 A TW 111130675A TW 111130675 A TW111130675 A TW 111130675A TW I839810 B TWI839810 B TW I839810B
Authority
TW
Taiwan
Prior art keywords
carrier
semiconductor package
conductive blocks
supporting bump
supporting
Prior art date
Application number
TW111130675A
Other languages
English (en)
Other versions
TW202410371A (zh
Inventor
周保宏
張明曄
Original Assignee
恆勁科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 恆勁科技股份有限公司 filed Critical 恆勁科技股份有限公司
Priority to TW111130675A priority Critical patent/TWI839810B/zh
Priority to CN202211031451.2A priority patent/CN117637665A/zh
Priority to US18/450,167 priority patent/US20240055274A1/en
Publication of TW202410371A publication Critical patent/TW202410371A/zh
Application granted granted Critical
Publication of TWI839810B publication Critical patent/TWI839810B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種半導體封裝載板結構，係包括有複數載板本體以及複數支撐凸塊，其中，該載板本體包含有增層線路結構及與該增層線路結構相結合之複數導電塊，且相鄰接之該複數載板本體之間係以其相對應之導電塊相鄰接，而該些導電塊相鄰接之區域係定義有切割路徑，且該些導電塊位於該切割路徑處之表面上分別設有一開口，而該複數支撐凸塊係豎設於該些相鄰接之開口間，使該支撐凸塊對應疊合該切割路徑之位置，以提供該半導體封裝載板結構於執行半導體封裝作業時之支撐功能，並且於執行切單作業後可完全移除該複數支撐凸塊及露出該些開口之一側周身。

Description

半導體封裝載板結構及其製法
本發明係有關一種半導體封裝製程，尤指一種可提高可靠度之半導體封裝載板結構及其製法。
隨著產業應用的發展，近年來應用於網通伺服器、高速運算、人工智慧(AI)等半導體晶片需要的功能愈來愈多元化，且性能愈來愈高，因而可靠性要求也隨之提高。
目前高可靠度要求用電子封裝件1（如圖1A所示，例如為車用電子封裝件）於封裝時，為了確保焊錫狀態是否良好，可藉由外觀檢測其四周接腳是否均有爬錫至側壁之銅墊上（如圖1B所示之焊墊111與焊錫材料18）。例如，於承載半導體晶片用之載板11之接腳處可形成一半凹槽結構13，其中，該載板11可為如圖1C所示之封裝線路載板（可於焊墊111上先鍍上全銅，再蝕刻該焊墊111之側壁形成該半凹槽結構13）。
圖1D係為習知電子封裝件1於切單製程前之剖面示意圖。如圖1D所示，該電子封裝件1係提供一條狀基材10，其包含複數相連之載板11，再於該條狀基材10之切割路徑S上形成凹槽12，以將該條狀基材10以其凹槽12之側結合至一封裝模封用之承載件8上，其中，該條狀基材10之凹槽12之底部具有絕緣塊體14，其齊平於該凹槽12之底部，且該絕緣塊體14之材質與該載板11之介電層110之材質相同。之後，於該載板11之置晶側上進行封裝製程，以將半導體元件16設於該載板11上，再以模封層17包覆該半導體元件16。最後，沿該切割路徑S進行切單製程，以獲取該電子封裝件1，且該載板11於其焊墊側上之焊墊111形成一半凹槽結構13。
於後續組裝作業中，將該電子封裝件1以其焊墊111（表面可形成表面處理層，例如鎳金層）藉由焊錫材料18接置於一電路板1b（如圖1B所示）上。
習知電子封裝件1之製法中，該條狀基材10極薄，且該條狀基材10之凹槽12之空間過大，故於形成該模封層17時，該條狀基材10容易因模具內的注膠壓力，且該載板11與封裝模封用之承載件8之間的中空處需抽取為真空狀態而令該條狀基材10承受強大壓力等因素，致使該條狀基材10會沿該凹槽12處塌陷變形甚至容易因而產生微裂縫，導致該模封層17之膠材會由該載板11之置晶側滲流至該載板11之凹槽12內而污染焊墊111。
再者，由於自該模封層17滲入之膠材會溢流至該載板11之半凹槽結構13上，因而阻擋了該焊錫材料18之爬錫路徑與功能，且該滲入之膠材更會遮擋該半凹槽結構13，使該半凹槽結構13失去觀測焊錫爬錫狀態之主要功能。
因此，如何克服上述習知技術之種種問題，實已成為目前業界亟待克服之難題。
鑑於上述習知技術之種種缺失，本發明係提供一種半導體封裝載板結構，係包括：複數載板本體，係包含增層線路結構及複數導電塊，且該複數載板本體係定義有相對之第一表面與第二表面，而該複數導電塊係設於該增層線路結構之至少相對二側之周面上並與該增層線路結構電性連接，其中，該第一表面及/或該第二表面具有複數的電性連接墊以結合外部元件，且該複數導電塊所形成之區域係定義有切割路徑，並使該複數載板本體於對應該複數導電塊上之該第一表面上分別設有一開口；以及複數支撐凸塊，係豎立於相鄰之二該開口之間，並與該切割路徑相疊合，且該支撐凸塊之其中一端係與該開口之底部相結合並凸出該開口之底部，而另一端之表面係凹入或齊平於該載板本體之第一表面。
前述之半導體封裝載板結構中，相鄰之二該載板本體之間係以該導電塊相接以形成一體式結構，且該支撐凸塊係為金屬凸塊。
前述之半導體封裝載板結構中，相鄰之二該載板本體之間係以該複數導電塊藉由該支撐凸塊相連接，且該支撐凸塊係為絕緣塊體。例如，該支撐凸塊之周身輪廓係呈凹凸狀。進一步，該支撐凸塊係具有一橫向部而呈十狀，且該橫向部之其中一部分係嵌入於該導電塊內。或者，該支撐凸塊係具有至少二個橫向部，且其中一該橫向部係部分或全部嵌入於該導電塊內，而另一該橫向部係作為該支撐凸塊之一端部。甚至於，該開口之底部之最底面係低於作為該支撐凸塊一端部之該橫向部。
前述之半導體封裝載板結構中，該支撐凸塊之寬度係不大於該切割路徑之寬度。
前述之半導體封裝載板結構中，該開口之底部與側壁之相接處係呈凹弧面。
本發明亦提供一種半導體封裝載板結構之製法，係包括：提供一具有金屬表面之承載板；以線路增層製程形成包含增層線路結構及複數導電塊之複數載板本體於該承載板上，其中，該複數載板本體係定義有相對之第一表面與第二表面，且該複數載板本體係以該第二表面結合至該承載板之金屬表面，又於該增層線路結構之至少相對二側之周面上分別形成該複數導電塊，並使該複數導電塊與該增層線路結構電性連接，而相鄰之該載板本體係以各自相對應之該導電塊相接而呈一體式，且該複數導電塊相鄰接之區域係定義有切割路徑；以圖案化製程於該複數載板本體之第一表面上形成防蝕刻阻障層，且露出該複數導電塊之部分表面，其中，覆蓋於該切割路徑處之該防蝕刻阻障層之寬度係不大於該切割路徑之寬度；以蝕刻製程移除該複數導電塊露出處的部分材料，以於該複數導電塊上各形成一呈盲孔狀之開口，且該複數導電塊對應於該切割路徑處未被蝕刻而保留之部分係作為支撐凸塊；移除該防蝕刻阻障層，以令該載板本體之第一表面及該開口露出；以及移除該承載板，以露出該載板本體之第二表面。
前述之製法中，復包括於移除該承載板之前，於該開口之表面及該支撐凸塊所露出之表面上形成一表面處理層。
本發明另提供一種半導體封裝載板結構之製法，係包括：提供一具有金屬表面之承載板；以線路增層製程形成包含增層線路結構及複數導電塊之複數載板本體於該承載板上，其中，該複數載板本體係定義有相對之第一表面與第二表面，且該複數載板本體係以該第二表面結合至該承載板之金屬表面，又於該增層線路結構之至少相對二側之周面上分別形成該複數導電塊，並使該複數導電塊與該增層線路結構電性連接，而相鄰之該複數載板本體之各自相對應之該複數導電塊之間係具有間隙而呈分離狀，並且以絕緣材填滿該間隙，且相鄰之該複數載板本體之間由該複數導電塊與該絕緣材所形成之區域係定義有切割路徑，其中，該切割路徑處之該絕緣材之寬度係不大於該切割路徑之寬度；以圖案化製程於該複數載板本體之該第一表面上形成防蝕刻阻障層，且該防蝕刻阻障層露出該切割路徑處；以蝕刻製程移除該複數導電塊露出處的部分材料，以各自形成一呈盲孔狀之開口，而該切割路徑處未被蝕刻而保留之該絕緣材係作為支撐凸塊；移除該防蝕刻阻障層，以露出該複數載板本體之該第一表面及該些開口；以及移除該承載板，以露出該複數載板本體之該第二表面。
前述之製法中，復包括於移除該承載板之前，於該開口之表面上形成一表面處理層。
前述之製法中，該支撐凸塊之周身輪廓係形成為凹凸狀。例如，該支撐凸塊係形成有一橫向部，以令該支撐凸塊之輪廓呈十狀，且該橫向部係部分嵌入於該導電塊內。進一步，該支撐凸塊係形成有至少二個相互間隔排列之橫向部，且其中一該橫向部之部分或全部係嵌入於該導電塊內，而另一該橫向部係形成為該支撐凸塊之一端部。
前述之製法中，該相鄰複數載板本體間於該第一表面側各自相對應之該複數導電塊係連接結合為一體；其中，該防蝕刻阻障層係露出該複數導電塊之部分表面，且露出部分之寬度係大於該切割路徑之寬度；其中，以蝕刻製程移除該複數導電塊露出處的部分材料，以於該複數導電塊上各自形成一呈盲孔狀之開口，且相鄰接之該開口係相連通以露出該絕緣材作為支撐凸塊。例如，該支撐凸塊之周身輪廓係形成為呈凹凸狀。進一步，該支撐凸塊係形成有至少二個相互間隔排列之橫向部，且其中一該橫向部之全部係嵌入於該導電塊內，而另一該橫向部係形成為該支撐凸塊之一端部。或者，該開口之底部之最底面係低於作為該支撐凸塊一端部之該橫向部。
前述之各製法中，復包括於移除該承載板之後，將複數半導體元件設於該複數載板本體之第二表面上並電性連接該增層線路結構，且形成一模封層於該複數載板本體之第二表面上以覆蓋該複數半導體元件。又可包括於形成該模封層後，沿該切割路徑執行切割製程，以移除該支撐凸塊，俾獲取複數單體狀之半導體封裝件。
由上可知，本發明之半導體封裝載板結構及其製法中，主要藉由該支撐凸塊之設計，以將習知凹槽處隔成兩開口，不僅縮小習知凹槽之空間，且提供該載板本體用於封裝模封承載件上之支撐功能，故相較於習知技術，當形成該模封層時，該載板本體能承受灌膠的高壓，且不會因高壓變形而破裂，可有效避免該模封層之膠材會溢流至該載板本體之第一表面而衍生污染焊墊之問題。
再者，由於該模封層之膠材不會溢流至該載板本體之第一表面，因而該模封層之膠材不會遮擋該開口，故該半導體封裝載板結構之開口於後續所形成之半開口結構不會失去觀測焊錫爬錫狀態之主要功能。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
圖2A至圖2F係為本發明之半導體封裝載板結構2之第一實施例之製法之剖視示意圖。
如圖2A至圖2B所示，提供一具有金屬表面之承載板9，如銅箔基板或金屬板，再以線路增層製程，於該承載板9之金屬表面上形成包含一增層線路結構21及複數導電塊22之複數載板本體20，其中，該複數載板本體20在垂直方向上係定義有相對之第一表面20a與第二表面20b，且該複數載板本體20係以該第二表面20b結合至該承載板9之金屬表面，又於各該載板本體20之該增層線路結構21在水平方向上之至少相對二側之周面21c上分別形成該些呈間隔排列之導電塊22，並使該複數導電塊22與該增層線路結構21電性連接，而相鄰之二該載板本體20之間係以各自所屬之該導電塊22相連接而呈一體式，且相鄰接之二該導電塊22所形成之區域A係定義有切割路徑S。
於本實施例中，該載板本體20係以如半加成技術（Semi-additive Process，簡稱SAP）之增層法形成一無核心層式(coreless)增層線路結構21（具核心層結構亦可適用），其每一層佈線可包含一介電層210、一埋設於該介電層210其中一側之線路層211及複數埋設於該介電層210中且設於該線路層211上之導電柱212（或可為雷射導電盲孔），如圖2A所示，且該線路層211電性連接該導電柱212。例如，該增層線路結構21係包含兩層佈線，如圖2B所示，且最外層之佈線可選擇性形成或不形成該導電柱212。
再者，該線路層211與該導電柱212採用現有微影圖案化與電鍍方式等製程，且該介電層210之介電材係為如ABF（Ajinomoto Build-up Film）、感光型介電材、聚醯亞胺（Polyimide，簡稱PI ）、BT(Bismaleimide Triazine)、FR5之預浸材（Prepreg，簡稱PP）、模壓樹脂（Molding Compound）、膜狀環氧模壓樹脂（Epoxy Molding Compound，簡稱EMC）或其它等。
又，可藉由如研磨、化學蝕刻、雷射燒蝕、噴砂或電漿蝕刻方式之整平製程，如圖2A所示，移除該導電柱212之部分材質與該介電層210之部分材質，以令該介電層210之表面齊平於該導電柱212之端面，使該導電柱212之端面外露於該介電層210之頂面。
另外，於製作該線路層211與該導電柱212時，同時製作該複數導電塊22，故該複數導電塊22係為層層相疊之塊體22a堆疊而成。
如圖2C所示，以圖案化製程於該複數載板本體20之第一表面20a上形成一防蝕刻阻障層23，且露出複數載板本體20對應於該複數導電塊22上之部分表面，其中，覆蓋於該切割路徑S處上之該防蝕刻阻障層23之寬度係不大於該切割路徑S之寬度。
於本實施例中，各該載板本體20之交界處係為該切割路徑S之中線位置L，該防蝕刻阻障層23係覆蓋於該中線位置L上且向該中線位置L之左右兩側延伸覆蓋於該複數導電塊22上之部分表面。
如圖2D所示，以蝕刻製程移除該複數導電塊22未被該防蝕刻阻障層23覆蓋之處（即該導電塊22所露出之部分表面）的部分材料，以於該複數載板本體20對應於該複數導電塊22之表面上分別形成一呈盲孔狀之開口220，且該複數導電塊22對應於該切割路徑S處未被蝕刻而保留之部分係作為支撐凸塊24。
於本實施例中，該支撐凸塊24之周身24c輪廓係呈平直狀，且該開口220之底部220b與側壁220c之相接處係呈凹弧面R，並使該支撐凸塊24之其中一端係與該開口220之底部220b相結合。
如圖2E所示，移除該防蝕刻阻障層23，以令該載板本體20之第一表面20a及該開口220與支撐凸塊24露出，使該支撐凸塊24之另一端之表面24a係齊平於該載板本體20之第一表面20a。
於本實施例中，該支撐凸塊24係基於該中線位置L而呈對稱結構，且該支撐凸塊24之寬度D係不大於該切割路徑S之寬度W。
如圖2F所示，執行一表面處理製程，以於該開口220之表面及該支撐凸塊24所露出之表面24a與周身24c上形成一表面處理層（圖略）。接著，移除該承載板9，以露出該載板本體20之第二表面20b。
於本實施例中，該複數載板本體20之第一表面20a係作為焊墊側，用以接置導電體28（例如為圖5C所示之焊錫球），而該複數載板本體20之第二表面20b係作為置晶側，用以接置複數半導體元件26（例如為圖5A所示之晶片），使該複數半導體元件26電性連接該增層線路結構21，以於後續封裝製程中之模封作業時（即如圖5A所示），再形成一模封層27於該複數載板本體20之第二表面20b上以覆蓋該複數半導體元件26。
再者，於形成該模封層27後，如圖5B所示，可沿該切割路徑S執行切割製程，以移除該些支撐凸塊24，俾獲取複數單體狀之半導體封裝件5，使該開口220形成半開口結構29，當將該半導體封裝件5組裝至一電路板6上時，如圖5C所示，即可藉由該半開口結構29上之爬錫狀況觀測該導電體28是否確實地結合至該線路層211之電性連接墊25上。
因此，本發明之製法係藉由該支撐凸塊24之設計，以將習知凹槽處隔成兩開口220，不僅縮小習知凹槽之空間，且提供該載板本體20組裝至該封裝模封承載件8上進行模封作業時之結構強化與支撐功能，故相較於習知技術，當於進行模封作業時，該載板本體20能承受模封灌膠的高壓，且不會因高壓變形而破裂，以有效避免該模封層27之膠材會溢流至該第一表面20a（焊墊側）而衍生污染該線路層211之電性連接墊25之問題。
再者，由於該模封層27之膠材不會溢流至該載板本體20之第一表面20a（焊墊側），因而該半開口結構29之爬錫功能不會受到該模封層27之膠材之影響，且該模封層27之膠材不會遮擋該半開口結構29，故該半開口結構29不會失去觀測焊錫爬錫狀態之主要功能。
圖3A至圖3G係為本發明之半導體封裝載板結構3,3a之第二實施例之製法之剖視示意圖。本實施例與第一實施例之差異在於支撐凸塊34之製作，其它製程大致相同，故以下不再贅述相同處。
如圖3A至圖3B所示，先提供一具有金屬表面之承載板9，如金屬板或銅箔基板，再以線路增層製程，於該承載板9之金屬表面上形成包含一增層線路結構21及複數導電塊22之複數載板本體20，其中，相鄰之二該載板本體20之各自所屬之該導電塊22之間係具有間隙而呈分離狀，並以絕緣材310填滿該間隙，且相鄰之二該載板本體20之間由該複數導電塊22與該絕緣材310所形成之區域B係定義有切割路徑S，其中，該切割路徑S處之該絕緣材310之寬度係不大於該切割路徑S之寬度。
於本實施例中，該絕緣材310係為如ABF（Ajinomoto Build-up Film）、感光型介電材、聚醯亞胺（PI ）、BT、FR5之預浸材（PP）、模壓樹脂、膜狀環氧模壓樹脂（EMC）或其它等。例如，於製作該介電層210時，一併製作該絕緣材310，使該絕緣材310與該介電層210為一體成形。應可理解地，該絕緣材310與該介電層210亦可分開製作，且可依需求使該絕緣材310與該介電層210為相異材質。
再者，於另一實施例中，如圖3B-1所示，相鄰之二該載板本體20之間於該複數板載本體20之第一表面20a側之相鄰之該複數導電塊32係連接結合為一體且覆蓋住該絕緣材310之表面。
如圖3C所示，接續圖3B所示之製程，以圖案化製程於該複數載板本體20之第一表面20a上形成一防蝕刻阻障層23，且露出該複數載板本體20於對應該複數導電塊22上之部分表面及該絕緣材310。
於本實施例中，各該載板本體20之交界處係為該切割路徑S，使該防蝕刻阻障層23係外露該切割路徑S之中線位置L且向該中線位置L之左右兩側延伸外露該絕緣材310與該導電塊22。
再者，於另一實施例中，如接續圖3B-1所示之製程，該防蝕刻阻障層23係露出該複數載板本體20對應於該複數導電塊32上之部分表面，如圖3C-1所示，且露出部分之寬度係大於該切割路徑之寬度。
如圖3D所示，以蝕刻製程移除該複數導電塊22未被該防蝕刻阻障層23覆蓋之處（即該導電塊22所露出之部分表面）的部分材料，以於該複數載板本體20對應於該複數導電塊22之表面上分別形成一呈盲孔狀之開口220，且於該切割路徑S處未被蝕刻而保留之該絕緣材310係作為支撐凸塊34。
於本實施例中，該支撐凸塊34之周身34c輪廓係呈凹凸狀，且該開口220之底部220b與側壁220c之相接處係呈凹弧面R，並使該支撐凸塊34之其中一端與該開口220之底部220b相結合。
再者，該支撐凸塊34係具有複數相互間隔排列之橫向部340,341，如兩個橫向部340,341而呈”土”狀，如圖4A所示，且其中一該橫向部340係部分嵌入於該導電塊22內，而另一該橫向部341係形成為該支撐凸塊34之一端部，其表面341a係齊平該載板本體20之第一表面20a。或者，如圖4B所示，該支撐凸塊34係形成有單一橫向部340，以令該支撐凸塊34之周身34c輪廓呈”十”狀，且由於該絕緣材310與該載板本體20一同以線路增層製程製作，故該橫向部340係部分嵌入於該導電塊22內。
又，於另一實施例中，若接續圖3C-1所示之製程，係以蝕刻製程移除該複數導電塊32露出處（即未被該防蝕刻阻障層23覆蓋之處）的部分材料，以於該複數載板本體20對應於該複數導電塊32之表面上分別形成一呈盲孔狀之開口220，且相鄰之該複數導電塊32上之開口220係相連通以露出該絕緣材310，供作為支撐凸塊34，如圖3D-1所示，其中，該支撐凸塊34之其中一該橫向部340係全部嵌入於該導電塊32內，而另一該橫向部341係形成為該支撐凸塊34之一端部，以靠合於該開口220之底部並凸出該開口220之底部，而特別是，該開口220之底部之最底面係低於作為該支撐凸塊34一端部之該橫向部341，故相較於該橫向部341與該開口220之底部之鄰接面（或該導電塊32與該開口220之底部之鄰接面）而言，該開口220之底部係更凹入於該導電塊32內（如圖3D-2所示），且於後續封裝製程之模封作業時將能提供額外的防滲膠功能。
因此，有關該支撐凸塊之設計可依需求配置橫向部之態樣，並無特別限制。
如圖3E所示，移除該防蝕刻阻障層23，以令該載板本體20之第一表面20a露出，且該支撐凸塊34之另一端之表面34a係齊平於該載板本體20之第一表面20a。
另一方面，如接續圖3D-1所示之製程，移除該防蝕刻阻障層23，以令該載板本體20之第一表面20a露出，如圖3E-1所示，且該支撐凸塊34之另一端之表面34a係低於該載板本體20之第一表面20a。
如圖3F或圖3F-1所示，執行一表面處理製程，以於該開口220之表面上形成一表面處理層（圖略）。接著，移除該承載板9，以露出該載板本體20之第二表面20b。
於本實施例中，於後續製程中，可執行如圖5A至圖5B所示之切割製程，以移除該些支撐凸塊34，俾獲取複數單體狀之半導體封裝件。
因此，本發明之製法係藉由該支撐凸塊34之設計，以將習知凹槽處隔成兩開口220，不僅縮小習知凹槽之空間，且提供該載板本體20組裝至該封裝模封承載件8上進行模封作業時之結構強化與支撐功能，故相較於習知技術，當進行模封作業時，該載板本體20能承受灌膠時的高壓，且不會因高壓變形而破裂，以有效避免該模封層27之膠材會溢流至該載板本體20之第一表面20a（焊墊側）而衍生污染該線路層211之電性連接墊25之問題。
再者，由於該模封層27之膠材不會溢流至該載板本體20之第一表面20a（焊墊側），因而該半開口結構29之爬錫功能不會受到該模封層27之膠材之影響，且該模封層27之膠材不會遮擋該半開口結構29，故該半開口結構29不會失去觀測焊錫爬錫狀態之主要功能。
本發明亦提供一種半導體封裝載板結構2,3,3a，係包括：複數載板本體20以及複數支撐凸塊24,34。
所述之載板本體20係包含一增層線路結構21及複數導電塊22,32，且該複數載板本體20係定義有相對之第一表面20a與第二表面20b，而該複數導電塊22係設於該增層線路結構21之至少相對二側之周面21c上並與該增層線路結構21電性連接，其中，該第一表面20a係具有複數的電性連接墊25（例如為電極墊、焊墊等）以結合外部元件（諸如晶片、焊錫球等），且該複數導電塊22所形成之區域A,B係定義有切割路徑S，並使該複數載板本體20於對應該複數導電塊22上之該第一表面20a上分別設有一開口220。
所述之支撐凸塊24,34係豎立於相鄰之二該開口220之間，並與該切割路徑S之位置相疊合（如中線位置L），且該支撐凸塊24,34之其中一端係與該開口220之底部220b相結合並凸出該開口220之底部220b，而另一端之表面24a,34a係凹入或齊平該載板本體20之第一表面20a。
於一實施例中，相鄰之二該載板本體20之間係以該導電塊22相接以形成一體式，且該支撐凸塊24係為金屬凸塊。
於一實施例中，相鄰之二該載板本體20之間係以該複數導電塊22,32藉由該支撐凸塊34相連接，且該支撐凸塊34係為絕緣塊體。例如，該支撐凸塊34之周身34c輪廓係呈凹凸狀。
進一步，該支撐凸塊34係具有一橫向部340而呈十狀，且該橫向部340之其中一部分係嵌入於該導電塊22內。或者，該支撐凸塊34係具有至少二個橫向部340而呈土狀，且其中一該橫向部340係部分或全部嵌入於該導電塊22,32內，而另一該橫向部341係作為該支撐凸塊34之一端部。甚至於，該開口220之底部之最底面係低於作為該支撐凸塊34一端部之該橫向部341（如圖3D-2所示），以於後續封裝製程之模封作業時將能提供額外的防滲膠功能。
於一實施例中，該支撐凸塊24,34之寬度D係不大於該切割路徑S之寬度W。
於一實施例中，該開口220之底部220b與側壁220c之相接處係呈凹弧面R。
綜上所述，本發明之半導體封裝載板結構及其製法，係藉由該支撐凸塊之設計，以將習知凹槽處隔成兩開口，不僅縮小習知凹槽之空間，且提供該載板本體組裝至該封裝模封承載件上進行模封作業時之結構強化與支撐功能，故當行模封作業時，該載板本體能承受灌膠的高壓，且不會因高壓變形而破裂，以有效避免該模封層之膠材會溢流至該載板本體之第一表面而衍生污染該線路層之問題。
再者，由於該模封層之膠材不會溢流至該載板本體之第一表面，因而該模封層之膠材不會遮擋該開口，故該半導體封裝載板結構之開口所形成之半開口結構不會失去爬錫及觀測焊錫爬錫狀態之主要功能。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
1:電子封裝件 1b:電路板 10:條狀基材 11:載板 110,210:介電層 111:焊墊 12:凹槽 13:半凹槽結構 14:絕緣塊體 15:鎳金層 16:半導體元件 17,27:模封層 18:焊錫材料 2,3,3a:半導體封裝載板結構 20:載板本體 20a:第一表面 20b:第二表面 21:增層線路結構 21c:周面 211:線路層 212:導電柱 22,32:導電塊 22a:塊體 220:開口 220b:底部 220c:側壁 23:防蝕刻阻障層 24,34:支撐凸塊 24a,34a,341a:表面 24c,34c:周身 25:電性連接墊 26:半導體元件 28:導電體 29:半開口結構 310:絕緣材 340,341:橫向部 5:半導體封裝件 6:電路板 8: 封裝模封承載件 9:承載板 A,B:區域 D,W:寬度 L:中線位置 R:凹弧面 S:切割路徑
圖1A係為習知電子封裝件之立體示意圖。
圖1B係為習知電子封裝件之局部放大之剖視示意圖。
圖1C係為習知電子封裝件之剖視示意圖。
圖1D係為習知電子封裝件於切單製程前之剖視示意圖。
圖2A至圖2F係為本發明之半導體封裝載板結構之製法之第一實施例之剖視示意圖。
圖3A至圖3F係為本發明之半導體封裝載板結構之製法之第二實施例之剖視示意圖。
圖3B-1至圖3F-1係為本發明之半導體封裝載板結構之製法之第三實施例之剖視示意圖。
圖4A及圖4B係為本發明之半導體封裝載板結構之不同態樣之局部放大剖視示意圖。
圖5A至圖5C係為圖2F之後續製程之剖視示意圖。
2:半導體封裝載板結構 20:載板本體 20a:第一表面 20b:第二表面 21:增層線路結構 22:導電塊 220:開口 24:支撐凸塊 S:切割路徑

Claims (18)

  1. 一種半導體封裝載板結構，係包括：複數載板本體，係包含增層線路結構及複數導電塊，且該複數載板本體係定義有相對之第一表面與第二表面，而該複數導電塊係設於該增層線路結構之至少相對二側之周面上並與該增層線路結構電性連接，其中，該第一表面及/或該第二表面具有複數的電性連接墊以結合外部元件，且該複數導電塊所形成之區域係定義有切割路徑，並使該複數載板本體於對應該複數導電塊上之該第一表面上分別設有一開口；以及複數支撐凸塊，係豎立於相鄰之二該開口之間，並與該切割路徑相疊合，且該支撐凸塊之其中一端係與該開口之底部相結合並凸出該開口之底部，而另一端之表面係凹入或齊平於該載板本體之第一表面，其中，相鄰之二該載板本體之間係以該複數導電塊藉由該支撐凸塊相連接，且該支撐凸塊係為絕緣塊體。
  2. 如請求項1所述之半導體封裝載板結構，其中，該支撐凸塊之周身輪廓係呈凹凸狀。
  3. 如請求項2所述之半導體封裝載板結構，其中，該支撐凸塊係具有一橫向部而呈十狀，且該橫向部之其中一部分係嵌入於該導電塊內。
  4. 如請求項2所述之半導體封裝載板結構，其中，該支撐凸塊係具有至少二個橫向部，且其中一該橫向部係部分或全部嵌入於該導電塊內，而另一該橫向部係作為該支撐凸塊之一端部。
  5. 如請求項4所述之半導體封裝載板結構，其中，該開口之底部之最底面係低於作為該支撐凸塊一端部之該橫向部。
  6. 如請求項1所述之半導體封裝載板結構，其中，該支撐凸塊之寬度係不大於該切割路徑之寬度。
  7. 如請求項1所述之半導體封裝載板結構，其中，該開口之底部與側壁之相接處係呈凹弧面。
  8. 一種半導體封裝載板結構之製法，係包括：提供一具有金屬表面之承載板；以線路增層製程形成包含增層線路結構及複數導電塊之複數載板本體於該承載板上，其中，該複數載板本體係定義有相對之第一表面與第二表面，且該複數載板本體係以該第二表面結合至該承載板之金屬表面，又於該增層線路結構之至少相對二側之周面上分別形成該複數導電塊，並使該複數導電塊與該增層線路結構電性連接，而相鄰之該複數載板本體之各自相對應之該複數導電塊之間係具有間隙而呈分離狀，並且以絕緣材填滿該間隙，且相鄰之該複數載板本體之間由該複數導電塊與該絕緣材所形成之區域係定義有切割路徑，其中，該切割路徑處之該絕緣材之寬度係不大於該切割路徑之寬度；以圖案化製程於該複數載板本體之該第一表面上形成防蝕刻阻障層，且該防蝕刻阻障層露出該切割路徑處；以蝕刻製程移除該複數導電塊露出處的部分材料，以各自形成一呈盲孔狀之開口，而該切割路徑處未被蝕刻而保留之該絕緣材係作為支撐凸塊；移除該防蝕刻阻障層，以露出該複數載板本體之該第一表面；以及移除該承載板，以露出該複數載板本體之該第二表面。
  9. 如請求項8所述之半導體封裝載板結構之製法，復包括於移除該承載板之前，於該開口之表面上形成一表面處理層。
  10. 如請求項8所述之半導體封裝載板結構之製法，其中，該支撐凸塊之周身輪廓係形成為凹凸狀。
  11. 如請求項10所述之半導體封裝載板結構之製法，其中，該支撐凸塊係形成有一橫向部，以令該支撐凸塊之輪廓呈十狀，且該橫向部係部分嵌入於該導電塊內。
  12. 如請求項10所述之半導體封裝載板結構之製法，其中，該支撐凸塊係形成有至少二個相互間隔排列之橫向部，且其中一該橫向部之部分或全部係嵌入於該導電塊內，而另一該橫向部係形成為該支撐凸塊之一端部。
  13. 如請求項8所述之半導體封裝載板結構之製法，其中，該相鄰複數載板本體間於該第一表面側各自相對應之該複數導電塊係連接結合為一體；其中，該防蝕刻阻障層係露出該複數導電塊之部分表面，且露出部分之寬度係大於該切割路徑之寬度；及其中，以蝕刻製程移除該複數導電塊露出處的部分材料，以於該複數導電塊上各自形成一呈盲孔狀之開口，且相鄰接之該開口係相連通以露出該絕緣材作為支撐凸塊。
  14. 如請求項13所述之半導體封裝載板結構之製法，其中，該支撐凸塊之周身輪廓係形成為呈凹凸狀。
  15. 如請求項14所述之半導體封裝載板結構之製法，其中，該支撐凸塊係形成有至少二個相互間隔排列之橫向部，且其中一該橫向部之全部係嵌入於該導電塊內，而另一該橫向部係形成為該支撐凸塊之一端部。
  16. 如請求項14所述之半導體封裝載板結構之製法，其中，該開口之底部之最底面係低於作為該支撐凸塊一端部之該橫向部。
  17. 如請求項8或13之任一者所述之半導體封裝載板結構之製法，復包括於移除該承載板之後，將複數半導體元件設於該複數載板本體之第二表面上並電性連接該增層線路結構，且形成一模封層於該複數載板本體之第二表面上以覆蓋該複數半導體元件。
  18. 如請求項17所述之半導體封裝載板結構之製法，復包括於形成該模封層後，沿該切割路徑執行切割製程，以移除該支撐凸塊，俾獲取複數單體狀之半導體封裝件。
TW111130675A 2022-08-15 2022-08-15 半導體封裝載板結構及其製法 TWI839810B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111130675A TWI839810B (zh) 2022-08-15 2022-08-15 半導體封裝載板結構及其製法
CN202211031451.2A CN117637665A (zh) 2022-08-15 2022-08-26 半导体封装载板结构及其制法
US18/450,167 US20240055274A1 (en) 2022-08-15 2023-08-15 Semiconductor package carrier board structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111130675A TWI839810B (zh) 2022-08-15 2022-08-15 半導體封裝載板結構及其製法

Publications (2)

Publication Number Publication Date
TW202410371A TW202410371A (zh) 2024-03-01
TWI839810B true TWI839810B (zh) 2024-04-21

Family

ID=89846644

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111130675A TWI839810B (zh) 2022-08-15 2022-08-15 半導體封裝載板結構及其製法

Country Status (3)

Country Link
US (1) US20240055274A1 (zh)
CN (1) CN117637665A (zh)
TW (1) TWI839810B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM556021U (zh) * 2017-08-25 2018-02-21 恆勁科技股份有限公司 封裝裝置及其載板結構
TW201911431A (zh) * 2017-08-09 2019-03-16 美商先科公司 側邊可焊接無引線封裝
TW202139300A (zh) * 2020-03-19 2021-10-16 日月光半導體製造股份有限公司 封裝基板及用於製造封裝基板之方法
US11342189B2 (en) * 2015-09-17 2022-05-24 Semiconductor Components Industries, Llc Semiconductor packages with die including cavities and related methods
TWM635035U (zh) * 2022-08-15 2022-12-01 恆勁科技股份有限公司 半導體封裝載板結構

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11342189B2 (en) * 2015-09-17 2022-05-24 Semiconductor Components Industries, Llc Semiconductor packages with die including cavities and related methods
TW201911431A (zh) * 2017-08-09 2019-03-16 美商先科公司 側邊可焊接無引線封裝
TWM556021U (zh) * 2017-08-25 2018-02-21 恆勁科技股份有限公司 封裝裝置及其載板結構
TW202139300A (zh) * 2020-03-19 2021-10-16 日月光半導體製造股份有限公司 封裝基板及用於製造封裝基板之方法
TWM635035U (zh) * 2022-08-15 2022-12-01 恆勁科技股份有限公司 半導體封裝載板結構

Also Published As

Publication number Publication date
TW202410371A (zh) 2024-03-01
CN117637665A (zh) 2024-03-01
US20240055274A1 (en) 2024-02-15

Similar Documents

Publication Publication Date Title
KR101159016B1 (ko) 프리-몰디드 캐리어를 사용한 임베디드 다이 패키지
KR102440119B1 (ko) 반도체 패키지 및 그 제조방법
KR101588723B1 (ko) 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
TWI747127B (zh) 晶片封裝結構及其製造方法
TWI496254B (zh) 嵌埋半導體元件之封裝結構及其製法
TWI431735B (zh) 具有凸塊／基座／凸緣層散熱座及增層電路之堆疊式半導體組體
KR101971279B1 (ko) 범프 구조물 및 그 형성 방법
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
TW202002108A (zh) 半導體結構的形成方法
TWI567894B (zh) 晶片封裝
KR102568705B1 (ko) 반도체 패키지, 반도체 패키지 제조방법 및 재배선 구조체 제조방법
TWI740479B (zh) 半導體封裝基材精細節距金屬凸塊及強化結構
JP2004342861A (ja) チップ状電子部品及び擬似ウェーハ、これらの製造方法、並びに電子部品の実装構造
CN108074903B (zh) 引线框架和电子元件装置
TWM635035U (zh) 半導體封裝載板結構
TWI839810B (zh) 半導體封裝載板結構及其製法
TW201448126A (zh) 半導體封裝件及其製造方法
TW201836098A (zh) 半導體封裝結構及其製造方法
KR102583276B1 (ko) 반도체 패키지 기판, 이의 제조방법, 반도체 패키지 및 이의 제조방법
TWI512921B (zh) 載板結構與晶片封裝結構及其製作方法
KR102535353B1 (ko) 반도체 패키지 기판, 이의 제조방법, 반도체 패키지 및 이의 제조방법
US11694904B2 (en) Substrate structure, and fabrication and packaging methods thereof
CN111834325B (zh) 芯片封装结构及其制造方法
CN115346967A (zh) 三维堆叠屏蔽结构和三维堆叠屏蔽方法
TW202414746A (zh) 封裝基板結構及其製造方法