TWI827648B - 阻抗匹配方法及阻抗匹配裝置 - Google Patents

阻抗匹配方法及阻抗匹配裝置 Download PDF

Info

Publication number
TWI827648B
TWI827648B TW108128861A TW108128861A TWI827648B TW I827648 B TWI827648 B TW I827648B TW 108128861 A TW108128861 A TW 108128861A TW 108128861 A TW108128861 A TW 108128861A TW I827648 B TWI827648 B TW I827648B
Authority
TW
Taiwan
Prior art keywords
impedance
impedance matching
variable
frequency power
matching device
Prior art date
Application number
TW108128861A
Other languages
English (en)
Other versions
TW202025281A (zh
Inventor
三木洋
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202025281A publication Critical patent/TW202025281A/zh
Application granted granted Critical
Publication of TWI827648B publication Critical patent/TWI827648B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/40—Automatic matching of load impedance to source impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma Technology (AREA)

Abstract

[課題]提供一種阻抗匹配方法及阻抗匹配裝置，不產生擺動等多餘動作，能夠在短時間進行阻抗匹配。 [解決手段]阻抗匹配方法具有：從2個可變成份的現實的值、及輸入阻抗的測定值，算出預先設定的在理論電路模型的輸出阻抗的工程；假定匹配遷移所致的輸出阻抗為相同值，基於輸出阻抗的算出值，藉由在理論電路模型中的匹配條件的演算，算出阻抗匹配時的2個可變成份的工程；以對應算出的2個可變成份的值的方式，控制阻抗匹配裝置的實際的可變成份的值的工程。

Description

阻抗匹配方法及阻抗匹配裝置
本揭示係有關於阻抗匹配方法及阻抗匹配裝置。
半導體製程中多使用電漿處理裝置。電漿處理裝置向具有收容被處理基板的腔室的電漿處理部供應高頻電力並在腔室內生成電漿，藉由該電漿進行蝕刻處理及成膜處理等電漿處理。
在該種電漿處理裝置中，由在處理中從高頻電源向電漿處理部有效率地供應高頻電力的觀點來看，在高頻電源與電漿處理部之間，設置阻抗匹配器。阻抗匹配器為用來使高頻電源側的阻抗與負載(電極、電漿、腔室等)側的阻抗自動地匹配者。高頻電源及傳送電纜因為通常設計成50Ω的純電阻輸出，阻抗匹配器的匹配電路調整成也包含阻抗匹配器的負載側的阻抗成為50Ω。
阻抗匹配器基本上具備2個可變元件(例如可變電容)，藉由調整可變元件的位置(position)，能夠調整負載側阻抗。接著，在電漿處理中因壓力變動等而電漿負載的阻抗變更後，調整該等可變元件的位置(電抗)自動地 使負載側的阻抗合於匹配點(50Ω)。
作為這種阻抗匹配器，例如一般使用專利文獻1、2記載者。在專利文獻1、2中，作為阻抗匹配器的匹配電路，使用具有2個可變電容者。接著，測定負載側阻抗，以測定值接近目標值(匹配點)的方式，將2個可變電容的位置交互移動。
[先前技術文獻] [專利文獻]
[專利文獻1]特開平10-209789號公報
[專利文獻2]國際公開第2017/002196號
本揭示提供一種阻抗匹配方法及阻抗匹配裝置，不產生擺動等多餘動作，能夠在短時間進行阻抗匹配。
本揭示的一態樣的一種阻抗匹配方法，係設於高頻電源與負載之間的阻抗匹配裝置所致的阻抗匹配方法，具有：從用於前述阻抗匹配裝置的阻抗匹配的2個可變成份的現實的值、及由前述阻抗匹配裝置的輸入部看到的輸入阻抗的測定值，算出模擬包含前述阻抗匹配裝置的 匹配電路部的負載側的電路構成的預先設定的在理論電路模型的輸出阻抗的工程；假定匹配遷移所致的前述輸出阻抗為相同值，基於前述輸出阻抗的算出值，藉由在前述理論電路模型中的匹配條件的演算，算出阻抗匹配時的前述2個可變成份的工程；以對應前述算出的前述2個可變成份的值的方式，控制前述阻抗匹配裝置的實際的可變成份的值的工程。
根據本揭示，提供了一種阻抗匹配方法及阻抗匹配裝置，不產生擺動等多餘動作，能夠在短時間進行阻抗匹配。
1,21,41:電漿處理部
2,22,42:高頻電源
3,23,43:阻抗匹配裝置
11,31,51:輸入阻抗測定部
12,32,52:匹配電路
13,33,53:控制部
17,18,38,58:步進馬達
100,200,300:電漿處理裝置
VC1:第1可變電容(可變成份)
VC2:第2可變電容(可變成份)
VF:調變頻率
[圖1]表示第1實施形態的包含阻抗匹配裝置的電漿處理裝置的區塊圖。
[圖2]表示第1實施形態的包含阻抗匹配裝置的匹配電路部的負載側的電路模型(實機電路模型)的電路圖。
[圖3]表示第1實施形態的阻抗匹配裝置的理論電路模型的一例的電路圖。
[圖4A]表示圖2的實機電路模型中的第1及第2可變電容VC1及VC2所致的在史密斯圖上的負載阻抗匹配範圍的圖。
[圖4B]表示圖3的實機電路模型中的第1及第2可變電容VC1及VC2所致的在史密斯圖上的負載阻抗匹配範圍的圖。
[圖5]表示第1施形態的自動匹配演算法的流程圖。
[圖6]表示重複模擬1的順序時的反射率的圖。
[圖7]表示模擬1的順序的重複次數與反射係數｜Γ｜的關係的圖。
[圖8]表示模擬1的順序的重複次數與各可變元件的位置(%)的關係的圖。
[圖9]表示模擬2的順序的重複次數與反射係數｜Γ｜的關係的圖。
[圖10]表示模擬2的順序的重複次數與各可變元件的位置(%)的關係的圖。
[圖11]表示用於模擬2的理論電路模型的電路圖。
[圖12]表示模擬3的順序的重複次數與反射係數｜Γ｜的關係的圖。
[圖13]表示模擬3的順序的重複次數與各可變元件的位置(%)的關係的圖。
[圖14]表示在第1實施形態的輸出阻抗的演算時，將理論電路模型分類成阻抗區塊Z0~Z4的狀態的圖。
[圖15]表示再將圖14的阻抗區塊簡略化的圖。
[圖16]用來說明並聯分解演算的圖。
[圖17]表示在第1實施形態的匹配條件所致的VC1的算出時，分類成Zin、L0、VC1、VC2+L2、Zout的狀態的 圖。
[圖18]表示再將圖14的阻抗區塊簡略化的圖。
[圖19]表示第1實施形態的匹配條件所致的VC2的算出時，將圖14的阻抗區塊再簡略化的圖。
[圖20]表示第2實施形態的包含阻抗匹配裝置的電漿處理裝置的區塊圖。
[圖21]表示圖20的阻抗匹配裝置中的在史密斯圖上的負載阻抗匹配範圍的圖。
[圖22]表示第2實施形態的阻抗匹配裝置的理論電路模型的一例的電路圖。
[圖23]表示在第2實施形態的輸出阻抗的演算時，在理論電路模型中，就從輸入側看到的網路全體的阻抗從輸入側取差分的圖。
[圖24]用來說明在第2實施形態的匹配條件所致的VC1、VC2的算出時，Zin及Zout所致的VC1的算出的圖。
[圖25]表示將圖24的Za與Zb與Zc的連接關係簡略化的圖。
[圖26]用來說明在第2實施形態的匹配條件所致的VC1、VC2的算出時，Zin及Zout所致的VC2的算出的圖。
[圖27]表示在第2實施形態的匹配條件所致的VC1、VC2的算出時，利用VC1/VC2並聯連接點2處所致的連立方程式的解析圖1。
[圖28]表示在第2實施形態的匹配條件所致的VC1、VC2的算出時，利用VC1/VC2並聯連接點2處所致的連立 方程式的解析圖2。
[圖29]表示第3實施形態的包含阻抗匹配裝置的電漿處理裝置的區塊圖。
[圖30]表示圖29的阻抗匹配裝置中的在史密斯圖上的負載阻抗匹配範圍的圖。
[圖31]表示第3實施形態的阻抗匹配裝置的理論電路模型的一例的電路圖。
[圖32]表示第3實施形態的自動匹配演算法的流程圖。
[圖33]表示算出第3實施形態的匹配條件所致的VF及VC2時的解析圖1。
[圖34]表示算出第3實施形態的匹配條件所致的VF及VC2時的解析圖2。
[實施形態]
以下，參照添附圖式具體說明關於實施形態。
<第1實施形態>
圖1為表示第1實施形態的包含阻抗匹配裝置的電漿處理裝置的區塊圖。
本實施形態的電漿處理裝置100具有：電漿處理部1、對電漿處理部1供應高頻電力的高頻電源2、設 於高頻電源2與電漿處理部1之間的阻抗匹配裝置3。
電漿處理部1具有：收容被處理基板的腔室、電極。藉由從高頻電源2對電極供應高頻電力，在腔室內生成電漿。
阻抗匹配裝置3為用來使高頻電源側的阻抗與負載(電極、電漿、腔室等)側的阻抗自動匹配者，具有：輸入阻抗測定部11、匹配電路部12、控制部13。
在本實施形態中，阻抗匹配裝置3作為逆L型構成。亦即，匹配電路部12，作為用於阻抗匹配的2個可變成份即可變元件，具有相對於高頻電源2與電漿處理部1側的負載分別並聯及串聯連接的第1可變電容VC1及第2可變電容VC2。規定第1可變電容VC1及第2可變電容VC2的電容的位置(position)，分別藉由步進馬達17及18調整。此外，P1為輸入端口、P2為輸出端子。
高頻電源2及傳送電纜因為通常設計成50Ω的純電阻輸出，藉由控制部13控制步進馬達17及18，使得也包含阻抗匹配裝置3的負載側的阻抗成為50Ω。亦即，步進馬達17及18作為可變部作用。此外，關於匹配電路部12的其他電路成份，在此省略。
輸入阻抗測定部11設於阻抗匹配裝置3的輸入部，亦即匹配電路部12的前段，測定從阻抗匹配裝置3的輸入部看到的輸入阻抗。輸入阻抗測定部11具有方向性耦合器等。方向性耦合器從輸入端口P1的高頻電壓將進行波電壓與反射波電壓分離，將該等輸出至控制部13。在控 制部13中，基於該等測定輸入阻抗，算出反射係數。
控制部13記憶模擬包含實機中的匹配電路部12的負載側的電路網(網路)的理論電路模型。
在本實施形態中，如同以下詳細說明的，控制部13將實機中的負載側的電路，以記憶的理論電路模型代用，以實機的測定結果為基礎，進行理論電路模型上的匹配條件所致的演算。接著，藉由該演算結果使第1及第2可變電容VC1及VC2同時移動，向匹配點收斂。
包含實機中的阻抗匹配裝置3的匹配電路部12的負載側的電路構成，能夠從以阻抗分析器測定到的值預測，此時的電路模型(實機電路模型)例如成為如圖2所示者。圖2中，Zin為輸入阻抗、Zout為輸出阻抗。但是，實機電路模型如同圖示，除了第1可變電容VC1及第2可變電容VC2以外，具有線圈L0、L1、L2、電容C4。再來，因為向實測的強制補正，與第2可變電容VC2串聯，導入在與第1可變電容VC1為虛線關係的可變線圈L2′。
因此，實機電路因電路構成複雜，在本實施形態中，考慮到演算的容易化等，模擬實機電路，將簡略化的理論電路模型記憶至控制部13。作為理論電路模型，例如，使用如圖3所示那種，以圖2的實機電路模型為基礎，更簡單標準的電路模型。圖3中，Zin′為輸入阻抗、Zout′為輸出阻抗。如圖3所示，本例的理論電路模型雖與實機電路模型近似，但從實機電路模型刪除線圈L1及電容C4，再刪除用來向實測的矯正補正的虛線部分(可變線圈 L2′)。
圖4A、圖4B為表示圖2的實機電路模型及圖3的理論電路模型中的第1及第2可變電容VC1及VC2所致的在史密斯圖上的負載阻抗匹配範圍的圖。如該等圖所示，在實機電路模型及理論電路模型電路構成不同的結果，負載阻抗匹配區域兩者有微差。
接著，在第1實施形態中，說明關於基於控制部13執行的自動匹配演算法。圖5為表示此時的自動匹配演算法的流程圖。
首先，阻抗匹配裝置3的第1及第2可變電容VC1及VC2存在於任意的位置(電容)時，從高頻電源2投入高頻電力生成電漿放電。在該狀態下，控制部13，從實機中的第1及第2可變電容VC1及VC2的現實位置(電容)的位置資訊(可變電容比例)、及輸入阻抗的測定值，算出在理論電路模型的輸出阻抗Zout′(步驟1)。
接著，控制部13假定匹配遷移所致的輸出阻抗為相同值，基於算出的輸出阻抗Zout′的值，藉由在理論電路模型的匹配條件(輸入阻抗=50Ω±0jΩ)的演算，算出阻抗匹配時的第1及第2可變電容VC1及VC2的一者的值(步驟2)。
接著，控制部13，以上述第1及第2可變電容VC1及VC2的一者的算出值為基礎，藉由在相同匹配條件的演算，算出阻抗匹配時的第1及第2可變電容VC1及VC2的另一者的值(步驟3)。
接著，控制部13，以對應在步驟2及3算出的第1及第2可變電容VC1及VC2的值的方式，控制實際的阻抗匹配裝置3的第1及第2可變電容VC1及VC2的位置(步驟4)。在實際的阻抗匹配裝置3中，第1及第2可變電容VC1及VC2，以成為從其電容值變換的百分比的方式控制位置。因此，在步驟4中，控制部13以成為對應在步驟2、3算出的理論電路模型的VC1及VC2的電容值的百分比的方式，控制實機中的實際的第1及第2可變電容VC1及VC2的位置。
此外，因為實機電路模型與理論電路模型的匹配區域多少有偏差，雖在理論電路的計算值也有從匹配區域偏移的情形，但此時以進入匹配區域的方式補正。
若實機的電路與理論電路模型的各電路常數相同，且負載阻抗也相同，則在步驟4結束時點會成為完全匹配(反射係數的絕對值｜Γ｜=0)。但是，實際上，作為理論電路模型，因為使用上述那種與實機電路模型不同的標準電路模型，在步驟4結束時點反射係數會成為從匹配點(｜Γ｜=0)偏移的值。作為理論電路模型，即便使用更接近實機電路者，因為機差等的影響，僅進行1次步驟1~4無法達到完全匹配。
因此，重複步驟1~4。藉此，｜Γ｜收斂於匹配點時，最終會達到完全匹配。理論電路模型與實機電路的差異(電路成份的差異、電路常數的差異(特別是可變元件值的差異))越大，重複次數雖會增加，最終能夠使其 完全匹配。
如同專利文獻1，將2個可變電容的位置交互移動時，有產生擺動等多餘的動作的情形，根據狀況也有達到振盪狀態的情形。
針對此，在本實施形態中，將實機中的負載側的電路，以理論電路模型代用，以實機的測定結果為基礎，進行理論電路模型上的匹配條件所致的演算。接著，藉由該演算結果使第1及第2可變電容VC1及VC2同時移動，向匹配點收斂。本揭示提供一種阻抗匹配方法及阻抗匹配裝置，不產生擺動等多餘動作，能夠在短時間進行阻抗匹配。
又，用於演算的理論電路模型，即便與實機的電路具有差異，但藉由調整上述步驟1~4的重複數能夠使其到達匹配點。相反地，用於演算的理論電路模型，在無困難地進行上述演算的範圍內，藉由設為更接近實機電路者，能夠減少步驟1~4的重複數使匹配動作成為更短時間。
[模擬]
接著，說明關於模擬結果。
‧模擬1
在模擬1中，利用圖2所示的實機電路模型、圖3所示的理論電路模型進行模擬。
其中，將圖2所示的實機電路模型的各電路常數之值如以下設定。
VC1：270~2320[pF]
VC2：206~500[pF]
C4：24[pF]
L1：0.005[μH]
又，將圖3所示的理論電路模型的各電路常數之值如以下設定。
VC1：300~2000[pF]
VC2：100~500[pF]
L0及L2設為兩者同值的以下之值。
L0：0.300[μH]
L2：0.818[μH]
接著，說明關於模擬1的順序。
從實機電路模型中的特定條件所致的輸入阻抗：Zin、及此時的可變元件(可變電容)位置：X(%)，向理論電路模型將輸入阻抗、可變元件位置的條件輸入，算出該條件的理論電路模型的各電路常數所致的負載阻抗：Zout′。接著，從理論電路模型中的匹配條件(Zin′=50Ω)，將可變元件值：X′(%)藉由基於匹配理論的演算算出。接著，將其結果設定至實機電路模型，求出｜Γ｜。接著，重複該順序。
匹配條件及開始條件如同以下。
匹配條件：
VC1=70.0%
VC2=30.0%
Zout=0.77-j12.72Ω時、
開始條件：
VC1=80.0%
VC2=40.0%
Zout=0.77-j12.72Ω其中，假定在匹配條件與開始條件的輸出阻抗Zout無變化。但是，實際上，產生向不匹配狀態所致的負載的投入電力變化造成的輸出阻抗的變化。
圖6為表示重複模擬1的順序時的反射率的圖。Γr為反射係數的實部、Γx為反射係數的虛部。又，｜Γ｜=0為匹配點。圖7為表示模擬1的順序的重複次數與反射係數｜Γ｜的關係的圖。圖8表示模擬1的順序的重複次數與各可變元件的位置(%)的關係的圖。
如該等圖所示，藉由模擬1中的上述順序的演算，確認到在實機電路模型中，反射係數進行從1.0的開始條件向匹配點的收斂。又，藉由重複該順序，確認到最終到達完全匹配(｜Γ｜=0)。
‧模擬2
在模擬2中，作為實機電路模型使用與模擬1相同者。又，作為理論電路模型，電路構成及C4、L0、L1、L2之值與實機電路模型一樣，僅VC1及VC2的範圍如同以下使用與實機電路模型不同者。接著，以與模擬1一樣的順序 進行模擬。
VC1：250~2300[pF]
VC2：100~500[pF]
此外，匹配條件及開始條件與模擬1一樣。
圖9為表示模擬2的順序的重複次數與反射係數｜Γ｜的關係的圖。圖10為表示模擬2的順序的重複次數與各可變元件的位置(%)的關係的圖。
如該等圖所示，作為理論電路模型，藉由使用電路構成及各電路元件之值接近實機電路模型者，確認到能夠使到達匹配點為止的重複次數比模擬1還更低。
‧模擬3
在模擬3中，作為實機電路模型使用與模擬1相同者。又，作為理論電路模型，例如，使用如圖11所示那種，從實機電路模型刪除不包含在虛線部的理論電路中的處所，使用使各電路常數接近實機電路模型者。
該理論電路模型的各電路常數之值如以下設定。
VC1：300~2300[pF]
VC2：100~500[pF]
C4：20[pF]
L0：0.300[μH]
L1：0.005[μH]
L2：1.000[μH]
此外，開始條件及匹配條件與模擬1一樣。
圖12為表示模擬3的順序的重複次數與反射係數｜Γ｜的關係的圖。圖13為表示模擬3的順序的重複次數與各可變元件的位置(%)的關係的圖。
如該等圖所示，作為理論電路模型使用圖11所示者，雖然到達匹配點為止的重複次數比模擬2還多，但確認到比模擬1還降低。也就是說，作為理論電路模型，各電路元件之值接近實機電路模型，藉由使用刪除不包含在虛線部的電路中的處所者，確認到能夠使到達匹配點為止的重複次數降低。與並聯側的VC1+L1的實機電路模型的擬似性，應該是因為向匹配點的收斂性引起的。
[演算順序]
接著，說明關於第1實施形態中的上述步驟1~3的具體演算順序之例。在此，作為理論電路模型，示出關於利用圖3所示者之例。
最初說明關於步驟1的輸出阻抗的演算。
將理論電路模型如圖14所示分類成阻抗區塊Z0~Z4。Z3為欲求出的輸出阻抗Zout。輸出阻抗Z3為阻抗匹配裝置3輸出以後(輸出端子P2以後)的負載阻抗。因為可變元件即第1及第2可變電容VC1及VC2設為特定的固定值，L0及L2也是已知，Z0、Z1、Z2為已知。將以上述阻抗測定部11測定到的輸入阻抗Zin設為Z4時，欲求出的Z3與Z4能夠從已知的知Z0、Z1、Z2算出。
因為進行一段的並聯演算，如圖15所示，將 串聯連接的Z2、Z3設為Z2+Z3=Z5，將從輸入阻抗即Z4減去串聯連接部位的Z0的阻抗(Z4-Z0)設為Z6。此時成立Z6=Z5//Z1的關係式。從該一段的並聯電路藉由並聯分解演算算出Z5，從該值減去Z2的值，能夠算出欲求出的輸出阻抗Z3。
並聯分解演算為如圖16所示，有Z3=Z1//Z2的關係時，從概值Z2、Z3，求出並聯的單側的串聯要素Z1的演算。
有Z3=Z1//Z2的關係時，從並聯-串聯的變換關係式Z3=(Z1＊Z2)/(Z1+Z2)成立。
將其變換成求出單側的串聯要素之式後成為Z1=(Z2＊Z3)/(Z2-Z3)。
從Z=R+jX，成為Z1={(R2+jX2)＊(R3+jX3)}/{(R2-R3)+j(X2-X3)}。
向分子分母乘上分母側的共軛複數消去分母側的虛數部，展開，將Z1分解成實數部R1及虛數部X1後，成為以下(1)式、(2)式。
R1={(R2＊R3-X2＊X3)＊(R2-R3)+(R3＊X2+R2＊X3)＊(X2-X3)}/{(R2-R3)2+(X2-X3)2}‧‧‧(1)
X1={(R2＊X3+R3＊X2)＊(R2-R3)-(R2＊R3-X2＊X3)＊(X2-X3)}/{(R2-R3)2+(X2-X3)2}‧‧‧(2)
接著，說明有關匹配條件所致的VC1的算出順序。
將理論電路模型如圖17所示分類成阻抗區塊Zin、 L0、VC1、VC2+L2、Zout。接著，如圖18所示，將串聯連接的VC2、L2、Zout設為Z1，將VC1設為Z2，將從Zin減去串聯連接部位的Z0的阻抗設為Z3。
從Z3=Zin-L0，成為R3=Rin、X3=Xin-L0。匹配條件因為是Rin=50、Xin=0，成為R3=50、X3=-L0。
因為是Z2=VC1，成為R2=0、X2=VC1。
從Z1=VC2+L2+Zout，成為R1=Rout、X1=VC2+L2+Xout。
基於Z3=Z1//Z2的關係式在並聯分解演算的上述(1)式中代入R2=0後，成為R1={(-X2＊X3)＊(-R3)+(R3＊X2)＊(X2-X3)}/{(R3)2+(X2-X3)2}。
從此式導出以下的式。
(R1-R3)X22+(-2＊R1＊X3)X2+R1(R32+X32)=0
此式成為將X2設為x的以下的2次方程式。
ax2+bx+c=0
從二次方程式的解，成為x=(-b±(b2-4＊a＊c))1/2/2＊a
a=R1-R3
b=-2＊R1＊X3
c=R1(R32+X32)。但是，x需要±的判定。
如同上述，R1=Rout，Rout為由上述演算求出的值，例如0.5。又，如同上述，從匹配條件為R3=50、X3=-L0。X3例如為-25.56。此外，X1雖為不定，但不包含於該式中。
從以上能夠算出X2亦即VC1。
藉此求出VC1的值，也能夠算出另一個可變元件VC2的值。亦即，將X2(=VC1)的值代入上記(2)式，再將R2=0代入，能夠求出VC2。
接著，說明有關匹配條件所致的VC2的算出順序。
在此，如同圖19所示，與算出VC1的情形相反，將VC1設為Z1、將VC2+L2+Zout設為Z2。此外，Z3同是從Zin減去串聯連接部位的Z0的阻抗。
從Z3=Zin-L0，成為R3=Rin、X3=Xin-L0。匹配條件因為是Rin=50、Xin=0，成為R3=50、X3=-L0。
因為是Z1=VC1，成為R1=0、X1=VC1。
從Z2=VC2+L2+Zout，成為R2=Rout、X2=VC2+L2+Xout。
因為基於Z3=Z1//Z2的關係式在並聯分解演算的上述(1)式中為R1=0，作為只有分子的條件，成為{(R2＊R3-X2＊X3)＊(R2-R3)+(R3＊X2+R2＊X3)＊(X2-X3)}=0。
從此式，成為X22=(R2＊R32-R22＊R3+R2＊X32)/R3
X2=±{(R2＊R32-R22＊R3+R2＊X32)/R3}1/2。但是，X2需要±的判定。
如同上述，因為X2=VC2+L2+Vout，成為VC2=X2-L2-Xout，將上述值代入該式的X2，能夠求出VC2。
藉此求出VC2的值，也能夠算出另一個可變元件即第1可變電容VC1的值。亦即，將X2的值代入上記(2)式，再將X1=VC1代入，能夠求出VC1。
<第2實施形態>
圖20為表示第2實施形態的包含阻抗匹配裝置的電漿處理裝置的區塊圖。
本實施形態的電漿處理裝置200具有：電漿處理部21、對電漿處理部21供應高頻電力的高頻電源22、設於高頻電源22與電漿處理部21之間的阻抗匹配裝置23。
電漿處理部21具有：收容被處理基板的腔室、電極。藉由從高頻電源22對電極供應高頻電力，在腔室內生成電漿。
阻抗匹配裝置23為用來使高頻電源側的阻抗與負載(電極、電漿、腔室等)側的阻抗自動匹配者，具有：輸入阻抗測定部31、匹配電路部32、控制部33。
在本實施形態中，阻抗匹配裝置23作為π型構成。亦即，匹配電路部32，作為用於阻抗匹配的2個可變成份即可變元件，具有相對於高頻電源22與電漿處理部21側的負載並聯連接的第1可變電容VC1及第2可變電容VC2。規定第1可變電容VC1及第2可變電容VC2的電容的位置(position)，分別藉由步進馬達37及38調整。
高頻電源22及傳送電纜因為通常設計成50Ω的純電阻輸出，藉由控制部33控制步進馬達37及38，使得 也包含阻抗匹配裝置23的負載側的阻抗成為50Ω。亦即，步進馬達37及38作為可變部作用。此外，關於匹配電路部32的其他電路成份，在此省略。
輸入阻抗測定部31設於阻抗匹配裝置23的輸入部，亦即匹配電路部32的前段，測定從阻抗匹配裝置23的輸入部看到的輸入阻抗。輸入阻抗測定部31與第1實施形態的輸入阻抗測定部11為一樣的構成。
控制部33記憶模擬包含實機中的匹配電路部32的負載側的電路網(網路)的理論電路模型。
在本實施形態中，控制部33與第1實施形態的控制部13一樣，將實機中的負載側的電路，以記憶的理論電路模型代用，以實機的測定結果為基礎，進行理論電路模型上的匹配條件所致的演算。接著，藉由該演算結果使第1及第2可變電容VC1及VC2同時移動，向匹配點收斂。此時的第1及第2可變電容VC1及VC2所致的在史密斯圖上的負載阻抗匹配範圍成為如圖21所示。
在本實施形態中也一樣，包含實機中的阻抗匹配裝置23的匹配電路部32的負載側的電路構成複雜，考慮到演算的容易化等，模擬實機電路構成，將簡略化的理論電路模型記憶至控制部33。作為理論電路模型，例如，使用如圖22所示那種，標準的電路模型。圖22中，Zin為輸入阻抗、Zout為輸出阻抗。
在本實施形態中，基於控制部33執行的自動匹配演算法，基本上與第1實施形態一樣。
亦即，首先，阻抗匹配裝置23的第1及第2可變電容VC1及VC2存在於任意的位置(電容)時，從高頻電源22投入高頻電力生成電漿放電。在此狀態下，控制部33執行與第1實施形態一樣的步驟1~4，重複該等步驟1~4。藉此，｜Γ｜收斂於匹配點時，最終會達到完全匹配。理論電路模型與實機電路的差異(電路成份的差異、電路常數的差異(特別是可變元件值的差異))越大，重複次數雖會增加，最終能夠使其完全匹配。
在本實施形態中，與第1實施形態一樣，將實機中的負載側的電路，以理論電路模型代用，以實機的測定結果為基礎，進行理論電路模型上的匹配條件所致的演算。接著，藉由該演算結果使第1及第2可變電容VC1及VC2同時移動，向匹配點收斂。本揭示提供一種阻抗匹配方法及阻抗匹配裝置，不產生擺動等多餘動作，能夠在短時間進行阻抗匹配。
又，用於演算的理論電路模型，即便與實機的電路具有差異，但藉由調整上述步驟1~4的重複數能夠使其到達匹配點。相反地，用於演算的理論電路模型，在能無困難地進行上述演算的範圍內，藉由設為更接近實機電路者，能夠減少步驟1~4的重複數使匹配動作成為更短時間。
[演算順序]
接著，說明關於第2實施形態中的上述步驟1 ~3的具體演算順序之例。作為理論電路模型利用圖22所示者。
最初說明關於步驟1的輸出阻抗的演算。
圖23為表示在理論電路模型中，將從輸入側看到的網路全體的阻抗設為Zin時，如同以下從輸入側取差分者。
L1的差分：Za=Zin-L1
VC1的差分：Zb=Za-//VC1(並聯分解演算)
L2的差分：Zc=Zb-L2
VC2的差分：Zd=Zc-//VC2(並聯分解演算)
L3的差分：Zout=Zd-L3
藉此，從輸入側進行差分處理，能夠算出阻抗匹配裝置3輸出以後(輸出端子P2以後)的負載阻抗即輸出阻抗Zout。
在並聯部位進行上述那種並聯分解演算，能夠求出單方的串聯要素。例如，因為進行第一段的並聯分解演算，將Za=Zin-L1明顯設為Z3，將並聯連接的VC1設為Z1時，將L2以後的阻抗設為Z2，成立圖19那種Z3=Z1//Z2的關係式。藉此，能夠藉由並聯分解演算算出Z2。
接著，說明有關匹配條件所致的VC1、VC2的算出順序。
1. Zin及Zout所致的VC1及VC2的算出
算出VC1時，如圖24所示，將到VC1輸入為止的合成 阻抗設為Za、將VC1輸出以後的合成阻抗設為Zb、將VC1的阻抗設為Zc。接著，首先，將Za、Zb算出。
Za與Zb與Zc有圖25所示的那種連接關係，設為Za=Z3、Zb=Z2、Zc=Z1後，成立Z3=Z1//Z2的關係式。因此，藉由並聯分解演算求出VC1的阻抗。此時確認到電阻Rc=0。
算出VC2時，如圖26所示，將到VC2輸入為止的合成阻抗設為Za、將VC2輸出以後的合成阻抗設為Zb、將VC2的阻抗設為Zc。接著，首先，將Za、Zb算出。
Za與Zb與Zc有圖25所示的那種連接關係，設為Za=Z3、Zb=Z2、Zc=Z1後，成立Z3=Z1//Z2的關係式。因此，藉由並聯分解演算求出VC2的阻抗。此時確認到電阻Rc=0。
2.利用VC1/VC2並列連接點2處所致的連立方程式的情形
圖27為用來說明使用連立方程式時的解的求法的解析圖1。在圖27中，Z1為VC2的阻抗、Z2為VC2輸出以後的合成阻抗、Z3為到VC2輸入為止的合成阻抗。
從圖27，Z3=Z1//Z2
Z1=R1+X1、R1=0、X1=VC2
Z2=R2+X2、R2=Rout、X2=Xout+L3成立。
從並聯分解演算，如上述(1)式所示，R1={(R2＊R3-X2＊X3)＊(R2-R3)+(R3＊X2+R2＊X3) ＊(X2-X3)}/{(R2-R3)2+(X2-X3)2}成立。
因為R1=0，作為只有分子的條件，以下的(3)式成立。
(R2＊R3-X2＊X3)＊(R2-R3)+(R3＊X2+R2＊X3)＊(X2-X3)=0‧‧‧(3)
其中，R2、X2為概略值，R3、X3成為包含VC1的不定關係式。
圖28為用來說明使用連立方程式時的解的求法的解析圖2。在圖28中，Z1為VC1輸出以後的合成阻抗、Z2為VC1的阻抗、Z3為到VC1輸入為止的合成阻抗。
從圖28，Z3=Z1//Z2
Z3=R3+X3、R3=Rin、X3=Xin-L1
Z2=R2+X2、R2=0、X2=VC1
Z1=R1+X1、R1=R3′、X1=X3′+L2(但是，R3′及X3′與解析圖1的R3及X3相同。)成立。
從並聯分解演算，如上述(1)式、(2)式所示，R1={(R2＊R3-X2＊X3)＊(R2-R3)+(R3＊X2+R2＊X3)＊(X2-X3)}/{(R2-R3)2+(X2-X3)2}
X1={(R2＊X3+R3＊X2)＊(R2-R3)-(R2＊R3-X2＊X3)＊(X2-X3)}/{(R2-R3)2+(X2-X3)2}成立。
向該條件代入R2=0後，導出以下的(4)式、(5)式。
R1=R3＊X22/{(X2-X3)2+R32}}‧‧‧(4)
X1=(-R32＊X2+X22＊X3-X2＊X32)/{(X2-X3)2+R32}‧‧‧(5)
因為將上述(3)~(5)式設為連立方程式，變更各參數使其匹配。(3)式中，設為R2=a、X2=b、R3=R、X3=X。藉此，上述(3)式成為以下的(3)′式。
(a＊R-b＊X)＊(a-R)+(a＊X+b＊R)＊(b-X)=0‧‧‧(3)′
(4)式、(5)式式中，設為R1=R、X=X1-X4(X4=L2)。藉此，上述(4)式、(5)式成為以下的(4)′式、(5)′式。
R=R3＊X22/{(X2-X3)2+R32}}‧‧‧(4)′
X=[-R32＊X2+X22＊X3-X2＊X32-X4＊{(X2-X3)2+R32}]/{(X2-X3)2+R32}‧‧‧(5)′
向(3)′式代入(4)′式、(5)′式後，得到以下的(6)式。
+{(a2+b2)＊R3-a＊(R32‘X32-2＊X3＊X4+X42)}＊X24+{-2＊(a2+b2)＊R3＊X3-a＊(-2＊R32＊X3-2＊X33+6＊X32＊X4-4＊X3＊X42+2＊R32＊X4)}＊X23+{(a2+b2)＊(R3＊X32+R33)-a＊(R34+2＊R32＊X32-6＊X33＊X4-6＊R32＊X3＊X4+X34+6＊X32＊X42+2＊R32＊X42)}＊X22+{-1＊a＊(2＊R34＊X4+2＊X34＊X4+4＊R32＊X32＊X4-4＊X33＊X42-4＊R32＊X3＊X42)}＊X2+{-1＊a＊(X34＊X42+2＊R32＊X32＊X42+R34＊X42)}=0‧‧‧(6)
此式成為將X2設為x的以下的4次方程式。
ax4+bx3+cx2+dx+e=0
其中，因為a=Rout、b=Xout+L3、R3=Rin、X3=Xin-L1、X4=L2、X2=VC1，藉由解上述4次方程式，能夠求出VC1。
藉此求出VC1的值，也能夠算出另一個可變元件即第2可變電容VC2的值。
<第3實施形態>
圖29為表示第2實施形態的包含阻抗匹配裝置的電漿處理裝置的區塊圖。
本實施形態的電漿處理裝置300具有：電漿處理部41、對電漿處理部41供應高頻電力的高頻電源42、設於高頻電源42與電漿處理部41之間的阻抗匹配裝置43。
電漿處理部41具有：收容被處理基板的腔室、電極。藉由從高頻電源42對電極供應高頻電力，在腔室內生成電漿。
高頻電源42具有頻率調變的機能，該調變頻率VF作為後述的阻抗匹配裝置43的可變成份作用。亦即，高頻電源42的頻率調變部構成阻抗匹配裝置43的一部分。
阻抗匹配裝置43為用來使高頻電源側的阻抗與負載(電極、電漿、腔室等)側的阻抗自動匹配者，具有：輸入阻抗測定部51、匹配電路部52、控制部53。
在本實施形態中，阻抗匹配裝置43作為π/T型+VF型構成。亦即，作為用於阻抗匹配的可變成份，使用匹配電路部52的相對於高頻電源42，與電漿處理部41側的負載串聯連接的第2可變電容VC2、及高頻電源42的調變頻率VF。又，匹配電路部52，具有相對於高頻電源42與電漿處理部41側的負載並聯連接的固定電容C1。規定第2可變電容VC2的電容的位置(position)，藉由步進馬達58 調整。
高頻電源42及傳送電纜因為通常設計成50Ω的純電阻輸出，藉由控制部53控制步進馬達58及高頻電源42的頻率，使得也包含阻抗匹配裝置3的負載側的阻抗成為50Ω。亦即，步進馬達58及高頻電源42的頻率調變部作為可變部作用。此外，關於匹配電路部52的其他電路成份，在此省略。
輸入阻抗測定部51設於阻抗匹配裝置43的輸入部，亦即匹配電路部52的前段，測定從阻抗匹配裝置43的輸入部看到的輸入阻抗。輸入阻抗測定部51與第1實施形態的輸入阻抗測定部11為一樣的構成。
控制部53記憶模擬包含實機中的匹配電路部52的負載側的電路網(網路)的理論電路模型。
在本實施形態中，控制部53與第1實施形態的控制部13一樣，將實機中的負載側的電路，以記憶的理論電路模型代用，以實機的測定結果為基礎，進行理論電路模型上的匹配條件所致的演算。接著，藉由該演算結果使第2可變電容VC2及高頻電源42的調變頻率VF同時變化，向匹配點收斂。
在本實施形態中，作為可變成份藉由調變頻率VF及第2可變電容VC2的位置使阻抗匹配，負載阻抗(輸出阻抗)的匹配範圍成為圖30那樣。亦即，將VC2以0%~100%、調變頻率VF以min~max變化，在圖30所示的史密斯圖上的匹配範圍完全匹配。
在本實施形態中也一樣，包含實機中的阻抗匹配裝置43的匹配電路部52的負載側的電路構成複雜，考慮到演算的容易化等，模擬實機電路構成，將簡略化的理論電路模型記憶至控制部53。作為理論電路模型，例如，使用如圖31所示那種，標準的電路模型。圖31中，Zin為輸入阻抗、Zout為輸出阻抗。
接著，說明關於基於控制部53執行的自動匹配演算法。圖32為表示此時的自動匹配演算法的流程圖。 在本實施形態的演算法，基本上與第1實施形態一樣。
首先，高頻電源的頻率為任意頻率，阻抗匹配裝置43的第2可變電容VC2存在於任意的位置(電容)時，從高頻電源42投入高頻電力生成電漿放電。在該狀態下，控制部53，從實機中的高頻電源42的現實調變頻率VF、第2可變電容VC2的現實的位置資訊(電容)、及輸入阻抗的測定值，算出在理論電路模型的輸出阻抗Zout(步驟11)。
接著，控制部53假定匹配遷移所致的前輸出阻抗為相同值，基於算出的輸出阻抗Zout的值，藉由在理論電路模型的匹配條件(輸入阻抗=50Ω±0jΩ)的演算，算出阻抗匹配時的高頻電源42的調變頻率VF的值(步驟12)。
接著，控制部53，以上述的調變頻率VF的算出值為基礎，藉由在相同匹配條件的演算，算出阻抗匹配時的第2可變電容VC2的值(步驟13)。此外，步驟12及步驟13也可以是相反。
接著，控制部53，以對應在步驟12及13算出 的調變頻率VF的值及第2可變電容VC2的值的方式，控制實際的高頻電源42的調變頻率VF、及第2可變電容VC2的位置(步驟14)。
接著，重複以上步驟11~14。
藉此，｜Γ｜收斂於匹配點時，最終會達到完全匹配。理論電路模型與實機電路的差異(電路成份的差異、電路常數的差異(特別是可變元件值的差異))越大，重複次數雖會增加，最終能夠使其完全匹配。
在本實施形態中，與第1實施形態一樣，將實機中的負載側的電路，以理論電路模型代用，以實機的測定結果為基礎，進行理論電路模型上的匹配條件所致的演算。接著，從該演算結果，使可變成份即調變頻率VF及第2可變電容VC2的位置同時變化，向匹配點收斂。本揭示提供一種阻抗匹配方法及阻抗匹配裝置，不產生擺動等多餘動作，能夠在短時間進行阻抗匹配。
又，用於演算的理論電路模型，即便與實機的電路具有差異，但藉由調整上述步驟11~14的重複數能夠使其到達匹配點。相反地，用於演算的理論電路模型，在無困難地進行上述演算的範圍內，藉由設為更接近實機電路者，能夠減少步驟11~14的重複數使匹配動作成為更短時間。
[演算順序]
接著，說明關於第3實施形態中的上述步驟 11~13的具體演算順序之例。作為理論電路模型利用圖31所示者。
在本實施形態中，輸出阻抗的演算能夠與第2實施形態同樣進行。
接著，說明有關匹配條件所致的VF、VC2的算出順序。
在此，以與第2實施形態中的並聯連接點2處所致的連立方程式的情形同樣的順序進行。
圖33及圖34為用來說明本實施形態的演算順序的圖，圖33為解析圖1、圖34為解析圖2。
在圖33中，Z1為VC2的阻抗、Z2為VC2輸出以後的合成阻抗、Z3為到VC2輸入為止的合成阻抗。
從圖33，Z3=Z1//Z2
Z1=R1+X1、R1=0、X1=VC2
Z2=R2+X2、R2=Rout、X2=Xout+L3成立。
從並聯分解演算，如上述(1)式所示，R1={(R2＊R3-X2＊X3)＊(R2-R3)+(R3＊X2+R2＊X3)＊(X2-X3)}/{(R2-R3)2+(X2-X3)2}成立。
因為R1=0，作為只有分子的條件，以與第2實施形態的並聯連接點2處所致的連立方程式的情形同樣，以下的(3)式成立。
(R2＊R3-X2＊X3)＊(R2-R3)+(R3＊X2+R2＊X3)＊(X2-X3)=0‧‧‧(3)
在圖34中，Z1為C1輸出以後的合成阻抗、 Z2為C1的阻抗、Z3為到C1輸入為止的合成阻抗。
從圖34，Z3=Z1//Z2
Z3=R3+X3、R3=Rin、X3=Xin-L1
Z2=R2+X2、R2=0、X2=VC1
Z1=R1+X1、R1=R3′、X1=X3′+L2(但是，R3′及X3′與解析圖1的R3及X3相同。)成立。
從並聯分解演算，如上述(1)式、(2)式所示，R1={(R2＊R3-X2＊X3)＊(R2-R3)+(R3＊X2+R2＊X3)＊(X2-X3)}/{(R2-R3)2+(X2-X3)2}
X1={(R2＊X3+R3＊X2)＊(R2-R3)-(R2＊R3-X2＊X3)＊(X2-X3)}/{(R2-R3)2+(X2-X3)2}成立。
向該條件代入R2=0後，以與使用第2實施形態的並聯連接點2處所致的連立方程式的情形同樣，導出以下的(4)式、(5)式。
R1=R3＊X22/{(X2-X3)2+R32}}‧‧‧(4)
X1=(-R32＊X2+X22＊X3-X2＊X32)/{(X2-X3)2+R32}‧‧‧(5)
因為將上述(3)~(5)式設為連立方程式，變更各參數使其匹配。
(3)式中，設為R2=a、X2=b、R3=R、X3=X。藉此，上述(3)式成為以下的(3)′式。
(a＊R-b＊X)＊(a-R)+(a＊X+b＊R)＊(b-X)=0‧‧‧(3)′
(4)式、(5)式式中，設為R1=R、X=X1- X4(X4=L2)。藉此，上述(4)式、(5)式成為以下的(4)′式、(5)′式。
R=R3＊X22/{(X2-X3)2+R32}}‧‧‧(4)′
X=[-R32＊X2+X22＊X3-X2＊X32-X4＊{(X2-X3)2+R32}]/{(X2-X3)2+R32}‧‧‧(5)′
向(3)′式代入(4)′式、(5)′式，同時就角頻率：ω展開後，得到以下的(7)式。
+{(-1＊R0＊L14＊L22＊C14)}＊ω10+{(-2＊R0＊R12＊L12＊L22＊C14)+(4＊R0＊L13＊L22＊C13)+(2＊R0＊L14＊L2＊C13)}＊ω8+{(-1＊R0＊R14＊L22＊C14)+(4＊R0＊R12＊L1＊L22＊C13)+(4＊R0＊R12＊L12＊L2＊C13)+(-1＊R0＊L14＊C12)+(-6＊R0＊L12＊L22＊C12)+(-6＊R0＊L13＊L2＊C12)+(R1＊L12＊L32＊C12)}＊ω6+{(2＊R1＊X0＊L12＊L3＊C12)}＊ω5+{(2＊R0＊R14＊L2＊C13)+(-2＊R0＊R12＊L22＊C12)+(-2＊R0＊R12＊L12＊C12)+(-6＊R0＊R12＊L1＊L2＊C12)+(2＊R0＊L13＊C1)+(6＊R0＊L12＊L2＊C1)+(4＊R0＊L1＊L22＊C1)+(-2＊R1＊L1＊L32＊C1)+(R1＊X02＊L12＊C12)+(R13＊L32＊C12)+(R02＊R1＊L12＊C12)}＊ω4+{(-4＊R1＊X0＊L1＊L3＊C1)+(2＊R13＊X0＊L3＊C12)}＊ω3+{(-R0＊R14＊C12)+(2＊R0＊R12＊L1＊C1)+(2＊R0＊R12＊L2＊C1)+(-R0＊L12)+(-2＊R0＊L1＊L2)+(-R0＊L22)+(-2＊R1＊X02＊L1＊C1)+(R1＊L32)+(R13＊X02＊C12)+(R02＊R13＊C12)+(-2＊R02＊R1＊L1＊C1)}＊ω2+{(2＊R1＊X0＊L3)}＊ω+{(-1＊R0＊R12)+(R1＊X02)+(R02＊R1)}=0‧‧‧(7)
此式成為將ω設為x的以下的10次方程式。
a0x10+a2x8+a4x6+a5x5+a6x4+a7x3+a8x2+a9x+a10=0
因為多次元方程式的解能夠以DKA法等代數方式求出，求出ω的值。能夠從ω=2πf求出調變頻率VF，從調變頻率VF的值，能夠求出可變元件即第2可變電容VC2的值。
<其他適用>
以上，雖利用實施形態來說明，但應注意這次揭示的實施形態，以所有的點來例示但非用來限制者。上述實施形態，在不脫離申請專利範圍及其主旨的情況下，也能夠以各種形態進行省略、置換、變更。
例如，在上述實施形態中，雖示出關於向電漿負載供應高頻電力時的阻抗匹配，但不以此為限。又，阻抗匹配裝置的構，不限於上述第1~第3實施形態，藉由2個可變成份能夠實施阻抗匹配者即可。又，關於理論電路模型也不限於在各實施形態例示者，能夠適宜設定。

Claims (16)

  1. 一種阻抗匹配方法，係設於高頻電源與負載之間的阻抗匹配裝置所致的阻抗匹配方法，具有：使控制部模擬包含前述阻抗匹配裝置的匹配電路部的負載側的電路構成並預先記憶簡略化後的理論電路模型，從用於前述阻抗匹配裝置的阻抗匹配的2個可變成份的現實的值、及由前述阻抗匹配裝置的輸入部看到的輸入阻抗的測定值，算出在前述理論電路模型的輸出阻抗的工程；假定匹配遷移所致的前述輸出阻抗為相同值，基於前述輸出阻抗的算出值，藉由在前述理論電路模型中的匹配條件的演算，算出阻抗匹配時的前述2個可變成份的工程；以對應前述算出的前述2個可變成份的值的方式，控制前述阻抗匹配裝置的實際的可變成份的值的工程；其中，到阻抗匹配為止重複進行：算出在前述理論電路模型的前述輸出阻抗的工程、算出前述阻抗匹配時的前述2個可變成份的工程、及控制前述阻抗匹配裝置的前述實際的可變成份的值的工程。
  2. 如請求項1記載的阻抗匹配方法，其中，前述2個可變成份都是可變元件。
  3. 如請求項2記載的阻抗匹配方法，其中，作為前述2個可變元件，具有第1可變電容及第2可變電容。
  4. 如請求項3記載的阻抗匹配方法，其中， 前述阻抗匹配裝置中，前述第1可變電容及前述第2可變電容分別相對於前述高頻電源，為與前述負載並聯及串聯連接的逆L型。
  5. 如請求項3記載的阻抗匹配方法，其中，前述阻抗匹配裝置中，前述第1可變電容及前述第2可變電容都相對於前述高頻電源，為與前述負載並聯連接的π型。
  6. 如請求項1記載的阻抗匹配方法，其中，前述高頻電源具有頻率調變機能，前述可變成份的一者為前述高頻電源的調變頻率、另一者為可變元件。
  7. 如請求項6記載的阻抗匹配方法，其中，前述阻抗匹配裝置中，前述可變元件為可變電容，前述可變電容為具有相對於前述高頻電源與前述負載串聯連接、且相對於前述高頻電源與前述負載並聯連接的固定電容的π/T型+VF型。
  8. 如請求項1至請求項7中任1項記載的阻抗匹配方法，其中，前述負載包含電漿處理部的電漿負載；在從前述高頻電源對前述電漿處理部投入高頻電力生成電漿放電的狀態下，執行算出前述輸出阻抗的工程。
  9. 一種阻抗匹配裝置，係設於高頻電源與負載之間，進行前述高頻電源與前述負載的阻抗匹配的阻抗匹配裝置，具有：用於阻抗匹配的2個可變成份；使前述2個可變成份可變的可變部； 控制前述可變部並控制阻抗的控制部；前述控制部，模擬包含前述阻抗匹配裝置的匹配電路部的負載側的電路構成，並記憶簡略化的理論電路模型；藉由前述控制部，到阻抗匹配為止重複執行：從用於前述阻抗匹配裝置的阻抗匹配的2個可變成份的現實的值、及由前述阻抗匹配裝置的輸入部看到的輸入阻抗的測定值，算出在前述理論電路模型的輸出阻抗的工程；假定匹配遷移所致的前述輸出阻抗為相同值，基於前述輸出阻抗的算出值，藉由在前述理論電路模型中的匹配條件的演算，算出阻抗匹配時的前述2個可變成份的工程；以對應前述算出的前述2個可變成份的值的方式，控制前述阻抗匹配裝置的實際的可變成份的值的工程。
  10. 如請求項9記載的阻抗匹配裝置，其中，前述2個可變成份都是可變元件。
  11. 如請求項10記載的阻抗匹配裝置，其中，作為前述2個可變元件，具有第1可變電容及第2可變電容。
  12. 如請求項11記載的阻抗匹配裝置，其中，前述第1可變電容及前述第2可變電容分別相對於前述高頻電源，為與前述負載並聯及串聯連接的逆L型。
  13. 如請求項11記載的阻抗匹配裝置，其中，前述第1可變電容及前述第2可變電容都相對於前述高 頻電源，為與前述負載並聯連接的π型。
  14. 如請求項9記載的阻抗匹配裝置，其中，前述高頻電源具有頻率調變機能，前述可變成份的一者為前述高頻電源的調變頻率、另一者為可變元件。
  15. 如請求項14記載的阻抗匹配裝置，其中，前述可變元件為可變電容，前述可變電容為具有相對於前述高頻電源與前述負載串聯連接、且相對於前述高頻電源為與前述負載並聯連接的固定電容的π/T型+VF型。
  16. 如請求項9至請求項15中任1項記載的阻抗匹配裝置，其中，前述負載包含電漿處理部的電漿負載；前述控制部，在從前述高頻電源對前述電漿處理部投入高頻電力生成電漿放電的狀態下，執行算出前述輸出阻抗的工程。
TW108128861A 2018-08-28 2019-08-14 阻抗匹配方法及阻抗匹配裝置 TWI827648B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-159605 2018-08-28
JP2018159605A JP7094179B2 (ja) 2018-08-28 2018-08-28 インピーダンス整合方法およびインピーダンス整合装置

Publications (2)

Publication Number Publication Date
TW202025281A TW202025281A (zh) 2020-07-01
TWI827648B true TWI827648B (zh) 2024-01-01

Family

ID=69641547

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108128861A TWI827648B (zh) 2018-08-28 2019-08-14 阻抗匹配方法及阻抗匹配裝置

Country Status (3)

Country Link
US (1) US10741362B2 (zh)
JP (1) JP7094179B2 (zh)
TW (1) TWI827648B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11587765B2 (en) 2020-11-22 2023-02-21 Applied Materials, Inc. Plasma ignition optimization in semiconductor processing chambers
US11784028B2 (en) * 2020-12-24 2023-10-10 Applied Materials, Inc. Performing radio frequency matching control using a model-based digital twin
DE102021201937A1 (de) * 2021-03-01 2022-09-01 TRUMPF Hüttinger GmbH + Co. KG Verfahren zur Impedanzanpassung, Impedanzanpassungsanordnung und Plasmasystem

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563604A (ja) * 1991-08-29 1993-03-12 Daihen Corp インピーダンス自動整合装置
JP2011089873A (ja) * 2009-10-22 2011-05-06 Adtec Plasma Technology Co Ltd インピーダンス整合器及び該インピーダンス整合器を備えたインピーダンス測定装置
JP2014072807A (ja) * 2012-09-28 2014-04-21 Daihen Corp インピーダンス調整装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209789A (ja) 1997-01-28 1998-08-07 Jeol Ltd 高周波装置のマッチング方法
US6291999B1 (en) * 1997-09-30 2001-09-18 Daihen Corp. Plasma monitoring apparatus
US7489145B2 (en) * 2005-12-14 2009-02-10 Daihen Corporation Plasma processing system
KR101347142B1 (ko) * 2012-04-06 2014-01-09 조선대학교산학협력단 송수신 전극 시스템 및 이를 이용한 전력 전송 방법
US9711332B2 (en) * 2013-05-09 2017-07-18 Lam Research Corporation Systems and methods for tuning an impedance matching network in a step-wise fashion for multiple states of an RF generator
JP6507243B2 (ja) 2015-06-30 2019-04-24 株式会社日立国際電気 整合器
US11114280B2 (en) * 2017-07-10 2021-09-07 Reno Technologies, Inc. Impedance matching with multi-level power setpoint

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563604A (ja) * 1991-08-29 1993-03-12 Daihen Corp インピーダンス自動整合装置
JP2011089873A (ja) * 2009-10-22 2011-05-06 Adtec Plasma Technology Co Ltd インピーダンス整合器及び該インピーダンス整合器を備えたインピーダンス測定装置
JP2014072807A (ja) * 2012-09-28 2014-04-21 Daihen Corp インピーダンス調整装置

Also Published As

Publication number Publication date
US10741362B2 (en) 2020-08-11
TW202025281A (zh) 2020-07-01
US20200075291A1 (en) 2020-03-05
JP2020035577A (ja) 2020-03-05
JP7094179B2 (ja) 2022-07-01

Similar Documents

Publication Publication Date Title
TWI827648B (zh) 阻抗匹配方法及阻抗匹配裝置
JP2521399B2 (ja) 発電機のインピ―ダンスを未知の負荷インピ―ダンスに整合する方法及び装置
JP6157036B1 (ja) 高周波電源装置、及び高周波電源装置の制御方法
KR100919333B1 (ko) 가변 임피던스 분석을 이용하는 정합망 특성화
JP4975291B2 (ja) インピーダンス整合装置
CN107547061B (zh) 高频匹配***的阻抗调整方法
KR101989518B1 (ko) 가상 임피던스 자동 매칭 방법
WO2009024051A1 (fr) Procédé de réalisation de l&#39;adaptation d&#39;impédance de rf et système d&#39;adaptation d&#39;impédance de rf
US9876482B2 (en) Matching unit and matching method
CN106685188B (zh) 电源转换装置的参数设定电路以及电流产生方法
JP6084418B2 (ja) インピーダンス調整装置
US20240006156A1 (en) Method for impedance matching, impedance matching arrangement and plasma system
CN110416111B (zh) 实现多个腔室匹配的方法和实现多个腔室匹配的装置
JP6485924B2 (ja) 高周波整合システムのインピーダンス調整方法
JP6430561B2 (ja) 高周波整合システムのインピーダンス調整方法
CN114518704A (zh) 射频阻抗匹配装置和方法
JP2018032974A (ja) 自動整合装置および自動整合方法
JP6485923B2 (ja) 高周波整合システムのインピーダンス調整方法
JP6463786B2 (ja) 高周波整合システムのインピーダンス調整方法
KR100528826B1 (ko) 플라즈마 가공 장치용 임피던스 정합기 검증을 위한임피던스 발생기 및 그 방법
Carroll Characterization of Inductive loop coupling in a Cyclotron Dee Structure
Li et al. Multistage Modeling and Space Mapping for Automated Microwave Filter Design
TW202236805A (zh) 匹配效率變異之補償
Gómez-Duarte Space-mapping optimization of lossy coupled-resonator filters exploiting rational approximation models
JP2017073770A (ja) 高周波整合システム