TWI827466B

TWI827466B - 靜電防護裝置

Info

Publication number: TWI827466B
Application number: TW112105076A
Authority: TW
Inventors: 呂智勛
Original assignee: 新唐科技股份有限公司
Priority date: 2023-02-14
Filing date: 2023-02-14
Publication date: 2023-12-21

Abstract

一種靜電防護裝置包括第一井區、第二井區、第三井區、第四井區、第五井區、第一摻雜區、第二摻雜區、第三摻雜區以及第一接點。第一井區、第二井區、第四井區、第一摻雜區以及第二摻雜區具有第一導電型，第三井區、第五井區以及第三摻雜區具有第二導電型，第一導電型不同於第二導電型。第二井區形成於第一井區中，第三井區與第一井區相鄰。第四井區以及第五井區相互連接且形成於第三井區中。第一摻雜區形成於第二井區中，第二摻雜區形成於第四井區中，第三摻雜區形成於第五井區中，第一接點與第二井區接觸。

Description

靜電防護裝置

本發明係有關於一種靜電防護裝置，特別係有關於一種用於高壓元件之靜電防護裝置。

積體電路係可因各種不同的靜電放電事件而導致嚴重的損毀，一個主要的靜電放電機制係來自於人體，稱之為人體放電模式(Human Body Model,HBM)，人體於100毫微秒(nano-second(左右的時間內，產生數安培的尖端電流至積體電路而將電路燒毀。第二種靜電放電機制係來自於金屬物體，稱之為機器放電模式(Machine Model,MM)，其產生較人體放電模式更高上許多的上升時間以及電流位準。第三種靜電放電機制係為元件充電模式(Charged-Device Model,CDM)，其中積體電路本身累積電荷並在上升時間不到0.5毫微秒的時間內，放電至接地端。因此，我們需要有效的靜電防護裝置來保護積體電路免於靜電放電的危害。

本發明提出了適用於高壓電晶體之靜電防護裝置及其半導體結構，透過高電壓結端點(high voltage junction terminating，HVJT)的寄生效應而產生矽控整流器，進而提高靜電放電之防護能力。此外，本發明更於高電壓結端點上形成靜電放電N型電晶體，有助於進一步提升矽控整流器的導通速度，以進一步提高靜電放電的防護效果。再者，本發明利用電路佈局上交錯的產生第一接點以及第二接點，可降低因靜電防護能力提高而產生之面積增加的問題。換句話說，本發明能夠在面積不變的情況下，大幅提升高壓電路之靜電放電防護能力。

有鑑於此，本發明提出一種靜電防護裝置，包括一第一井區、一第二井區、一第三井區、一第四井區、一第五井區、一第一摻雜區、一第二摻雜區、一第三摻雜區以及一第一接點。上述第一井區具有一第一導電型。上述第二井區具有上述第一導電型，且形成於上述第一井區之中。上述第三井區具有上述第二導電型，且與上述第一井區相鄰。上述第四井區具有上述第一導電型，且形成於上述第三井區中。上述第五井區具有上述第二導電型，形成於上述第三井區中且與上述第四井區相連接。上述第一摻雜區具有上述第一導電型，且形成於上述第二井區中。上述第二摻雜區具有上述第一導電型，且形成於上述第四井區中。上述第三摻雜區具有上述第二導電型，且形成於上述第五井區中。上述第一接點形成於上述第二井區之上且與上述第二井區接觸。上述第一導電型以及上述第二導電型係為不同。

根據本發明之一實施例，靜電防護裝置更包括一第二接點。上述第二接點形成於上述第一摻雜區之上且與上述第一摻雜區接觸。上述第一接點以及上述第二接點係為金屬，並且上述第一接點電性連接至上述第二接點。

根據本發明之一實施例，上述靜電防護裝置環繞一保護區域，其中上述第一接點位於上述第二接點以及上述保護區域之間。

根據本發明之另一實施例，上述靜電防護裝置環繞一保護區域，其中上述第二接點位於上述第一接點以及上述保護區域之間。

根據本發明之又一實施例，上述靜電防護裝置環繞一保護區域，其中上述第一井區、上述第二井區以及上述第三井區係沿著一第一方向排列，上述第一接點以及上述第二接點係沿著一第二方向排列，其中上述第一方向係與上述第二方向不同。

根據本發明之一實施例，上述第二摻雜區以及上述第三摻雜區電性連接至一接地端。

根據本發明之一實施例，靜電防護裝置更包括一第一隔離結構、一第二隔離結構以及一第三隔離結構。上述第一隔離結構形成於上述第一摻雜區以及上述第二摻雜區之間。上述第二隔離結構形成於上述第二摻雜區以及上述第三摻雜區之間。上述第三隔離結構鄰近上述第三摻雜區。

根據本發明之一實施例，靜電防護裝置更包括一基板。上述基板具有上述第二導電型。上述第一井區以及上述第三井區係形成於上述基板之中。

根據本發明之一實施例，靜電防護裝置更包括一磊晶層。上述磊晶層具有上述第一導電型，形成於上述第一井區以及上述第三井區之間且與上述第一井區以及上述第三井區相連接。上述磊晶層係形成於上述基板之中。

根據本發明之一實施例，靜電防護裝置更包括一閘極結構。上述閘極結構形成於上述磊晶層以及上述第三井區之上。

根據本發明之一實施例，上述閘極結構、上述第二摻雜區以及上述第三摻雜區皆電性連接至一接地端。

根據本發明之一實施例，靜電防護裝置更包括一第一電阻。上述閘極結構透過上述電阻電性連接上述第二摻雜區以及上述第三摻雜區，上述第二摻雜區以及上述第三摻雜區係電性連接至一接地端。

根據本發明之一實施例，靜電防護裝置更包括一第二電阻以及一N型電晶體。上述第二電阻電性連接至一供應電壓。上述N型電晶體包括一閘極端、一源極端以及一汲極端，其中上述閘極端電性連接至上述電阻，上述源極端電性連接至上述第二摻雜區以及上述第三摻雜區，上述汲極端電性連接至上述閘極結構。上述第二摻雜區以及上述第三摻雜區係電性連接至一接地端。

以下說明為本揭露的實施例。其目的是要舉例說明本揭露一般性的原則，不應視為本揭露之限制，本揭露之範圍當以申請專利範圍所界定者為準。

值得注意的是，以下所揭露的內容可提供多個用以實踐本揭露之不同特點的實施例或範例。以下所述之特殊的元件範例與安排僅用以簡單扼要地闡述本揭露之精神，並非用以限定本揭露之範圍。此外，以下說明書可能在多個範例中重複使用相同的元件符號或文字。然而，重複使用的目的僅為了提供簡化並清楚的說明，並非用以限定多個以下所討論之實施例以及/或配置之間的關係。此外，以下說明書所述之一個特徵連接至、耦接至以及/或形成於另一特徵之上等的描述，實際可包含多個不同的實施例，包括該等特徵直接接觸，或者包含其它額外的特徵形成於該等特徵之間等等，使得該等特徵並非直接接觸。

此外，實施例中可能使用相對性的用語，例如「較低」或「底部」及「較高」或「頂部」，以描述圖式的一個元件對於另一元件的相對關係。能理解的是，如果將圖式的裝置翻轉使其上下顛倒，則所敘述在「較低」側的元件將會成為在「較高」側的元件。

能理解的是，雖然在此可使用用語「第一」、「第二」、「第三」等來敘述各種元件、組成成分、區域、層、及/或部分，這些元件、組成成分、區域、層、及/或部分不應被這些用語限定，且這些用語僅是用來區別不同的元件、組成成分、區域、層、及/或部分。因此，以下討論的一第一元件、組成成分、區域、層、及/或部分可在不偏離本揭露一些實施例之教示的情況下被稱為一第二元件、組成成分、區域、層、及/或部分。

本揭露一些實施例可配合圖式一併理解，本揭露實施例之圖式亦被視為本揭露實施例說明之一部分。需了解的是，本揭露實施例之圖式並未以實際裝置及元件之比例繪示。在圖式中可能誇大實施例的形狀與厚度以便清楚表現出本揭露實施例之特徵。此外，圖式中之結構及裝置係以示意之方式繪示，以便清楚表現出本揭露實施例之特徵。

在此，「約」、「大約」、「大抵」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。在此給定的數量為大約的數量，亦即在沒有特定說明「約」、「大約」、「大抵」的情況下，仍可隱含「約」、「大約」、「大抵」之含義。

除非另外定義，在此使用的全部用語(包括技術及科學用語)具有與此篇揭露所屬之一般技藝者所通常理解的相同涵義。能理解的是，這些用語，例如在通常使用的字典中定義的用語，應被解讀成具有與相關技術及本揭露的背景或上下文一致的意思，而不應以一理想化或過度正式的方式解讀，除非在本揭露實施例有特別定義。

在本揭露一些實施例中，關於接合、連接之用語例如「連接」、「互連」等，除非特別定義，否則可指兩個結構係直接接觸，或者亦可指兩個結構並非直接接觸，其中有其它結構設於此兩個結構之間。且此關於接合、連接之用語亦可包括兩個結構都可移動，或者兩個結構都固定之情況。

在本揭露一些實施例中，相對性的用語例如「下」、「上」、「水平」、「垂直」、「之下」、「之上」、「頂部」、「底部」等等應被理解為該段以及相關圖式中所繪示的方位。此相對性的用語僅是為了方便說明之用，其並不代表其所敘述之裝置需以特定方位來製造或運作。而關於接合、連接之用語例如「連接」、「互連」等，除非特別定義，否則可指兩個結構係直接接觸，或者亦可指兩個結構並非直接接觸，其中有其它結構設於此兩個結構之間。且此關於接合、連接之用語亦可包括兩個結構都可移動，或者兩個結構都固定之情況。

第1圖係顯示根據本發明之一實施例所述之電子電路之電路圖。如第1圖所示，電子電路100包括低壓電路110、高壓電路120以及移位電晶體ML。低壓電路110係由供應電壓VDD以及接地端GND之接地位準所供電，且包括第一靜電防護裝置111以及電壓移位器112。

第一靜電防護裝置111係電性連接於供應電壓VDD以及接地端GND之間，當供應電壓VDD接收到靜電放電時，第一靜電防護裝置111會將靜電放電所產生之大量電荷自供應電壓VDD放電至接地端GND，以保護低壓電路110之內部電路。電壓移位器112以及移位電晶體ML將於供應電壓VDD以及接地端GND之接地位準之間變化之信號，轉換為於第一高壓電壓VB以及第二高壓電壓VS之間變化之信號，並提供至高壓電路120。根據本發明之一實施例，第一高壓電壓VB係高於供應電壓VDD。

高壓電路120係由第一高壓電壓VB以及第二高壓電壓VS所供電，並且根據移位電晶體ML所提供之信號進行操作。如第1圖所示，高壓電路120包括第二靜電防護裝置121。當第一高壓電壓VB接收到靜電放電時，第二靜電防護裝置121會將靜電放電所產生之大量電荷放電至第二高壓電壓VS，以保護高壓電路120之內部電路。

然而，當第一高壓電壓VB接收到靜電放電時，電荷也有可能經由電子電路100之電阻RP、二極體DP以及移位電晶體ML之寄生雙極性接面電晶體QP而放電至接地端GND。由於移位電晶體ML的尺寸較小，即使移位電晶體ML之寄生雙極性接面電晶體QP導通仍然可能將移位電晶體ML燒毀。因此，電子電路100更包括第三靜電防護裝置130，作為額外的放電路徑。

為了有效的保護移位電晶體ML，當第一高壓電壓VB接收到靜電放電時，第三靜電防護裝置130必須較移位電晶體ML之寄生雙極性接面電晶體QP更早導通，以利快速的排除靜電放電所累積的電荷。以下將針對第三靜電防護裝置130之結構以及動作原理，進行詳細說明。

第2圖係顯示根據本發明之一實施例所述之半導體結構之剖面圖。如第2圖所示，半導體結構200係對應至第1圖之第三靜電防護裝置130，且包括基板SUB、第一井區W1、第二井區W2、第三井區W3、第四井區W4、第五井區W5以及磊晶層EPI。

基板SUB具有第一導電型。根據本發明之一實施例，基板SUB係為矽基板。根據本發明之其他實施例，基板SUB亦可為具有第一導電型之輕摻雜之半導體基板。

第一井區W1形成於半導體基板SUB中，且具有第二導電型。根據本發明之一實施例，第一導電型為P型，第二導電型為N型。根據本發明之一實施例，第一井區W1可藉由離子佈植步驟形成。例如，可於預定第一井區W1之區域佈植磷離子或砷離子以形成第一井區W1。

第二井區W2形成於第一井區W1中，具有第二導電型。根據本發明之一實施例，第二井區W2可藉由離子佈植步驟形成。例如，可於預定第二井區W2之區域佈植磷離子或砷離子以形成第二井區W2。在本實施例中，第二井區W2之摻雜濃度高於第一井區W1之摻雜濃度。

第三井區W3形成於半導體基板SUB中，且與第一井區W1相鄰，其中第三井區W3具有第一導電型。根據本發明之一實施例，第三井區W3亦可藉由離子佈植步驟形成。例如，可於預定形成第三井區W3之區域佈植硼離子或銦離子以形成第三井區W3。在本實施例中，第三井區W3之摻雜濃度高於半導體基板SUB之摻雜濃度。

第四井區W4形成於第三井區W3中，具有第二導電型。根據本發明之一實施例，第四井區W4可藉由離子佈植步驟形成。例如，可於預定第四井區W4之區域佈植磷離子或砷離子以形成第四井區W4。在本實施例中，第四井區W4之摻雜濃度高於第一井區W1之摻雜濃度。

第五井區W5形成於第三井區W3中，其中第五井區W5具有第一導電型。根據本發明之一實施例，第五井區W5亦可藉由離子佈植步驟形成。例如，可於預定形成第五井區W5之區域佈植硼離子或銦離子以形成第五井區W5。在本實施例中，第五井區W5之摻雜濃度高於第三井區W3之摻雜濃度。

磊晶層EPI係形成於基板SUB中，且具有第二導電型。此外，磊晶層EPI位於第一井區W1以及第三井區W3之間，且與第一井區W1以及第三井區W3相互接觸。

如第2圖所示，半導體結構200更包括第一摻雜區D1、第二摻雜區D2以及第三摻雜區D3。第一摻雜區D1具有第二導電型，且形成於第二井區W2中。根據本發明之一實施例，第一摻雜區D1之摻雜濃度高於第二井區W2之摻雜濃度。

第二摻雜區D2具有第二導電型，且形成於第四井區W4中。根據本發明之一實施例，第二摻雜區D2之摻雜濃度高於第二井區W2之摻雜濃度。第三摻雜區D3具有第一導電型，且形成於第五井區W5中。根據本發明之一實施例，第三摻雜區D3之摻雜濃度高於第五井區W5之摻雜濃度。

如第2圖所示，半導體結構200更包括第一接點CT1以及第二接點CT2。第一接點CT1形成於第二井區W2之上，且與第二井區W2直接接觸。根據本發明之一實施例，第一接點CT1以及第二接點CT2係由金屬所形成之接點(contact)。根據本發明之一實施例，第一接點CT1與第二井區W2形成蕭特基接觸。第二接點CT2形成於第一摻雜區D1之上，且與第一摻雜區相互接觸。

如第2圖所示，半導體結構200更包括第一隔離結構ISO1、第二隔離結構ISO2以及第三隔離結構ISO3。第一隔離結構ISO1位於第一摻雜區D1以及第三摻雜區D3之間且位於磊晶層EPI以及第三井區W3之上，用以分隔第一摻雜區D1以及第二摻雜區D2。

如第2圖所示，第一隔離結構ISO1直接接觸第一摻雜區D1以及第二摻雜區D2，但並非用以限定本發明。根據本發明之其他實施例，第一隔離結構ISO1並未接觸第一摻雜區D1以及第二摻雜區D2之至少一者。

第二隔離結構ISO2位於第二摻雜區D2以及第三摻雜區D3之間，且位於第四井區W4以及第五井區W5之上，用以分隔第二摻雜區D2以及第三摻雜區D3。如第2圖所示，第二隔離結構ISO2直接接觸第二摻雜區D2以及第三摻雜區D3，但並非用以限定本發明。根據本發明之其他實施例，第二隔離結構ISO2並未接觸第二摻雜區D2以及第三摻雜區D3之至少一者。

第三隔離結構ISO3鄰近第三摻雜區D3，用以分隔第三摻雜區D3以及其他半導體結構。如第2圖所示，第三隔離結構ISO3直接接觸第三摻雜區D3，但並非用以限定本發明。根據本發明之其他實施例，第三隔離結構ISO3並未接觸第三摻雜區D3。

如第2圖所示，第二摻雜區D2以及第三摻雜區D3係相互電性連接且電性連接至第1圖之接地端GND，第一接點CT1以及第二接點CT2係相互電性連接且電性連接至第1圖之第一高壓電壓VB。根據本發明之一些實施例，第二摻雜區D2以及第三摻雜區D3係透過半導體結構200之內連結構，而電性連接至第1圖之接地端GND。根據本發明之一些實施例，第一接點CT1以及第二接點CT2可透過其他的內連結構或金屬接點，而電性連接至第1圖之第一高壓電壓VB。

由於第一接點CT1、第一摻雜區D1、第三井區W3以及第二摻雜區D2形成了矽控整流器(Silicon Controlled Rectifier，SCR)，使得第一高壓電壓VB發生靜電放電時，促使第1圖之第三靜電防護裝置130較移位電晶體ML之寄生雙極性接面電晶體QP更早導通，避免將第一高壓電壓VB之大量靜電放電電荷流經移位電晶體ML而造成燒毀移位電晶體ML之可能性，進而保護移位電晶體ML免於燒毀。

第3圖係顯示根據本發明之另一實施例所述之半導體結構之剖面圖。將第3圖之半導體結構300與第2圖之半導體結構200相比，第一隔離結構ISO1係分割為第四隔離結構ISO4以及第五隔離結構ISO5，並且半導體結構300更包括閘極結構GS，其中閘極結構GS係形成於第四隔離結構ISO4以及第五隔離結構ISO5之間，且形成於磊晶層EPI以及第三井區W3之上。

第4圖係顯示根據本發明之另一實施例所述之靜電防護裝置之等效電路圖。如第4圖所示，靜電防護裝置400係為第3圖之半導體結構300之等效電路，包括靜電放電電晶體410以及矽控整流器420，其中靜電放電電晶體410係由半導體結構300之第一摻雜區D1、磊晶層EPI、第三井區W3以及第二摻雜區D2所形成，矽控整流器420係由半導體結構300之第一接點CT1、第一摻雜區D1、第三井區W3以及第二摻雜區D2所形成。根據本發明之一實施例，靜電防護裝置400係對應至第1圖之第三靜電防護裝置130。

第5圖係顯示根據本發明之又一實施例所述之半導體結構之剖面圖。將第5圖之半導體結構500與第3圖之半導體結構300相比，半導體結構500更包括第一電阻R1，其中第一電阻R1電性連接於閘極結構GS以及接地端GND之間。

第6圖係顯示根據本發明之另一實施例所述之靜電防護裝置之等效電路圖。如第6圖所示，靜電防護裝置600係為第5圖之半導體結構500之等效電路，包括靜電放電電晶體610、矽控整流器620以及第一電阻R1，其中靜電放電電晶體610係由半導體結構500之第一摻雜區D1、磊晶層EPI、第三井區W3以及第二摻雜區D2所形成，矽控整流器620係由半導體結構500之第一接點CT1、第一摻雜區D1、第三井區W3以及第二摻雜區D2所形成，第6圖之第一電阻R1係對應至第5圖之第一電阻R1。根據本發明之一實施例，靜電防護裝置600係對應至第1圖之第三靜電防護裝置130。

根據本發明之一實施例，當第一高壓電壓VB發生靜電放電時，大量累積於第一高壓電壓VB的電荷透過靜電放電電晶體610之汲極端至閘極端之電容耦合至靜電放電電晶體610之閘極端，進而導通靜電放電電晶體610。接著，當靜電放電電晶體610導通時，第三井區W3以及第四井區W4之接面所形成之二極體也跟著被導通，使得由半導體結構500之第一接點CT1、第一摻雜區D1、第三井區W3以及第二摻雜區D2所形成之矽控整流器620也隨之導通，進而將第一高壓電壓VB之累積的電荷排除至接地端GND，並且保護第1圖之移位電晶體ML免於燒毀。

根據本發明之一實施例，由於靜電放電電晶體610的導通有助於導通第三井區W3以及第四井區W4之接面所形成之二極體，因此當第一高壓電壓VB發生靜電放電時，靜電防護裝置600較靜電防護裝置400具有更快的導通速度。

第7圖係顯示根據本發明之又一實施例所述之半導體結構之剖面圖。將第7圖之半導體結構700與第3圖之半導體結構300相比，半導體結構700更包括閘控電晶體MGC以及第二電阻R2。根據本發明之一實施例，閘控電晶體MGC係為N型電晶體，耦接於閘極結構GS以及接地端GND之間。第二電阻R2電性連接於閘控電晶體TGC之閘極端以及供應電壓VDD之間。根據本發明之一實施例，第7圖之供應電壓VDD係對應至第1圖之供應電壓VDD。換句話說，第二電阻R2係接收第1圖之低壓電路110之供應電壓VDD。

第8圖係顯示根據本發明之又一實施例所述之靜電防護裝置之等效電路圖。如第8圖所示，靜電防護裝置800係為第7圖之半導體結構700之等效電路，包括靜電放電電晶體810、矽控整流器820、第二電阻R2以及閘控電晶體MGC，其中靜電放電電晶體810係由半導體結構700之第一摻雜區D1、磊晶層EPI、第三井區W3以及第二摻雜區D2所形成，矽控整流器820係由半導體結構700之第一接點CT1、第一摻雜區D1、第三井區W3以及第二摻雜區D2所形成，第8圖之第二電阻R2以及閘控電晶體MGC係分別對應至第7圖之第二電阻R2以及閘控電晶體MGC。

根據本發明之一實施例，靜電防護裝置800係對應至第1圖之第三靜電防護裝置130。根據本發明之一實施例，由於閘控電晶體MGC係為N型電晶體且閘控電晶體MGC之閘極端係透過第二電阻R2而耦接至第1圖之低壓電路110之供應電壓VDD，因此閘控電晶體MGC係等效為一個電阻，靜電防護裝置800之動作係與靜電防護裝置600相同，在此不再重複贅述。

第9圖係顯示根據本發明之一實施例所述之第1圖之電子電路之電路佈局圖。如第9圖所示，電路佈局900包括高電壓結端點910、第一區域920、第二區域930以及複數第三區域940。高電壓結端點910將電路佈局900劃分為第一區域920以及第二區域930，沿著高電壓結端點910之A-A’切割之剖面圖係如第2、3、5、7圖所示。換句話說，第2、3、5、7圖之半導體結構200、300、500、700形成高電壓結端點910，且環繞電路佈局900之中心CT，其中第一井區W1先環繞中心CT，磊晶層EPI接著環繞第一井區W1，最外圍係由第三井區W3環繞磊晶層EPI。

根據本發明之一實施例，第1圖之低壓電路110設置於第9圖之第一區域920，第1圖之高壓電路120設置於第9圖之第二區域930，第1圖之移位電晶體ML設置於複數第三區域940中，其中第三區域940位於高電壓結端點910上。根據本發明之許多實施例，第三區域940之數目可根據移位電晶體ML之尺寸而予以增減，在此實施例中，第9圖係以3個第三區域940進行說明解釋，並未以任何形式限定於此。以下將針對電路佈局900之第四區域950之第一接點CT1、第二接點CT2、第一摻雜區D1、第一井區W1、第二井區W2以及磊晶層EPI的佈局方式，進行詳細說明。

第10圖係顯示根據本發明之一實施例所述之第9圖之第四區域之上視圖。如第10圖所示，電路佈局1000之半導體層以自最靠近中心CT至遠離中心CT的排序係為：第一井區W1、第二井區W2、第一摻雜區D1、第二井區W2、第一井區W1以及磊晶層EPI，其中第一接點CT1係覆蓋於第二井區W2之上，第二接點CT2係覆蓋於第一摻雜區D1之上。

換句話說，電路佈局1000之順序係與第2、3、5、7圖之半導體結構200、300、500、700所示之第一井區W1、第二井區W2、第一摻雜區D1、第二井區W2、第一井區W1以及磊晶層EPI之順序一致。

第11圖係顯示根據本發明之另一實施例所述之第9圖之第四區域之上視圖。如第11圖所示，電路佈局1100之半導體層以最靠近中心CT至遠離中心CT的排序係為：第一井區W1、第一摻雜區D1、第二井區W2、第一井區W1以及磊晶層EPI，其中第一接點CT1係覆蓋於第二井區W2之上，第二接點CT2係覆蓋於第一摻雜區D1之上。換句話說，第2、3、5、7圖之半導體結構200、300、500、700之第一接點CT1與第一摻雜區D1以及第二接點CT2之順序調換，即可得到電路佈局1100之順序。

第12圖係顯示根據本發明之又一實施例所述之第9圖之第四區域之上視圖。如第12圖所示，電路佈局1200之半導體層以最靠近中心CT至遠離中心CT的排序係為：第一井區W1、第二井區W2、第一井區W1以及磊晶層EPI，其中第一摻雜區D1係以第二方向間隔的設置於第二井區W2中。

根據本發明之一實施例，第一井區W1、第二井區W2、第一井區W1以及磊晶層EPI係沿著第一方向排序，其中第一方向與第二方向係為正交。根據本發明之其他實施例，第9圖之高電壓結端點910亦可以任何形狀環繞中心CT，並且第一井區W1、第二井區W2、第一井區W1以及磊晶層EPI係以第一方向進行排序，第一接點CT1以及第二接點CT2係以第二方向進行排序，其中第一方向以及第二方向係為不同。

如第12圖所示，金屬接觸CT係以第二方向延伸且覆蓋於第二井區W2以及第一摻雜區D1之上，並且與第二井區W2以及第一摻雜區D1相互接觸。根據本發明之一實施例，當金屬接觸CT與第二井區W2相接觸時，則形成第一接點CT1。根據本發明之另一實施例，當金屬接觸與第一摻雜區D1相接觸時，則形成第二接點CT2。

將電路佈局1200與電路佈局1000以及電路佈局1100相比，由於電路佈局1200僅需一條金屬接觸CT即可形成第一接點CT1以及第二接點CT2，因此電路佈局1200較電路佈局1000以及電路佈局1100顯著的縮小所需之電路面積。

本發明提出了適用於高壓電晶體之靜電防護裝置及其半導體結構，透過高電壓結端點的寄生效應而產生矽控整流器，進而提高靜電放電之防護能力。此外，本發明更於高電壓結端點上形成靜電放電N型電晶體，有助於進一步提升矽控整流器的導通速度，以進一步提高靜電放電的防護效果。再者，本發明利用電路佈局上交錯的產生第一接點以及第二接點，可降低因靜電防護能力提高而產生之面積增加的問題。換句話說，本發明能夠在面積不變的情況下，大幅提升高壓電路之靜電放電防護能力。

雖然本揭露的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作更動、替代與潤飾。此外，本揭露之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本揭露一些實施例之揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露一些實施例使用。因此，本揭露之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本揭露之保護範圍也包括各個申請專利範圍及實施例的組合。

100:電子電路 110:低壓電路 111:第一靜電防護裝置 112:電壓移位器 120:高壓電路 121:第二靜電防護裝置 130:第三靜電防護裝置 200,300,500,700:半導體結構 400,600,800:靜電防護裝置 410,610,810:靜電放電電晶體 420,620,820:矽控整流器 900,1000,1100,1200:電路佈局 910:高電壓結端點 920:第一區域 930:第二區域 940:第三區域 950:第四區域 ML:移位電晶體 RP:電阻 DP:二極體 VDD:供應電壓 GND:接地端 VB:第一高壓電壓 VS:第二高壓電壓 QP:寄生雙極性接面電晶體 SUB:基板 W1:第一井區 W2:第二井區 W3:第三井區 W4:第四井區 W5:第五井區 EPI:磊晶層 D1:第一摻雜區 D2:第二摻雜區 D3:第三摻雜區 CT1:第一接點 CT2:第二接點 ISO1:第一隔離結構 ISO2:第二隔離結構 ISO3:第三隔離結構 ISO4:第四隔離結構 ISO5:第五隔離結構 GS:閘極結構 R1:第一電阻 R2:第二電阻 MGC:閘控電晶體 CT:中心

第1圖係顯示根據本發明之一實施例所述之電子電路之電路圖；第2圖係顯示根據本發明之一實施例所述之半導體結構之剖面圖；第3圖係顯示根據本發明之另一實施例所述之半導體結構之剖面圖；第4圖係顯示根據本發明之另一實施例所述之靜電防護裝置之等效電路圖；第5圖係顯示根據本發明之又一實施例所述之半導體結構之剖面圖；第6圖係顯示根據本發明之另一實施例所述之靜電防護裝置之等效電路圖；第7圖係顯示根據本發明之又一實施例所述之半導體結構之剖面圖；第8圖係顯示根據本發明之又一實施例所述之靜電防護裝置之等效電路圖；第9圖係顯示根據本發明之一實施例所述之第1圖之電子電路之電路佈局圖；第10圖係顯示根據本發明之一實施例所述之第9圖之第四區域之上視圖；第11圖係顯示根據本發明之另一實施例所述之第9圖之第四區域之上視圖；以及第12圖係顯示根據本發明之又一實施例所述之第9圖之第四區域之上視圖。

200:半導體結構

SUB:基板

W1:第一井區

W2:第二井區

W3:第三井區

W4:第四井區

W5:第五井區

EPI:磊晶層

D1:第一摻雜區

D2:第二摻雜區

D3:第三摻雜區

CT1:第一接點

CT2:第二接點

ISO1:第一隔離結構

ISO2:第二隔離結構

ISO3:第三隔離結構

VB:第一高壓電壓

GND:接地端

Claims

一種靜電防護裝置，包括：一第一井區，具有一第一導電型；一第二井區，具有上述第一導電型，且形成於上述第一井區之中；一第三井區，具有一第二導電型，且與上述第一井區相鄰；一第四井區，具有上述第一導電型，且形成於上述第三井區中；一第五井區，具有上述第二導電型，形成於上述第三井區中且與上述第四井區相連接；一第一摻雜區，具有上述第一導電型，且形成於上述第二井區中；一第二摻雜區，具有上述第一導電型，且形成於上述第四井區中；一第三摻雜區，具有上述第二導電型，且形成於上述第五井區中；以及一第一接點，形成於上述第二井區之上且與上述第二井區接觸，其中上述第一接點與上述第二井區形成一蕭特基接觸；其中上述第一導電型以及上述第二導電型係為不同。
如請求項1之靜電防護裝置，更包括：一第二接點，形成於上述第一摻雜區之上且與上述第一摻雜區接觸；其中上述第一接點以及上述第二接點係為金屬，並且上述第一接點電性連接至上述第二接點。
如請求項2之靜電防護裝置，其中上述靜電防護裝置環繞一保護區域，其中上述第一接點位於上述第二接點以及上述保護區域之間。
如請求項2之靜電防護裝置，其中上述靜電防護裝置環繞一保護區域，其中上述第二接點位於上述第一接點以及上述保護區域之間。
如請求項2之靜電防護裝置，其中上述靜電防護裝置環繞一保護區域，其中上述第一井區、上述第二井區以及上述第三井區係沿著一第一方向排列，上述第一接點以及上述第二接點係沿著一第二方向排列，其中上述第一方向係與上述第二方向不同。
如請求項1之靜電防護裝置，其中上述第二摻雜區以及上述第三摻雜區電性連接至一接地端。
如請求項1之靜電防護裝置，更包括：一第一隔離結構，形成於上述第一摻雜區以及上述第二摻雜區之間；一第二隔離結構，形成於上述第二摻雜區以及上述第三摻雜區之間；以及一第三隔離結構，鄰近上述第三摻雜區。
如請求項1之靜電防護裝置，更包括：一基板，具有上述第二導電型；其中上述第一井區以及上述第三井區係形成於上述基板之中。
如請求項8之靜電防護裝置，更包括：一磊晶層，具有上述第一導電型，形成於上述第一井區以及上述第三井區之間且與上述第一井區以及上述第三井區相連接；其中上述磊晶層係形成於上述基板之中。
如請求項9之靜電防護裝置，更包括：一閘極結構，形成於上述磊晶層以及上述第三井區之上。
如請求項10之靜電防護裝置，其中上述閘極結構、上述第二摻雜區以及上述第三摻雜區皆電性連接至一接地端。
如請求項10之靜電防護裝置，更包括：一第一電阻，其中上述閘極結構透過上述第一電阻電性連接上述第二摻雜區以及上述第三摻雜區；其中上述第二摻雜區以及上述第三摻雜區係電性連接至一接地端。
如請求項10之靜電防護裝置，更包括：一第二電阻，電性連接至一供應電壓；以及一N型電晶體，包括一閘極端、一源極端以及一汲極端，其中上述閘極端電性連接至上述第二電阻，上述源極端電性連接至上述第二摻雜區以及上述第三摻雜區，上述汲極端電性連接至上述閘極結構；其中上述第二摻雜區以及上述第三摻雜區係電性連接至一接地端。