TWI720867B - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TWI720867B TWI720867B TW109111724A TW109111724A TWI720867B TW I720867 B TWI720867 B TW I720867B TW 109111724 A TW109111724 A TW 109111724A TW 109111724 A TW109111724 A TW 109111724A TW I720867 B TWI720867 B TW I720867B
- Authority
- TW
- Taiwan
- Prior art keywords
- doped region
- region
- well
- conductivity type
- transistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 239000000758 substrate Substances 0.000 claims description 28
- 239000002019 doping agent Substances 0.000 claims 1
- 238000002955 isolation Methods 0.000 description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 10
- 102100040401 DNA topoisomerase 3-alpha Human genes 0.000 description 8
- 101000611068 Homo sapiens DNA topoisomerase 3-alpha Proteins 0.000 description 8
- 102100033587 DNA topoisomerase 2-alpha Human genes 0.000 description 6
- 101000801505 Homo sapiens DNA topoisomerase 2-alpha Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- -1 phosphorus ions Chemical class 0.000 description 6
- 101001042415 Cratylia mollis Mannose/glucose-specific lectin Cramoll Proteins 0.000 description 5
- 102100024607 DNA topoisomerase 1 Human genes 0.000 description 5
- 102100029775 Eukaryotic translation initiation factor 1 Human genes 0.000 description 5
- 101000830681 Homo sapiens DNA topoisomerase 1 Proteins 0.000 description 5
- 101001012787 Homo sapiens Eukaryotic translation initiation factor 1 Proteins 0.000 description 5
- 101000643378 Homo sapiens Serine racemase Proteins 0.000 description 5
- AIXMJTYHQHQJLU-UHFFFAOYSA-N chembl210858 Chemical compound O1C(CC(=O)OC)CC(C=2C=CC(O)=CC=2)=N1 AIXMJTYHQHQJLU-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910001449 indium ion Inorganic materials 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一種半導體裝置,用以保護內部電路,包括電晶體以及靜電放電保護裝置。電晶體包括閘極端、耦接至內部電路之源極端、耦接至輸入/輸出焊墊之汲極端以及耦接至接地端之基極端。靜電放電保護裝置耦接於輸入/輸出焊墊以及接地端之間。當輸入/輸出焊墊接收到靜電放電電流時,靜電放電保護裝置將靜電放電電流排除至接地端。
Description
本發明係有關於一種半導體裝置以及半導體結構,特別係有關於一種作為靜電保護之半導體裝置以及半導體結構。
積體電路係可因各種不同的靜電放電事件而導致嚴重的損毀,一個主要的靜電放電機制係來自於人體,稱之為人體放電模式(Human Body Model, HBM),人體於100毫微秒(nano-second(左右的時間內,產生數安培的尖端電流至積體電路而將電路燒毀。第二種靜電放電機制係來自於金屬物體,稱之為機器放電模式(Machine Model, MM),其產生較人體放電模式更高上許多的上升時間以及電流位準。第三種靜電放電機制係為元件充電模式 (Charged-Device Model, CDM),其中積體電路本身累積電荷並在上升時間不到0.5毫微秒的時間內,放電至接地端。因此,我們需要有效的靜電放電保護裝置來保護積體電路免於靜電放電的危害。
有鑑於此,本發明提出一種半導體裝置,用以保護一內部電路。上述半導體裝置包括一電晶體以及一靜電放電保護裝置。上述電晶體包括一閘極端、一源極端、一汲極端以及一基極端,其中上述源極端耦接至上述內部電路,上述汲極端耦接至一輸入/輸出焊墊,上述基極端耦接至一接地端。上述靜電放電保護裝置耦接於上述輸入/輸出焊墊以及上述接地端之間,其中當上述輸入/輸出焊墊接收到一靜電放電電流時,上述靜電放電保護裝置將上述靜電放電電流排除至上述接地端。
根據本發明之一實施例,上述電晶體包括一半導體基板、一第一井區、一第二井區、一第三井區以及一第四井區。上述半導體基板具有一第一導電型。上述第一井區具有一第二導電型,且形成於上述半導體基板中。上述第二井區具有上述第二導電型,且形成於上述第一井區中。上述第三井區具有上述第一導電型,形成於上述半導體基板中且與上述第一井區相互連接。上述第四井區具有上述第一導電型,形成於上述第一井區中,且位於上述第二井區以及上述第三井區之間。上述第一頂摻雜區具有上述第一導電型,形成於上述第一井區中且位於上述第二井區以及上述第四井區之間,其中上述第一頂摻雜區係與上述第二井區相互連接。上述第二頂摻雜區具有上述第一導電型,形成於上述第四井區中。上述第一摻雜區具有上述第一導電型,形成於上述第二頂摻雜區中,其中上述第一摻雜區形成上述閘極端。上述第三摻雜區具有上述第二導電型,形成於上述第二井區中,其中上述第三摻雜區形成上述汲極端。上述第四摻雜區具有上述第二導電型,形成於上述第一井區中且位於上述第三井區以及上述第四井區之間,其中上述第四摻雜區形成上述源極端。上述第五摻雜區具有上述第一導電型,形成於上述第三井區中,其中上述第五摻雜區形成上述基極端。
根據本發明之一實施例,上述靜電放電保護裝置包括一第五井區、一第三頂摻雜區、一第六摻雜區、一第七摻雜區、一第八摻雜區、一第一閘極結構以及一第二閘極結構。上述第五井區具有上述第一導電型,形成於上述半導體基板中且與上述第一井區相鄰。上述第三頂摻雜區具有上述第一導電型,形成於上述第一井區中且位於上述第二井區以及上述第五井區之間,其中上述第三頂摻雜區係與上述第二井區相互連接。上述第六摻雜區具有上述第二導電型,形成於上述第二井區中。上述第七摻雜區具有上述第一導電型,形成於上述第五井區中。上述第八摻雜區具有上述第二導電型,形成於上述第五井區中,且位於上述第一井區以及上述第七摻雜區之間。上述第一閘極結構形成於上述第三頂摻雜區之上,其中上述第六摻雜區以及上述第一閘極結構耦接至上述輸入/輸出焊墊。上述第二閘極結構形成於上述第一井區以及上述第五井區之上,且位於上述第三頂摻雜區以及上述第八摻雜區之間,其中上述第二閘極結構、上述第七摻雜區以及上述第八摻雜區係耦接至上述接地端。
根據本發明之一實施例,上述靜電放電保護裝置係為一靜電放電保護電晶體。
根據本發明之另一實施例,上述靜電放電保護裝置更包括一第九摻雜區。上述第九摻雜區具有上述第一導電型,形成於上述第一井區中,且與上述第六摻雜區相互連接,其中上述第九摻雜區係耦接至上述輸入/輸出焊墊,其中上述電晶體之上述閘極端係為一浮接狀態。
根據本發明之另一實施例,上述電晶體更包括一第二摻雜區。上述第二摻雜區具有上述第二導電型,形成於上述第二頂摻雜區中,且與上述第一摻雜區相互連接。
根據本發明之一實施例,上述第一摻雜區係位於上述第二摻雜區以及上述第三摻雜區之間。
根據本發明之另一實施例,上述第二摻雜區係位於上述第一摻雜區以及上述第三摻雜區之間。
根據本發明之另一實施例,上述閘極端係耦接至上述接地端。
根據本發明之一實施例,當上述汲極端接收上述靜電放電電流時,上述第三摻雜區、上述第一摻雜區以及上述第二摻雜區形成一雙極性電晶體,用以將上述靜電放電電流經上述閘極端排除至上述接地端,進而保護上述內部電路。
根據本發明之一實施例,上述第一摻雜區、上述第四摻雜區以及上述第五摻雜區係圍繞上述第三摻雜區。
根據本發明之一實施例,上述第七摻雜區以及上述第八摻雜區係圍繞上述第六摻雜區。
根據本發明之一實施例,上述第三摻雜區以及上述第六摻雜區相互連接,上述第一摻雜區、上述第三摻雜區、上述第四摻雜區、上述第五摻雜區、上述第六摻雜區、上述第七摻雜區以及上述第八摻雜區共同形成一環繞結構。
以下針對本揭露一些實施例之元件基底、半導體裝置及半導體裝置之製造方法作詳細說明。應了解的是,以下之敘述提供許多不同的實施例或例子,用以實施本揭露一些實施例之不同樣態。以下所述特定的元件及排列方式僅為簡單清楚描述本揭露一些實施例。當然,這些僅用以舉例而非本揭露之限定。此外,在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本揭露一些實施例,不代表所討論之不同實施例及/或結構之間具有任何關連性。再者,當述及一第一材料層位於一第二材料層上或之上時,包括第一材料層與第二材料層直接接觸之情形。或者,亦可能間隔有一或更多其它材料層之情形,在此情形中,第一材料層與第二材料層之間可能不直接接觸。
此外,實施例中可能使用相對性的用語,例如「較低」或「底部」及「較高」或「頂部」,以描述圖式的一個元件對於另一元件的相對關係。能理解的是,如果將圖式的裝置翻轉使其上下顛倒,則所敘述在「較低」側的元件將會成為在「較高」側的元件。
在此,「約」、「大約」、「大抵」之用語通常表示在一給定值或範圍的20%之內,較佳是10%之內,且更佳是5%之內,或3%之內,或2%之內,或1%之內,或0.5%之內。在此給定的數量為大約的數量,亦即在沒有特定說明「約」、「大約」、「大抵」的情況下,仍可隱含「約」、「大約」、「大抵」之含義。
能理解的是,雖然在此可使用用語「第一」、「第二」、「第三」等來敘述各種元件、組成成分、區域、層、及/或部分,這些元件、組成成分、區域、層、及/或部分不應被這些用語限定,且這些用語僅是用來區別不同的元件、組成成分、區域、層、及/或部分。因此,以下討論的一第一元件、組成成分、區域、層、及/或部分可在不偏離本揭露一些實施例之教示的情況下被稱為一第二元件、組成成分、區域、層、及/或部分。
除非另外定義,在此使用的全部用語(包括技術及科學用語)具有與此篇揭露所屬之一般技藝者所通常理解的相同涵義。能理解的是,這些用語,例如在通常使用的字典中定義的用語,應被解讀成具有與相關技術及本揭露的背景或上下文一致的意思,而不應以一理想化或過度正式的方式解讀,除非在本揭露實施例有特別定義。
本揭露一些實施例可配合圖式一併理解,本揭露實施例之圖式亦被視為本揭露實施例說明之一部分。需了解的是,本揭露實施例之圖式並未以實際裝置及元件之比例繪示。在圖式中可能誇大實施例的形狀與厚度以便清楚表現出本揭露實施例之特徵。此外,圖式中之結構及裝置係以示意之方式繪示,以便清楚表現出本揭露實施例之特徵。
在本揭露一些實施例中,相對性的用語例如「下」、「上」、「水平」、「垂直」、「之下」、「之上」、「頂部」、「底部」等等應被理解為該段以及相關圖式中所繪示的方位。此相對性的用語僅是為了方便說明之用,其並不代表其所敘述之裝置需以特定方位來製造或運作。而關於接合、連接之用語例如「連接」、「互連」等,除非特別定義,否則可指兩個結構係直接接觸,或者亦可指兩個結構並非直接接觸,其中有其它結構設於此兩個結構之間。且此關於接合、連接之用語亦可包括兩個結構都可移動,或者兩個結構都固定之情況。
本發明的實施例係揭露半導體裝置之實施例,且上述實施例可被包含於例如微處理器、記憶元件及/或其他元件之積體電路(integrated circuit, IC)中。上述積體電路也可包含不同的被動和主動微電子元件,例如薄膜電阻器(thin-film resistor)、其他類型電容器例如,金屬-絕緣體-金屬電容(metal-insulator-metal capacitor, MIMCAP)、電感、二極體、金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor field-effect transistors, MOSFETs)、互補式MOS電晶體、雙載子接面電晶體(bipolar junction transistors, BJTs)、橫向擴散型MOS電晶體、高功率MOS電晶體或其他類型的電晶體。在本發明所屬技術領域中具有通常知識者可以了解也可將半導體裝置使用於包含其他類型的半導體元件於積體電路之中。
第1圖係顯示根據本發明之一實施例所述之積體電路之電路圖。如第1圖所示,積體電路100包括電晶體110、輸入/輸出焊墊120、電阻R、內部電路130以及靜電放電保護裝置140。電晶體110包括閘極端G、源極端S、汲極端D以及基極端B,其中基極端B係耦接至接地端,汲極端D係耦接至輸入/輸出焊墊120,源極端S係透過電阻R而耦接至內部電路130。根據本發明之一實施例,閘極端G係為浮接狀態。根據本發明之一實施例,電晶體110係為接面場效電晶體。靜電放電保護裝置140耦接於輸入/輸出焊墊120以及接地端之間。
根據本發明之一實施例,當輸入/輸出焊墊120接收到因靜電放電而產生之靜電放電電流IESD時,靜電放電保護裝置140將靜電放電電流IESD排除至接地端,使得靜電放電電流IESD不會流經內部電路130而造成內部電路130損壞。當正常工作時,電晶體110之閘極端G係耦接至接地端,輸入/輸出焊墊120耦接至內部電路130使得內部電路130正常動作,並且靜電放電保護裝置140不影響內部電路130之效能。
第2圖係顯示根據本發明之另一實施例所述之積體電路之電路圖。將第2圖之積體電路200與第1圖之積體電路100相比,靜電放電保護裝置140係為靜電放電保護電晶體240。根據本發明之一實施例,靜電放電保護電晶體240係為閘極端接地之電晶體。當輸入/輸出焊墊120接收到靜電放電電流IESD時,靜電放電保護電晶體240之寄生雙極性接面電晶體導通而將靜電放電電流IESD排除至接地端。
第3圖係顯示根據本發明之又一實施例所述之積體電路之電路圖。將第3圖之積體電路300與第1圖之積體電路100相比,靜電放電保護裝置140係為矽控整流器340。當輸入/輸出焊墊120接收到靜電放電電流IESD時,矽控整流器340導通而將靜電放電電流IESD排除至接地端。
第4圖係顯示根據本發明之一實施例所述之電晶體之剖面圖。根據本發明之一實施例,電晶體400係對應至第1圖之電晶體110。如第4圖所示,電晶體400包括半導體基板SUB、第一井區W1、第二井區W2、第三井區W3以及第四井區W4。
半導體基板SUB具有第一導電型。根據本發明之一實施例,半導體基板SUB係為矽基板。根據本發明之其他實施例,半導體基板SUB亦可為具有第一導電型之輕摻雜之半導體基板。
第一井區W1形成於半導體基板SUB中,且具有第二導電型。根據本發明之一實施例,第一導電型為P型,第二導電型為N型。根據本發明之一實施例,第一井區W1可藉由離子佈植步驟形成。例如,可於預定第一井區W1之區域佈植磷離子或砷離子以形成第一井區W1。
第二井區W2形成於第一井區W1中,具有第二導電型。根據本發明之一實施例,第二井區W2可藉由離子佈植步驟形成。例如,可於預定第二井區W2之區域佈植磷離子或砷離子以形成第二井區W2。
第三井區W3形成於半導體基板SUB中,且與第一井區W1相互連接,其中第三井區W3具有第一導電型。根據本發明之一實施例,第三井區W3亦可藉由離子佈植步驟形成。例如,可於預定形成第三井區W3之區域佈植硼離子或銦離子以形成第三井區W3。在本實施例中,第三井區W3的摻雜濃度高於半導體基板SUB的摻雜濃度。
第四井區W4形成於第一井區W1中,且位於第二井區W2以及第三井區之間W3,其中,第四井區W4具有第一導電型。根據本發明之一實施例,第四井區W4亦可藉由離子佈植步驟形成。例如,可於預定形成第四井區W4之區域佈植硼離子或銦離子以形成第四井區W4。在本實施例中,第四井區W4的摻雜濃度高於半導體基板SUB的摻雜濃度。
根據本發明之一實施例,第一導電型以及第二導電型係為不同。換句話說,第一井區W1以及第二井區W2具有相同的導電型,半導體基板SUB、第三井區W3以及第四井區W4具有相同的導電型。
如第4圖所示,電晶體400更包括第一頂摻雜區TOP1以及第二頂摻雜區TOP2。第一頂摻雜區TOP1形成於第一井區W1中,且位於第二井區W2以及第四井區之間W4,其中第一頂摻雜區TOP1具有第一導電型。根據本發明之一實施例,第一頂摻雜區TOP1係與第二井區W2相互連接。第二頂摻雜區TOP2形成於第四井區W4中,且具有第一導電型。
如第4圖所示,電晶體400更包括第一摻雜區D1、第三摻雜區D3、第四摻雜區D4以及第五摻雜區D5。第一摻雜區D1係形成於第二頂摻雜區TOP2中,且具有第一導電型。根據本發明之一實施例,第一摻雜區D1之摻雜濃度高於第二頂摻雜區TOP2之摻雜濃度且高於第四井區W4之摻雜濃度。
第三摻雜區D3係形成於第二井區W2中,且具有第二導電型。根據本發明之一實施例,第三摻雜區D3之摻雜濃度高於第二井區W2之摻雜濃度。第四摻雜區D4形成於第一井區W1中,具有第二導電型。
如第4圖所示,第四摻雜區D4位於第三井區W3以及第四井區W4之間。根據本發明之一實施例,第四摻雜區D4之摻雜濃度高於第三井區W3之摻雜濃度。
第五摻雜區D5形成於第三井區W3中,具有第一導電型。根據本發明之一實施例,第五摻雜區D5之摻雜濃度高於第三井區W3之摻雜濃度。
如第4圖所示,電晶體400更包括第一隔離結構ISO1、第二隔離結構ISO2、第三隔離結構ISO3以及第四隔離結構ISO4。第一隔離結構ISO1位於第一摻雜區D1以及第三摻雜區D3之間,用以分隔第一摻雜區D1以及第三摻雜區D3。
如第4圖所示,第一隔離結構ISO1直接接觸第一摻雜區D1以及第三摻雜區D3,但並非用以限定本發明。根據本發明之其他實施例,第一隔離結構ISO1並未接觸第一摻雜區D1以及第三摻雜區D3之至少一者。
第二隔離結構ISO2位於第一摻雜區D1以及第四摻雜區D4之間,用以分隔第一摻雜區D1以及第四摻雜區D4。如第2圖所示,第二隔離結構ISO2直接接觸第一摻雜區D1以及第四摻雜區D4,但並非用以限定本發明。根據本發明之其他實施例,第二隔離結構ISO2並未接觸第一摻雜區D1以及第四摻雜區D4之至少一者。
第三隔離結構ISO3位於第四摻雜區D4以及第五摻雜區D5之間,用以分隔第四摻雜區D4以及第五摻雜區D5。如第2圖所示,第三隔離結構ISO3直接接觸第四摻雜區D4以及第五摻雜區D5,但並非用以限定本發明。根據本發明之其他實施例,第三隔離結構ISO3並未接觸第四摻雜區D4以及第五摻雜區D5之至少一者。
第四隔離結構ISO4相鄰於第五摻雜區D5,用以將第五摻雜區D5與其他半導體結構分隔。如第4圖所示,第四隔離結構ISO4直接接觸第五摻雜區D5,但並非用以限定本發明。根據本發明之其他實施例,第四隔離結構ISO4並未接觸第五摻雜區D5。
如第4圖所示,電晶體400更包括第一內連結構IC1、第二內連結構IC2、第三內連結構IC3以及第四內連結構IC4。第一內連結構IC1用以將第一摻雜區D1電性連接至第一閘極電極EG1,其中第一閘極電極EG1係對應至第1圖之電晶體110之閘極端G,其中閘極端G係為浮接狀態。
第二內連結構IC2用以將第三摻雜區D3電性連接至第一汲極電極ED1,其中第一汲極電極ED1係對應至第1圖之電晶體110之汲極端D。換句話說,第一汲極電極ED1係耦接至第1圖之輸入/輸出焊墊120。第三內連接購IC3用以將第四摻雜區D4電性連接至第一源極電極ES1,其中第一源極電極ES1係對應至第1圖之電晶體110之源極端S。換句話說,第一源極電極ES1係透過第1圖之電阻R而耦接至內部電路130。
第四內連結構IC4用以將第五摻雜區D5電性連接至第一基極電極EB1,其中第一基極電極EB1係對應至第1圖之電晶體110之基極端B。換句話說,第一基極電極EB1係耦接至接地端。
根據本發明之一實施例,第一閘極電極EG1、第一汲極電極ED1、第一源極電極ES1以及第一基極電極EB1可利用相同或不同的金屬層而實現。
第5圖係顯示根據本發明之一實施例所述之靜電放電保護電晶體之剖面圖,其中靜電放電保護電晶體500係對應至第2圖之靜電放電保護電晶體240。如第5圖所示,靜電放電保護電晶體500包括半導體基板SUB、第一井區W1、第二井區W2、第五井區W5以及第三頂摻雜區TOP3。
根據本發明之一實施例,靜電放電保護電晶體500之半導體基板SUB係與第4圖之半導體基板SUB相同,靜電放電保護電晶體500之第一井區W1係與第4圖之第一井區W1相同。換句話說,靜電放電保護電晶體500係與電晶體400相互連接,且形成於相同的半導體基板SUB上。
第五井區W5形成於半導體基板W5中,與第一井區W1相鄰,且具有第一導電型。第三頂摻雜區TOP3係形成於第一井區W1中,位於第二井區W2以及第五井區W5之間,且與第二井區W2相互連接,其中第三頂摻雜區TOP3具有第一導電型。
如第5圖所示,靜電放電保護電晶體500更包括第六摻雜區D6、第七摻雜區D7以及第八摻雜區D8。第六摻雜區D6形成於第二井區W2中,具有第二導電型。第七摻雜區D7形成於第五井區W5中,具有第一導電型。第八摻雜區D8形成於第五井區D5中,位於第一井區W1以及第七摻雜區D7之間,且具有第二導電型。
如第5圖所示,靜電放電保護電晶體500更包括第五隔離結構ISO5、第六隔離結構ISO6以及第七隔離結構ISO7。第五隔離結構ISO5位於第六摻雜區D6以及第五井區W5之間,且位於第三頂摻雜區TOP3之上。如第5圖所示,第五隔離結構ISO5並未接觸第六摻雜區D6以及第五井區W5,但並非用以限定本發明。根據本發明之其他實施例,第五隔離結構ISO5可直接接觸第六摻雜區D6。
第六隔離結構ISO6位於第七摻雜區D7以及第八摻雜區D8之間,用以分隔第七摻雜區D7以及第八摻雜區D8。如第5圖所示,第六隔離結構ISO6直接接觸第七摻雜區D7以及第八摻雜區D8,但並非用以限定本發明。根據本發明之其他實施例,第六隔離結構ISO6並未接觸第七摻雜區D7以及第八摻雜區D8之至少一者。
第七隔離結構ISO7相鄰於第七摻雜區D7,用以將第七摻雜區D7與其他半導體結構分隔。如第5圖所示,第七隔離結構ISO7直接接觸第七摻雜區D7,但並非用以限定本發明。根據本發明之其他實施例,第七隔離結構ISO7並未接觸第七摻雜區D7。
如第5圖所示,靜電放電保護電晶體500更包括第一閘極結構PLY1以及第二閘極結構PLY2。第一閘極結構PLY1係形成於第三頂摻雜區TOP3之上,且覆蓋第五隔離結構ISO5。第二閘極結構PLY2形成於第一井區W1以及第五井區W5之上,位於第三頂摻雜區TOP3以及第八摻雜區D8之間,且覆蓋第五隔離結構ISO5。
如第5圖所示,靜電放電保護電晶體500更包括第五內連結構IC5、第六內連結構IC6、第七內連結構IC7、第八內連結構IC8以及第九內連結構IC9。第五內連結構IC5用以將第六摻雜區D6電性連接至第二汲極電極ED2。第六內連結構IC6用以將第一閘極結構PLY1電性連接至第二極極電極ED2,其中第二汲極電極ED2係耦接至輸入/輸出焊墊120。
第七內連結構IC7用以將第七摻雜區D7電性連接至第二基極電極EB2,第八內連結構IC8用以將第八摻雜區D8電性連接至第二源極電極ES2,第九內連結構IC9用以將第二閘極結構PLY2電性連接至第二閘極電極EG2,其中第二閘極電極EG2、第二源極電極ES2以及第二基極電極EB2皆耦接至接地端。
根據本發明之一實施例,當輸入/輸出焊墊120接收到靜電放電電流IESD時,第六摻雜區D6、第七摻雜區D7以及第八摻雜區D8形成之寄生雙極性接面電晶體導通,並將靜電放電電流IESD快速排除至接地端,進而保護電晶體110以及內部電路130免於崩潰而損壞。
第6圖係顯示根據本發明之一實施例所述之電晶體以及靜電放電保護電晶體之上視圖。如第6圖所示,點A至點A’之虛線的剖面圖係如第4圖所示,點X至點X’之虛線的剖面圖係如第5圖所示。換句話說,電晶體400以及靜電放電保護電晶體500係形成一環繞結構。
如第6圖所示,電路佈局600之第一摻雜區D1、第三摻雜區D3、第四摻雜區D4以及第五摻雜區D5,係以第三摻雜區D3為中心而形成環繞結構,其中電路佈局600之第一摻雜區D1、第三摻雜區D3、第四摻雜區D4以及第五摻雜區D5之排列方式係如第4圖所示。
電路佈局600之第六摻雜區D6、第一閘極結構PLY1、第二閘極結構PLY2、第七摻雜區D7以及第八摻雜區D8係以第六摻雜區D6為中心而形成環繞結構,其中第六摻雜區D6、第一閘極結構PLY1、第二閘極結構PLY2、第七摻雜區D7以及第八摻雜區D8係以第六摻雜區D6之排列方式係如第5圖所示。
如第6圖所示,第三摻雜區D3以及第六摻雜區D6相互連接,而形成環繞結構之中心,並且第五摻雜區D5係與第七摻雜區D7相連接。根據本發明之一實施例,電路佈局600係對應至第2圖之電晶體110以及靜電放電保護電晶體240。
第7圖係顯示根據本發明之一實施例所述之矽控整流器之剖面圖,其中矽控整流器700係對應至第3圖之矽控整流器340。將第7圖之矽控整流器700與第5圖之靜電放電保護電晶體500相比,矽控整流器700更包括第九摻雜區D9。
第九摻雜區D9形成於第一井區W1中,與第六摻雜區D6相互連接,並且第九摻雜區D9具有第一導電型。如第7圖所示,第五內連結構IC5係將第六摻雜區D6以及第九摻雜區D9,耦接至第二汲極電極ED2,其中第二汲極電極ED2係耦接至輸入/輸出焊墊120。
如第7圖所示,第五隔離結構ISO5位於第九摻雜區D9以及第五井區W5之間,且位於第三頂摻雜區TOP3之上。如第7圖所示,第五隔離結構ISO5並未接觸第九摻雜區D9以及第五井區W5,但並非用以限定本發明。根據本發明之其他實施例,第五隔離結構ISO5可直接接觸第九摻雜區D9。
根據本發明之一實施例,當輸入/輸出焊墊120接收到靜電放電電流IESD時,第六摻雜區D6、第九摻雜區D9、第七摻雜區D7以及第八摻雜區D8形成之矽控整流器導通,並將靜電放電電流IESD快速排除至接地端,進而保護電晶體110以及內部電路130免於崩潰而損壞。
第8圖係顯示根據本發明之另一實施例所述之電晶體以及靜電放電保護電晶體之上視圖。如第8圖所示,點A至點A’之虛線的剖面圖係如第4圖所示,點X至點X”之虛線的剖面圖係如第7圖所示。換句話說,電晶體400以及靜電放電保護電晶體700係形成一環繞結構。
如第8圖所示,電路佈局800之第一摻雜區D1、第三摻雜區D3、第四摻雜區D4以及第五摻雜區D5,其中電路佈局800之第一摻雜區D1、第三摻雜區D3、第四摻雜區D4以及第五摻雜區D5之排列方式係如第4圖所示。
電路佈局800之第六摻雜區D6、第九摻雜區D9、第一閘極結構PLY1、第二閘極結構PLY2、第七摻雜區D7以及第八摻雜區D8係以第六摻雜區D6為中心而形成環繞結構,其中第六摻雜區D6、第九摻雜區D9、第一閘極結構PLY1、第二閘極結構PLY2、第七摻雜區D7以及第八摻雜區D8係以第六摻雜區D6之排列方式係如第7圖所示。
如第8圖所示,第三摻雜區D3以及第六摻雜區D6相互連接,而形成環繞結構之中心,並且第五摻雜區D5係與第七摻雜區D7相連接。根據本發明之一實施例,電路佈局800係對應至第3圖之電晶體110以及矽控整流器340。
第9圖係顯示根據本發明之另一實施例所述之電晶體之剖面圖。將第9圖之電晶體900與第4圖之電晶體400相比,電晶體900更包括第二摻雜區D2。如第9圖所示,第二摻雜區D2係形成於第二頂摻雜區TOP2中,且與第一摻雜區D1相互連接,並且第二摻雜區D2具有第二導電型。如第9圖所示,第二摻雜區D2係位於第一摻雜區D1以及第三摻雜區D3之間,其中第一內連結構IC1將第一摻雜區D1以及第二摻雜區D2一併電性連接至第一閘極電極EG1。
根據本發明之一實施例,第一閘極電極EG1係耦接至接地端。根據本發明之一實施例,當第1圖之電晶體110之閘極端G係耦接至接地端,電晶體900係對應至第1圖之電晶體110。當第1圖之輸入/輸出焊墊120接收到靜電放電電流IESD時,對應至電晶體110之電晶體900之第一摻雜區D1、第二摻雜區D2以及第三摻雜區D3形成之寄生雙極性接面電晶體導通,使得靜電放電電流IESD得以經由閘極電極EG而快速排除至接地端。
因此,電晶體900之寄生的雙極性接面電晶體以及靜電放電保護裝置140相結合,可以進一步提升內部電路130之保護能力。換句話說,第9圖之電晶體900與第5圖之靜電放電保護電晶體500相結合以及第9圖之電晶體900與第7圖之矽控整流器700相結合,能夠進一步提升電晶體110以及內部電路130抗靜電放電的耐受程度。
第10圖係顯示根據本發明之另一實施例所述之電晶體以及靜電放電保護電晶體之上視圖。如第11圖所示,點A至點A”之虛線的剖面圖係如第9圖所示,點X至點X’之虛線的剖面圖係如第5圖所示。換句話說,電晶體900以及靜電放電保護電晶體500係形成一環繞結構。
如第10圖所示,電路佈局1000之第一摻雜區D1、第二摻雜區D2、第三摻雜區D3、第四摻雜區D4以及第五摻雜區D5,係以第三摻雜區D3為中心而形成環繞結構,其中電路佈局1100之第一摻雜區D1、第二摻雜區D2、第三摻雜區D3、第四摻雜區D4以及第五摻雜區D5之排列方式係如第9圖所示。
電路佈局1000之第六摻雜區D6、第一閘極結構PLY1、第二閘極結構PLY2、第七摻雜區D7以及第八摻雜區D8係以第六摻雜區D6為中心而形成環繞結構,其中第六摻雜區D6、第一閘極結構PLY1、第二閘極結構PLY2、第七摻雜區D7以及第八摻雜區D8之排列方式係如第5圖所示。
如第10圖所示,第三摻雜區D3以及第六摻雜區D6相互連接,而形成環繞結構之中心,並且第五摻雜區D5係與第七摻雜區D7相連接。根據本發明之一實施例,電路佈局1000係對應至第2圖之電晶體110以及靜電放電保護電晶體240,其中第2圖之電晶體110之閘極端G係耦接至接地端。
第11圖係顯示根據本發明之另一實施例所述之電晶體以及靜電放電保護電晶體之上視圖。如第11圖所示,點A至點A”之虛線的剖面圖係如第9圖所示,點X至點X”之虛線的剖面圖係如第7圖所示。換句話說,電晶體900以及靜電放電保護電晶體700係形成一環繞結構。
如第11圖所示,電路佈局1100之第一摻雜區D1、第二摻雜區D2、第三摻雜區D3、第四摻雜區D4以及第五摻雜區D5,其中電路佈局800之第一摻雜區D1、第二摻雜區D2、第三摻雜區D3、第四摻雜區D4以及第五摻雜區D5之排列方式係如第9圖所示。
電路佈局1100之第六摻雜區D6、第九摻雜區D9、第一閘極結構PLY1、第二閘極結構PLY2、第七摻雜區D7以及第八摻雜區D8係以第六摻雜區D6為中心而形成環繞結構,其中第六摻雜區D6、第九摻雜區D9、第一閘極結構PLY1、第二閘極結構PLY2、第七摻雜區D7以及第八摻雜區D8之排列方式係如第7圖所示。
如第11圖所示,第三摻雜區D3以及第六摻雜區D6相互連接,而形成環繞結構之中心,並且第五摻雜區D5係與第七摻雜區D7相連接。根據本發明之一實施例,電路佈局1100係對應至第3圖之電晶體110以及矽控整流器340,其中第3圖之電晶體110之閘極端G係耦接至接地端。
第12圖係顯示根據本發明之又一實施例所述之電晶體之剖面圖。將第12圖之電晶體1200與第9圖之電晶體900相比,電晶體1200之第一摻雜區D1係位於第二摻雜區D2以及第三摻雜區D3之間。根據本發明之一實施例,第9圖之電晶體900之電流增益係大於第12圖之電晶體1200之電流增益,其中電流增益係為雙極性接面電晶體之集極電流與基極電流的比值。
第13圖係顯示根據本發明之另一實施例所述之電晶體以及靜電放電保護電晶體之上視圖。如第13圖所示,點A至點A”之虛線的剖面圖係如第12圖所示,點X至點X’之虛線的剖面圖係如第5圖所示。換句話說,電晶體1200以及靜電放電保護電晶體500係形成一環繞結構。
如第13圖所示,電路佈局1300之第一摻雜區D1、第二摻雜區D2、第三摻雜區D3、第四摻雜區D4以及第五摻雜區D5,係以第三摻雜區D3為中心而形成環繞結構,其中電路佈局1300之第一摻雜區D1、第二摻雜區D2、第三摻雜區D3、第四摻雜區D4以及第五摻雜區D5之排列方式係如第12圖所示。將第13圖之電路佈局1300與第10圖之電路佈局1000相比,差異在於第一摻雜區D1以及第二摻雜區D2之相對位置。
電路佈局1300之第六摻雜區D6、第一閘極結構PLY1、第二閘極結構PLY2、第七摻雜區D7以及第八摻雜區D8係以第六摻雜區D6為中心而形成環繞結構,其中第六摻雜區D6、第一閘極結構PLY1、第二閘極結構PLY2、第七摻雜區D7以及第八摻雜區D8之排列方式係如第5圖所示。
如第13圖所示,第三摻雜區D3以及第六摻雜區D6相互連接,而形成環繞結構之中心,並且第五摻雜區D5係與第七摻雜區D7相連接。根據本發明之一實施例,電路佈局1300係對應至第2圖之電晶體110以及靜電放電保護電晶體240,其中第2圖之電晶體110之閘極端G係耦接至接地端。
第14圖係顯示根據本發明之另一實施例所述之電晶體以及靜電放電保護電晶體之上視圖。如第14圖所示,點A至點A”之虛線的剖面圖係如第12圖所示,點X至點X”之虛線的剖面圖係如第7圖所示。換句話說,電晶體1200以及靜電放電保護電晶體700係形成一環繞結構。
如第14圖所示,電路佈局1400之第一摻雜區D1、第二摻雜區D2、第三摻雜區D3、第四摻雜區D4以及第五摻雜區D5,其中電路佈局800之第一摻雜區D1、第二摻雜區D2、第三摻雜區D3、第四摻雜區D4以及第五摻雜區D5之排列方式係如第12圖所示。
電路佈局1400之第六摻雜區D6、第九摻雜區D9、第一閘極結構PLY1、第二閘極結構PLY2、第七摻雜區D7以及第八摻雜區D8係以第六摻雜區D6為中心而形成環繞結構,其中第六摻雜區D6、第九摻雜區D9、第一閘極結構PLY1、第二閘極結構PLY2、第七摻雜區D7以及第八摻雜區D8之排列方式係如第7圖所示。
如第14圖所示,第三摻雜區D3以及第六摻雜區D6相互連接,而形成環繞結構之中心,並且第五摻雜區D5係與第七摻雜區D7相連接。根據本發明之一實施例,電路佈局1400係對應至第3圖之電晶體110以及矽控整流器340,其中第3圖之電晶體110之閘極端G係耦接至接地端。
第15圖係顯示根據本發明之另一實施例所述之電晶體以及靜電放電保護電晶體之上視圖。如第15圖所示,點A至點A’之虛線的剖面圖係如第4圖所示,點X至點X’之虛線的剖面圖係如第5圖所示。換句話說,電晶體400以及靜電放電保護電晶體500係為交叉間隔而形成電路佈局1500之一環繞結構。
第16圖係顯示根據本發明之另一實施例所述之電晶體以及靜電放電保護電晶體之上視圖。如第16圖所示,點A至點A’之虛線的剖面圖係如第4圖所示,點X至點X”之虛線的剖面圖係如第7圖所示。換句話說,電晶體400以及靜電放電保護電晶體700係為交叉間隔而形成電路佈局1600之一環繞結構。
本發明提出了能夠與電晶體相結合之靜電放電保護裝置,使得在增加有限的電路面積的情況下,提升積體電路的靜電保護能力。本發明更提出了電晶體本身之靜電放電保護能力,在搭配靜電放電保護元件後,靜電放電保護能力更提升至另一嶄新的程度。
雖然本揭露的實施例及其優點已揭露如上,但應該瞭解的是,任何所屬技術領域中具有通常知識者,在不脫離本揭露之精神和範圍內,當可作更動、替代與潤飾。此外,本揭露之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟,任何所屬技術領域中具有通常知識者可從本揭露一些實施例之揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟,只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露一些實施例使用。因此,本揭露之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外,每一申請專利範圍構成個別的實施例,且本揭露之保護範圍也包括各個申請專利範圍及實施例的組合。
100,200,300,700:積體電路
110,400,900,1200:電晶體
120:輸入/輸出焊墊
130:內部電路
140:靜電放電保護裝置
240,500:靜電放電保護電晶體
340,700:矽控整流器
600,800,1000,1100,1300,1400:電路佈局
R:電阻
G:閘極端
S:源極端
D:汲極端
B:基極端
IESD:靜電放電電流
SUB:半導體基板
W1:第一井區
W2:第二井區
W3:第三井區
W4:第四井區
W5:第五井區
TOP1:第一頂摻雜區
TOP2:第二頂摻雜區
TOP3:第三頂摻雜區
D1:第一摻雜區
D2:第二摻雜區
D3:第三摻雜區
D4:第四摻雜區
D5:第五摻雜區
D6:第六摻雜區
D7:第七摻雜區
D8:第八摻雜區
D9:第九摻雜區
ISO1:第一隔離結構
ISO2:第二隔離結構
ISO3:第三隔離結構
ISO4:第四隔離結構
ISO5:第五隔離結構
ISO6:第六隔離結構
ISO7:第七隔離結構
PLY1:第一閘極結構
PLY2:第二閘極結構
IC1:第一內連結構
IC2:第二內連結構
IC3:第三內連結構
IC4:第四內連結構
IC5:第五內連結構
IC6:第六內連結構
IC7:第七內連結構
IC8:第八內連結構
IC9:第九內連結構
EG1:第一閘極電極
ED1:第一汲極電極
ES1:第一源極電極
EB1:第一基極電極
EG2:第二閘極電極
ED2:第二汲極電極
ES2:第二源極電極
EB2:第二基極電極
第1圖係顯示根據本發明之一實施例所述之積體電路之電路圖;
第2圖係顯示根據本發明之另一實施例所述之積體電路之電路圖;
第3圖係顯示根據本發明之又一實施例所述之積體電路之電路圖;
第4圖係顯示根據本發明之一實施例所述之電晶體之剖面圖;
第5圖係顯示根據本發明之一實施例所述之靜電放電保護電晶體之剖面圖;
第6圖係顯示根據本發明之一實施例所述之電晶體以及靜電放電保護電晶體之上視圖;
第7圖係顯示根據本發明之一實施例所述之矽控整流器之剖面圖;
第8圖係顯示根據本發明之另一實施例所述之電晶體以及靜電放電保護電晶體之上視圖;
第9圖係顯示根據本發明之另一實施例所述之電晶體之剖面圖;
第10圖係顯示根據本發明之另一實施例所述之電晶體以及靜電放電保護電晶體之上視圖;
第11圖係顯示根據本發明之另一實施例所述之電晶體以及靜電放電保護電晶體之上視圖;
第12圖係顯示根據本發明之又一實施例所述之電晶體之剖面圖;
第13圖係顯示根據本發明之另一實施例所述之電晶體以及靜電放電保護電晶體之上視圖;
第14圖係顯示根據本發明之另一實施例所述之電晶體以及靜電放電保護電晶體之上視圖;
第15圖係顯示根據本發明之另一實施例所述之電晶體以及靜電放電保護電晶體之上視圖;以及
第16圖係顯示根據本發明之另一實施例所述之電晶體以及靜電放電保護電晶體之上視圖。
300:積體電路
110:電晶體
120:輸入/輸出焊墊
130:內部電路
340:矽控整流器
R:電阻
G:閘極端
S:源極端
D:汲極端
B:基極端
IESD:靜電放電電流
Claims (12)
- 一種半導體裝置,用以保護一內部電路,包括:一電晶體,包括一閘極端、一源極端、一汲極端以及一基極端,其中上述源極端耦接至上述內部電路,上述汲極端耦接至一輸入/輸出焊墊,上述基極端耦接至一接地端,其中上述電晶體包括:一半導體基板,具有一第一導電型;一第一井區,具有一第二導電型,且形成於上述半導體基板中;一第二井區,具有上述第二導電型,且形成於上述第一井區中;一第三井區,具有上述第一導電型,形成於上述半導體基板中且與上述第一井區相互連接;一第四井區,具有上述第一導電型,形成於上述第一井區中,且位於上述第二井區以及上述第三井區之間;一第一頂摻雜區,具有上述第一導電型,形成於上述第一井區中且位於上述第二井區以及上述第四井區之間,其中上述第一頂摻雜區係與上述第二井區相互連接;一第二頂摻雜區,具有上述第一導電型,形成於上述第四井區中; 一第一摻雜區,具有上述第一導電型,形成於上述第二頂摻雜區中,其中上述第一摻雜區形成上述閘極端;一第三摻雜區,具有上述第二導電型,形成於上述第二井區中,其中上述第三摻雜區形成上述汲極端;一第四摻雜區,具有上述第二導電型,形成於上述第一井區中且位於上述第三井區以及上述第四井區之間,其中上述第四摻雜區形成上述源極端;以及一第五摻雜區,具有上述第一導電型,形成於上述第三井區中,其中上述第五摻雜區形成上述基極端;以及一靜電放電保護裝置,耦接於上述輸入/輸出焊墊以及上述接地端之間,其中當上述輸入/輸出焊墊接收到一靜電放電電流時,上述靜電放電保護裝置將上述靜電放電電流排除至上述接地端。
- 如請求項1之半導體裝置,其中上述靜電放電保護裝置包括:一第五井區,具有上述第一導電型,形成於上述半導體基板中且與上述第一井區相鄰;一第三頂摻雜區,具有上述第一導電型,形成於上述第一井區中且位於上述第二井區以及上述第五井區之間,其中上述第三頂摻雜區係與上述第二井區相互連接;一第六摻雜區,具有上述第二導電型,形成於上述第二井區中;一第七摻雜區,具有上述第一導電型,形成於上述第五井 區中;一第八摻雜區,具有上述第二導電型,形成於上述第五井區中,且位於上述第一井區以及上述第七摻雜區之間;一第一閘極結構,形成於上述第三頂摻雜區之上,其中上述第六摻雜區以及上述第一閘極結構耦接至上述輸入/輸出焊墊;以及一第二閘極結構,形成於上述第一井區以及上述第五井區之上,且位於上述第三頂摻雜區以及上述第八摻雜區之間,其中上述第二閘極結構、上述第七摻雜區以及上述第八摻雜區係耦接至上述接地端。
- 如請求項2之半導體裝置,其中上述靜電放電保護裝置係為一靜電放電保護電晶體。
- 如請求項2之半導體裝置,其中上述靜電放電保護裝置更包括:一第九摻雜區,具有上述第一導電型,形成於上述第一井區中,且與上述第六摻雜區相互連接,其中上述第九摻雜區係耦接至上述輸入/輸出焊墊,其中上述電晶體之上述閘極端係為一浮接狀態。
- 如請求項2之半導體裝置,其中上述電晶體更包括:一第二摻雜區,具有上述第二導電型,形成於上述第二頂摻雜區中,且與上述第一摻雜區相互連接。
- 如請求項5之半導體裝置,其中上述第一摻雜區係位於上述第二摻雜區以及上述第三摻雜區之間。
- 如請求項5之半導體裝置,其中上述第二摻雜區係 位於上述第一摻雜區以及上述第三摻雜區之間。
- 如請求項5之半導體裝置,其中上述閘極端係耦接至上述接地端。
- 如請求項8之半導體裝置,其中當上述汲極端接收上述靜電放電電流時,上述第三摻雜區、上述第一摻雜區以及上述第二摻雜區形成一雙極性電晶體,用以將上述靜電放電電流經上述閘極端排除至上述接地端,進而保護上述內部電路。
- 如請求項2之半導體裝置,其中上述第一摻雜區、上述第四摻雜區以及上述第五摻雜區係圍繞上述第三摻雜區。
- 如請求項10之半導體裝置,其中上述第七摻雜區以及上述第八摻雜區係圍繞上述第六摻雜區。
- 如請求項11之半導體裝置,其中上述第三摻雜區以及上述第六摻雜區相互連接,上述第一摻雜區、上述第三摻雜區、上述第四摻雜區、上述第五摻雜區、上述第六摻雜區、上述第七摻雜區以及上述第八摻雜區共同形成一環繞結構。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109111724A TWI720867B (zh) | 2020-04-08 | 2020-04-08 | 半導體裝置 |
CN202110331758.3A CN113497030B (zh) | 2020-04-08 | 2021-03-29 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109111724A TWI720867B (zh) | 2020-04-08 | 2020-04-08 | 半導體裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI720867B true TWI720867B (zh) | 2021-03-01 |
TW202139413A TW202139413A (zh) | 2021-10-16 |
Family
ID=76035881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109111724A TWI720867B (zh) | 2020-04-08 | 2020-04-08 | 半導體裝置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN113497030B (zh) |
TW (1) | TWI720867B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11282831B2 (en) | 2019-09-18 | 2022-03-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device having multiple electrostatic discharge (ESD) paths |
TWI830578B (zh) * | 2022-02-11 | 2024-01-21 | 台灣積體電路製造股份有限公司 | 半導體裝置及其靜電放電的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070091530A1 (en) * | 2005-10-20 | 2007-04-26 | Shiao-Shien Chen | Gate-coupled substrate-triggered esd protection circuit and integrated circuit therewith |
TW200921888A (en) * | 2007-11-02 | 2009-05-16 | Ememory Technology Inc | ESD avoiding circuits and related ESD protection circuits based on the ESD detectors in a feedback loop |
TW201244060A (en) * | 2011-04-27 | 2012-11-01 | Nuvoton Technology Corp | Power management circuit and high voltage device therein |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005045016A (ja) * | 2003-07-22 | 2005-02-17 | Nec Electronics Corp | 半導体集積回路 |
US6849902B1 (en) * | 2004-03-11 | 2005-02-01 | Winbond Electronics Corp. | Input/output cell with robust electrostatic discharge protection |
KR20080076402A (ko) * | 2007-02-15 | 2008-08-20 | 주식회사 하이닉스반도체 | 정전기 방전 보호 회로 |
US7956418B2 (en) * | 2007-05-29 | 2011-06-07 | Mediatek Inc. | ESD protection devices |
CN103681651B (zh) * | 2012-09-07 | 2016-06-22 | 旺宏电子股份有限公司 | 静电放电保护电路装置 |
KR20180131702A (ko) * | 2017-05-31 | 2018-12-11 | 에스케이하이닉스 주식회사 | Esd 보호 회로를 포함하는 반도체 집적 회로 장치 |
US10861844B2 (en) * | 2017-08-07 | 2020-12-08 | Texas Instruments Incorporated | ESD device with fast response and high transient current |
CN110349948B (zh) * | 2018-04-04 | 2021-11-30 | 旺宏电子股份有限公司 | 静电放电保护装置及其应用 |
-
2020
- 2020-04-08 TW TW109111724A patent/TWI720867B/zh active
-
2021
- 2021-03-29 CN CN202110331758.3A patent/CN113497030B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070091530A1 (en) * | 2005-10-20 | 2007-04-26 | Shiao-Shien Chen | Gate-coupled substrate-triggered esd protection circuit and integrated circuit therewith |
TW200921888A (en) * | 2007-11-02 | 2009-05-16 | Ememory Technology Inc | ESD avoiding circuits and related ESD protection circuits based on the ESD detectors in a feedback loop |
TW201244060A (en) * | 2011-04-27 | 2012-11-01 | Nuvoton Technology Corp | Power management circuit and high voltage device therein |
Also Published As
Publication number | Publication date |
---|---|
CN113497030A (zh) | 2021-10-12 |
CN113497030B (zh) | 2023-09-08 |
TW202139413A (zh) | 2021-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10354990B2 (en) | Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS) | |
KR100772474B1 (ko) | 반도체 장치 | |
US7247923B2 (en) | Semiconductor device having a lateral MOSFET and combined IC using the same | |
US7615826B2 (en) | Electrostatic discharge protection semiconductor structure | |
US8431958B2 (en) | Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS) | |
US8455315B2 (en) | Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch | |
US7910998B2 (en) | Silicon controlled rectifier device for electrostatic discharge protection | |
TWI720867B (zh) | 半導體裝置 | |
US8476672B2 (en) | Electrostatic discharge protection device and method for fabricating the same | |
US7462885B2 (en) | ESD structure for high voltage ESD protection | |
US6355959B1 (en) | Gate electrode controllable electrostatic discharge (ESD) protection structure having a MOSFET with source and drain regions in separate wells | |
TWI834037B (zh) | 半導體裝置 | |
TWI714489B (zh) | 半導體裝置以及半導體結構 | |
US7067852B1 (en) | Electrostatic discharge (ESD) protection structure | |
JP5023254B2 (ja) | 集積回路の静電荷放電保護 | |
TWI678788B (zh) | 半導體結構以及靜電防護裝置 | |
JP3479012B2 (ja) | 静電保護回路及び半導体装置 | |
US20110079847A1 (en) | Semiconductor Device | |
TWI827466B (zh) | 靜電防護裝置 | |
TWI844423B (zh) | 半導體結構 | |
GB2387271A (en) | Polysilicon bounded snapback device | |
CN110828426B (zh) | 半导体结构以及静电防护装置 | |
US11894364B2 (en) | Semiconductor device | |
JPH01189955A (ja) | 半導体装置 | |
JP2023152286A (ja) | Esd保護回路及び半導体装置 |