CN213936169U - 一种二次塑封封装结构 - Google Patents
一种二次塑封封装结构 Download PDFInfo
- Publication number
- CN213936169U CN213936169U CN202023249037.8U CN202023249037U CN213936169U CN 213936169 U CN213936169 U CN 213936169U CN 202023249037 U CN202023249037 U CN 202023249037U CN 213936169 U CN213936169 U CN 213936169U
- Authority
- CN
- China
- Prior art keywords
- plastic package
- layer
- chip
- plastic
- interposer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种二次塑封封装结构,包括:转接板;导电通孔,所述导电硅通孔贯穿所述转接板;至少一个第一芯片,所述至少一个第一芯片附连到在所述转接板的正面,所述第一芯片与所述导电通孔电连接;第一塑封层,所述第一塑封层设置在所述转接板的正面,四面环绕包覆所述至少一个第一芯片,且所述至少一个第一芯片的背面从所述第一塑封层中漏出;第二塑封层,所述第二塑封层设置在所述转接板的正面,四面环绕包覆所述第一塑封层,所述第二塑封层所产生的内应力至少部分抵消所述第一塑封层所产生的内应力;金属布线层,所述金属布线层设置在所述转接板的背面,电连接至所述导电通孔。
Description
技术领域
本实用新型涉及半导体封装技术领域,尤其涉及一种二次塑封封装结构。
背景技术
随着电子产品轻、小型化的要求,IC芯片封装趋于薄型、小型化。利用转接板的三维***集成封装能较好的契合该种需求。
但在传统的晶圆级转接板三维堆叠封装时,在带导电硅通孔的转接板上贴装芯片后,进行整体塑封。此时由于传统的塑封IC芯片、转接板与塑封材料之间的热膨胀系数(CTE)不匹配更易产生局部热应力,而使封装产生表面翘曲。过度翘曲不仅使塑封之后的后续制程(如切筋、成形等)难度加大,在成品塑封IC芯片SMT组装时制程不良率也显著增高,并易产生芯片及封装裂纹等严重器件失效问题。
针对现有的基于晶圆级转接板的三维堆叠封装存在的晶圆翘曲问题,本实用新型提出一种二次塑封封装结构及其制作方法,能显著的改善上述现有技术存在的问题。
实用新型内容
针对现有的基于晶圆级转接板的三维堆叠封装存在的晶圆翘曲问题,根据本实用新型的一个实施例,提供一种二次塑封封装结构,包括:
转接板;
导电通孔,所述导电硅通孔贯穿所述转接板;
至少一个第一芯片,所述至少一个第一芯片附连到在所述转接板的正面,所述第一芯片与所述导电通孔电连接;
第一塑封层,所述第一塑封层设置在所述转接板的正面,四面环绕包覆所述至少一个第一芯片,且所述至少一个第一芯片的背面从所述第一塑封层中漏出;
第二塑封层,所述第二塑封层设置在所述转接板的正面,四面环绕包覆所述第一塑封层,所述第二塑封层所产生的内应力至少部分抵消所述第一塑封层所产生的内应力;
金属布线层,所述金属布线层设置在所述转接板的背面,电连接至所述导电通孔。
在本实用新型的一个实施例中,所述金属布线层包括一层或多层线路层,以及设置在线路层之间的介质层,并且在所述金属布线层的外表面上具有焊盘区。
在本实用新型的一个实施例中,所述转接板正面还设置有重新布局布线层,所述重新布局布线层电连接至所述导电通孔,所述至少一个第一芯片倒装焊接至所述重新布局布线层上的对应芯片焊盘。
在本实用新型的一个实施例中,所述重新布局布线层包括一层或多层线路层,以及设置在线路层之间的介质层,所述芯片焊盘设置在所述重新布局布线层的外表面上。
在本实用新型的一个实施例中,所述第一塑封层相对所述转接板具有张应力,所述第二塑封层相对所述转接板具有压应力。
在本实用新型的一个实施例中,所述第一塑封层相对所述转接板具有压应力,所述第二塑封层相对所述转接板具有张应力。
在本实用新型的一个实施例中,二次塑封封装结构还包括:外接焊球,所述外接焊球电连接至金属布线层。
在本实用新型的一个实施例中,所述外接焊球为铜柱或无铅焊球。
在本实用新型的一个实施例中,所述第一塑封层和所述第二塑封层通过两次塑封形成。
在本实用新型的一个实施例中,所述第二塑封层平衡所述第一塑封层与转接板不匹配导致的翘曲。
本实用新型提供一种二次塑封封装结构及其制作方法,首先在晶圆级转接板上完成芯片贴片后,进行第一次塑封,塑封后进行塑封层减薄以及塑封区域切割,将整体塑封层分割成塑封单元,降低第一次塑封后的晶圆翘曲;然后对第一次塑封基础上的晶圆进行第二塑封,塑封材料填充第一次塑封表面以及切割道,第二次塑封层将包裹整个晶圆,最后通过对第二塑封层减薄,降低塑封后的晶圆翘曲,方便后续的键合及背面工艺。此外,本实用新型技术方案的要点之一是通过选择合适的第一次和第二塑封材料,使第二次塑封材料与第一次塑封材料相对于晶圆级转接板具有不同的塑封内应力,从而可以至少部分的平衡整个塑封重构结构的内应力,从而显著降低塑封后晶圆的翘曲问题。基于本实用新型的该种二次塑封封装结构及其制作方法,采用两次塑封的方式,第一次塑封实现对芯片的填充包裹,但塑封区域较小,主要包覆芯片贴片区域即可,通过降低塑封面积来降低塑封后的晶圆翘曲,通过塑封减薄去除芯片背面塑封,使得晶圆翘曲控制在一定范围内;第二次塑封选用合适的塑封材料,平衡第一次塑封材料不匹配导致的翘曲,塑封区域包裹整个晶圆,对晶圆边缘进行保护,避免后续工艺对晶圆造成损伤;通过两次塑封的平衡,使得在塑封减薄后晶圆翘曲较小,利用后续键合工艺及背面工艺的进行。
附图说明
为了进一步阐明本实用新型的各实施例的以上和其它优点和特征,将参考附图来呈现本实用新型的各实施例的更具体的描述。可以理解,这些附图只描绘本实用新型的典型实施例,因此将不被认为是对其范围的限制。在附图中,为了清楚明了,相同或相应的部件将用相同或类似的标记表示。
图1示出根据本实用新型的一个实施例的一种二次塑封封装结构100的剖面示意图。
图2A至图2K示出根据本实用新型的一个实施例形成该种二次塑封封装结构100的过程剖面示意图。
图3示出的是根据本实用新型的一个实施例形成该种二次塑封封装结构 100的流程图300。
具体实施方式
在以下的描述中,参考各实施例对本实用新型进行描述。然而,本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中,未示出或未详细描述公知的结构、材料或操作以免使本实用新型的各实施例的诸方面晦涩。类似地,为了解释的目的,阐述了特定数量、材料和配置,以便提供对本实用新型的实施例的全面理解。然而,本实用新型可在没有特定细节的情况下实施。此外,应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中,对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本实用新型的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是,本实用新型的实施例以特定顺序对工艺步骤进行描述,然而这只是为了方便区分各步骤,而并不是限定各步骤的先后顺序,在本实用新型的不同实施例中,可根据工艺的调节来调整各步骤的先后顺序。
本实用新型提供一种二次塑封封装结构及其制作方法,首先在晶圆级转接板上完成芯片贴片后,进行第一次塑封,塑封后进行塑封层减薄以及塑封区域切割,将整体塑封层分割成塑封单元,降低第一次塑封后的晶圆翘曲;然后对第一次塑封基础上的晶圆进行第二塑封,塑封材料填充第一次塑封表面以及切割道,第二次塑封层将包裹整个晶圆,最后通过对第二塑封层减薄,降低塑封后的晶圆翘曲,方便后续的键合及背面工艺。此外,本实用新型技术方案的要点之一是通过选择合适的第一次和第二塑封材料,使第二次塑封材料与第一次塑封材料相对于晶圆级转接板具有不同的塑封内应力,从而可以至少部分的平衡整个塑封重构结构的内应力,从而显著降低塑封后晶圆的翘曲问题。基于本实用新型的该种二次塑封封装结构及其制作方法,采用两次塑封的方式,第一次塑封实现对芯片的填充包裹,但塑封区域较小,主要包覆芯片贴片区域即可,通过降低塑封面积来降低塑封后的晶圆翘曲,通过塑封减薄去除芯片背面塑封,使得晶圆翘曲控制在一定范围内;第二次塑封选用合适的塑封材料,平衡第一次塑封材料不匹配导致的翘曲,塑封区域包裹整个晶圆,对晶圆边缘进行保护,避免后续工艺对晶圆造成损伤;通过两次塑封的平衡,使得在塑封减薄后晶圆翘曲较小,利用后续键合工艺及背面工艺的进行。
下面结合图1来详细介绍根据本实用新型的一个实施例的一种二次塑封封装结构。图1示出根据本实用新型的一个实施例的一种二次塑封封装结构 100的剖面示意图。如图1所示,该二次塑封封装结构100进一步包括转接板 110、导电硅通孔120、第一芯片130、第二芯片140、第一塑封层150、第二塑封层160、金属布线层170以及外接焊球180。
转接板110为该二次塑封封装结构100的支撑结构,通常为硅转接板。在本实用新型的一个实施例中,转接板110为晶圆级硅转接板,其厚度约为50 微米至150微米。在本实用新型的又一实施例中,转接板110也可以为PCB 基板或玻璃基板等。
导电硅通孔120贯穿所述转接板110。在本实用新型的一个实施例中,导电硅通孔120通过TSV通孔、导电金属填充以及背面露头等工艺形成,进一步的,导电金属可以为铜。
第一芯片130倒装焊接在转接板110的正面。在本实用新型的一个实施例中,第一芯片130可以为处理器、FPGA、MCU等逻辑芯片,也可以为EPROM、 FLASH、DRAM等存储芯片,还可以为射频芯片、MEMS传感器或其他分立器件。在本实用新型的又一实施例中,第一芯片130通过设置在第一芯片130 正面的BGA焊球或导电铜柱等焊接结构131倒装焊接在转接板110的正面,与导电硅通孔120电连接,在第一芯片130与转接板之间还具有底填胶132,起到绝缘和机械保护作用。在本实用新型的再一实施例中,转接板110的正面还可以设置有一层或多层金属布线层,在上层金属布线层上设置有芯片焊盘 (图中未示出),第一芯片130倒装焊接在对应的芯片焊盘上。
第二芯片140与第一芯片类似,倒装焊接在转接板110的正面。在本实用新型的一个实施例中,第二芯片140可以为处理器、FPGA、MCU等逻辑芯片,也可以为EPROM、FLASH、DRAM等存储芯片,还可以为射频芯片、MEMS 传感器或其他分立器件,第二芯片140可以与第一芯片是同类芯片,也可以为不同类芯片。在本实用新型的又一实施例中,第二芯片140通过设置在第二芯片140正面的BGA焊球或导电铜柱等焊接结构141倒装焊接在转接板110的正面的对应位置,与导电硅通孔120电连接,在第二芯片140与转接板之间还具有底填胶142,起到绝缘和机械保护作用。在本实用新型的再一实施例中,转接板110的正面还可以设置有一层或多层金属布线层,在上层金属布线层上设置有芯片焊盘(图中未示出),第二芯片140倒装焊接在对应的芯片焊盘上。
第一塑封层150设置在转接板110的正面,环绕包覆第一芯片130和第二芯片140。在本实用新型的一个实施例中,第一塑封层150仅设置在第一芯片 130和第二芯片140的贴片区附近,并且第一芯片130和第二芯片140的背面从第一塑封层150中漏出。
第二塑封层160设置在转接板110的正面,整体环绕包覆第一塑封层150,其中第二塑封层160的塑封材料与第一塑封层150的塑封材料相对于转接板 110和或芯片具有不同的塑封内应力,从而可以至少部分的平衡整个塑封重构封装结构的内应力,从而降低塑封后晶圆的翘曲。在本实用新型的一个实施例中,第一塑封层150的塑封材料塑封后相对于转接板110具有张应力,第二塑封层160的塑封材料塑封后相对于转接板110具有压应力,从而可以起到应力平衡作用。
金属布线层170设置在转接板110的背面,电连接至导电硅通孔120。在本实用新型的一个实施例中,金属布线层170的金属层数可以为单层或多层,其中在最外层还设置有外接焊盘,同时在同层金属布线间和相邻金属层间还设置有介质层171。
外接焊球180电连接至金属布线层170,起到封装结构与外部***的电和或信号连接的作用。
下面结合图2A至图2K以及图3来详细描述形成该二次塑封封装结构 100的过程。图2A至图2K示出根据本实用新型的一个实施例形成该种二次塑封封装结构100的过程剖面示意图;图3示出的是根据本实用新型的一个实施例形成该种二次塑封封装结构100的流程图300。
首先,在步骤301,如图2A所示,提供做好未露头导电硅通孔220的晶圆210。其中,晶圆210可以为200mm或300mm硅晶圆,厚度约为150 um至1000um之间;导电硅通孔220为未贯穿晶圆210的盲孔,填充金属主要为铜,其深度/高度约为50um至150um之间。在本实用新型的一个实施例中,导电硅通孔220与晶圆210接触的侧壁还可以具有阻挡金属层等结构,以防止晶圆210的铜玷污,其中阻挡金属层可以为氮化钛、钛、铬等材料。
接下来,在步骤302,如图2B所示,在晶圆210的正面贴装第一芯片 230、第二芯片240。在本实用新型的一个实施例中,第一芯片230和或第二芯片240通过设置在第一芯片230和或第二芯片240上的第一芯片焊接结构231和或第二芯片焊接结构241倒装焊接在晶圆210的正面,第一芯片焊接结构231和或第二芯片焊接结构241与导电硅通孔220电连接。在本实用新型的又一实施例中,第一芯片230和或第二芯片240与晶圆210 之间还设置有第一底填胶232和或第二底填胶242。在本实用新型的再一实施例中,晶圆210的正面还设置有金属布线层(图中未示出),第一芯片 230、第二芯片240倒装焊接在金属布线层的对应芯片焊盘处。
然后,在步骤303,如图2C所示,在晶圆210的正面形成覆盖第一芯片230、第二芯片240的第一塑封层250。其中第一塑封层250的材料可以树脂等常规塑封材料,或做过特殊改性,以使该塑封材料具有相对于晶圆 210具有特定应力的塑封材料。
接下来,在步骤304,如图2D所示,减薄第一塑封层250,漏出第一芯片230和第二芯片240的背面,并将减薄后的第一塑封层250进行分割,形成多个第一塑封层单元。在本实用新型的一个实施例中,可以通过刻蚀、光刻腐蚀、机械开槽等形式进行所述的分割。
然后,在步骤305,如图2E所示,在晶圆210正面形成覆盖第一塑封层250和第一芯片230、第二芯片240背面的第二塑封层260。其中第二塑封层260的塑封材料与第一塑封层250的塑封材料相对于晶圆210具有不同的内应力,从而可以至少部分的平衡整个塑封重构封装结构的内应力,从而降低塑封后晶圆的翘曲。在本实用新型的一个实施例中,第一塑封层250的塑封材料塑封后相对于晶圆210具有张应力,第二塑封层260的塑封材料塑封后相对于晶圆210具有压应力,从而可以起到应力平衡作用。
接下来,在步骤306,如图2F所示,减薄第二塑封层260漏出第一塑封层250和第一芯片230、第二芯片240的背面。在本实用新型的一个实施例中,可以通过机械研磨结合化学机械抛光(CMP)工艺进行对应的减薄。
然后,在步骤307,如图2G所示,在第二塑封层260及第一芯片230、第二芯片240背面临时键合载板270。在本实用新型的一个实施例中,载板270为透光载板,通过激光可拆键合材料将载板270粘接到在第二塑封层 260及第一芯片230、第二芯片240背面。
接下来,在步骤308,如图2H所示,进行晶圆210的背面减薄,实现导电硅通孔220的背面露头。在本实用新型的一个实施例中,通过机械减薄结合化学机械抛光(CMP)工艺实现晶圆210的背面减薄。
然后,在步骤309,如图2I所示,在减薄后的晶圆210的背面形成金属布线层280和外接焊球290。在本实用新型的一个实施例中,通过图形化电镀形成单层或多层金属布线层280,在同层金属线间和相邻金属层间还形成有介质层285,起到绝缘和机械支撑作用,此外在最外层金属布线层280 中还具有外接焊盘(图中未示出),外接焊球290形成在该外接焊盘出。在本实用新型的又一实施例中,外接焊球290可以通过电镀、回流焊工艺或者植球工艺形成的无铅焊球,也可以为通过电镀工艺形成的导电铜柱。
接下来,在步骤310,如图2J所示,去除临时键合载板270。在本实用新型的一个具体实施例中,载板270为透光载板,通过激光可拆解键合胶临时键合在塑封层和芯片背面,通过激光照射剥离载板270,然后再通过清洗工艺去除键合胶。
最后,在步骤311,如图2K所示,分割获得二次塑封封装结构。
基于本实用新型提供的该种二次塑封封装结构及其制作方法,首先在晶圆级转接板上完成芯片贴片后,进行第一次塑封,塑封后进行塑封层减薄以及塑封区域切割,将整体塑封层分割成塑封单元,降低第一次塑封后的晶圆翘曲;然后对第一次塑封基础上的晶圆进行第二塑封,塑封材料填充第一次塑封表面以及切割道,第二次塑封层将包裹整个晶圆,最后通过对第二塑封层减薄,降低塑封后的晶圆翘曲,方便后续的键合及背面工艺。此外,本实用新型技术方案的要点之一是通过选择合适的第一次和第二塑封材料,使第二次塑封材料与第一次塑封材料相对于晶圆级转接板具有不同的塑封内应力,从而可以至少部分的平衡整个塑封重构结构的内应力,从而显著降低塑封后晶圆的翘曲问题。基于本实用新型的该种二次塑封封装结构及其制作方法,采用两次塑封的方式,第一次塑封实现对芯片的填充包裹,但塑封区域较小,主要包覆芯片贴片区域即可,通过降低塑封面积来降低塑封后的晶圆翘曲,通过塑封减薄去除芯片背面塑封,使得晶圆翘曲控制在一定范围内;第二次塑封选用合适的塑封材料,平衡第一次塑封材料不匹配导致的翘曲,塑封区域包裹整个晶圆,对晶圆边缘进行保护,避免后续工艺对晶圆造成损伤;通过两次塑封的平衡,使得在塑封减薄后晶圆翘曲较小,利用后续键合工艺及背面工艺的进行。
Claims (10)
1.一种二次塑封封装结构,其特征在于,包括:
转接板;
导电通孔,所述导电通孔贯穿所述转接板;
至少一个第一芯片,所述至少一个第一芯片附连到在所述转接板的正面,所述第一芯片与所述导电通孔电连接;
第一塑封层,所述第一塑封层设置在所述转接板的正面,四面环绕包覆所述至少一个第一芯片,且所述至少一个第一芯片的背面从所述第一塑封层中漏出;
第二塑封层,所述第二塑封层设置在所述转接板的正面,四面环绕包覆所述第一塑封层,所述第二塑封层所产生的内应力至少部分抵消所述第一塑封层所产生的内应力;
金属布线层,所述金属布线层设置在所述转接板的背面,电连接至所述导电通孔。
2.如权利要求1所述的二次塑封封装结构,其特征在于,所述金属布线层包括一层或多层线路层,以及设置在线路层之间的介质层,并且在所述金属布线层的外表面上具有焊盘区。
3.如权利要求1所述的二次塑封封装结构,其特征在于,所述转接板正面还设置有重新布局布线层,所述重新布局布线层电连接至所述导电通孔,所述至少一个第一芯片倒装焊接至所述重新布局布线层上的对应芯片焊盘。
4.如权利要求3所述的二次塑封封装结构,其特征在于,所述重新布局布线层包括一层或多层线路层,以及设置在线路层之间的介质层,所述芯片焊盘设置在所述重新布局布线层的外表面上。
5.如权利要求1所述的二次塑封封装结构,其特征在于,所述第一塑封层相对所述转接板具有张应力,所述第二塑封层相对所述转接板具有压应力。
6.如权利要求1所述的二次塑封封装结构,其特征在于,所述第一塑封层相对所述转接板具有压应力,所述第二塑封层相对所述转接板具有张应力。
7.如权利要求1所述的二次塑封封装结构,其特征在于,还包括:外接焊球,所述外接焊球电连接至金属布线层。
8.如权利要求7所述的二次塑封封装结构,其特征在于,所述外接焊球为铜柱或无铅焊球。
9.如权利要求1所述的二次塑封封装结构,其特征在于,所述第一塑封层和所述第二塑封层通过两次塑封形成。
10.如权利要求1所述的二次塑封封装结构,其特征在于,所述第二塑封层平衡所述第一塑封层与转接板不匹配导致的翘曲。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202023249037.8U CN213936169U (zh) | 2020-12-29 | 2020-12-29 | 一种二次塑封封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202023249037.8U CN213936169U (zh) | 2020-12-29 | 2020-12-29 | 一种二次塑封封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213936169U true CN213936169U (zh) | 2021-08-10 |
Family
ID=77156598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202023249037.8U Active CN213936169U (zh) | 2020-12-29 | 2020-12-29 | 一种二次塑封封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213936169U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112908947A (zh) * | 2021-01-18 | 2021-06-04 | 上海先方半导体有限公司 | 一种塑封封装结构及其制造方法 |
WO2024045757A1 (zh) * | 2022-09-01 | 2024-03-07 | 盛合晶微半导体(江阴)有限公司 | 2.5d封装结构及制备方法 |
-
2020
- 2020-12-29 CN CN202023249037.8U patent/CN213936169U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112908947A (zh) * | 2021-01-18 | 2021-06-04 | 上海先方半导体有限公司 | 一种塑封封装结构及其制造方法 |
WO2024045757A1 (zh) * | 2022-09-01 | 2024-03-07 | 盛合晶微半导体(江阴)有限公司 | 2.5d封装结构及制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10777502B2 (en) | Semiconductor chip, package structure, and pacakge-on-package structure | |
US10867897B2 (en) | PoP device | |
US7972902B2 (en) | Method of manufacturing a wafer including providing electrical conductors isolated from circuitry | |
TWI753589B (zh) | 微電子裝置總成及封裝、以及相關方法及系統 | |
US10083919B2 (en) | Packaging for high speed chip to chip communication | |
US9520304B2 (en) | Semiconductor package and fabrication method thereof | |
EP3154085A1 (en) | Semiconductor package structure and method for forming the same | |
TWI496270B (zh) | 半導體封裝件及其製法 | |
CN109003961B (zh) | 一种3d***集成结构及其制造方法 | |
US20160315051A1 (en) | Semiconductor package manufacturing method | |
US20140210101A1 (en) | Die package with Openings Surrounding End-portions of Through Package Vias (TPVs) and Package on Package (PoP) Using the Die Package | |
US20110209908A1 (en) | Conductor package structure and method of the same | |
CN112701088A (zh) | 一种二次塑封封装结构及其制作方法 | |
TWI635585B (zh) | 半導體封裝件及其製法 | |
CN111128914A (zh) | 一种低翘曲的多芯片封装结构及其制造方法 | |
CN213936169U (zh) | 一种二次塑封封装结构 | |
CN110676240A (zh) | 一种2.5d封装结构及其制造方法 | |
TWI488270B (zh) | 半導體封裝件及其製法 | |
US20110124157A1 (en) | Method for encapsulating electronic components on a wafer | |
US20230386991A1 (en) | Semiconductor device and manufacturing method thereof | |
US20110031607A1 (en) | Conductor package structure and method of the same | |
CN112582389A (zh) | 半导体封装件、封装件及其形成方法 | |
CN110867385A (zh) | 一种封装结构及其制备方法 | |
TWI426588B (zh) | 封裝結構以及封裝製程 | |
US20110031594A1 (en) | Conductor package structure and method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |