TWI818222B - 單體側向通路 - Google Patents

單體側向通路 Download PDF

Info

Publication number
TWI818222B
TWI818222B TW110100378A TW110100378A TWI818222B TW I818222 B TWI818222 B TW I818222B TW 110100378 A TW110100378 A TW 110100378A TW 110100378 A TW110100378 A TW 110100378A TW I818222 B TWI818222 B TW I818222B
Authority
TW
Taiwan
Prior art keywords
metal
semiconductor material
diode
cathode
material layer
Prior art date
Application number
TW110100378A
Other languages
English (en)
Other versions
TW202207479A (zh
Inventor
安德烈 羅茲比奇
貝林達 西夢妮 埃德米 彼爾納斯
大衛 羅素 豪格
詹姆士 約瑟夫 布拉葛
堤摩西 愛德華 包樂司
Original Assignee
美商Macom技術解決控股公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商Macom技術解決控股公司 filed Critical 美商Macom技術解決控股公司
Publication of TW202207479A publication Critical patent/TW202207479A/zh
Application granted granted Critical
Publication of TWI818222B publication Critical patent/TWI818222B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/868PIN diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8613Mesa PN junction diodes

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Glass Compositions (AREA)
  • Chemical Or Physical Treatment Of Fibers (AREA)

Abstract

本發明描述一種二極體半導體結構。在一個實例中,二極體裝置包含基板、第一摻雜類型的第一半導體材料層、本質半導體材料層及第二摻雜類型的第二半導體材料層。該二極體裝置亦包含形成於該第一半導體材料層上之金屬接點及自該基板之背面、穿過該基板且穿過該第一半導體材料層所形成之金屬通路,其中該金屬通路接觸該第一半導體材料層上之該金屬接點之底表面。在此組態中,可在該基板之該背面與該第一半導體材料層上之該金屬接點之間達成直接電連接而不需要與該金屬接點之額外金屬連接,諸如金屬空橋。

Description

單體側向通路
本申請案係關於單體側向通路。
二極體常常在多種軍事及商業應用中用作開關元件。其中,應用包含汽車防撞系統(collision avoidance system;CAS)、被動輻射成像及雷達系統以及用於電腦網路連接應用之開關矩陣裝置。用於此類射頻(radio frequency;RF)及微波應用中之許多二極體製造為同質接面裝置。這些裝置以離散及整合式組件形式兩者使用,以用於範圍介於約一百萬赫(megahertz;MHz)至遠高於一百吉赫(gigahertz;GHz)之高頻率操作中適用的開關功能。
在一個實例中,描述了一種二極體半導體結構。該二極體半導體結構包含基板、形成於該基板上之第一摻雜類型的第一半導體材料層、形成於該第一半導體材料層上之本質半導體材料層及形成於該本質半導體材料層上之第二摻雜類型的第二半導體材料層。該二極體半導體結構亦包含形成於該第一半導體材料層上之第一金屬接點及形成於該第二半導體材料層上之第二金屬接點。該二極體半導體結構亦包含自該基板之背面、穿過該基板且穿過該第一半導體材料層所形成的金屬通路。該金屬通路接觸該第一金屬接點之底表面。
在其他態樣中,該第一半導體材料層可具體實現為該二極體半導體結構之陰極層,且該第一半導體材料層形成為在底切上方延伸之陰極台面,該底切形成於該基板中。該金屬通路形成於該陰極台面下方。在又其他態樣中,該本質半導體材料層及該第二半導體材料層形成為在底切上方延伸之陽極台面,該底切形成於該第一半導體材料層中。
在其他態樣中,二極體之該第一金屬接點包括第一陰極接點及第二陰極接點,且該二極體之該第二金屬接點包括陽極接點。該第一陰極接點在該陽極金屬接點之一側處形成於該陰極台面上,且該第二陰極接點在該陽極金屬接點之另一側處形成於該陰極台面上。另外,該金屬通路包括第一金屬通路及第二金屬通路。該第一金屬通路在該陽極金屬接點之一側處形成於該陰極台面下方,且該第二金屬通路在該陽極金屬接點之另一側處形成於該陰極台面下方。在其他實例中,兩個或更多個金屬通路可在該二極體之該陽極金屬接點之任一側或兩側處形成於該二極體之該陰極台面下方。
在一個實例中,該第一半導體材料層包括砷化鎵(gallium arsenide;GaAs)半導體材料層,且該第一摻雜類型包括N+摻雜。該第二半導體材料層包括砷化鋁鎵(aluminum gallium arsenide;AlGaAs)半導體材料層,且該第二摻雜類型包括P+摻雜。
在其他態樣中,該第一半導體材料層包括該二極體半導體結構之陰極層,且該第一金屬接點包括該二極體半導體結構之陰極接點。該第二半導體材料層包括該二極體半導體結構之陽極層,且該第二金屬接點包括該二極體半導體結構之陽極接點。
在其他實例中,該金屬通路包括穿過該基板、穿過該第一半導體材料層形成且接觸該第一金屬接點的該底表面的複數個金屬通路中的一者。
對諸如電晶體及二極體裝置之較高度整合式半導體裝置之需求已經且預期隨新技術領域之出現而顯著增加。例如,單晶微波積體電路(Monolithic microwave integrated circuit;MMIC)裝置現通常部署於雷達系統及電信前端模組中,諸如開關、移相器、電流及電壓控制組件以及限制器中,以及其他電路組件中。例如,超材料掃描陣列之出現藉由用比傳統電子掃描陣列成本、大小、重量及功率要求顯著更低之雷達系統開闢新可能性來重塑雷達產業。新的超材料掃描陣列很大程度上依賴於嵌入陣列之單位格子內的二極體以主動地在吸收器與反射器狀態之間調諧超材料。
在二極體裝置領域中,砷化鋁鎵(Aluminum Gallium Arsenide;AlGaAs)PIN二極體係用於成熟及新興應用兩者之良好候選物。AlGaAs之寬帶隙產生具有極低RF導通狀態電阻及關斷狀態電容之AlGaAs PIN二極體。AlGaAs PIN二極體裝置在高達110 GHz(及更高)之所有頻率下提供較低***損耗,且其效能優於許多其他市售產品。如同其他半導體裝置,將需要最佳化產率且改良AlGaAs PIN二極體之可靠性及效能以及用於製造AlGaAs PIN二極體之製程,以滿足未來需要。
在一種用於形成AlGaAs PIN二極體之製程中,使用由金屬形成之一或多個橋或空橋,以用於PIN二極體之陰極與接地墊之間的電連接來形成分流二極體。金屬橋習知用於此類接地連接,因為N+砷化鎵(GaAs)陰極層之蝕刻速率隨PIN二極體中之晶體定向變化,且不管PIN二極體之定向如何都可形成金屬橋。因此,使用金屬橋有助於PIN二極體之各種電路定向及組態。
然而,使用金屬橋存在多個缺點。首先,側向通路與PIN二極體之間需要存在最小距離以適當地形成金屬橋。此最小距離要求連同金屬橋之建構固有的若干其他限制顯著地限制可實現之積體度及熱效能的水準。歸因於金屬橋之額外串聯電阻及電感亦可降低接地連接之品質且限制PIN二極體之高頻響應。金屬橋亦有用於高功率應用之可靠性問題,尤其係由於金屬橋中形成裂痕的發生。
根據本文中所描述的具體實例的態樣,引入單體側向通路組態以消除與使用金屬橋相關的缺點。為在PIN二極體中建構單體通路,使PIN二極體之陰極台面延伸且使通路形成於其正下方。此新結構組態進一步詳細描述於本文中。
在一個示例具體實例中,二極體裝置包含基板、第一摻雜類型的第一半導體材料層、本質半導體材料層及第二摻雜類型的第二半導體材料層。該二極體裝置亦包含形成於該第一半導體材料層上之金屬接點及自該基板之背面、穿過該基板且穿過該第一半導體材料層所形成之金屬通路,其中該金屬通路接觸該第一半導體材料層上之該金屬接點之底表面。在此組態中,可在該基板之該背面與該第一半導體材料層上之該金屬接點之間達成直接電連接而不需要與該金屬接點之額外金屬連接,諸如金屬空橋。
與具有金屬橋之類似大小的習知PIN二極體相比,根據具體實例之具有單體側向通路之PIN二極體在跨越二極體之中心-至-中心通路間距減小之情況下展現出總體大小之顯著減小。在一個實例中,跨越二極體之中心-至-中心通路間距自208 μm減小至115 μm。併入單體側向通路之PIN二極體之其他優勢包含藉由消除金屬橋而提昇之製造產率;藉由較接近PIN二極體之陽極的金屬通路(以促進熱耗散)而改良之熱行為;降低之總體大小,產生具有潛在較高密度、改良之高頻效能及接地耦接之電路;在電流處置能力僅由PIN二極體之陽極限制之情況下,對於高功率產品設計之限制較少;及關於PIN二極體之定向無限制。
轉向圖式,圖1說明示例二極體半導體結構100(「二極體100」)之橫截面視圖。二極體100作為代表性實例在圖1中被說明。二極體100之各種層的形狀及相對大小在圖1中未必按比例繪製。圖1中所示之層並非詳盡的,且二極體100在一些情況中可包含未單獨說明的其他層及元件。另外,二極體100可形成為與其他裝置及電路元件組合之較大積體電路裝置之一部分。
二極體100為適用作開關之兩端異質接面裝置。二極體100包含基板102、形成於基板102上之第一摻雜類型的第一半導體材料層104(「第一層104」)、形成於第一層104上之本質半導體材料層106(「本質層106」)及形成於本質層106上之第二摻雜類型的第二半導體材料層108(「第二層108」)。儘管在圖1中說明且在下文描述了特定實例,二極體100可以各種方式具體實現,包含示出且描述於美國專利第6,794,734號中的二極體裝置中之任一者,該專利之全部內容特此以引用之方式併入本文中。
在一個實例中,基板102可具體實現為具有合適厚度之GaAs半導體基板。第一層104為二極體100之陰極層。第一層104可具體實現為GaAs半導體材料層,且第一摻雜類型可為藉由適合濃度之矽(Silicon;Si)的N+摻雜(對於N+ GaAs半導體材料層而言),但亦可依賴於其他類型之半導體材料及摻雜類型。第一層104可藉由磊晶沉積以合適厚度直接形成於基板102上。如圖1中所示,第一層104形成為在底切109上方延伸之陰極台面160,該底切藉由蝕刻形成於基板102中。
本質層106可具體實現為本質(例如未經摻雜或未經有意摻雜)GaAs半導體材料層。本質層106可藉由磊晶沉積以合適厚度直接形成於第一層104上。本質層106部分確立二極體100之崩潰電壓及電容。
第二層108為二極體100之陽極層。第二層108可具體實現為AlGaAs半導體材料層,且第二摻雜類型可包含藉由適合濃度之碳(Carbon;C)的P+摻雜(對於P+ AlGaAs半導體材料層而言),但亦可依賴於其他類型之半導體材料及摻雜類型。第二層108可直接形成於本質層106上。如圖1中所示,本質層106及第二層108形成為在底切上方延伸之台面,該底切藉由蝕刻形成於第一層104中。
二極體100亦包含金屬接點110、112及120。金屬接點110及112形成於第一層104上,且金屬接點120形成於第二層108上。金屬接點110及112安置於第一層104之頂表面上以提供與二極體100之陰極的歐姆接觸(ohmic contact)。金屬接點120安置於第二層108之頂表面上以提供與二極體100之陽極的歐姆接觸。金屬墊140及142亦形成於基板102之頂表面上以用於電連接至二極體100之陰極。特定言之,如下文進一步詳細描述,形成金屬橋130及132以分別將金屬墊140及金屬墊142電連接至金屬接點110及金屬接點112。
在二極體100中,第二層108之P+ AlGaAs半導體材料比本質層106之本質GaAs半導體材料具有更寬帶隙。第二層108及本質層106之半導體材料之傳導帶與價帶之間的此能量差引起合適障壁高度差之產生,此既增強電洞自陽極區至本質區中之正向注入又延遲電子自本質區至陽極區中之反向注入。歸因於帶隙差,接面之注入載流子受限,從而有效地減小二極體100之本質區內的串聯電阻。本質區中之提高的載流子濃度降低本質區中之電阻,其亦使得***損耗降低而不損害隔離度。
二極體100可作為高頻開關操作。本質區之電阻可隨向二極體100施加直流(direct current;DC)偏壓而改變許多數量級。當二極體100處於「關斷」狀態(例如,不具有正向DC偏壓)時,二極體100作為電開路(electrical open)操作,使得僅經由電容進行耦合。因此,藉由使二極體100之關斷狀態電容較小,耦合極少,且在不具有正向DC偏壓之情況下高頻率下之阻抗較高。同時,藉由使二極體100之接通狀態電阻較小,當施加正向DC偏壓時二極體100之串聯電阻亦較低。
類似於二極體100之多種二極體可形成於基板102上,且二極體可以各種方式彼此電連接且電連接至其他被動組件,諸如電阻器、電容器及電感器,以形成較大電路。串聯連接及分流連接之二極體之電連接可影響用於二極體之間的互連之製程步驟及結構。例如,為製造串聯連接之二極體,基板102之厚度可為約8密耳(mil)。為製造分流連接之二極體,基板102之厚度可減小至4密耳,但亦可依賴於其他合適厚度,且通路孔可自基板102之背面蝕刻穿過。
如圖1中所示,通路孔經蝕刻且金屬通路150及152自基板102之背面穿過形成。金屬通路150及金屬通路152延伸穿過基板102且分別與形成於基板102之頂表面上的金屬墊140及金屬墊142電連接。另外,如圖1中所示,形成金屬橋130及金屬橋132以分別將金屬墊140及金屬墊142電連接至金屬接點110及金屬接點112。以此方式,二極體100之陰極金屬接點110及112可於基板102下藉助於電連接接地(尤其對於分流連接之二極體)。
使用金屬橋130及132用於電連接至二極體100存在多個缺點。首先,金屬通路150及金屬通路152與二極體100之間需要存在最小距離以適當地形成金屬橋130及132。此最小距離要求連同金屬橋130及132之建構固有的若干其他限制,限制了二極體100以及形成於基板102上之其他二極體可實現之積體度及熱效能的水準。歸因於金屬橋130及132的額外串聯電阻及電感亦可降低分流連接之二極體的接地連接的品質且限制二極體100的高頻響應。由於金屬橋130及132中形成裂痕的發生(尤其在接觸金屬墊140及142之情況下),金屬橋130及132亦有可靠性問題。
圖2說明圖1中所示之二極體100之俯視圖。在圖2中,示出形成於第一層104上之金屬接點110及112,其朝向陰極台面160之邊緣延伸。金屬墊140及142亦示於基板102之頂表面上,其中使用虛線在金屬墊140及142下方示出金屬通路150及152的位置。包含金屬墊140及142之二極體100可沿一個維度量測為「W1」之大小。
依賴金屬跡線170作為與二極體100之陽極金屬接點120之電接觸。金屬橋130及132亦示於圖2中,分別將金屬墊140及金屬墊142電連接至二極體100之陰極的金屬接點110及金屬接點112。金屬橋130及132顯示為包含自金屬墊140及142延伸至金屬接點110及112的多個指形件。在一些情況下,當金屬橋130及132形成時,金屬橋130及132不能附接於或接觸第一層104上之金屬接點110及112。另外,裂痕可能出現在金屬橋130及132中,尤其係金屬橋130及132與金屬墊140及142相接處。
本文中描述併入有一或多個單體側向通路之半導體裝置,包含但不限於二極體裝置,以提供多個改良。例如,可依賴於併入有一或多個單體側向通路之PIN二極體以克服使用金屬橋之缺點、提高裝置效能、降低成本、增加可靠性且實現其他益處。
圖3說明根據具體實例之各種態樣之示例二極體半導體結構200(「二極體200」)的橫截面視圖。二極體200作為代表性實例在圖3(及圖4)中被說明。二極體200之各種層的形狀及相對大小在圖3中未必按比例繪製。圖3中所示之層並非詳盡的,且二極體200在一些情況中可包含未單獨說明的其他層及元件。另外,二極體200可形成為與其他裝置及電路元件組合之較大積體電路裝置之一部分。
類似於二極體100,二極體200為適用作開關之兩端異質接面裝置。二極體200包含基板202、形成於基板202上之第一摻雜類型的第一半導體材料層204(「第一層204」)、形成於第一層204上之本質半導體材料層206(「本質層206」)及形成於本質層206上之第二摻雜類型的第二半導體材料層208(「第二層208」)。在圖3中說明且在下文描述二極體200之一個實例。在更特定情況下,二極體200可部分具體實現為多個半導體材料層,類似但不限於美國專利第6,794,734號中所描述之那些半導體材料層。
在一個實例中,基板202可具體實現為具有合適厚度之GaAs半導體基板,但亦可依賴於其他類型之半導體基板。第一層204為二極體200之陰極層。第一層204可具體實現為GaAs半導體材料層,且第一摻雜類型可為藉由適合濃度之矽(Si)的N+摻雜(對於N+ GaAs半導體材料層而言),但亦可依賴於其他類型之半導體材料及摻雜類型。第一層204可藉由磊晶沉積或另一合適技術以合適厚度直接形成於基板202上。如圖3中所示,第一層204形成為在底切109上方延伸之陰極台面260,該底切藉由蝕刻形成於基板202中。
例如,本質層206可具體實現為本質(例如未經摻雜或未經有意摻雜)GaAs半導體材料層以及其他半導體材料層。本質層206可藉由磊晶沉積或另一合適技術以合適厚度直接形成於第一層204上。本質層206部分確立二極體200之崩潰電壓及電容。
第二層208為二極體200之陽極層。例如,第二層208可具體實現為AlGaAs半導體材料層,且第二摻雜類型可包含藉由適合濃度之碳(C)的P+摻雜(對於P+ AlGaAs半導體材料層而言),但亦可依賴於其他類型之半導體材料及摻雜類型。第二層208可藉由磊晶沉積或另一合適技術直接形成於本質層206上。如圖3中所示,本質層206及第二層208形成為在底切上方延伸之台面,該底切藉由蝕刻形成於第一層204中。
二極體200亦包含金屬接點210、212及220。金屬接點210及212形成於第一層204上,且金屬接點220形成於第二層208上。金屬接點210及212安置於第一層204之頂表面上以提供與二極體200之陰極的歐姆接觸。金屬接點220安置於第二層208之頂表面上以提供與二極體200之陽極的歐姆接觸。然而,二極體200並不依賴於金屬墊140及142(如圖1中所示)來電連接至二極體200之陰極。類似地,二極體200並不依賴於金屬橋130及132(如圖1中所示)。
類似於二極體100,二極體200可作為高頻開關操作。本質區之電阻可隨向二極體200施加DC偏壓而改變許多數量級。當二極體200處於「關斷」狀態(例如,不具有正向DC偏壓)時,二極體200作為電開路操作,使得僅經由電容進行耦合。因此,藉由使二極體200之關斷狀態電容較小,耦合為極少,且在不具有正向DC偏壓之情況下高頻率下之阻抗較高。同時,藉由使二極體200之接通狀態電阻較小,當施加正向DC偏壓時二極體200之串聯電阻亦較低。
類似於二極體200之多種二極體可形成於基板202上,且二極體可以各種方式彼此電連接且電連接至其他被動組件,諸如電阻器、電容器及電感器,以形成較大電路。串聯連接及分流連接之二極體之電連接可影響用於二極體之間的互連之製程步驟及結構。例如,為製造串聯連接之二極體,基板202之厚度可為8密耳。為製造分流連接之二極體,基板202之厚度可減小至4密耳,且通路孔可自基板202之背面蝕刻穿過。
如圖3中所示,通路孔經蝕刻且金屬通路250及252自基板202之背面穿過形成。金屬通路250及金屬通路252延伸穿過基板202且分別在金屬接點210及212之底表面處與金屬接點210及金屬接點212電連接。特定言之,金屬通路250自基板202之背面、穿過基板202且穿過第一層204形成。金屬通路250接觸金屬接點210之底表面。另外,金屬通路252自基板202之背面、穿過基板202且穿過第一層204形成。金屬通路250接觸金屬接點210之底表面。以此方式,二極體200之陰極的金屬接點210及212可於基板102下藉助於電連接接地(尤其對於分流連接之二極體)。
與二極體100相比,二極體200經設計以避免對金屬橋之需求。二極體200之陰極台面260形成為大於二極體100之陰極台面160,但二極體200之總體大小小於二極體100。二極體200之金屬接點210及212在一些情況下亦可形成為大於二極體100之金屬接點110及112。陰極台面260之特定大小及形狀可在具體實例當中變化,但陰極台面260一般形成為足夠大以容納自基板202下方形成之一或多個金屬通路。金屬接點210及212之大小及形狀亦可變化,但形成為允許與自基板202下方形成之一或多個金屬通路接觸。
圖4說明圖3中所示之二極體200的俯視圖。在圖4中示出形成於第一層204上之金屬接點210及212,其朝向陰極台面260之邊緣延伸。使用虛線在金屬接點210及212下方示出金屬通路250及252的位置。依賴金屬跡線270作為與二極體200之陽極金屬接點220之電接觸。包含金屬接點210及212之二極體200可沿一個維度量測為「W2」之大小。與圖2中所示之二極體100相比,「W2」小於「W1」且圖4中所示之二極體200顯著較小。在一個實例中,對於跨越二極體200之通路250與通路252之間的通路間距而言,跨越二極體100之通路150與通路152之間的中心-至-中心通路間距自208 μm減小至115 μm。
金屬通路250及252與二極體200為單體,這些通路形成於二極體200之陰極台面層204下方。金屬通路250及金屬通路252延伸穿過基板202且分別在金屬接點210及金屬接點212之底表面處與金屬接點210及金屬接點212電連接。特定言之,金屬通路250接觸金屬接點210之底表面,且金屬通路250接觸金屬接點210之底表面。在如圖5及6中所示之二極體200之結構組態中,金屬通路250及252與金屬接點210及212之間的電連接不必依賴於金屬橋。因此,金屬橋所固有的故障模式並不歸因於二極體200。
總體而言,除了其他優勢,二極體200展現總體大小之顯著減小,其中中心-至-中心通路間距減小,得到較高密度之MMIC。二極體200可藉由消除金屬橋而以提高產率製造。二極體200展現藉由更接近陽極之金屬通路而改良之熱行為。二極體200展現改良之高頻效能及接地耦接,以及基於較高電流處置能力而對於高功率產品設計之較少限制。二極體200亦可在不具有關於基板上之定向之任何限制的情況下製造。
圖5為包含圖1中所示之示例二極體100之橫截面視圖的相片。如所示,通路孔經蝕刻且金屬通路150及152自基板102之背面穿過形成。金屬通路150及金屬通路152延伸穿過基板102且分別與形成於基板102之頂表面上的金屬墊140及金屬墊142電連接。另外,形成金屬橋130及金屬橋132以分別將金屬墊140及金屬墊142電連接至金屬接點110及金屬接點112。以此方式,二極體100之陰極金屬接點110及112可於基板102下藉助於電連接接地(尤其對於分流連接之二極體)。金屬通路150及152均形成於二極體100中之第一層104外部(亦即非下方),與二極體100之陽極相距一定距離。
圖6為包含根據具體實例之各種態樣的圖3中所示之二極體200之橫截面視圖的相片。如所示,通路孔經蝕刻且金屬通路250及252自基板202之背面穿過形成。金屬通路250及金屬通路252延伸穿過基板202且分別在金屬接點210及金屬接點212之底表面處與金屬接點210及金屬接點212電連接。特定言之,金屬通路250自基板202之背面、穿過基板202且穿過第一層204形成。金屬通路250接觸金屬接點210之底表面。另外,金屬通路252自基板202之背面、穿過基板202且穿過第一層204形成。金屬通路250接觸金屬接點210之底表面。金屬通路250及252均形成於第一層204下方且較接近於二極體200之陽極,且金屬通路250及252在本文中作為用於該結構組態之單體側向通路被提及。與二極體100相比,金屬通路250及252更能夠將熱自二極體200之陽極導離。
儘管二極體200包含陽極金屬接點220之一側上的第一金屬通路250及陽極金屬接點220之另一側上的第二金屬通路252,但單體通路之其他配置均在具體實例之範疇內。在那情形下,圖7A-7C說明包含根據具體實例之各種態樣的單體通路之替代性配置的二極體半導體結構之俯視圖。圖7A-7B呈現包含單體側向通路之二極體的不同形狀及組態之實例,但這些實例並不意欲為限制性的,此係由於其他形狀、樣式及組態在具體實例之範疇內。
在圖7A中,示出包含陰極金屬接點310、陽極金屬接點320及陰極台面360之二極體300。另外,使用虛線在陰極金屬接點310下方示出一個單體金屬通路350之位置。金屬通路350之頂部接觸陰極金屬接點310之底表面,符合本文中所描述之具體實例。在所示之實例中,二極體300之陽極及陰極層形成為具有弧形邊角之矩形,而非圓形。此外,二極體300包含陽極金屬接點320之一側上的僅一個陰極金屬接點310及僅一個金屬通路350。
在圖7B中,示出包含陰極金屬接點410、陽極金屬接點420及陰極台面460之二極體400。另外,使用虛線在陰極金屬接點410下方示出兩個單體金屬通路450及452之位置。金屬通路450及452接觸陰極金屬接點410之底表面,符合本文中所描述之具體實例。在所示之實例中,二極體400之陽極及陰極層形成為具有弧形邊角之矩形,而非圓形。此外,二極體400包含陽極金屬接點420之一側上的一個陰極金屬接點410,但包含兩個金屬通路450及452。
在圖7C中,示出包含陰極金屬接點510及512、陽極金屬接點520及陰極台面560之二極體500。另外,使用虛線在陰極金屬接點510下方示出三個單體金屬通路551-553之位置,且使用虛線在陰極金屬接點512下方示出三個單體金屬通路554-556之位置。金屬通路551-553接觸陰極金屬接點510之底表面,且金屬通路554-556接觸陰極金屬接點512之底表面。在所示之實例中,二極體500之陽極及陰極層形成為具有弧形邊角之矩形,而非圓形。二極體500包含在陽極金屬接點520之相對側上的兩個陰極金屬接點510及512,及分別在陽極金屬接點520之相對側上的三個金屬通路551-553及554-556。
本文中所描述之PIN二極體結構及裝置可用於製造廣泛多種適用積體電路,包含限制器、開關及其他電路。PIN二極體結構亦可以適合於微波電路應用之單晶電路格式與各種組件整合。儘管本文中已詳細地描述具體實例,但描述係作為實例。本文中所描述之概念亦不限於PIN二極體之改良。這些概念可應用於其他類型之半導體裝置,諸如各種類型之二極體、電晶體、控制整流器、閘流體、半導體雷射、光電池及其他裝置。
本文中所描述之具體實例的特徵為代表性的,且在替代具體實例中,可添加或省略某些特徵及元件。另外,所屬技術領域中具有通常知識者可在不背離以下申請專利範圍中定義之本發明之精神及範疇的情況下對本文中所描述之具體實例之態樣進行修改,其範疇應根據最廣泛解釋以便涵蓋修改及等效結構。
100:二極體半導體結構 / 二極體 102:基板 104:層 106:層 108:層 109:底切 110:接點 112:接點 120:接點 130:橋 132:橋 140:墊 142:墊 150:通路 152:通路 160:台面 170:跡線 200:二極體半導體結構 / 二極體 202:基板 204:層 206:層 208:層 210:接點 212:接點 220:接點 250:通路 252:通路 260:台面 270:跡線 300:二極體 310:接點 320:接點 350:通路 360:台面 400:二極體 410:接點 420:接點 450:通路 452:通路 460:台面 500:二極體 510:接點 512:接點 520:接點 551:通路 552:通路 553:通路 554:通路 555:通路 556:通路 560:台面
參考以下圖式可更好地理解本發明之態樣。應注意,圖式中之元件未必按比例繪製,其中重點轉而在於清楚地說明具體實例之原理。
[圖1]說明示例二極體半導體結構之橫截面視圖。
[圖2]說明圖1中所示之示例二極體半導體結構之俯視圖。
[圖3]說明根據具體實例之各種態樣之示例二極體半導體結構的橫截面視圖。
[圖4]說明根據具體實例之各種態樣的圖3中所示之示例二極體半導體結構之俯視圖。
[圖5]為包含圖1中所示之示例二極體半導體結構之橫截面視圖的相片。
[圖6]為包含根據具體實例之各種態樣的圖3中所示之示例二極體半導體結構之橫截面視圖的相片。
[圖7A-7C]說明包含根據具體實例之各種態樣的單體通路之替代性配置的二極體半導體結構之俯視圖。
109:底切
200:二極體半導體結構/二極體
202:基板
204:層
206:層
208:層
210:接點
212:接點
220:接點
250:通路
252:通路
260:台面

Claims (20)

  1. 一種二極體半導體結構,其包括:基板;第一摻雜類型的第一半導體材料層,其形成於該基板上;本質半導體材料層,其形成於該第一半導體材料層上;第二摻雜類型的第二半導體材料層,其形成於該本質半導體材料層上;第一金屬接點,其形成於該第一半導體材料層上;第二金屬接點,其形成於該第二半導體材料層上;及金屬通路,其自該基板之背面、穿過該基板且穿過該第一半導體材料層形成,其中該金屬通路接觸該第一金屬接點的底表面。
  2. 如請求項1之二極體半導體結構,其中:該第一半導體材料層包括該二極體半導體結構之陰極層;及該第一半導體材料層形成為在底切上方延伸之陰極台面,該底切形成於該基板中。
  3. 如請求項2之二極體半導體結構,其中該金屬通路形成於該陰極台面下方。
  4. 如請求項3之二極體半導體結構,其中:該第一金屬接點包括第一陰極接點及第二陰極接點;該第一陰極接點在該第二金屬接點之一側處形成於該陰極台面上;該第二陰極接點在該第二金屬接點之另一側處形成於該陰極台面上;該金屬通路包括第一金屬通路及第二金屬通路;該第一金屬通路在該第二金屬接點之一側處形成於該陰極台面下方;及該第二金屬通路在該第二金屬接點之另一側處形成於該陰極台面下方。
  5. 如請求項1之二極體半導體結構,其中: 該第二半導體材料層包括該二極體半導體結構之陽極層;及該本質半導體材料層及該第二半導體材料層形成為在底切上方延伸之陽極台面,該底切形成於該第一半導體材料層中。
  6. 如請求項1之二極體半導體結構,其中:該第一半導體材料層包括砷化鎵(gallium arsenide;GaAs)半導體材料層;及該第一摻雜類型包括N+摻雜。
  7. 如請求項1之二極體半導體結構,其中:該第一半導體材料層包括該二極體半導體結構之陰極層;及該第一金屬接點包括該二極體半導體結構之陰極接點。
  8. 如請求項1之二極體半導體結構,其中:該第二半導體材料層包括砷化鋁鎵(aluminum gallium arsenide;AlGaAs)半導體材料層;及該第二摻雜類型包括P+摻雜。
  9. 如請求項1之二極體半導體結構,其中:該第二半導體材料層包括該二極體半導體結構之陽極層;及該第二金屬接點包括該二極體半導體結構之陽極接點。
  10. 如請求項1之二極體半導體結構,其中該金屬通路包括穿過該基板、穿過該第一半導體材料層形成且接觸該第一金屬接點之該底表面的複數個金屬通路中之一者。
  11. 一種半導體結構,其包括:基板;第一半導體材料層,其形成為該基板上之第一台面;本質半導體材料層,其形成於該第一半導體材料層上; 第二半導體材料層,其形成於該本質半導體材料層上,該本質半導體材料層及該第二半導體材料層形成為該第一半導體材料層上之第二台面;第一金屬接點,其形成於該第一半導體材料層上;及金屬通路,其穿過該基板、穿過該第一半導體材料層形成且接觸該第一金屬接點的底表面。
  12. 如請求項11之半導體結構,其中:該第一半導體材料層包括陰極層;及該第一半導體材料層形成為在底切上方延伸之陰極台面,該底切形成於該基板中。
  13. 如請求項12之半導體結構,其中該金屬通路形成於該陰極台面下方。
  14. 如請求項13之半導體結構,其中:該第一金屬接點包括第一陰極接點及第二陰極接點;該第一陰極接點在該半導體結構之一陽極金屬接點之一側處形成於該陰極台面上;該第二陰極接點在該陽極金屬接點之另一側處形成於該陰極台面上;該金屬通路包括第一金屬通路及第二金屬通路;該第一金屬通路在該陽極金屬接點之一側處形成於該陰極台面下方;及該第二金屬通路在該陽極金屬接點之另一側處形成於該陰極台面下方。
  15. 如請求項11之半導體結構,其中該第一半導體材料層包括N+摻雜的砷化鎵(GaAs)半導體材料層。
  16. 如請求項11之半導體結構,其中:該第一半導體材料層包括該半導體結構之陰極層;及該第一金屬接點包括該半導體結構之陰極接點。
  17. 如請求項11之半導體結構,其中該第二半導體材料層包括P+摻雜的砷化鋁鎵(AlGaAs)半導體材料層。
  18. 如請求項11之半導體結構,其中:該第二半導體材料層包括該半導體結構之陽極層;及該半導體結構進一步包括形成於該陽極層上之陽極金屬接點。
  19. 一種PIN二極體,其包括:基板;陰極層,其位於該基板上方;本質層,其位於該陰極層上方;陽極層,其位於該本質層上方;陰極金屬接點,其位於該陰極層上;及金屬通路,其從所述基板的背側延伸、穿過該基板、穿過該陰極層且接觸該陰極金屬接點的底表面。
  20. 如請求項19之PIN二極體,其中該金屬通路包括從所述基板的背側延伸、穿過該基板、穿過該陰極層且接觸該陰極金屬接點之該底表面的複數個金屬通路中之一者。
TW110100378A 2020-04-02 2021-01-06 單體側向通路 TWI818222B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/838,114 US11270928B2 (en) 2020-04-02 2020-04-02 Unibody lateral via
US16/838,114 2020-04-02

Publications (2)

Publication Number Publication Date
TW202207479A TW202207479A (zh) 2022-02-16
TWI818222B true TWI818222B (zh) 2023-10-11

Family

ID=75588269

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110100378A TWI818222B (zh) 2020-04-02 2021-01-06 單體側向通路

Country Status (6)

Country Link
US (2) US11270928B2 (zh)
EP (1) EP4128364A1 (zh)
JP (1) JP2023519646A (zh)
CN (1) CN115461876A (zh)
TW (1) TWI818222B (zh)
WO (1) WO2021202447A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230402549A1 (en) 2022-06-09 2023-12-14 Macom Technology Solutions Holdings, Inc. Monolithic pin and schottky diode integrated circuits

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020117681A1 (en) * 2001-02-23 2002-08-29 Weeks T. Warren Gallium nitride material devices and methods including backside vias
US20170110571A1 (en) * 2015-10-20 2017-04-20 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US20190288132A1 (en) * 2013-05-22 2019-09-19 W&Wsens, Devices Inc. Microstructure enhanced absorption photosensitive devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6700140B2 (en) * 2001-02-16 2004-03-02 Teraburst Networks, Inc. Thyristor switch for microwave signals
US6794734B2 (en) 2002-05-03 2004-09-21 Mia-Com Heterojunction P-I-N diode and method of making the same
US7038288B2 (en) * 2002-09-25 2006-05-02 Microsemi Corporation Front side illuminated photodiode with backside bump
US6853014B2 (en) * 2002-10-25 2005-02-08 The University Of Connecticut Optoelectronic circuit employing a heterojunction thyristor device that performs high speed sampling
KR101030299B1 (ko) * 2008-08-08 2011-04-20 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
US7916529B2 (en) * 2009-02-13 2011-03-29 Spansion Llc Pin diode device and architecture
JP2013077630A (ja) * 2011-09-29 2013-04-25 Fujitsu Ltd 半導体装置及びその製造方法
JP5970736B2 (ja) * 2012-04-27 2016-08-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020117681A1 (en) * 2001-02-23 2002-08-29 Weeks T. Warren Gallium nitride material devices and methods including backside vias
US20190288132A1 (en) * 2013-05-22 2019-09-19 W&Wsens, Devices Inc. Microstructure enhanced absorption photosensitive devices
US20170110571A1 (en) * 2015-10-20 2017-04-20 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2023519646A (ja) 2023-05-12
CN115461876A (zh) 2022-12-09
US11270928B2 (en) 2022-03-08
TW202207479A (zh) 2022-02-16
US20220165645A1 (en) 2022-05-26
EP4128364A1 (en) 2023-02-08
WO2021202447A1 (en) 2021-10-07
US20210313250A1 (en) 2021-10-07

Similar Documents

Publication Publication Date Title
EP1719186B1 (en) Semiconductor device having thermal spacers
US5202752A (en) Monolithic integrated circuit device
TWI525753B (zh) 利用島狀形貌之氮化鎵功率器件
EP1705714B1 (en) Field effect transistor and method of manufacturing the same
US11863130B2 (en) Group III nitride-based radio frequency transistor amplifiers having source, gate and/or drain conductive vias
US11837559B2 (en) Group III nitride-based radio frequency amplifiers having back side source, gate and/or drain terminals
US20230197611A1 (en) Semiconductor device for rf integrated circuit
TWI818222B (zh) 單體側向通路
EP3619738A1 (en) High power mmic devices having bypassed gate transistors
US20210367084A1 (en) Diodes with straight segment anodes
CN115485827A (zh) 具有共享电极的集成晶体管
US20230207557A1 (en) Microwave integrated circuits including gallium-nitride devices on silicon
US11830810B2 (en) Packaged transistor having die attach materials with channels and process of implementing the same
US20230402549A1 (en) Monolithic pin and schottky diode integrated circuits
CN212991103U (zh) 微波发射器
US20240079320A1 (en) Packaged transistor with channeled die attach materials and process of implementing the same
US20240088231A1 (en) Semiconductor device and method for manufacturing the same
US20240105692A1 (en) Packaged flip chip radio frequency transistor amplifier circuits
US20230197587A1 (en) Ipd components having sic substrates and devices and processes implementing the same
WO2024118642A1 (en) Manufacturable gallium containing electronic devices
WO2023235646A1 (en) Microstrip board ground plane impedance matching adjustment
CN114695278A (zh) 一种半导体器件及其制备方法
JP2000100937A (ja) 半導体装置