TWI812185B - 蝕刻方法 - Google Patents

蝕刻方法 Download PDF

Info

Publication number
TWI812185B
TWI812185B TW111115569A TW111115569A TWI812185B TW I812185 B TWI812185 B TW I812185B TW 111115569 A TW111115569 A TW 111115569A TW 111115569 A TW111115569 A TW 111115569A TW I812185 B TWI812185 B TW I812185B
Authority
TW
Taiwan
Prior art keywords
resist
electrode
cycle
etching
deposition
Prior art date
Application number
TW111115569A
Other languages
English (en)
Other versions
TW202249115A (zh
Inventor
鈴木大地
森川泰宏
土居謙太
中村敏幸
Original Assignee
日商愛發科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=83693460&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI812185(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 日商愛發科股份有限公司 filed Critical 日商愛發科股份有限公司
Publication of TW202249115A publication Critical patent/TW202249115A/zh
Application granted granted Critical
Publication of TWI812185B publication Critical patent/TWI812185B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00412—Mask characterised by its behaviour during the etching process, e.g. soluble masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00619—Forming high aspect ratio structures having deep steep walls
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0323—Grooves
    • B81B2203/033—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111—Bulk micromachining
    • B81C2201/0112—Bosch process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0135—Controlling etch progression
    • B81C2201/014—Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3342—Resist stripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Magnetic Heads (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本發明之蝕刻方法包含：抗蝕圖案形成工序，其係於被處理體上之包含樹脂之抗蝕層形成抗蝕圖案；蝕刻工序，其係經由具有上述抗蝕圖案之上述抗蝕層對上述被處理體進行蝕刻；及抗蝕劑保護膜形成工序，其係於上述抗蝕層上形成抗蝕劑保護膜。上述蝕刻工序係重複進行複數次。重複進行上述蝕刻工序複數次之後，進行上述抗蝕劑保護膜形成工序。

Description

蝕刻方法
本發明係關於一種蝕刻方法。本發明尤其係關於一種用於使用抗蝕劑之蝕刻方法之較佳之技術。
先前，自矽基板製造零件、例如電子裝置用之半導體零件或微小機械零件用之部分等。此時，已知有藉由所謂波希法等利用電漿進行之各向異性之(anisotropic)化學侵蝕(attack)而製造零件(專利文獻1)。
又，於專利文獻2中記載有如下目的，即，進行如上所述之具有高縱橫比之零件之加工時，將RIE-lag抑制為最小或者消除RIE-lag之問題。
有藉由乾式蝕刻於矽晶圓形成具有高縱橫比之通孔或溝槽等凹部之情形。於該情形時，於該晶圓上以混合存在有縱橫比不同之圖案之方式形成凹部時，低縱橫比之圖案之蝕刻速率較高縱橫比之圖案高。因此，有產生稱為RIE-lag(Reactive Ion Etch-lag，反應性離子蝕刻延遲)之深度差之問題。
所謂「RIE-lag」係指根據用於電漿蝕刻之遮罩之開口大小而蝕刻速度出現差的現象。該蝕刻速度之差取決於通孔或溝槽等槽(凹部)之縱橫比(槽之深度相對於寬度之比)。 [先前技術文獻] [專利文獻]
[專利文獻1]美國專利第5501893號說明書 [專利文獻2]日本專利特開2002-033313號公報
[發明所欲解決之問題]
例如，當進行如用於解決RIE-lag之問題之處理等包含氟或氧之蝕刻處理或灰化處理時，存在樹脂抗蝕劑消失之問題。 由此，例如於進行矽之乾式蝕刻處理時等，存在蝕刻處理對象與樹脂抗蝕劑之選擇比不足，從而無法維持所形成之圖案之準確性的問題。
為了防止發生這樣的問題，必須於樹脂等之抗蝕層積層被稱為所謂硬罩層之膜。該硬罩層係由金屬等形成，並且對氟系電漿氣體或氧系電漿氣體具有耐受性的保護膜。 然而，藉由光微影工序於硬罩層形成與樹脂抗蝕層相同之圖案並不容易。例如，為了於硬罩層形成圖案，必須準備與使用氟系氣體或氧系氣體進行蝕刻或灰化之真空裝置不同之真空裝置。又，亦需要於抗蝕層積層金屬等之硬罩層之裝置。進而，需要除了對樹脂抗蝕層進行處理以外，還進行於硬罩層形成圖案之蝕刻等處理或洗淨處理工序的裝置。
因此，進行例如於矽基板等形成通孔或孔等之加工所需之工序數變多，需要複數個裝置。進而，存在如下問題，即，必須於矽基板受污染之可能性較高之狀態下，於複數個裝置間使矽基板移動。 而且，存在如下問題，即，即便將硬罩層積層於樹脂抗蝕層，亦發生對樹脂抗蝕層之側部之腐蝕，而樹脂抗蝕層之圖案之準確性降低。
尤其是，於如專利文獻2所記載般欲使由RIE-lag引起之問題之產生為最小限度之情形時，使用如上所述之氟系氣體或氧系氣體之電漿處理，因此，有希望解決與樹脂抗蝕層相關之問題之要求。
本發明係鑒於上述情況而完成者，其欲達成以下目的。 1.於使用氟系氣體或氧系氣體之電漿處理中，防止樹脂系抗蝕層之厚度減少或抗蝕層消失。 2.於對矽之蝕刻處理、對導體、絕緣物等之處理之情形時，維持所形成之圖案之準確性。 3.於所謂波希製程之類之多階段矽蝕刻製程中，防止抗蝕圖案之消耗，且維持形成於抗蝕層之圖案之準確性。 4.於在其他導體或其他絕緣物形成微細圖案之製程中，亦防止抗蝕圖案之消耗，且維持形成於抗蝕層之圖案之準確性。 [解決問題之技術手段]
本發明之一形態之蝕刻方法包含：抗蝕圖案形成工序，其係於被處理體上之包含樹脂之抗蝕層形成抗蝕圖案；蝕刻工序，其係經由具有上述抗蝕圖案之上述抗蝕層對上述被處理體進行蝕刻；及抗蝕劑保護膜形成工序，其係於上述抗蝕層上形成抗蝕劑保護膜。上述蝕刻工序係重複進行複數次，重複進行上述蝕刻工序複數次之後，進行上述抗蝕劑保護膜形成工序。藉此，解決上述問題。 於本發明之一形態之蝕刻方法中，上述抗蝕劑保護膜形成工序亦可使用電漿成膜法。 於本發明之一形態之蝕刻方法中，上述抗蝕劑保護膜形成工序所使用之處理氣體亦可包含能夠形成Si xO yα z之氣體。 於本發明之一形態之蝕刻方法中，亦可在藉由上述蝕刻工序所獲得之上述被處理體之蝕刻狀態成為特定狀態為止不進行上述抗蝕劑保護膜形成工序。 於本發明之一形態之蝕刻方法中，亦可於上述被處理體藉由上述蝕刻工序而獲得特定之縱橫比之後，進行上述抗蝕劑保護膜形成工序。 於本發明之一形態之蝕刻方法中，上述被處理體亦可包含矽。 本發明之一形態之蝕刻方法亦可包含於上述蝕刻工序之前進行之沈積工序、及於上述蝕刻工序之後進行之灰化工序。於上述沈積工序中，亦可根據上述抗蝕圖案而使用第1氣體於上述被處理體上形成沈積層。於上述蝕刻工序中，亦可根據上述抗蝕圖案而使用第2氣體對上述被處理體進行乾式蝕刻處理。於上述灰化工序中，亦可使用第3氣體。於上述沈積工序中，上述第1氣體亦可包含氟碳化合物。於上述蝕刻工序中，上述第2氣體亦可包含氟化硫及氟化矽。於上述灰化工序中，上述第3氣體亦可包含氧氣。於上述灰化工序中，亦可對上述被處理體之表面進行於形成凹部圖案之方向上具有各向異性之各向異性電漿處理。於上述各向異性電漿處理中，亦可對與上述被處理體對向地配置之電極施加交流電壓而產生感應耦合電漿。對與上述被處理體之上述表面之中央部對應之上述電極之位置施加的交流電壓之頻率亦可和對與上述被處理體之上述表面之外周部對應之上述電極之位置施加的交流電壓之頻率不同。 本發明之一形態之蝕刻方法亦可準備電漿處理裝置。上述電漿處理裝置亦可包含：腔室，其具備具有中央部及位於上述中央部之外側之外周部之上蓋，且構成為於能夠減壓之內部空間對上述被處理體進行電漿處理；平板狀之第1電極，其配置於上述腔室內，供載置上述被處理體；第1電源，其構成為對上述第1電極施加第1頻率λ1之偏壓電壓；螺旋狀之第2電極，其配置於上述腔室之外部，相對於上述上蓋位於與上述第1電極相反之側，且配置於上述中央部；螺旋狀之第3電極，其配置於上述腔室之外部，相對於上述上蓋位於與上述第1電極相反之側，且於上述第2電極之外側配置於上述外周部；第2電源，其對上述第2電極施加第2頻率λ2之交流電壓；第3電源，其對上述第3電極施加第3頻率λ3之交流電壓；氣體導入裝置，其將含有氟之製程氣體導入至上述腔室內；及固體源，其於上述腔室內位於上述上蓋與上述第1電極之間，且配置於相較上述第1電極更靠近上述上蓋處，用於濺鍍。當進行上述各向異性電漿處理時，上述第2頻率λ2與上述第3頻率λ3具有λ2＞λ3之關係之情形時，上述氣體導入裝置亦可配置於上述上蓋之上述中央部。
本發明之一形態之蝕刻方法包含：抗蝕圖案形成工序，其係於上述被處理體上之包含樹脂之抗蝕層形成抗蝕圖案；蝕刻工序，其係經由具有上述抗蝕圖案之上述抗蝕層對上述被處理體進行蝕刻；及抗蝕劑保護膜形成工序，其係於上述抗蝕層上形成抗蝕劑保護膜。上述蝕刻工序係重複進行複數次，重複進行上述蝕刻工序複數次之後，進行上述抗蝕劑保護膜形成工序。 藉此，藉由形成抗蝕劑保護膜，可防止或抑制於蝕刻工序中具有抗蝕圖案之抗蝕層之厚度減少、或抗蝕層被去除。因此，可維持對被處理體之蝕刻處理之準確性。因此，可減小形成抗蝕圖案之抗蝕層之膜厚。藉此，能夠低負荷地對被處理體進行加工處理。 進而，藉由減小抗蝕層之膜厚，可提高圖案精度。藉由減小抗蝕層之膜厚，於使用波長較短之曝光之光之光微影處理(曝光處理)中，亦可應用本發明之一形態之蝕刻方法。同時，可提高抗蝕劑對電漿等之耐受性，因此，即便於使用先前無法用於電漿處理之對電漿處理具有脆弱性之種類之抗蝕劑時，亦能夠進行電漿處理。
於本發明之一形態之蝕刻方法中，上述抗蝕劑保護膜形成工序使用電漿成膜法。 電漿成膜法例如係電漿CVD(Chemical Vapor Deposition，化學氣相沈積)法。藉此，可藉由電漿CVD法形成抗蝕劑保護膜。因此，可於與進行蝕刻工序之電漿裝置之腔室相同之腔室內形成抗蝕劑保護膜。
於本發明之一形態之蝕刻方法中，上述抗蝕劑保護膜形成工序所使用之處理氣體包含能夠形成Si xO yα z之氣體。 藉此，可於抗蝕圖案上形成包含氟氧化矽SiOF之抗蝕劑保護膜，從而可防止或抑制蝕刻工序中之具有抗蝕圖案之抗蝕層之厚度減少或抗蝕層被去除。 又，藉由形成包含氟氧化矽SiOF之抗蝕劑保護膜，可於幾乎不對抗蝕圖案造成影響之情況下獲得保護性能。 此處，抗蝕劑保護膜形成工序中之處理氣體只要為能夠形成Si xO yα z之氣體或混合氣體，則處理氣體之種類不受限定。例如，作為能夠形成Si xO yα z之氣體，可列舉包含SiF 4氣體、SiCl 4氣體、SiH 4氣體中之至少1種之氣體與氧氣之混合氣體、或TEOS(tetra ethoxy silane、四乙氧基矽烷Si(OC 2H 5) 4)氣體等。
於本發明之一形態之蝕刻方法中，在藉由上述蝕刻工序所獲得之上述被處理體之蝕刻狀態成為特定狀態為止不進行上述抗蝕劑保護膜形成工序。 於蝕刻工序中，有時重複進行蝕刻處理、例如對矽基板進行深度蝕刻之處理等特定次數。在如此進行複數次蝕刻處理之循環工序中，於剛開始蝕刻處理後之情形等具有抗蝕圖案之抗蝕層之厚度減少等損傷不那麼大之情形時，可不進行抗蝕劑保護膜形成。因此，例如，於不進行蝕刻加工而處於加工深度(蝕刻深度)較小之狀態之處理中，於藉由蝕刻所加工之底面不形成抗蝕劑保護膜。即，可防止因於底面形成抗蝕劑保護膜而導致蝕刻處理之進展程度減少。又，例如，於進行蝕刻加工而加工深度變大之情形時，於加工之底面不形成抗蝕劑保護膜。藉此，可於蝕刻處理之進展程度不減少之狀態下進行蝕刻處理。
於本發明之一形態之蝕刻方法中，於上述被處理體藉由上述蝕刻工序而獲得特定之縱橫比之後，進行上述抗蝕劑保護膜形成工序。 於蝕刻工序中，有時重複進行蝕刻處理、例如對矽基板進行深度蝕刻之處理等特定次數。在如此進行複數次蝕刻處理之循環工序中，剛開始蝕刻處理之後，蝕刻部位之縱橫比不那麼大且具有抗蝕圖案之抗蝕層之厚度減少等損傷不那麼大之情形時，可不進行抗蝕劑保護膜形成。因此，例如，於不進行蝕刻加工而處於縱橫比較小之狀態之處理中，於藉由蝕刻所加工之底面不形成抗蝕劑保護膜。即，可防止因於底面形成抗蝕劑保護膜而導致蝕刻處理之進展程度減少。又，例如，於進行蝕刻加工而縱橫比變大時，於加工之底面不形成抗蝕劑保護膜。藉此，可於蝕刻處理之進展程度不減少之狀態下進行蝕刻處理。
於本發明之一形態之蝕刻方法中，上述被處理體包含矽。 藉此，可提高使用矽基板之半導體製造、MEMS(Micro-Electro-Mechanical System，微機電系統)等之元件製造之加工精度，可削減處理工序數，從而可削減處理成本。
本發明之一形態之蝕刻方法包含於上述蝕刻工序之前進行之沈積工序、及於上述蝕刻工序之後進行之灰化工序。於上述沈積工序中，根據上述抗蝕圖案而使用第1氣體於上述被處理體上形成沈積層。於上述蝕刻工序中，根據上述抗蝕圖案而使用第2氣體對上述被處理體進行乾式蝕刻處理。於上述灰化工序中，使用第3氣體。於上述沈積工序中，上述第1氣體包含氟碳化合物。於上述蝕刻工序中，上述第2氣體包含氟化硫及氟化矽。於上述灰化工序中，上述第3氣體包含氧氣。於上述灰化工序中，對上述被處理體之表面進行於形成凹部圖案之方向上具有各向異性之各向異性電漿處理。於上述各向異性電漿處理中，對與上述被處理體對向地配置之電極施加交流電壓而產生感應耦合電漿。對與上述被處理體之上述表面之中央部對應之上述電極之位置施加的交流電壓之頻率和對與上述被處理體之上述表面之外周部對應之上述電極之位置施加的交流電壓之頻率不同。 藉此，可於將附著於抗蝕圖案之開口內周附近區域之沈積層利用灰化工序去除之狀態下，利用乾式蝕刻工序於矽之被處理體之表面形成凹部圖案。因此，可防止附著於抗蝕圖案之開口內周附近區域之沈積層導致產生隨著凹部圖案之蝕刻深度變大而凹部圖案之蝕刻寬度變細的尖細形狀。 又，有時以如下方式形成沈積層，即，對開口圖案較大之凹部圖案增大於沈積工序中附著於底部之沈積層之厚度，同時，對開口圖案較小之凹部圖案減小於沈積工序中附著於底部之沈積層之厚度。於同時形成此種具有不同直徑尺寸之開口圖案之情形時，亦可使凹部圖案之深度尺寸相等而防止產生RIE-lag。而且，即便於使用具有較薄之抗蝕圖案之抗蝕層之情形時，亦可於抗蝕層之厚度不減少且抗蝕層不消失之情況下進行蝕刻處理。 即，上述矽乾式蝕刻方法利用了藉由沈積堆積而產生之蝕刻終止效果。藉此，可減小形成矽基板上所形成之具有不同尺寸之凹部圖案(孔或溝槽等)後的凹部圖案之深度差。
本發明之一形態之蝕刻方法準備電漿處理裝置。上述電漿處理裝置包含：腔室，其具備具有中央部及位於上述中央部之外側之外周部之上蓋，且構成為於能夠減壓之內部空間對上述被處理體進行電漿處理；平板狀之第1電極，其配置於上述腔室內，供載置上述被處理體；第1電源，其構成為對上述第1電極施加第1頻率λ1之偏壓電壓；螺旋狀之第2電極，其配置於上述腔室之外部，相對於上述上蓋位於與上述第1電極相反之側，且配置於上述中央部；螺旋狀之第3電極，其配置於上述腔室之外部，相對於上述上蓋位於與上述第1電極相反之側，且於上述第2電極之外側配置於上述外周部；第2電源，其對上述第2電極施加第2頻率λ2之交流電壓；第3電源，其對上述第3電極施加第3頻率λ3之交流電壓；氣體導入裝置，其將含有氟之製程氣體導入至上述腔室內；及固體源，其於上述腔室內位於上述上蓋與上述第1電極之間，配置於相較上述第1電極更靠近上述上蓋處，用於濺鍍。當進行上述各向異性電漿處理時，上述第2頻率λ2與上述第3頻率λ3具有λ2＞λ3之關係之情形時，上述氣體導入裝置配置於上述上蓋之上述中央部。 藉此，於腔室內在上蓋與第1電極之間配置用於濺鍍之固體源。藉此，不足之例如氧元素自固體源逐次導入至電漿中。藉此，於基板之半徑方向上氧元素被均勻地供給至作為被處理體之矽基板。 藉此，如上所述，可對矽基板之表面產生於形成凹部圖案之方向上具有較高之各向異性之感應耦合電漿而進行各向異性電漿處理。因此，形成於矽基板之凹部圖案之側壁形狀於凹部圖案之深度方向上可保持為大致直線形狀。因此，於沿著矽基板之表面之方向上，不依存於矽基板之半徑方向之位置，即，與矽基板之中央部同樣地，於外周部亦可穩定地製作藉由蝕刻所獲得之形狀垂直(筆直型)的凹部圖案(孔或溝槽等)。 因此，可不依存於基板尺寸或基板形狀而遍及矽基板中之整個處理面製作藉由蝕刻所獲得之形狀垂直之凹部圖案。可使用具有低負荷且較薄之抗蝕圖案之抗蝕層，於矽基板上形成具有上述形狀之凹部圖案。於形成此種凹部圖案之工序中，可於具有抗蝕圖案之抗蝕層之厚度不減少且抗蝕層不消失之情況下進行蝕刻處理。 [發明之效果]
根據本發明，於使用氟系氣體或氧系氣體之電漿處理中，可防止具有抗蝕圖案之樹脂系抗蝕層之厚度減少或抗蝕層消失。進而，可獲得能夠使用更薄之抗蝕圖案，低負荷地提高加工精度的效果。
以下，基於圖式對本發明之第1實施方式之蝕刻方法進行說明。 圖1係表示藉由本實施方式之蝕刻方法所製造之矽基板之模式剖視圖。圖2係表示本實施方式之蝕刻方法之流程圖。圖1中，符號S係矽基板。矽基板係被處理體之一例。
本實施方式之蝕刻方法係將矽基板S作為被處理體，一面保護樹脂等抗蝕劑一面進行蝕刻的矽之乾式蝕刻方法。再者，只要能夠一面保護抗蝕劑一面進行蝕刻，則本發明之蝕刻方法並不限定於下述實施方式。
如圖1所示，本實施方式之矽之乾式蝕刻方法係於矽基板S之表面形成凹部圖案VS及凹部圖案VL。 凹部圖案VS具有直徑尺寸 S。凹部圖案VL具有直徑尺寸 L。直徑尺寸 L設定得較直徑尺寸 S大。
凹部圖案VS與凹部圖案VL之深度設定為相等。 凹部圖案VS與凹部圖案VL例如形成為具有4～8左右、更佳為8～14左右之高縱橫比之形狀。 再者，凹部圖案VS與凹部圖案VL亦可貫通矽基板S。
如圖2所示，本實施方式之矽之乾式蝕刻方法包含預處理工序S01、抗蝕圖案形成工序S02、沈積工序S03、乾式蝕刻工序S04、灰化工序S05、深度判定工序S06a、抗蝕劑保護判斷工序S06、抗蝕劑保護膜形成工序S07、及後處理工序S08。
於圖2所示之預處理工序S01中，作為使用公知之燈加熱器等之200℃以上之熱處理，進行矽基板S之預處理。
圖3係表示本實施方式之矽之乾式蝕刻方法之工序之剖視圖。 於圖2所示之抗蝕圖案形成工序S02中，如圖3所示，於矽基板S之表面形成具有圖案之抗蝕層M。抗蝕層M係遮罩層之一例。 抗蝕層M可由公知之樹脂抗蝕劑形成。可對正型、負型、曝光波長等之選擇、塗佈方法、成膜方法等條件適當進行選擇而以具有特定厚度之方式形成抗蝕層M。作為一例，構成抗蝕層M之材質可列舉感光性絕緣體及其他公知之材質。
進而，於抗蝕圖案形成工序S02中，如圖3所示，於抗蝕層M形成開口圖案MS及開口圖案ML。開口圖案MS係以與矽基板S中之凹部圖案VS之形狀對應之方式設定處理區域的開口圖案。開口圖案ML係以與矽基板S中之凹部圖案VL之形狀對應之方式設定處理區域的開口圖案。開口圖案MS及開口圖案ML分別係遮罩圖案之一例。 具體而言，於抗蝕圖案形成工序S02中，將作為光阻之抗蝕層M積層於矽基板S上，並進行曝光顯影等處理。進而，對抗蝕層M進行濕式蝕刻處理、乾式蝕刻處理等公知之處理。藉此，於矽基板S上形成具有開口圖案MS與開口圖案ML之抗蝕層M。
圖4係表示本實施方式之矽之乾式蝕刻方法之工序之剖視圖。 於圖2所示之沈積工序S03中，如圖4所示，藉由各向異性電漿處理於矽基板S之整個面形成包含氟碳化合物等之聚合物之沈積層D1。沈積層D1保護凹部圖案VS及凹部圖案VL之側壁免受乾式蝕刻工序S04中之蝕刻影響。
沈積層D1係為了保護凹部圖案VS、VL之側壁VSq、VLq不被蝕刻，並且限定於凹部圖案VS、VL之底部VSb、VLb進行蝕刻而形成。藉此，於使用氟化合物之蝕刻即乾式蝕刻工序S04中，可獲得垂直之側壁VSq、VLq。
沈積層D1積層於抗蝕層M之表面及凹部圖案VS、VL之底部VSb、VLb。又，圖4中，於凹部圖案VS、VL之側壁VSq、VLq處示出沈積層D1，但實際上沈積層D1幾乎未怎麼積層於側壁VSq、VLq。
沈積工序S03係使用CHF 3、C 2F 6、C 2F 4或C 4F 8等過氟化烴氣體，進行電漿處理。此處，使用下述電漿處理裝置10。
此時，於電漿處理裝置10中，對下述之位於內周側之第2電極E2(內側電極)施加的電力之頻率λ2(高頻)可設定得較對位於外周側之第3電極E3(外側電極)施加的電力之頻率λ3(高頻)大。具體而言，可將頻率λ2設為13.65 MHz，將頻率λ3設為2 MHz。於沈積工序S03中，供給至位於內周側及外周側之電極之電力之最大值係電源能夠輸出之電力之值。藉此，可提高灰化速率。
又，於電漿處理裝置10中，對下述之位於內周側之第2電極E2施加的具有頻率λ2之電力之值可設定得較下述之乾式蝕刻工序S04及灰化工序S05中的電力之值小。又，於電漿處理裝置10中，可不對第1電極12施加偏壓電壓。 於進行沈積工序S03之環境下，設定特定之壓力，進行沈積處理。進而，於沈積工序S03中，亦可向用於沈積處理之氣體中添加特定量之Ar等稀有氣體。
關於沈積工序S03中形成之沈積層D1之膜厚，與直徑尺寸較大之開口圖案ML對應之底部VLb上所形成之沈積層D1之膜厚大於與直徑尺寸較小之開口圖案MS對應之底部VSb上所形成之沈積層D1之膜厚。再者，開口圖案ML之底部VLb處之沈積層D1之膜厚等同於或者小於位於開口圖案MS、ML外側之抗蝕層M之表面上之沈積層D1之膜厚。
即，關於沈積層D1之膜厚，按照位於開口圖案MS、ML外側之抗蝕層M之表面上之沈積層D1之膜厚TD1、開口圖案ML之底部VLb處之沈積層D1之膜厚TLD1、開口圖案MS之底部VSb處之沈積層D1之膜厚TSD1之順序變小。
於沈積工序S03中，藉由以如上方式設定沈積條件，可將與開口圖案MS、ML對應之底部VSb、VLb處之沈積層D1之沈積覆蓋區分別控制為最佳化。此處，用於形成沈積覆蓋區之理想條件係縮短將具有所需膜厚之沈積層D1積層於底部VSb、VLb之處理時間。即，用於形成沈積覆蓋區之理想條件係增大將沈積層D1積層於底部VSb、VLb之成膜速度。
又，用於形成沈積覆蓋區之理想條件係根據蝕刻深度及縱橫比而調整沈積覆蓋區。即，如下所述，即便於縱橫比對應於底部VSb、VLb之深度之變化而變化之情形時，亦能夠以特定之成膜速度成膜具有所需厚度之沈積層D1。 進而，分別提高對於積層在底部VSb之沈積層D1之均勻性及確實性、及對於積層在底部VLb之沈積層D1之均勻性及確實性。
圖5係表示本實施方式之矽之乾式蝕刻方法之工序的剖視圖。 圖2所示之乾式蝕刻工序S04如圖5所示，藉由各向異性電漿蝕刻，對與開口圖案MS、ML對應之底部VSb、VLb進行刻蝕，使底部VSb、VLb之位置降低，而形成底部VSb1、VLb1。
此時，藉由乾式蝕刻工序S04中之處理條件、電漿之各向異性、及利用沈積工序S03積層之沈積層D1之膜厚差等，使乾式蝕刻工序S04中形成之與開口圖案MS對應之底部VSb1及與開口圖案ML對應之底部VLb1之深度均勻。
具體而言，積層在與開口圖案MS對應之底部VSb之沈積層D1之膜厚TSD1較積層在與開口圖案ML對應之底部VLb之沈積層D1之膜厚TLD1小。進而，對於與開口圖案MS對應之底部VSb之蝕刻量較對於與開口圖案ML對應之底部VLb之蝕刻量小。因此，藉由上述沈積而形成之膜厚與基於上述蝕刻之蝕刻量相抵，而對應開口圖案MS之底部VSb1之深度與對應開口圖案ML之底部VLb1之深度變得均勻。
又，於乾式蝕刻工序S04中藉由處理條件、電漿之各向異性、及沈積層D1，而使蝕刻對與開口圖案MS、ML對應之側壁VSq、VLq造成之影響極大地降低。藉此，側壁VSq、VLq與矽基板S之表面垂直且成為大致同一平面。因此，於深度方向上延長地形成不存在凹凸之側壁VSq、VLq。 即，以具有均勻之直徑尺寸之方式形成底部VSb1、VLb1作為凹部圖案VS、VL。
為了實現該形狀，而於乾式蝕刻工序S04中使用下述電漿處理裝置10，以產生具有較高之各向異性之電漿。 此時，於電漿處理裝置10中，對下述之位於內周側之第2電極E2施加的電力之頻率λ2可設定得較對位於外周側之第3電極E3施加的電力之頻率λ3大。具體而言，可將頻率λ2設為13.65 MHz，將頻率λ3設為2 MHz。
又，於電漿處理裝置10中，可將對下述之位於內周側之第2電極E2施加的頻率λ2之供給電力之值設定為較沈積工序S03中之供給電力之值大且與灰化工序S05中之供給電力之值相同的值。
又，於電漿處理裝置10中，對下述之位於內周側之第2電極E2施加的頻率λ2之供給電力之值可設定為與對位於外周側之第3電極E3施加的頻率λ3之供給電力之值相同。
又，於電漿處理裝置10中，較佳為對第1電極12施加具有頻率λ1之偏壓電壓。頻率λ1可設定為較對位於外周側之第3電極E3施加之電力之頻率λ3低的值。頻率λ1例如可設為400 kHz。
又，於乾式蝕刻工序S04中之各向異性電漿蝕刻中，將SF 6與O 2之混合氣體電漿分解而進行Si之各向異性蝕刻。藉此，SF 6分解而生成之F自由基對Si進行蝕刻(F＋Si→SiF 4)。該蝕刻反應係各向同性蝕刻，因此，為了進行各向異性蝕刻，亦可使絕緣層(保護膜)附著於側壁VSq、VLq而抑制側壁VSq、VLq之蝕刻反應。
於乾式蝕刻工序S04中之SF 6/O 2之混合氣體系各向異性電漿蝕刻中，在與開口圖案MS、ML對應之側壁VSq、VLq處將沈積層D1去除而使側壁VSq、VLq露出。
此處，於乾式蝕刻工序S04中之使用SF 6/O 2之混合氣體之各向異性電漿蝕刻中，亦可藉由形成絕緣層而保護側壁VSq、VLq。同時，藉由氧(O)對側壁VSq、VLq之氧化、及利用作為蝕刻產物之SiF 4再分解所得之Si與O之反應而產生之SiO x之沈積膜之形成來保護側壁VSq、VLq。
又，於乾式蝕刻工序S04中，亦可使用SiF 4作為蝕刻氣體，以防止作為蝕刻產物之SiF 4不足。
進而，於乾式蝕刻工序S04中，使用SF 6或NF 3作為蝕刻氣體，向蝕刻氣體中添加SiF 4作為矽化物，且添加O 2、N 2、N 2O、NO、NO x或CO 2作為反應體。藉此，可集中地對底部VSb、VLb進行蝕刻。 進而，於乾式蝕刻工序S04中，可藉由將內部具有冷媒路徑之靜電吸盤用於第1電極12使處理中之基板溫度為低溫而提高各向異性之程度。例如，沿冷媒路徑流動之冷媒溫度設定為10℃以下。
圖6係表示本實施方式之矽之乾式蝕刻方法之工序的剖視圖。 圖2所示之灰化工序S05如圖6所示，在結束乾式蝕刻工序S04之後，將所殘存之沈積層D1去除。 尤其是，於灰化工序S05中，以將殘存於抗蝕層M之開口圖案MS及開口圖案ML之內周附近之區域之沈積層D1確實地去除的方式設定灰化之條件。
於灰化工序S05中，在乾式蝕刻工序S04結束之後，將附著於抗蝕層M之表面之沈積層D1、殘存於抗蝕層M之開口圖案MS及開口圖案ML之內周附近之區域之沈積層D1、及殘存於與開口圖案MS、ML對應之側壁VSq、VLq之沈積層D1去除。又，當存在殘存於與開口圖案MS對應之底部VSb1之沈積層D1、及殘存於與開口圖案ML對應之底部VLb1之沈積層D1時，將其殘存物去除。
存在如下情形，即，於灰化工序S05中，殘存於開口圖案MS之內周位置之沈積層D1、及殘存於開口圖案ML之內周位置之沈積層D1未完全被去除而殘存。如下所述，該情形欠佳。具體而言，存在如下情形，即，於反覆進行包含沈積工序S03、乾式蝕刻工序S04、及灰化工序S05之複數個工序之循環(第1循環、第2循環等)中進行第2循環之沈積工序S03時，沈積層D2進一步堆積於所殘存之沈積層D1。於該情形時，抗蝕層M中之開口圖案MS及開口圖案ML之開口直徑(開口面積)減小。
若如上所述抗蝕層M中之開口圖案MS及開口圖案ML之開口直徑減小，則即便於第2循環之乾式蝕刻工序S04中進行各向異性之程度提高之蝕刻，亦會因沈積層D1及沈積層D2而阻礙蝕刻電漿到達底部VSb1及底部VLb1，上述第2循環係繼第1循環之灰化工序S05之後進行。因此，有可能底部VSb1及底部VLb1處之蝕刻無法較佳地進行。因此，有可能與開口圖案MS、ML對應之側壁VSq、VLq變得不垂直，從而導致凹部圖案VS、VL之形狀成為尖細形狀。
與此相對，於成為沈積層D1未殘存於開口圖案MS之內周位置且未殘存於開口圖案ML之內周位置之狀態的情形時，不會出現如下情況，即，於繼第1循環之後進行之第2循環之沈積工序S03中，沈積層D2進一步堆積於所殘存之沈積層D1。藉此，能夠以抗蝕層M中之開口圖案MS及開口圖案ML之開口直徑具有特定大小之方式維持開口圖案MS及開口圖案ML之開口之形狀。
其後，藉由在第2循環之乾式蝕刻工序S04中進行各向異性之程度提高之蝕刻，不會因沈積層D1及沈積層D2而阻礙蝕刻電漿到達底部VSb1及底部VLb1。因此，底部VSb1及底部VLb1處之蝕刻較佳地進行，以與開口圖案MS、ML對應之方式使側壁VSq、VLq以垂直狀態延伸。因此，可防止凹部圖案VS、VL之形狀成為尖細形狀，而以高縱橫比形成於深度方向上具有相同直徑之各凹部圖案VS、VL。
於第1循環之灰化工序S05中，如上所述，為了將殘存於開口圖案MS與ML之內周位置之沈積層D1確實地去除，必須對使用氣體O 2進行解離度較高之電漿處理。因此，於第1循環之灰化工序S05中亦使用下述電漿處理裝置10。
此時，於第1循環之灰化工序S05所使用之電漿處理裝置10中，對下述之位於內周側之第2電極E2施加之電力之頻率λ2可設定得較對位於外周側之第3電極E3施加之電力之頻率λ3大。具體而言，可將頻率λ2設為13.65 MHz，將頻率λ3設為2 MHz。
又，於第1循環之灰化工序S05所使用之電漿處理裝置10中，對下述之位於內周側之第2電極E2施加的頻率λ2之供給電力之值可設定為較沈積工序S03中之供給電力之值大且與乾式蝕刻工序S04中之供給電力之值相同或者更高的值。
又，於第1循環之灰化工序S05所使用之電漿處理裝置10中，對下述之位於內周側之第2電極E2施加的頻率λ2之供給電力之值可設定為與對位於外周側之第3電極E3施加的頻率λ3之供給電力之值相同。
又，於第1循環之灰化工序S05所使用之電漿處理裝置10中，較佳為對第1電極12施加頻率λ1之偏壓電壓。頻率λ1可設定得較對位於外周側之第3電極E3施加之電力之頻率λ3低。第1循環之灰化工序S05中之偏壓電壓之電力可設定為與第1循環之乾式蝕刻工序S04中之偏壓電壓之電力相等或者較第1循環之乾式蝕刻工序S04中之偏壓電壓之電力高。
可於第1循環之灰化工序S05中供給O 2氣體而進行灰化。於使用O 2氣體之各向異性電漿處理中，於開口圖案MS、ML之內周附近之部分、及與開口圖案MS、ML對應之側壁VSq、VLq處將沈積層D1確實地去除而使側壁VSq、VLq露出。同時，於第1循環之灰化工序S05中供給O 2氣體而進行灰化。於該工序中，亦存在包含樹脂之抗蝕層M被略微去除而抗蝕層M之膜厚減少的情況。
如圖2所示，本實施方式之矽之乾式蝕刻方法進行沈積工序S03、乾式蝕刻工序S04、灰化工序S05、深度判定工序S06a、及抗蝕劑保護判斷工序S06。 換言之，沈積工序S03、乾式蝕刻工序S04、灰化工序S05、深度判定工序S06a、及抗蝕劑保護判斷工序S06形成1個循環。有時將該循環稱為「重複循環」。又，亦可將該循環稱為「基板處理循環」。本實施方式中，以特定頻度重複該循環複數次。換言之，乾式蝕刻工序S04重複進行複數次。1個循環由於包含蝕刻工序，故亦可稱為蝕刻循環。 有時根據深度判定工序S06a之判定結果，在結束該循環之後，進行抗蝕劑保護膜形成工序S07。換言之，有時在重複進行乾式蝕刻工序S04複數次之後，進行抗蝕劑保護膜形成工序S07。 因此，於本實施方式之矽之乾式蝕刻方法中，不僅可藉由工序S03、S04、S05增大凹部圖案VS、VL之深度，而且可進行凹部圖案VS、VL之深度之判定、及是否需要抗蝕劑保護膜之判斷。
於深度判定工序S06a中，判斷是否前進至接下來之抗蝕劑保護判斷工序S06。此時，作為深度判定工序S06a中之判斷基準，進行基於凹部圖案VS、VL之深度之判斷，換言之，進行基於凹部圖案VS、VL之縱橫比之判斷。 於深度判定工序S06a中判定為凹部圖案VS、VL之深度不夠時(判定結果：否)，判斷為必須進行下一循環之蝕刻工序，前進至抗蝕劑保護判斷工序S06。於抗蝕劑保護判斷工序S06中，判斷是否前進至下述之抗蝕劑保護膜形成工序S07。 另一方面，於深度判定工序S06a中判定為凹部圖案VS、VL之深度足夠時(判定結果：是)，結束蝕刻，前進至後處理工序S08。
於抗蝕劑保護判斷工序S06中，判斷是不進行抗蝕劑保護膜形成工序S07而進行包含下一蝕刻工序之下一循環還是前進至下述之抗蝕劑保護膜形成工序S07。 此處，作為抗蝕劑保護判斷工序S06中之判斷基準，進行基於凹部圖案VS、VL之深度之判斷。
判定為凹部圖案VS、VL之深度不夠時(判定結果：否)，前進至下一循環之最初之工序即沈積工序S03。 不進行抗蝕劑保護膜形成工序S07而進行下一循環的原因如下所述。 認為若於凹部圖案VS、VL之深度不夠時，前進至下述之抗蝕劑保護膜形成工序S07而形成抗蝕劑保護膜Mm，則會產生不良情況。具體而言，於抗蝕劑保護膜形成工序S07中，不僅於抗蝕層M之表面形成抗蝕劑保護膜Mm，還會於開口圖案MS、ML之底部VSb、VLb形成抗蝕劑保護膜Mm。於開口圖案MS、ML之底部VSb、VLb形成有抗蝕劑保護膜Mm時，有可能對矽基板S造成對蝕刻不利之影響，例如不進行底部VSb、VLb處之蝕刻等。
作為抗蝕劑保護判斷工序S06中之判斷基準，進行基於凹部圖案VS、VL之深度之判斷。換言之，進行基於凹部圖案VS、VL之縱橫比之判斷。具體而言，於凹部圖案VS、VL之縱橫比例如為1～2左右時(判定結果：否)，進行包含下一蝕刻工序之循環。 於凹部圖案VS、VL之縱橫比例如為3～4左右時(判定結果：是)，前進至下述之抗蝕劑保護膜形成工序S07。即，基於凹部圖案VS、VL之開口面積、及第1循環之蝕刻工序中之底部VSb、VLb之蝕刻量而進行抗蝕劑保護判斷工序S06之判斷。
再者，抗蝕劑保護判斷工序S06中之判斷亦可於進行第1循環之後，根據測定矽基板S中凹部圖案VS、VL之深度所得之結果而進行判斷。又，抗蝕劑保護判斷工序S06中之判斷亦可根據第1循環中之蝕刻條件類推而判斷向第2循環之移行。基於蝕刻條件之判斷係預先設定基於特定條件之蝕刻深度而進行判斷。
接下來，對不進行抗蝕劑保護膜形成工序S07而進行第2循環之情形加以說明。
圖7係表示本實施方式之矽之乾式蝕刻方法之工序的剖視圖。 圖2所示之第2循環之沈積工序S03係於進行深度判定工序S06a及抗蝕劑保護判斷工序S06之判斷之後進行。於第2循環之沈積工序S03中，如圖7所示，藉由各向異性電漿處理於矽基板S之整個面形成包括氟碳化合物等之聚合物之沈積層D2。可於在第2循環之沈積工序S03之後進行之乾式蝕刻工序S04中保護凹部圖案VS及凹部圖案VL之側壁不被蝕刻。
沈積層D2係為了保護凹部圖案VS、VL之側壁VSq、VLq不被蝕刻，並且限定於凹部圖案VS、VL之底部VSb1、VLb1進行蝕刻而形成。藉此，藉由在第2循環之沈積工序S03之後進行之乾式蝕刻工序S04中進行使用氟化合物之蝕刻，可獲得垂直之側壁VSq、VLq。
沈積層D2積層於抗蝕層M之表面及凹部圖案VS、VL之底部VSb1、VLb1。又，圖7中，於凹部圖案VS、VL之側壁VSq、VLq處示出沈積層D2，但實際上沈積層D2幾乎不積層於側壁VSq、VLq。
第2循環之沈積工序S03與第1循環之沈積工序S03同樣。即，使用過氟化烴氣體進行各向異性電漿處理。於沈積工序S03中，與第1循環之沈積工序S03同樣地，使用下述電漿處理裝置10。
於第2循環之沈積工序S03中，於電漿處理裝置10中，可將對第2電極E2施加之電力之頻率λ2、對第3電極E3施加之電力之頻率λ3、及環境壓力等條件設定為與第1循環之沈積工序S03相同。此處，於第2循環及其之後進行之沈積工序S03中之處理條件可與第1循環之沈積工序S03相同，亦可不同。
再者，作為第2循環之沈積工序S03之處理條件，亦可採用與第1循環之沈積工序S03同等之處理條件，亦可採用考慮到對凹部圖案VS、VL之底部VSb1、VLb1之沈積速率降低之處理條件。 例如，亦可使對位於內周側之第2電極E2施加之電力增大，亦可使對位於外周側之第3電極E3施加之電力增大，亦可使對電極E2、E3施加之電力這兩者增大。為了將沈積粒子饋入至矽基板S，可採用對第1電極12施加偏壓電壓之條件。
第2循環之沈積工序S03中形成之沈積層D2之膜厚與第1循環之沈積工序S03相同。即，與直徑尺寸較大之開口圖案ML對應之底部VLb1上所形成之沈積層D2之膜厚大於與直徑尺寸較小之開口圖案MS對應之底部VSb1上所形成之沈積層D2之膜厚。再者，開口圖案ML之底部VLb1處之沈積層D2之膜厚等同於或者小於位於開口圖案MS、ML之外側之抗蝕層M之表面上之沈積層D2之膜厚。
即，關於沈積層D2之膜厚，按照位於開口圖案MS、ML之外側之抗蝕層M之表面上之沈積層D2之膜厚TD2、開口圖案ML之底部VLb1處之沈積層D2之膜厚TLD2、開口圖案MS之底部VSb1處之沈積層D2之膜厚TSD2之順序變小。
於第2循環之沈積工序S03中，藉由以如上方式設定沈積條件，可將與開口圖案MS、ML對應之底部VSb1、VLb1處之沈積層D2之沈積覆蓋區分別控制為最佳化。此處，用於形成沈積覆蓋區之理想條件係縮短將具有所需膜厚之沈積層D2積層於底部VSb1、VLb1之處理時間。即，用於形成沈積覆蓋區之理想條件係增大將沈積層D2積層於底部VSb1、VLb1之成膜速度。
於第2循環之沈積工序S03中，用於形成沈積覆蓋區之理想條件係對應於蝕刻深度及縱橫比而調整沈積覆蓋區。即，如下所述，底部VSb、VLb之深度與底部VSb1、VLb1之深度不同，底部之深度發生變化。於縱橫比對應於此種底部之深度之變化而變化之情形時，亦能夠以特定之成膜速度成膜具有所需厚度之沈積層D2。
進而，用於形成沈積覆蓋區之理想條件係使對於積層在底部VSb1之沈積層D2之均勻性及確實性、以及對於積層在底部VLb1之沈積層D2之均勻性及確實性提高。 進而，可使第2循環之沈積工序S03之處理時間較第1循環之沈積工序S03之處理時間長。再者，此種處理時間之設定係於在第3循環及其之後進行之沈積工序S03中亦同樣。
圖8係表示本實施方式之矽之乾式蝕刻方法之工序的剖視圖。 圖2所示之第2循環之乾式蝕刻工序S04如圖8所示，藉由各向異性電漿蝕刻，對與開口圖案MS、ML對應之底部VSb1、VLb1進行刻蝕，使底部VSb1、VLb1之位置降低而形成底部VSb2、VLb2。
此時，藉由第2循環之乾式蝕刻工序S04中之處理條件、電漿之各向異性、及利用第2循環之沈積工序S03積層之沈積層D2之膜厚差等，而乾式蝕刻工序S04中形成之與開口圖案MS對應之底部VSb2及與開口圖案ML對應之底部VLb2之深度設定為均勻。
具體而言，積層在與開口圖案MS對應之底部VSb1之沈積層D2之膜厚TSD2較積層在與開口圖案ML對應之底部VLb1之沈積層D2之膜厚TLD2小。進而，對於與開口圖案MS對應之底部VSb1之蝕刻量較對於與開口圖案ML對應之底部VLb1之蝕刻量小。因此，藉由上述沈積而形成之膜厚與基於上述蝕刻之蝕刻量相抵，對應開口圖案MS之底部VSb2之深度與對應開口圖案ML之底部VLb2之深度變得均勻。
又，於第2循環之乾式蝕刻工序S04中藉由處理條件、電漿之各向異性、及沈積層D2，而使蝕刻對與開口圖案MS、ML對應之側壁VSq、VLq造成之影響極大地降低。藉此，側壁VSq、VLq與矽基板S之表面垂直，且成為大致同一平面。因此，於深度方向上延長地形成不存在凹凸之側壁VSq、VLq。 即，以具有均勻之直徑尺寸之方式形成底部VSb2、VLb2作為凹部圖案VS、VL。
為了實現該形狀，於第2循環之乾式蝕刻工序S04中亦進行具有較高之各向異性之電漿處理。第2循環之乾式蝕刻工序S04使用下述電漿處理裝置10。 此時，第2循環之乾式蝕刻工序S04所使用之電漿處理裝置10中之處理條件可設為與第1循環之乾式蝕刻工序S04相同之條件。
又，於第2循環之乾式蝕刻工序S04中，電漿處理裝置10之設定條件與第1循環之乾式蝕刻工序S04相同。即，可將對下述之位於內周側之第2電極E2施加的頻率λ2之供給電力之值設定為較第2循環之沈積工序S03中之供給電力之值大且與第2循環之灰化工序S05中之供給電力之值相同。
又，於第2循環之乾式蝕刻工序S04中，電漿處理裝置10之設定條件亦與第1循環之乾式蝕刻工序S04相同。即，可將對下述之位於內周側之第2電極E2施加的頻率λ2之供給電力之值設定為與對位於外周側之第3電極E3施加的頻率λ3之供給電力之值相同。
又，於第2循環之乾式蝕刻工序S04中，電漿處理裝置10之設定條件亦與第1循環之乾式蝕刻工序S04相同。較佳為對第1電極12施加頻率λ1之偏壓電壓。頻率λ1可設定得較對位於外周側之第3電極E3施加之電力之頻率λ3低。頻率λ1例如可設為400 kHz。
又，第2循環之乾式蝕刻工序S04中之各向異性電漿蝕刻係與第1循環相同。即，將SF 6與O 2之混合氣體電漿分解而進行Si之各向異性蝕刻。藉此，SF 6分解而生成之F自由基對Si進行蝕刻(F＋Si→SiF 4)。該蝕刻反應係各向同性蝕刻，因此，為了進行各向異性蝕刻，亦可使保護膜附著於側壁VSq、VLq而抑制側壁VSq、VLq之蝕刻反應。
第2循環之乾式蝕刻工序S04中之使用SF 6/O 2之混合氣體之各向異性電漿蝕刻係與第1循環之乾式蝕刻工序S04相同。即，在與開口圖案MS、ML對應之側壁VSq、VLq處將沈積層D2去除，而使側壁VSq、VLq露出。
此處，第2循環之乾式蝕刻工序S04中之使用SF 6/O 2之混合氣體之各向異性電漿蝕刻係與第1循環之乾式蝕刻工序S04相同。即，亦可藉由形成絕緣層而保護側壁VSq、VLq。同時，藉由氧(O)對側壁VSq、VLq之氧化、及利用作為蝕刻產物之SiF 4再分解所得之Si與O之反應而產生之SiO x之沈積膜之形成來保護側壁VSq、VLq。
又，於第2循環之乾式蝕刻工序S04中，與第1循環之乾式蝕刻工序S04同樣地，亦可使用SiF 4作為蝕刻氣體，以防止作為蝕刻產物之SiF 4不足。
進而，第2循環之乾式蝕刻工序S04係與第1循環之乾式蝕刻工序S04相同。即，使用SF 6或NF 3作為蝕刻氣體，向蝕刻氣體中添加SiF 4作為矽化物，並添加O 2、N 2、N 2O、NO、NO x或CO 2作為反應體。藉此，可集中地對底部VSb1、VLb1進行蝕刻。 進而，亦可使第2循環之乾式蝕刻工序S04之處理時間較第1循環之乾式蝕刻工序S04之處理時間長。再者，此種處理時間之設定係於在第3循環及其之後進行之乾式蝕刻工序S04中亦同樣。
圖9係表示本實施方式之矽之乾式蝕刻方法之工序的剖視圖。 圖2所示之第2循環之灰化工序S05如圖9所示，在第2循環之乾式蝕刻工序S04結束後，將所殘存之沈積層D2去除。 尤其是，於第2循環之灰化工序S05中，以將殘存於抗蝕層M之開口圖案MS及開口圖案ML之內周附近之區域之沈積層D2確實地去除的方式設定灰化之條件。
第2循環之灰化工序S05係與第1循環之灰化工序S05相同。在第2循環之乾式蝕刻工序S04結束後，將附著於抗蝕層M之表面之沈積層D2、殘存於抗蝕層M之開口圖案MS及開口圖案ML之內周附近之區域之沈積層D2、及殘存於與開口圖案MS、ML對應之側壁VSq、VLq之沈積層D2去除。 進而，若存在殘存於與開口圖案MS對應之底部VSb2之沈積層D2、及殘存於與開口圖案ML對應之底部VLb2之沈積層D2，則將沈積層D2去除。
此處，最重要的是將殘存於開口圖案MS之內周位置之沈積層D2、及殘存於開口圖案ML之內周位置之沈積層D2去除。若該沈積層D2未完全被去除而殘存，則會因於重複循環中進行下一沈積工序S03而導致沈積層D3進一步堆積於所殘存之沈積層D2。於該情形時，抗蝕層M中之開口圖案MS及開口圖案ML之開口直徑減小。
若如上所述抗蝕層M中之開口圖案MS及開口圖案ML之開口直徑減小，則即便於繼第2循環後之第3循環之乾式蝕刻工序S04中進行各向異性之程度提高之蝕刻，亦會因沈積層D2及沈積層D3而阻礙蝕刻電漿到達底部VSb2及底部VLb2。因此，有可能底部VSb2及底部VLb2處之蝕刻無法較佳地進行，與開口圖案MS、ML對應之側壁VSq、VLq變得不垂直，從而導致凹部圖案VS、VL之形狀成為尖細形狀。
與此相對，於成為沈積層D2未殘存於開口圖案MS之內周位置且未殘存於開口圖案ML之內周位置之狀態的情形時，不會出現如下情況，即，於重複循環中之繼第2循環之後進行之第3循環之沈積工序S03中，沈積層D3進一步堆積於所殘存之沈積層D2。藉此，可維持為抗蝕層M中之開口圖案MS及開口圖案ML之開口直徑具有特定大小。
如此一來，藉由在重複循環中之第3循環之乾式蝕刻工序S04中進行各向異性之程度提高之蝕刻，不會因沈積層D2及沈積層D3而阻礙蝕刻電漿到達底部VSb2及底部VLb2。因此，底部VSb2及底部VLb2處之蝕刻較佳地進行，與開口圖案MS、ML對應之側壁VSq、VLq以垂直狀態延伸。因此，可防止凹部圖案VS、VL之形狀成為尖細形狀，而以於深度方向上具有相同直徑之方式以高縱橫比形成各凹部圖案VS、VL。
於第2循環之灰化工序S05中，如上所述，將殘存於開口圖案MS與ML之內周位置之沈積層D2確實地去除。為此，與第1循環之灰化工序S05同樣地，必須產生具有較高之各向異性之電漿。因此，於第2循環之灰化工序S05中亦使用下述電漿處理裝置10。
此時，第2循環之灰化工序S05所使用之電漿處理裝置10之設定條件係與第1循環之灰化工序S05相同。即，對下述之位於內周側之第2電極E2施加之電力之頻率λ2可設定得較對位於外周側之第3電極E3施加之電力之頻率λ3大。具體而言，可將頻率λ2設為13.65 MHz，將頻率λ3設為2 MHz。
又，第2循環之灰化工序S05所使用之電漿處理裝置10之設定條件係與第1循環相同。即，可將對下述之位於內周側之第2電極E2施加的頻率λ2之供給電力之值設定為較沈積工序S03中之供給電力之值大且與第2循環之乾式蝕刻工序S04中之供給電力之值相同。
又，第2循環之灰化工序S05所使用之電漿處理裝置10之設定條件係與第1循環之灰化工序S05相同。如下所述，可將對位於內周側之第2電極E2施加的頻率λ2之供給電力之值設定為與對位於外周側之第3電極E3施加的頻率λ3之供給電力之值相同。
又，第2循環之灰化工序S05所使用之電漿處理裝置10之設定條件係與第1循環之灰化工序S05相同。即，較佳為對第1電極12施加頻率λ1之偏壓電壓。頻率λ1可設定為較對位於外周側之第3電極E3施加之電力之頻率λ3低的值。頻率λ1例如可設為400 kHz。
又，第2循環之灰化工序S05所使用之電漿處理裝置10之設定條件係與第1循環之灰化工序S05相同。即，較佳為對第1電極12施加偏壓電壓。第2循環之灰化工序S05中之偏壓電壓之電力可設定為與第2循環之乾式蝕刻工序S04中之偏壓電壓之電力相等或者較第2循環之乾式蝕刻工序S04中之偏壓電壓之電力高。
可於第2循環之灰化工序S05中供給O 2氣體而進行灰化。於使用O 2氣體之各向異性電漿處理中，在開口圖案MS、ML之內周附近之部分、及與開口圖案MS、ML對應之側壁VSq、VLq處將沈積層D2確實地去除而使側壁VSq、VLq露出。同時，於第2循環之灰化工序S05中供給O 2氣體而進行灰化。因此，於該工序中，亦存在包含樹脂之抗蝕層M被略微去除而抗蝕層M之厚度減少的情況。
第2循環之灰化工序S05結束時，與第1循環同樣地進行判定工序S06a。根據判定工序S06a之判定結果，判定是進行後處理工序S08還是進行第2循環之抗蝕劑保護判斷工序S06。根據抗蝕劑保護判斷工序S06之判定結果，判定是進行包含蝕刻工序之下一循環還是進行下述之抗蝕劑保護膜形成工序S07。
於第2循環之深度判定工序S06a中，判斷是否前進至接下來之抗蝕劑保護判斷工序S06。此時，作為深度判定工序S06a中之判斷基準，進行基於凹部圖案VS、VL之深度之判斷，換言之，進行基於凹部圖案VS、VL之縱橫比之判斷。 於凹部圖案VS、VL之深度不夠時(判定結果：否)，判斷為必須進行下一循環之蝕刻工序，前進至抗蝕劑保護判斷工序S06。於抗蝕劑保護判斷工序S06中，判斷是否前進至下述之抗蝕劑保護膜形成工序S07。 另一方面，於深度判定工序S06a中，凹部圖案VS、VL之深度足夠時(判定結果：是)，結束蝕刻，前進至後處理工序S08。
於第2循環之抗蝕劑保護判斷工序S06中，與第1循環之抗蝕劑保護判斷工序S06同樣地，作為判斷基準，進行基於凹部圖案VS、VL之深度之判斷，換言之，進行基於凹部圖案VS、VL之縱橫比之判斷。
於第2循環之抗蝕劑保護判斷工序S06中，判定為凹部圖案VS、VL之深度不夠時(判定結果：否)，與第1循環之抗蝕劑保護判斷工序S06同樣地，前進至下一循環之最初之工序即沈積工序S03。 另一方面，於凹部圖案VS、VL之深度足夠時(判定結果：是)、及凹部圖案VS、VL之縱橫比大於上述範圍時，進行於抗蝕劑保護膜形成工序S07中形成抗蝕劑保護膜Mm的判斷。 即，基於凹部圖案VS、VL之開口面積及第2循環之蝕刻工序中之底部VSb1、VLb1之蝕刻量而進行抗蝕劑保護判斷工序S06之判斷。
再者，抗蝕劑保護判斷工序S06中之判斷可於第2循環後，根據測定矽基板S中凹部圖案VS、VL之深度所得之結果而進行判斷，亦可根據第2循環中之蝕刻條件類推而判斷向第3循環之移行。基於蝕刻條件之判斷係預先設定基於特定條件之蝕刻深度而進行判斷。
進而，於第2循環之抗蝕劑保護判斷工序S06中，亦可進行基於以下之判斷基準之判斷。 例如，藉由灰化工序S05所獲得之抗蝕層M之厚度減少量小於特定值時，判斷為不進行抗蝕劑保護膜形成工序S07而進行包含下一蝕刻工序之循環。 另一方面，關於第2循環之抗蝕劑保護判斷工序S06中之判斷基準，藉由灰化工序S05所獲得之抗蝕層M之厚度減少量大於特定值時，判斷為進行抗蝕劑保護膜形成工序S07。
進行此種判斷之原因在於，於抗蝕層M之厚度減少量大於特定值之狀態下前進至第3循環之蝕刻工序時，抗蝕層M之膜厚有可能不夠，從而無法維持藉由蝕刻加工獲得之形狀之準確性。
接下來，對前進至抗蝕劑保護膜形成工序S07之情形進行說明。
抗蝕劑保護膜形成工序S07如圖2所示，於循環前進至第3循環之前進行。 圖10係表示本實施方式之矽之乾式蝕刻方法之工序的剖視圖。 圖2所示之抗蝕劑保護膜形成工序S07如圖10所示，藉由各向異性電漿處理於抗蝕層M之表面形成抗蝕劑保護膜Mm。 抗蝕劑保護膜Mm係能夠於在第3循環及其之後進行之乾式蝕刻工序S04及灰化工序S05中保護抗蝕層M不被蝕刻的膜。
於抗蝕劑保護膜形成工序S07中，與沈積層D2之成膜條件相比，抗蝕劑保護膜Mm之沈積速率設定得更高。例如，抗蝕劑保護膜Mm之沈積速率設定為較沈積層D2之沈積速率高1.5倍左右。在用於抗蝕劑保護膜形成工序S07之電漿CVD法中，使用SiF 4與O 2之混合氣體、或SiCl 4與O 2之混合氣體、或SiH 4與O 2之混合氣體、或TEOS(Tetraethyl orthosilicate，Tetraethoxysilane)等能夠形成Si xO yα z之氣體。藉此，可形成具有SiOF之膜構成之抗蝕劑保護膜Mm。電漿CVD法係電漿成膜法之一例。
此處，於抗蝕劑保護膜形成工序S07中使用SiF 4與O 2之混合氣體之情形時，可使用與乾式蝕刻工序S04中供給之氣體共通之氣體即SiF 4。於該情形時，能夠使與氣體供給相關之電漿處理裝置之構成共通化，因而較佳。
SiOF膜具有與SiO 2膜相似之構成。因此，SiOF膜於沈積工序S03、乾式蝕刻工序S04、及灰化工序S05中，抗蝕劑保護膜Mm之厚度不會減少，上述工序構成在第3循環及其之後進行之包含蝕刻工序之循環。
即，抗蝕劑保護膜Mm可於沈積工序S03、乾式蝕刻工序S04、及灰化工序S05中防止抗蝕層M之厚度減少，上述工序構成在第3循環及其之後進行之包含蝕刻工序之循環。
抗蝕劑保護膜Mm藉由各向異性電漿處理而形成於抗蝕層M之表面，但不形成於凹部圖案VS、VL之側壁VSq、VLq。又，抗蝕劑保護膜Mm不形成於凹部圖案VS、VL之底部VSb2、VLb2。其原因在於，於深度判定工序S06a及抗蝕劑保護判斷工序S06中，凹部圖案VS、VL之縱橫比設定為特定值以上。
於進行第2循環之後第一次進行之抗蝕劑保護膜形成工序S07中，使用下述電漿處理裝置10，以進行具有較高之各向異性之電漿處理。 此時，於抗蝕劑保護膜形成工序S07所使用之電漿處理裝置10中，對下述之位於內周側之第2電極E2施加之電力之頻率λ2可設得較對位於外周側之第3電極E3施加之電力之頻率λ3大。具體而言，可將頻率λ2設為13.65 MHz，將頻率λ3設為2 MHz。再者，於第3循環及其之後進行抗蝕劑保護膜形成工序S07時，亦採用與上述抗蝕劑保護膜形成工序S07相同之條件。
抗蝕劑保護膜形成工序S07所使用之電漿處理裝置10之設定條件係與乾式蝕刻工序S04及灰化工序S05相同。即，對下述之位於內周側之第2電極E2施加的頻率λ2之供給電力之值可設定為較第2循環之沈積工序S03中之供給電力之值大且與第2循環之乾式蝕刻工序S04中之供給電力之值及灰化工序S05中之供給電力之值相同。
又，於抗蝕劑保護膜形成工序S07中，於電漿處理裝置10中，亦可將對下述之位於內周側之第2電極E2施加的頻率λ2之供給電力之值設定為與對位於外周側之第3電極E3施加的頻率λ3之供給電力之值相同。
又，於抗蝕劑保護膜形成工序S07中，可與沈積工序S03同樣地，不施加偏壓電壓。抗蝕劑保護膜形成工序S07中之環境壓力之值可設定為與第2循環之乾式蝕刻工序S04、灰化工序S05中之環境壓力之值相同的值。
於具有SiOF之構成之抗蝕劑保護膜Mm積層於抗蝕層M之表面之狀態下進行第3循環及其之後之灰化工序S05時，可抑制抗蝕層M之消耗。
然而，具有SiOF之構成之抗蝕劑保護膜Mm因各向異性電漿蝕刻之處理而逐漸消耗，上述各向異性電漿蝕刻之處理係利用在第3循環及其之後進行之沈積工序S03中所使用之CF系氣體、即CHF 3、C 2F 6、C 2F 4或C 4F 8等過氟化烴氣體、或乾式蝕刻工序S04中用作蝕刻氣體之SF 6或NF 3、向蝕刻氣體中添加有SiF 4作為矽化物且添加有O 2、N 2、N 2O、NO、NO x或CO 2作為反應體所得的氣體、例如SF 6與O 2之混合氣體而進行。
因此，關於抗蝕劑保護膜Mm之膜厚，以能夠進行特定次數之循環之方式設定抗蝕劑保護膜Mm之膜厚，以使凹部圖案VS、VL達到所需深度。 進而，達到特定次數之循環時，如下所述，藉由進一步進行抗蝕劑保護膜形成工序S07，而於抗蝕層M之表面再積層抗蝕劑保護膜Mm，以恢復所消耗之抗蝕劑保護膜Mm之膜厚。
本實施方式之矽之乾式蝕刻方法如圖2所示，將沈積工序S03、乾式蝕刻工序S04、及灰化工序S05作為1個循環而進行重複。藉此，使凹部圖案VS、VL之深度更大。進而，每隔特定之循環數，即，以特定頻度進行循環之後，進行抗蝕劑保護膜形成工序S07，藉此，於抗蝕層M之表面積層抗蝕劑保護膜Mm。 進行抗蝕劑保護膜形成工序S07之後，前進至接下來之第3循環之蝕刻工序。
接下來，對循環前進至第3循環之情形進行說明。
圖11係表示本實施方式之矽之乾式蝕刻方法之工序的剖視圖。 於圖2所示之第3循環之沈積工序S03中，如圖11所示，藉由各向異性電漿處理於抗蝕劑保護膜Mm之表面形成包含氟碳化合物等之聚合物之沈積層D3。藉此，可在第3循環之沈積工序S03之後進行之乾式蝕刻工序S04中保護凹部圖案VS與凹部圖案VL之側壁不被蝕刻。 此時，雖然抗蝕劑保護膜Mm之膜厚略微減少，但於沈積工序S03中，抗蝕劑保護膜Mm大體上殘存。
沈積層D3係為了保護凹部圖案VS、VL之側壁VSq、VLq不被蝕刻，並且限定於凹部圖案VS、VL之底部VSb2、VLb2進行蝕刻而形成。藉此，於使用氟化合物之蝕刻即乾式蝕刻工序S04中可獲得垂直之側壁VSq、VLq。
沈積層D3積層於抗蝕劑保護膜Mm之表面及凹部圖案VS、VL之底部VSb2、VLb2。又，圖11中，在凹部圖案VS、VL之側壁VSq、VLq處示出沈積層D3，但實際上沈積層D3幾乎不積層於側壁VSq、VLq。
第3循環之沈積工序S03係與第2循環相同。即，使用CHF 3、C 2F 6、C 2F 4或C 4F 8等過氟化烴氣體，進行各向異性電漿處理。於沈積工序S03中使用下述電漿處理裝置10，以進行具有較高之各向異性之電漿處理。
於第3循環之沈積工序S03中，於電漿處理裝置10中，對下述之位於內周側之第2電極E2施加之電力之頻率λ2可設定得較對位於外周側之第3電極E3施加之電力之頻率λ3大。具體而言，可將頻率λ2設為13.65 MHz，將頻率λ3設為2 MHz。 此時，作為電漿處理裝置10中之第3循環之沈積工序S03之設定條件，亦可使用與第1循環之沈積工序S03及第2循環之沈積工序S03之至少一者同等之設定條件。
又，於第3循環之沈積工序S03中，於電漿處理裝置10中，對下述之位於內周側之第2電極E2施加的具有頻率λ2之電力之值可設定得較下述之乾式蝕刻工序S04及灰化工序S05中之電力之值小。又，於電漿處理裝置10中，可不對第1電極12施加偏壓電壓。 於進行第3循環之沈積工序S03之環境中，設定特定之壓力，進行沈積處理。進而，於第3循環之沈積工序S03中，亦可使用與第1循環之沈積工序S03及第2循環之沈積工序S03之至少一者同等之設定條件。
第3循環之沈積工序S03中形成之沈積層D3之膜厚係與第2循環之沈積工序S03相同。即，與直徑尺寸較大之開口圖案ML對應之底部VLb2上所形成之沈積層D3之膜厚大於與直徑尺寸較小之開口圖案MS對應之底部VSb2上所形成之沈積層D3之膜厚。再者，開口圖案ML之底部VLb2處之沈積層D3之膜厚等同於或者小於位於開口圖案MS、ML之外側之抗蝕劑保護膜Mm之表面上之沈積層D3之膜厚。
即，關於沈積層D3之膜厚，按照位於開口圖案MS、ML之外側之抗蝕劑保護膜Mm之表面上之沈積層D3之膜厚TD3、開口圖案ML之底部VLb2處之沈積層D3之膜厚TLD3、開口圖案MS之底部VSb2處之沈積層D3之膜厚TSD3之順序變小。
於第3循環之沈積工序S03中，藉由以如上方式設定沈積條件，可將與開口圖案MS、ML對應之底部VSb2、VLb2處之沈積層D3之沈積覆蓋區分別控制為最佳化。此處，用於形成沈積覆蓋區之理想條件係縮短將具有所需膜厚之沈積層D3積層於底部VSb2、VLb2之處理時間。即，用於形成沈積覆蓋區之理想條件係增大將沈積層D3積層於底部VSb2、VLb2之成膜速度。
又，於第3循環之沈積工序S03中，用於形成沈積覆蓋區之理想條件係對應於蝕刻深度及縱橫比而調整沈積覆蓋區。即，如下所述，即便於縱橫比對應於底部VSb2、VLb2相對於底部VSb1、VLb1之深度之變化而發生變化時，亦能夠以特定之成膜速度成膜具有所需厚度之沈積層D3。
進而，分別提高對於積層在底部VSb2之沈積層D3之均勻性及確實性、以及對於積層在底部VLb2之沈積層D3之均勻性及確實性。 進而，第3循環之沈積工序S03可與第1循環之沈積工序S03及第2循環之沈積工序S03之至少一者同樣地進行。
圖12係表示本實施方式之矽之乾式蝕刻方法之工序的剖視圖。 圖2所示之第3循環之乾式蝕刻工序S04如圖12所示，藉由各向異性電漿蝕刻，對與開口圖案MS、ML對應之底部VSb2、VLb2進行刻蝕，使底部VSb2、VLb2之位置降低，而形成底部VSb3、VLb3。 此時，雖然抗蝕劑保護膜Mm之膜厚略微減少，但於乾式蝕刻工序S04中，抗蝕劑保護膜Mm大體上殘存。
此時，藉由第3循環之乾式蝕刻工序S04中之處理條件、電漿之各向異性、及利用第3循環之沈積工序S03積層之沈積層D3之膜厚差等，將該乾式蝕刻工序S04中形成之與開口圖案MS對應之底部VSb3及與開口圖案ML對應之底部VLb3之深度設定為均勻。
具體而言，積層在與開口圖案MS對應之底部VSb2之沈積層D3之膜厚TSD3較積層在與開口圖案ML對應之底部VLb2之沈積層D3之膜厚TLD3小。進而，對於與開口圖案MS對應之底部VSb2之蝕刻量較對於與開口圖案ML對應之底部VLb2之蝕刻量小。因此，藉由上述沈積而形成之膜厚與基於上述蝕刻之蝕刻量相抵，對應開口圖案MS之底部VSb3之深度與對應開口圖案ML之底部VLb3之深度變得均勻。
又，亦可於第3循環之乾式蝕刻工序S04中藉由處理條件、電漿之各向異性、及沈積層D3而使蝕刻對與開口圖案MS、ML對應之側壁VSq、VLq造成之影響極大地降低。藉此，側壁VSq、VLq與矽基板S之表面垂直，且成為大致同一平面。因此，於深度方向上延長地形成不存在凹凸之側壁VSq、VLq。 即，以具有均勻之直徑尺寸之方式形成底部VSb3、VLb3作為凹部圖案VS、VL。
為了實現該形狀，於第3循環之乾式蝕刻工序S04中亦使用下述電漿處理裝置10，以進行具有較高之各向異性之電漿處理。 此時，第3循環之乾式蝕刻工序S04所使用之電漿處理裝置10中之處理條件係與第2循環之乾式蝕刻工序S04同樣。即，可將對下述之位於內周側之第2電極E2施加的電力之頻率λ2設定得較對位於外周側之第3電極E3施加的電力之頻率λ3大。具體而言，可將頻率λ2設為13.65 MHz，將頻率λ3設為2 MHz。
又，於第3循環之乾式蝕刻工序S04中，電漿處理裝置10之設定條件亦與第2循環相同。即，可將對下述之位於內周側之第2電極E2施加的頻率λ2之供給電力之值設定為較第3循環之沈積工序S03中之供給電力之值大且與第3循環之灰化工序S05中之供給電力之值相同。
又，於第3循環之乾式蝕刻工序S04中，電漿處理裝置10之設定條件亦與第2循環相同。即，對下述之位於內周側之第2電極E2施加的頻率λ2之供給電力之值可設定為與對位於外周側之第3電極E3施加的頻率λ3之供給電力之值相同。
又，第3循環之乾式蝕刻工序S04中，電漿處理裝置10之設定條件係與第2循環之乾式蝕刻工序S04相同。較佳為對第1電極12施加頻率λ1之偏壓電壓。頻率λ1可設定為較對位於外周側之第3電極E3施加之電力之頻率λ3低。頻率λ1例如可設為400 kHz。
又，第3循環之乾式蝕刻工序S04中之各向異性電漿蝕刻係與第2循環之乾式蝕刻工序S04相同。即，將SF 6與O 2之混合氣體電漿分解而進行Si之各向異性蝕刻。藉此，SF 6分解而生成之F自由基對Si進行蝕刻(F＋Si→SiF 4)。該蝕刻反應係各向同性蝕刻，因此，為了進行各向異性蝕刻，亦可使保護膜附著於側壁VSq、VLq而抑制側壁VSq、VLq之蝕刻反應。
第3循環之乾式蝕刻工序S04中之使用SF 6/O 2之混合氣體之各向異性電漿蝕刻係與第2循環之乾式蝕刻工序S04相同。即，在與開口圖案MS、ML對應之側壁VSq、VLq處將沈積層D3去除，而使側壁VSq、VLq露出。
此處，第3循環之乾式蝕刻工序S04中之SF 6/O 2之混合氣體系各向異性電漿蝕刻係與第2循環之乾式蝕刻工序S04相同。即，亦可藉由形成絕緣層而保護側壁VSq、VLq。同時，藉由氧(O)對側壁VSq、VLq之氧化、以及利用作為蝕刻產物之SiF 4再分解所得之Si與O之反應而產生之SiO x之沈積膜之形成來保護側壁VSq、VLq。
又，於第3循環之乾式蝕刻工序S04中，與第2循環之乾式蝕刻工序S04同樣地，亦可使用SiF 4作為氣體，以防止作為蝕刻產物之SiF 4不足。
進而，第3循環之乾式蝕刻工序S04係與第2循環之乾式蝕刻工序S04相同。即，使用SF 6或NF 3作為蝕刻氣體，向蝕刻氣體中添加SiF 4作為矽化物，並添加O 2、N 2、N 2O、NO、NO x或CO 2作為反應體。藉此，可集中地對底部VSb2、VLb2進行蝕刻。 進而，亦可使第3循環之乾式蝕刻工序S04之處理時間較第1循環之乾式蝕刻工序S04及第2循環之乾式蝕刻工序S04之至少一者長。
圖13係表示本實施方式之矽之乾式蝕刻方法之工序的剖視圖。 圖2所示之第3循環之灰化工序S05如圖13所示，在第3循環之乾式蝕刻工序S04結束後，將所殘存之沈積層D3去除。 尤其是，於第3循環之灰化工序S05中，以將形成於抗蝕劑保護膜Mm之表面附近區域之沈積層D3確實地去除的方式設定灰化之條件，上述抗蝕劑保護膜Mm殘存於開口圖案MS及開口圖案ML之內周附近之區域。
第3循環之灰化工序S05係與第1循環之灰化工序S05及第2循環之灰化工序S05之至少一者相同。在第3循環之乾式蝕刻工序S04結束後，將附著於抗蝕劑保護膜Mm之表面之沈積層D3、殘存於開口圖案MS及開口圖案ML之開口之內周附近區域的沈積層D3、以及殘存於與開口圖案MS、ML對應之側壁VSq、VLq之沈積層D3去除。
進而，於第3循環之灰化工序S05中，若存在殘存於與開口圖案MS對應之底部VSb3之沈積層D3、及殘存於與開口圖案ML對應之底部VLb3之沈積層D3，則將沈積層D3去除。 此時，抗蝕劑保護膜Mm之膜厚不發生變化，而於第3循環之灰化工序S05中，抗蝕劑保護膜Mm大體上殘存。
此處，最重要的是將殘存於開口圖案MS之內周位置之沈積層D3、及殘存於開口圖案ML之內周位置之沈積層D3去除。若該沈積層D3未完全被去除而殘存，則於重複循環中，於第4循環及其之後進行之沈積工序S03中，接下來之沈積層D4會進一步堆積於所殘存之沈積層D3。於該情形時，抗蝕層M及抗蝕劑保護膜Mm中之開口圖案MS及開口圖案ML之開口直徑減小。
若如上所述抗蝕層M中之開口圖案MS及開口圖案ML之開口直徑減小，則即便於繼第3循環後之第4循環之乾式蝕刻工序S04中進行各向異性之程度提高之蝕刻，亦會因沈積層D3及沈積層D4而阻礙蝕刻電漿到達底部VSb3及底部VLb3。因此，有可能底部VSb3及底部VLb3處之蝕刻無法較佳地進行，與開口圖案MS、ML對應之側壁VSq、VLq變得不垂直，從而導致凹部圖案VS、VL之形狀成為尖細形狀。
與此相對，於成為沈積層D3未殘存於開口圖案MS之內周位置且未殘存於開口圖案ML之內周位置之狀態的情形時，不會出現如下情況，即，於重複循環中之繼第3循環之後進行之第4循環之沈積工序S03中，沈積層D4進一步堆積於所殘存之沈積層D3。藉此，可維持為抗蝕層M及抗蝕劑保護膜Mm中之開口圖案MS及開口圖案ML之開口直徑具有特定大小。
如此一來，藉由在重複循環中之第4循環之乾式蝕刻工序S04中進行各向異性之程度提高之蝕刻，不會因沈積層D3及沈積層D4而阻礙蝕刻電漿到達底部VSb3及底部VLb3。因此，底部VSb3及底部VLb3處之蝕刻較佳地進行，與開口圖案MS、ML對應之側壁VSq、VLq以垂直狀態延伸。因此，可防止凹部圖案VS、VL之形狀成為尖細形狀，而以於深度方向上具有相同直徑之方式以高縱橫比形成各凹部圖案VS、VL。
同時，重要的是抗蝕劑保護膜Mm維持充分之膜厚，以免在灰化工序S05中抗蝕層M消失。
於第3循環之灰化工序S05中，如上所述，將殘存於開口圖案MS與ML之內周位置之沈積層D3確實地去除。為此，與第1循環之灰化工序S05及第2循環之灰化工序S05同樣地，必須產生具有較高之各向異性之電漿。因此，於第3循環之灰化工序S05中亦使用下述電漿處理裝置10。
此時，第3循環之灰化工序S05所使用之電漿處理裝置10之設定條件係與第1循環之灰化工序S05及第2循環之灰化工序S05之至少一者相同。即，對下述之位於內周側之第2電極E2施加之電力之頻率λ2可設定得較對位於外周側之第3電極E3施加之電力之頻率λ3大。具體而言，可將頻率λ2設為13.65 MHz，將頻率λ3設為2 MHz。
又，第3循環之灰化工序S05所使用之電漿處理裝置10之設定條件係與第1循環之灰化工序S05及第2循環之灰化工序S05之至少一者相同。即，對下述之位於內周側之第2電極E2施加之頻率λ2之供給電力可設定為較沈積工序S03中之供給電力之值大且與第3循環之乾式蝕刻工序S04中之供給電力之值相同。
又，第3循環之灰化工序S05所使用之電漿處理裝置10之設定條件係與第1循環之灰化工序S05及第2循環之灰化工序S05之至少一者相同。即，可將對下述之位於內周側之第2電極E2施加的頻率λ2之供給電力設定為與對位於外周側之第3電極E3施加的頻率λ3之供給電力之值相同。
又，第3循環之灰化工序S05所使用之電漿處理裝置10之設定條件係與第1循環之灰化工序S05及第2循環之灰化工序S05之至少一者相同。即，較佳為對第1電極12施加頻率λ1之偏壓電壓。頻率λ1可設定為較對位於外周側之第3電極E3施加之電力之頻率λ3低的值。頻率λ1例如可設為400 kHz。
又，第3循環之灰化工序S05所使用之電漿處理裝置10之設定條件係與第1循環之灰化工序S05及第2循環之灰化工序S05之至少一者相同。即，較佳為對第1電極12施加偏壓電壓。第3循環之灰化工序S05中之偏壓電壓之電力可設定為與第3循環之乾式蝕刻工序S04中之偏壓電壓之電力相等或者較第3循環之乾式蝕刻工序S04中之偏壓電壓之電力高。
可於第3循環之灰化工序S05中供給O 2氣體而進行灰化。於使用O 2氣體之各向異性電漿處理中，在開口圖案MS、ML之內周附近之部分、及與開口圖案MS、ML對應之側壁VSq、VLq處將沈積層D3確實地去除而使側壁VSq、VLq露出。同時，於第3循環之灰化工序S05中，供給O 2氣體而進行灰化。因此，藉由在抗蝕層M積層有抗蝕劑保護膜Mm，而抗蝕層M不被O 2電漿去除。
本實施方式之矽之乾式蝕刻方法如圖2所示，重複進行構成1個循環之沈積工序S03、乾式蝕刻工序S04及灰化工序S05。藉此，使凹部圖案VS、VL之深度更大。 進而，本實施方式之矽之乾式蝕刻方法於第3循環之沈積工序S03～灰化工序S05結束時，如圖2所示，包含深度判定工序S06a及抗蝕劑保護判斷工序S06。
於第3循環之深度判定工序S06a中，判斷是否前進至接下來之抗蝕劑保護判斷工序S06。此時，作為深度判定工序S06a中之判斷基準，進行基於凹部圖案VS、VL之深度之判斷，換言之，進行基於凹部圖案VS、VL之縱橫比之判斷。 於深度判定工序S06a中，判定為凹部圖案VS、VL之深度不夠時(判定結果：否)，判斷為必須進行下一循環之蝕刻工序，前進至抗蝕劑保護判斷工序S06。於抗蝕劑保護判斷工序S06中，判斷是否前進至下述之抗蝕劑保護膜形成工序S07。 另一方面，於深度判定工序S06a中判定為凹部圖案VS、VL之深度足夠時(判定結果：是)，結束蝕刻，前進至後處理工序S08。
於第3循環之抗蝕劑保護判斷工序S06中，判斷是不進行抗蝕劑保護膜形成工序S07而進行包含下一蝕刻工序之循環還是前進至下述之抗蝕劑保護膜形成工序S07。 此處，作為第3循環之抗蝕劑保護判斷工序S06中之判斷基準，進行基於凹部圖案VS、VL之深度之判斷、及基於抗蝕劑保護膜Mm之蝕刻程度之判斷、即基於抗蝕劑保護膜Mm之厚度減少程度之判斷。
凹部圖案VS、VL之深度或縱橫比於在第3循環及其之後進行之灰化工序S05結束時具有充分之大小。因此，作為於第3循環及其之後進行之抗蝕劑保護判斷工序S06中之判斷基準，進行基於抗蝕劑保護膜Mm之蝕刻程度之判斷，即，進行基於抗蝕劑保護膜Mm之厚度減少程度之判斷。
於第3循環之抗蝕劑保護判斷工序S06中，於第3循環之沈積工序S03～灰化工序S05結束之時間點進行判斷。具體而言，判定為於接下來進行之第4循環之沈積工序S03與乾式蝕刻工序S04中，抗蝕劑保護膜Mm維持充分之膜厚，而保持對抗蝕層M之充分之保護能力即蝕刻耐受性時，判斷為進行下一循環即第4循環。
又，於第3循環之抗蝕劑保護判斷工序S06中，預想抗蝕劑保護膜Mm未維持充分之膜厚，而不具有對抗蝕層M之充分之保護能力，即，不具有充分之蝕刻耐受性時，判斷為前進至抗蝕劑保護膜形成工序S07。
再者，抗蝕劑保護判斷工序S06中之判斷可於第3循環後，根據測定抗蝕劑保護膜Mm之膜厚所得之結果而進行判斷，亦可根據第2循環中之蝕刻條件，類推出抗蝕劑保護膜Mm維持充分之膜厚，而判斷向第4循環之移行。基於蝕刻條件之判斷係預先設定基於特定條件之抗蝕劑保護膜Mm之厚度減少程度，基於該預先設定之設定值進行判斷。
再者，通常，於矽基板S之處理工序中，由如上所述之沈積工序S03、乾式蝕刻工序S04及灰化工序S05構成1個循環時，可在進行5～20個循環後、較佳為進行約8～12個循環後，在循環間***一次抗蝕劑保護膜形成工序S07。
接下來，對第4循環進行說明。
圖14係表示本實施方式之矽之乾式蝕刻方法之工序的剖視圖。 於圖2所示之第4循環之沈積工序S03中，如圖14所示，藉由各向異性電漿處理於抗蝕劑保護膜Mm之表面形成包含氟碳化合物等之聚合物之沈積層D4。可在第4循環之沈積工序S03之後進行之乾式蝕刻工序S04中保護凹部圖案VS及凹部圖案VL之側壁不被蝕刻。 此時，雖然抗蝕劑保護膜Mm之膜厚略微減少，但於沈積工序S03中，抗蝕劑保護膜Mm大體上殘存。
沈積層D4係為了保護凹部圖案VS、VL之側壁VSq、VLq不被蝕刻，並且限定於凹部圖案VS、VL之底部VSb3、VLb3進行蝕刻而形成。藉此，於使用氟化合物之蝕刻即乾式蝕刻工序S04中，可獲得垂直之側壁VSq、VLq。
沈積層D4積層於抗蝕劑保護膜Mm之表面及凹部圖案VS、VL之底部VSb3、VLb3。又，圖14中，在凹部圖案VS、VL之側壁VSq、VLq處示出沈積層D4，但實際上沈積層D4幾乎不積層於側壁VSq、VLq。
第4循環之沈積工序S03係與第3循環相同。即，使用CHF 3、C 2F 6、C 2F 4或C 4F 8等過氟化烴氣體，進行各向異性電漿處理。於沈積工序S03中使用下述電漿處理裝置10，以進行具有較高之各向異性之電漿處理。
於第4循環之沈積工序S03中，於電漿處理裝置10中，對下述之位於內周側之第2電極E2施加之電力之頻率λ2可設定得較對位於外周側之第3電極E3施加之電力之頻率λ3大。具體而言，可將頻率λ2設為13.65 MHz，將頻率λ3設為2 MHz。 此時，作為電漿處理裝置10中之第4循環之沈積工序S03之設定條件，亦可使用與第1循環～第3循環之沈積工序S03中之任一個同等之設定條件。
又，於第4循環之沈積工序S03中，於電漿處理裝置10中，對下述之位於內周側之第2電極E2施加的具有頻率λ2之電力之值可設定得較下述之乾式蝕刻工序S04及灰化工序S05中之電力之值小。又，於電漿處理裝置10中，可不對第1電極12施加偏壓電壓。 於進行第4循環之沈積工序S03之環境下，設定特定之壓力，進行沈積處理。進而，於第4循環之沈積工序S03中，亦可使用與第1循環～第3循環之沈積工序S03中之任一個同等之設定條件。
第4循環之沈積工序S03中形成之沈積層D4之膜厚係與第1循環～第3循環之沈積工序S03中之任一者相同。即，與直徑尺寸較大之開口圖案ML對應之底部VLb3上所形成之沈積層D4之膜厚大於與直徑尺寸較小之開口圖案MS對應之底部VSb3上所形成之沈積層D4之膜厚。再者，開口圖案ML之底部VLb3處之沈積層D4之膜厚等同於或者小於位於開口圖案MS、ML之外側之抗蝕劑保護膜Mm之表面上之沈積層D4之膜厚。
即，關於沈積層D4之膜厚，按照位於開口圖案MS、ML之外側之抗蝕劑保護膜Mm之表面上之沈積層D4之膜厚TD4、開口圖案ML之底部VLb3處之沈積層D4之膜厚TLD4、開口圖案MS之底部VSb3處之沈積層D4之膜厚TSD4之順序變小。
於第4循環之沈積工序S03中，藉由以如上方式設定沈積條件，可將與開口圖案MS、ML對應之底部VSb3、VLb3處之沈積層D4之沈積覆蓋區分別控制為最佳化。此處，用於形成沈積覆蓋區之理想條件係縮短將具有所需膜厚之沈積層D4積層於底部VSb3、VLb3之處理時間。即，用於形成沈積覆蓋區之理想條件係增大將沈積層D4積層於底部VSb3、VLb3之成膜速度。
又，於第4循環之沈積工序S03中，用於形成沈積覆蓋區之理想條件係對應於蝕刻深度及縱橫比而調整沈積覆蓋區。即，如下所述，即便於縱橫比對應於底部VSb3、VLb3相對於底部VSb2、VLb2之深度變化而發生變化時，亦能夠以特定之成膜速度成膜具有所需厚度之沈積層D4。
進而，分別提高對於積層在底部VSb3之沈積層D4之均勻性及確實性、以及對於積層在底部VLb3之沈積層D4之均勻性及確實性。
繼而，作為圖2所示之第4循環之乾式蝕刻工序S04，藉由各向異性電漿蝕刻，對與開口圖案MS、ML對應之底部VSb3、VLb3進行刻蝕，使底部VSb3、VLb3之位置降低。藉此，於開口圖案MS、ML中較底部VSb3、VLb3深之位置形成底部。 此時，雖然抗蝕劑保護膜Mm之膜厚略微減少，但於乾式蝕刻工序S04中，抗蝕劑保護膜Mm大體上殘存。
繼而，作為圖2所示之第4循環之灰化工序S05，將所殘存之沈積層D4去除。 此時，抗蝕劑保護膜Mm之膜厚略微減少。
進而，進行第4循環之深度判定工序S06a及抗蝕劑保護判斷工序S06。基於抗蝕劑保護膜Mm之厚度，判斷是否在以特定頻度進行上述循環之後於循環之間***抗蝕劑保護膜形成工序S07。不論於不進行抗蝕劑保護膜形成工序S07之情形時，還是於進行抗蝕劑保護膜形成工序S07之情形時，均進行包含乾式蝕刻工序S04之循環。
藉此，於矽基板S之表面以具有相同深度之方式形成具有直徑尺寸 S之凹部圖案VS及具有直徑尺寸 L之凹部圖案VL。
進而，於圖2所示之後處理工序S08中，必要時進行類似於乾式蝕刻工序S04之工序，藉此，去除抗蝕劑保護膜Mm。進而，藉由進行濕式蝕刻工序或類似於灰化工序S05之工序而去除抗蝕層M。藉此，結束本實施方式之矽之乾式蝕刻方法。 再者，於本實施方式之矽之乾式蝕刻方法中，可採用50個循環左右之循環數。
本實施方式之矽之乾式蝕刻方法如圖2所示，將沈積工序S03、乾式蝕刻工序S04及灰化工序S05作為1個循環而進行重複。進而，以特定頻度重複循環之後，於循環之間***抗蝕劑保護膜形成工序S07。即，於循環之間進行抗蝕劑保護膜形成工序S07。藉此，能夠以具有相同深度之方式形成直徑尺寸不同之凹部圖案VS、VL。即，可形成具有高縱橫比之凹部圖案VS、VL。利用將包含樹脂之抗蝕層M於矽基板S上圖案化之簡單構成，無須使用金屬等之HDM(硬罩)，便可於矽基板S形成凹部圖案VS、VL。
再者，蝕刻工序之循環數係根據要形成之凹部圖案VS、VL之深度而任意地決定。又，亦可不於每個循環均進行灰化工序S05。於該情形時，於抗蝕劑保護判斷工序S06中，判斷每個循環於開口圖案MS、ML之內周形成之沈積層之殘存程度。可根據判斷之結果而同時判斷是否實施灰化工序S05。
接下來，基於圖式對本實施方式之矽之乾式蝕刻方法中使用之電漿處理裝置進行說明。 圖15係表示本實施方式之矽之乾式蝕刻方法中使用之電漿處理裝置的模式剖視圖。圖16係表示圖15所示之裝置中配置於內周側與外周側之2個螺旋狀電極、及對2個螺旋狀電極輸出具有不同頻率之電力之電源的俯視圖。圖16係對螺旋狀電極與電源連接之位置進行說明之俯視圖。圖17係表示圖15所示之裝置中第1電極(外徑D)與第2電極(外徑d)之關係之剖視圖。圖15中，符號10係電漿處理裝置。 電漿處理裝置10具備控制部5。控制部5例如係具備形成有電子線路之電路基板之電腦。電子線路例如係LSI(Large-scale Integrated Circuit，大型積體電路)、ASIC(Application Specific Integrated Circuit，特殊應用積體電路)等積體電路。控制部5具備記錄媒體6與處理器7。於記錄媒體6保存有執行圖2所示之流程圖所記載之複數個工序之電腦程式。處理器7基於流程圖所示之工序而處理各種資訊。藉此，控制部5總括地控制電漿處理裝置10之動作，執行上述實施方式之蝕刻方法之各工序。例如，控制部5控制下述之電源A、B、C、排氣裝置TMP等構成電漿處理裝置10之構件或裝置之動作。 處理器7進行深度判定工序S06a及抗蝕劑保護判斷工序S06中之判定。具體而言，處理器7計算深度判定工序S06a中之判定結果。此處，處理器7基於計算出之判定結果，使處理步驟前進至抗蝕劑保護判斷工序S06或後處理工序S08。 處理器7計算抗蝕劑保護判斷工序S06中之判定結果。此處，處理器7基於計算出之判定結果，使處理步驟前進至抗蝕劑保護膜形成工序S07或下一循環之沈積工序S03。 下述之圖18～圖22所示之電漿處理裝置亦具備控制部5。
本實施方式中之電漿處理裝置10係雙頻ICP(Inductive Coupled Plasma，感應耦合電漿)。如圖15所示，電漿處理裝置10例如係具備可利用真空泵等排氣裝置TMP減壓之腔室11，且於腔室11內對矽基板S(被處理體)進行電漿處理的裝置。 該電漿處理裝置10具備上蓋13、固體源20a(20)、第1電極12、第2電極E2(電極、天線AT2)、及第3電極E3(電極、天線AT3)。上蓋13配置於腔室11之上端。於上蓋13之中央部15a(13)形成有氣體導入口。於氣體導入口經由配管等而連接有氣體導入裝置30。固體源20a係於腔室11之內部與上蓋13對向地配置。第2電極E2及第3電極E3係於腔室11之外部位於上蓋13之上方。第2電極E2配置於上蓋13之內側區域。第3電極E3配置於上蓋13之外側區域(外周側)。該電漿處理裝置10具備氣體導入裝置30。氣體導入裝置30配置於上蓋13之中央部15a(15)。
於電漿處理裝置10中，於腔室11內配置有固體源20a。自上蓋13之垂直方向觀察時，第3電極E3係以與固體源20a重疊之方式配置。再者，固體源20a只要以覆蓋第3電極E3之至少一部分之方式配置即可。固體源20a係與腔室11之上蓋13不同體地設置。固體源20之材料例如包含氧化矽。
第3電極E3係被供給具有較對第2電極E2施加之電力之頻率低之頻率之電力的電極。換言之，第2電極E2係被供給具有較對第3電極E3施加之電力之頻率高之頻率之電力的電極。即，電漿處理裝置10中，第2頻率λ2與第3頻率λ3具有λ2＞λ3之關係。 於電漿處理裝置10中，第2電極E2係施加用於形成電漿之電力及控制電漿分佈之電力的電極，第3電極E3係對所形成之電漿之電子溫度進行加熱的電極。 於電漿處理裝置10中，於上蓋13之中央部配置有氣體導入裝置30。
配置於電漿處理裝置10之腔室11內之第1電極12係平板狀之電極。第1電極12作為支持矽基板S之支持部發揮功能。又，亦可將第1電極12稱為基板平台。電漿處理裝置10具備電性連接於第1電極12之高頻電源A(第1電源)、電性連接於螺旋狀之第2電極E2之高頻電源B(第2電源)、及電性連接於螺旋狀之第3電極E3之高頻電源C(第3電源)。 高頻電源A可對第1電極12施加頻率(第1頻率)λ1之偏壓電壓。
螺旋狀之第2電極E2與螺旋狀之第3電極E3均配置於腔室11外，且以隔著形成腔室11之上蓋13之石英板與第1電極12對向之方式配置。螺旋狀之第2電極E2係沿著上蓋13配置於中央部。螺旋狀之第3電極E3係沿著上蓋13配置於較第2電極E2更靠外周部。
高頻電源B可對第2電極E2施加頻率(第2頻率)λ2之交流電壓(參照圖15)。第2電極E2具有第1部位與第2部位。第1部位配置於螺旋狀之第2電極E2之內周端。對第1部位施加自高頻電源B輸出之高頻電力。第2部位配置於螺旋狀之第2電極E2之外周端。第2部位係接地(參照圖16)。
高頻電源C可對第3電極E3施加頻率(第3頻率)λ3之交流電壓(參照圖15)。第3電極E3具有第3部位與第4部位。第3部位配置於螺旋狀之第3電極E3之內周端。對第3部位施加自高頻電源C輸出之高頻電力。第4部位配置於螺旋狀之第3電極E3之外周端。第4部位係接地(參照圖16)。
高頻電源B對第2電極E2施加第2頻率λ2之交流電壓。高頻電源C對第3電極E3施加第3頻率λ3之交流電壓。
電漿處理裝置10中之氣體導入裝置30通過形成於上蓋13之氣體導入口將含有氟(F)之製程氣體G導入至腔室11內。 電漿處理裝置10於腔室11內具有濺鍍用之固體源20，該固體源20配置於相較第1電極12更靠近上蓋13處，且位於與第1電極12對向之位置。尤其是，於電漿處理裝置10中，以自上蓋13之垂直方向觀察時配置固體源20之區域與配置有第3電極E3之區域(上蓋13之外側區域)重疊的方式設置有固體源20及第3電極E3。
於具有上述構成之電漿處理裝置10之腔室11之內部，在上蓋13之附近之空間(區域)產生利用第2電極E2獲得之電漿P2及利用第3電極E3獲得之電漿P3。於電漿處理裝置10中，以配置固體源20之區域與配置在上蓋13之外側區域之第3電極E3重疊之方式設置有固體源20及第3電極E3，因此，固體源20主要由電漿P3濺鍍。由於固體源20包含氧化矽，故例如氧元素自固體源20逐次導入至電漿(尤其電漿P3)。因此，電漿(尤其電漿P3)中，氧元素不會不足。
此處，為了將氧元素(O)及氟元素(F)之發光分光強度與氧元素(O)和氟元素(F)之比率O/F之關係設為特定狀態，可將高頻(13.56 MHz)之電源功率固定為2 kW，且在0 W～3 kW之範圍內變更低頻(2 MHz)之電源功率。
於電漿處理裝置10中，如圖17所示，設定供載置矽基板S之第1電極12(外徑D)與配置在與固體源20不重疊之位置(配置於上蓋13之內側區域)之第2電極E2(外徑d)之關係。
第2電極(天線AT2)之直徑d相對於支持矽基板S之支持部(基板平台)即第1電極12之直徑D為1/2以下時，第1電極12之外周部之電漿密度降低，F自由基之生成量明顯降低。因此，無法與矽基板S之中央部同樣地對矽基板S之外周部進行蝕刻。 於第2電極之直徑d相對於支持矽基板S之支持部即第1電極12之直徑D為1.3倍以上時，即便對第3電極E3(天線AT3)施加低頻電力，並且自固體源20對矽基板S供給氧元素，由於固體源20遠離矽基板S，故於矽基板S之外周部亦不產生蝕刻效果。
因此，於本實施方式之電漿處理裝置10中，自固體源20對矽基板S供給氧元素時，較佳為滿足關係式D/2≦d≦D。
於本實施方式之矽之乾式蝕刻方法中，利用藉由使沈積層D1～D4堆積而產生之蝕刻終止效果。藉此，可於矽基板S中抑制RIE-lag之產生。進而，於形成具有不同直徑尺寸( S、 L等)之孔或溝槽等凹部圖案VS、VL時，亦可使用種類與蝕刻工序中使用之氣體相同之氣體而於樹脂等之抗蝕層M形成抗蝕劑保護膜Mm。藉此，可進行上述乾式蝕刻處理。
而且，由於不使用金屬等之硬罩，故而無需金屬等之成膜工序，無需金屬成膜用之腔室、圖案化、洗淨等金屬專用之工序及裝置。因此，可實現工序數之削減及所需裝置之削減、製造成本之削減等。
又，藉由於反覆進行沈積工序S03中之沈積層之形成、及乾式蝕刻工序S04中之蝕刻之後，追加將沈積層D1～D4去除之灰化工序S05，而逐一循環地去除沈積層。藉此，進行蝕刻時，附著於與開口圖案MS、ML之區域對應之側壁VSq、VLq之包含C xF y系聚合物之沈積層D1～D4亦被去除。
進而，於乾式蝕刻工序S04中，使用電漿處理裝置10中之雙頻ICP(例如，包括13.56 MHz與2 MHz)。藉此，可藉由使添加氣體O 2積極解離而始終於側壁VSq、VLq形成SiO x保護膜。 於同一個腔室11內進行抗蝕劑保護膜形成工序S07、灰化工序S05、沈積工序S03及乾式蝕刻工序S04。藉此，作為原位(in-situ)製程，可在附著於開口圖案MS、ML中之抗蝕劑保護膜Mm之開口內周附近區域之沈積層D1～D4已被去除的狀態下進行乾式蝕刻。
而且，藉由利用抗蝕劑保護膜形成工序S07形成能夠保護抗蝕層M免受灰化或蝕刻影響之抗蝕劑保護膜Mm，可抑制抗蝕層M之厚度減少。藉此，無需金屬、氧化矽等之硬罩。 因此，無須使用硬罩層之成膜、蝕刻、洗淨等追加工序及追加裝置。而且，可於抗蝕劑保護膜形成工序S07與乾式蝕刻工序S04中使用共通之氣體。
再者，作為本實施方式中之電漿處理裝置10，亦可採用以下構成。 圖18係表示本實施方式中進行處理之電漿裝置之另一例之模式剖視圖。
該例中之電漿處理裝置10如圖18所示，於上蓋13之中央部15a連接有氣體導入裝置30。自上蓋13之垂直方向觀察時，配置固體源20b(20)之區域位於與2個電極(第2電極E2、第3電極E3)重疊之位置。
即，於具有圖18所示之構成之電漿處理裝置10中，於腔室11內，配置固體源20b之區域位於與第2電極E2及第3電極E3重疊之位置。進而，從自第1電極12朝向上蓋13之方向觀察時，固體源20b以覆蓋第2電極E2及第3電極E3之方式配置。固體源20b係與腔室11之上蓋13不同體地設置。
藉由該構成，圖18所示之電漿處理裝置中之固體源20b(20)優先在利用第3電極E3獲得之電漿P3(低頻電漿)中被濺鍍。因此，對作為被處理體之矽基板S供給氧元素，使得於矽基板S之半徑方向上氧元素增加。
因此，於圖18所示之電漿處理裝置中，亦與圖15所示之電漿處理裝置同樣地，可於矽基板S之自中央部遍及外周部之整個區域中提高電漿處理中之各向異性之程度。形成於矽基板之凹部圖案之側面形狀於凹部圖案之深度方向上可保持為大致直線狀。
圖19係表示本實施方式中進行處理之電漿裝置之另一例之模式剖視圖。
於該例之電漿處理裝置10中，如圖19所示，可獲得與圖18所示之電漿處理裝置相同之作用、效果。除此以外，於圖19之電漿處理裝置中，連接於腔室11之上蓋係固體源。因此，腔室內無需保持固體源之構造。又，由於連接於腔室11之上蓋由固體源構成，故可使腔室內產生之電漿P2、P3之放電狀態更佳穩定。
因此，於圖19之電漿處理裝置中，亦與圖15所示之電漿處理裝置同樣地，於矽基板S之自中央部遍及外周部之整個區域中，形成於矽基板之凹部圖案之側面形狀於凹部圖案之深度方向上可保持為大致直線狀。
圖20係表示本實施方式中進行處理之電漿裝置之另一例之模式剖視圖。
於該例之電漿處理裝置10中，如圖20所示，氣體導入裝置30連接於腔室11之側壁部15b(11)。自上蓋13之垂直方向觀察時，配置固體源20d(20)之區域位於與內周側之電極(第2電極E2)重疊之位置。
於該例之電漿處理裝置10中，對第2電極E2施加之電力之頻率λ2較對第3電極E3施加之電力之頻率低。即，於圖20所示之電漿處理裝置10中，第2頻率λ2與第3頻率λ3具有λ2＜λ3之關係。氣體導入裝置30連接於腔室11之側壁部15b(11)。
於圖20所示之電漿處理裝置10中，氣體導入裝置30配置於腔室11之側壁部15b(11)之情形時，有於矽基板S之中心處產生不良狀況之趨勢。因此，於該例之電漿處理裝置10中，如圖20所示，將固體源20d(20)配置於與內周側之電極(第2電極E2)重疊之位置。
藉此，可對圖20所示之電漿處理裝置中之矽基板S之中心部獲得圖15所示之電漿處理裝置中對於矽基板S之外周部之作用、效果。 因此，於圖20所示之電漿處理裝置中，亦與圖15所示之電漿處理裝置同樣地，於矽基板S之自中央部遍及外周部之整個區域中，形成於矽基板S之凹部圖案之側面形狀於凹部圖案之深度方向上可保持為大致直線狀。
圖21係表示本實施方式中進行處理之電漿裝置之另一例之模式剖視圖。
於該例之電漿處理裝置10中，如圖21所示，氣體導入裝置30連接於腔室11之側壁部15b(11)。自上蓋13之垂直方向觀察時，配置固體源20e(20)之區域位於與2個電極(第2電極E2、第3電極E3)重疊之位置。
即，於具有圖21所示之構成之電漿處理裝置中，於腔室11內，配置固體源20e之區域位於與第2電極E2及第3電極E3重疊之位置，且位於覆蓋兩電極之位置。固體源20e係與上蓋13不同體地設置。
藉由該構成，圖21所示之電漿處理裝置中之固體源20e(20)優先在低頻電漿P2中被濺鍍。因此，對作為被處理體之矽基板S供給氧元素，使得於矽基板S之半徑方向上氧元素增加。
因此，於圖21所示之電漿處理裝置中，亦與圖20所示之電漿處理裝置同樣地，於矽基板S之自中央部遍及外周部之整個區域中，形成於矽基板S之凹部圖案之側面形狀於凹部圖案之深度方向上可保持為大致直線狀。
圖22係表示本實施方式中進行處理之電漿裝置之另一例之模式剖視圖。
於該例之電漿處理裝置10中，如圖22所示，於腔室內，腔室之上蓋由固體源20f(20)構成。 藉此，圖22所示之電漿處理裝置10可獲得與圖21所示之電漿處理裝置10相同之作用、效果。
除此以外，於圖22所示之電漿處理裝置10中，腔室之上蓋為固體源，因此，無需將固體源保持於腔室內之構造。又，由於腔室之上蓋由固體源構成，故可使腔室內之電漿P2、P3之放電狀態更加穩定。
因此，於圖22所示之電漿處理裝置中，亦與圖21所示之電漿處理裝置同樣地，於矽基板S之自中央部遍及外周部之整個區域中，形成於基板之凹部圖案之側面形狀於凹部圖案之深度方向上可保持為大致直線狀。
以下，基於圖式對本發明之第2實施方式之蝕刻方法進行說明。 圖23係表示藉由本實施方式之蝕刻方法所製造之基板之模式剖視圖。圖24係表示本實施方式之蝕刻方法之流程圖。
本實施方式之蝕刻方法如圖23所示，於積層在矽基板S之聚醯亞胺層P形成圖案。 本實施方式之蝕刻方法如圖24所示，包含預處理工序S11、抗蝕圖案形成工序S12、抗蝕劑保護膜形成工序S17、乾式蝕刻工序S14、及後處理工序S18。
於圖24所示之預處理工序S11中，於包含導體、絕緣體或半導體之矽基板S之整個面形成特定厚度之聚醯亞胺層P。
圖25係表示本實施方式之蝕刻方法之工序之剖視圖。 於圖24所示之抗蝕圖案形成工序S12中，如圖25所示，於聚醯亞胺層P之表面形成抗蝕層M。 抗蝕層M可使用公知之樹脂抗蝕劑而形成。可自正型、負型、曝光波長等之選擇、塗佈方法、成膜方法等該等條件中適當選擇成膜條件，以具有特定厚度之方式形成抗蝕層M。作為一例，構成抗蝕層M之材質可列舉感光性絕緣體及其他公知之材料。
進而，於抗蝕圖案形成工序S12中，如圖25所示，於抗蝕層M形成設定對於聚醯亞胺層P之處理區域之開口圖案(遮罩圖案)。本實施方式中之開口圖案例如相當於上述實施方式中所說明之開口圖案MS。抗蝕層M之開口圖案與形成在聚醯亞胺層P之凹部圖案PS之形狀對應。 具體而言，於抗蝕圖案形成工序S12中，將作為光阻之抗蝕層M積層於聚醯亞胺層P上，對光阻進行曝光顯影等處理，進而，進行濕式蝕刻處理、乾式蝕刻處理等公知之去除處理，藉此，形成具有開口圖案之抗蝕層M。
圖26係表示本實施方式之蝕刻方法之工序之剖視圖。 圖24所示之抗蝕劑保護膜形成工序S17如圖26所示，藉由各向異性電漿處理而於抗蝕層M之表面形成抗蝕劑保護膜Mm。再者，抗蝕劑保護膜形成工序S17亦可於與在抗蝕劑保護膜形成工序S17之後進行之工序即乾式蝕刻工序S14不同之處理室內進行。 抗蝕劑保護膜Mm係能夠於乾式蝕刻工序S14中保護抗蝕層M不被蝕刻之膜。
於抗蝕劑保護膜形成工序S17所使用之電漿CVD法中，藉由將SiF 4與O 2之混合氣體、SiCl 4與O 2之混合氣體、或SiH 4、TEOS等與O 2之混合氣體等能夠形成Si xO yα z之氣體供給至腔室內，而進行電漿CVD法。藉此，可於抗蝕層M上形成具有SiOF之膜構成之抗蝕劑保護膜Mm。
SiOF膜具有與SiO 2膜相似之構成。因此，SiOF膜之厚度於在抗蝕劑保護膜形成工序S17之後進行之工序即乾式蝕刻工序S14中不減少。
抗蝕劑保護膜Mm藉由各向異性電漿處理而形成於抗蝕層M之表面。形成於抗蝕層M之開口圖案之側壁的抗蝕劑保護膜Mm之膜厚與形成於抗蝕層M之表面之抗蝕劑保護膜Mm之膜厚不同。又，形成於抗蝕層M之開口圖案之底部的抗蝕劑保護膜Mm之膜厚與形成於抗蝕層M之表面之抗蝕劑保護膜Mm之膜厚不同。其原因在於抗蝕劑保護膜Mm之階梯覆蓋率較小。
於本實施方式之抗蝕劑保護膜形成工序S17中，亦與第1實施方式中之抗蝕劑保護膜形成工序S07同樣地，使用上述電漿處理裝置10，以進行具有較高之各向異性之電漿處理。 於本實施方式之抗蝕劑保護膜形成工序S17中，亦與第1實施方式之抗蝕劑保護膜形成工序S07同樣地設定特定之條件。 例如，作為電漿CVD法之條件，可列舉與第1實施方式相同之條件。
圖27係表示本實施方式之蝕刻方法之工序之剖視圖。 圖24所示之乾式蝕刻工序S14如圖27所示，藉由各向異性電漿蝕刻，對與抗蝕層M之開口圖案對應之聚醯亞胺層P進行刻蝕，形成凹部圖案PS。 作為乾式蝕刻工序S14中之蝕刻條件，可列舉氣體種類、氣體流量、電力、壓力、溫度、與電漿之距離、時間等。
進而，於圖24所示之後處理工序S18中，必要時藉由濕式蝕刻工序或與第1實施方式相同之工序而將抗蝕劑保護膜Mm去除。進而，藉由進行濕式蝕刻工序或類似於乾式蝕刻工序S14之工序而將抗蝕層M去除，藉此，結束本實施方式之蝕刻方法。
於本實施方式中，可發揮與上述實施方式同等之效果。 [實施例]
以下，對本發明之實施例進行說明。 此處，作為本發明中之蝕刻方法之具體例，對確認試驗進行說明。
＜實驗例1＞ 如上所述，使用圖18所示之電漿處理裝置10，如第1實施方式般於矽基板S形成凹部圖案VS、VL。形成凹部圖案VS、VL時，使用包含樹脂之抗蝕層M及抗蝕劑保護膜Mm。 此處，形成 S為3 μm且深度為26 μm之導孔作為凹部圖案VS。形成 L為5 μm且深度為26 μm之導孔作為凹部圖案VL。此時，將沈積工序S03、乾式蝕刻工序S04、灰化工序S05作為1個循環，將該循環重複50次(循環)。又，每10個循環進行抗蝕劑保護膜形成工序S07。換言之，在第10循環與第11循環之間***抗蝕劑保護膜形成工序S07。
・沈積工序S03：成膜含碳薄膜之沈積工序 ・乾式蝕刻工序S04：將含碳薄膜用作遮罩之TSV(Through Silicon Via，矽穿孔)底部絕緣層蝕刻 ・灰化工序S05：去除含碳薄膜之灰化工序 ・抗蝕劑保護膜形成工序S07：形成SiOF膜之工序(抗蝕劑保護膜形成工序S07係於第10循環結束之後實施) ・後處理工序S08：於矽基板形成貫通電極之工序
以下，表示形成導孔之條件。 於圖18所示之電漿處理裝置10中，將作為支持矽基板之支持部之第1電極12之直徑D[mm]固定為400 mm，將第2電極E2之直徑d[mm]固定為400 mm。
沈積工序S03中之條件 供給氣體：C 4F 8氣體流量：C 4F 8200 sccm 處理環境壓力：9 Pa 第2電極E2之供給電力：1500 W 第2電極E2之供給電力之頻率λ2：13.56 MHz 第3電極E3之供給電力：2000 W 第3電極E3之供給電力之頻率λ3：2 MHz 偏壓電力：0 W 處理時間：14 sec
乾式蝕刻工序S04中之條件 供給氣體：SF 6、O 2、SiF 4氣體流量：SF 6275 sccm、O 240 sccm、SiF 450 sccm 處理環境壓力：9 Pa 第2電極E2之供給電力：2000 W 第2電極E2之供給電力之頻率λ2：13.56 MHz 第3電極E3之供給電力：2000 W 第3電極E3之供給電力之頻率λ3：2 MHz 偏壓電力：100～200 W 偏壓電力之頻率λ1：400 kHz 處理時間：10 sec
灰化工序S05中之條件 供給氣體：O 2氣體流量：O 2450 sccm 處理環境壓力：9 Pa 第2電極E2之供給電力：2000 W 第2電極E2之供給電力之頻率λ2：13.56 MHz 第3電極E3之供給電力：2000 W 第3電極E3之供給電力之頻率λ3：2 MHz 偏壓電力：200 W 偏壓電力之頻率λ1：400 kHz 處理時間：20 sec
抗蝕層之材料：化學增幅型抗蝕劑PMER系列之光阻材料(東京應化工業股份有限公司製造) 抗蝕層之膜厚：5 μm
抗蝕劑保護膜形成工序S07中之條件 每10個循環實施一次 供給氣體：O 2、SiF 4氣體流量：O 2160 sccm、SiF 4200 sccm 處理環境壓力：9 Pa 第2電極E2之供給電力：2000 W 第2電極E2之供給電力之頻率λ2：13.56 MHz 第3電極E3之供給電力：2000 W 第3電極E3之供給電力之頻率λ3：2 MHz 偏壓電力：0 W 處理時間：10 sec
圖28係模式性地表示基於上述條件所形成之凹部圖案VS、VL之剖視圖。
圖29係模式性地表示藉由比較例之蝕刻方法所獲得之凹部圖案之剖視圖。於比較例中，不形成SiOF膜而形成凹部圖案。
根據上述結果，於本發明中，重要的是以如下方式設定處理條件。 首先，進行形成具有抗蝕圖案之樹脂抗蝕劑之抗蝕圖案形成工序。 其次，進行藉由反覆進行以下共計3個步驟而消除RIE-lag之產生的矽乾式蝕刻製程方法，上述3個步驟係指進行C xF y沈積步驟，其後，進行蝕刻步驟，其後，進行沈積灰化步驟。藉由進行抗蝕圖案形成工序，可準確地進行矽乾式蝕刻製程方法。 ・於同一個製程腔室內執行反覆進行以下共計3個步驟之反覆製程、及形成SiOF膜之製程，上述3個步驟係指進行C xF y沈積步驟，其後，進行蝕刻步驟，其後，進行沈積灰化步驟。
藉此，矽基板不會於複數個腔室之間移動，因此，可減少顆粒量。 [產業上之可利用性]
作為本發明之活用例，為了實現形成於基板之器件層之保護、無耐受性之抗蝕劑材料之保護而可利用本發明。
5:控制部 6:記錄媒體 7:處理器 10:電漿處理裝置 11:腔室 12:第1電極(支持部) 13:上蓋 15:中央部 15a:中央部 15b:側壁部 20,20a,20b,20c,20d,20e,20f:固體源 30:氣體導入裝置 A:高頻電源(第1電源) AT2:天線 AT3:天線 B:高頻電源(第2電源) C:高頻電源(第3電源) D:外徑 D1,D2,D3,D4:沈積層 E2:第2電極 E3:第3電極 G:製程氣體 M/B:匹配箱 M:抗蝕層(遮罩層) Mm:抗蝕劑保護膜 MS,ML:開口圖案(遮罩圖案) P:聚醯亞胺層 P2:電漿 P3:電漿 PS:凹部圖案 S:被處理體(矽基板) S01:預處理工序 S02:抗蝕圖案形成工序 S03:沈積工序 S04:乾式蝕刻工序 S05:灰化工序 S06a:深度判定工序 S06:抗蝕劑保護判斷工序 S07:抗蝕劑保護膜形成工序 S08:後處理工序 S11:預處理工序 S12:抗蝕圖案形成工序 S14:乾式蝕刻工序 S17:抗蝕劑保護膜形成工序 S18:後處理工序 TD1:膜厚 TD2:膜厚 TD3:膜厚 TD4:膜厚 TLD1:膜厚 TLD2:膜厚 TLD3:膜厚 TLD4:膜厚 TSD1:膜厚 TSD2:膜厚 TSD3:膜厚 TSD4:膜厚 TMP:排氣裝置 VS,VL:凹部圖案 VSq,VLq:側壁 VSb,VLb,VSb1,VLb1,VSb2,VLb2,VSb3,VLb3:底部 λ1:頻率(第1頻率) λ2:頻率(第2頻率) λ3:頻率(第3頻率) S:直徑尺寸 S:直徑尺寸
圖1係表示藉由本發明之第1實施方式之蝕刻方法所製造之作為被處理體之矽基板的模式剖視圖。 圖2係表示本發明之第1實施方式之蝕刻方法之流程圖。 圖3係表示本發明之第1實施方式之蝕刻方法之工序的剖視圖。 圖4係表示本發明之第1實施方式之蝕刻方法之工序的剖視圖。 圖5係表示本發明之第1實施方式之蝕刻方法之工序的剖視圖。 圖6係表示本發明之第1實施方式之蝕刻方法之工序的剖視圖。 圖7係表示本發明之第1實施方式之蝕刻方法之工序的剖視圖。 圖8係表示本發明之第1實施方式之蝕刻方法之工序的剖視圖。 圖9係表示本發明之第1實施方式之蝕刻方法之工序的剖視圖。 圖10係表示本發明之第1實施方式之蝕刻方法之工序的剖視圖。 圖11係表示本發明之第1實施方式之蝕刻方法之工序的剖視圖。 圖12係表示本發明之第1實施方式之蝕刻方法之工序的剖視圖。 圖13係表示本發明之第1實施方式之蝕刻方法之工序的剖視圖。 圖14係表示本發明之第1實施方式之蝕刻方法之工序的剖視圖。 圖15係表示本發明之第1實施方式之蝕刻方法中所使用之裝置的模式剖視圖。 圖16係表示於圖15所示之裝置中配置於內周側與外周側之2個螺旋狀電極、及對2個螺旋狀電極供給不同頻率之電力之電源的圖，且係對螺旋狀電極與電源連接之位置進行說明之俯視圖。 圖17係表示圖15所示之裝置中第1電極(外徑D)與第2電極(外徑d)之關係之剖視圖。 圖18係表示本發明之第1實施方式之蝕刻方法中使用之裝置之另一例的模式剖視圖。 圖19係表示本發明之第1實施方式之蝕刻方法中使用之裝置之另一例的模式剖視圖。 圖20係表示本發明之第1實施方式之蝕刻方法中使用之裝置之另一例的模式剖視圖。 圖21係表示本發明之第1實施方式之蝕刻方法中使用之裝置之另一例的模式剖視圖。 圖22係表示本發明之第1實施方式之蝕刻方法中使用之裝置之另一例的模式剖視圖。 圖23係表示藉由本發明之第2實施方式之蝕刻方法所製造之作為被處理體之基板的模式剖視圖。 圖24係表示本發明之第2實施方式之蝕刻方法之流程圖。 圖25係表示本發明之第2實施方式之蝕刻方法之工序的剖視圖。 圖26係表示本發明之第2實施方式之蝕刻方法之工序的剖視圖。 圖27係表示本發明之第2實施方式之蝕刻方法之工序的剖視圖。 圖28係模式性地表示藉由本發明之實施例之蝕刻方法所獲得之凹部圖案的剖視圖。 圖29係模式性地表示藉由比較例之蝕刻方法所獲得之凹部圖案之剖視圖。
M:抗蝕層(遮罩層)
Mm:抗蝕劑保護膜
MS:開口圖案(遮罩圖案)
ML:開口圖案(遮罩圖案)
S:被處理體(矽基板)
VSq:側壁
VLq:側壁
VSb2:底部
VLb2:底部

Claims (8)

  1. 一種蝕刻方法，其包含： 抗蝕圖案形成工序，其係於被處理體上之包含樹脂之抗蝕層形成抗蝕圖案； 蝕刻工序，其係經由具有上述抗蝕圖案之上述抗蝕層對上述被處理體進行蝕刻；及 抗蝕劑保護膜形成工序，其係於上述抗蝕層上形成抗蝕劑保護膜； 上述蝕刻工序係重複進行複數次，且 於重複進行上述蝕刻工序複數次之後，進行上述抗蝕劑保護膜形成工序。
  2. 如請求項1之蝕刻方法，其中 上述抗蝕劑保護膜形成工序使用電漿成膜法。
  3. 如請求項2之蝕刻方法，其中 上述抗蝕劑保護膜形成工序所使用之處理氣體包含能夠形成Si xO yα z之氣體。
  4. 如請求項1至3中任一項之蝕刻方法，其中 在藉由上述蝕刻工序所獲得之上述被處理體之蝕刻狀態成為特定狀態為止，不進行上述抗蝕劑保護膜形成工序。
  5. 如請求項4之蝕刻方法，其中 於上述被處理體藉由上述蝕刻工序而獲得特定之縱橫比之後，進行上述抗蝕劑保護膜形成工序。
  6. 如請求項1或2之蝕刻方法，其中 上述被處理體包含矽。
  7. 如請求項6之蝕刻方法，其包含： 沈積工序，其於上述蝕刻工序之前進行；及 灰化工序，其於上述蝕刻工序之後進行； 於上述沈積工序中，根據上述抗蝕圖案而使用第1氣體於上述被處理體上形成沈積層， 於上述蝕刻工序中，根據上述抗蝕圖案而使用第2氣體對上述被處理體進行乾式蝕刻處理， 於上述灰化工序中，使用第3氣體， 於上述沈積工序中，上述第1氣體包含氟碳化合物， 於上述蝕刻工序中，上述第2氣體包含氟化硫及氟化矽， 於上述灰化工序中，上述第3氣體包含氧氣， 於上述灰化工序中，對上述被處理體之表面進行於形成凹部圖案之方向上具有各向異性之各向異性電漿處理， 於上述各向異性電漿處理中，對與上述被處理體對向地配置之電極施加交流電壓而產生感應耦合電漿， 對與上述被處理體之上述表面之中央部對應之上述電極之位置施加的交流電壓之頻率和對與上述被處理體之上述表面之外周部對應之上述電極之位置施加的交流電壓之頻率不同。
  8. 如請求項7之蝕刻方法，其中 準備電漿處理裝置，該電漿處理裝置包含： 腔室，其具備具有中央部及位於上述中央部之外側之外周部之上蓋，且構成為於能夠減壓之內部空間對上述被處理體進行電漿處理； 平板狀之第1電極，其配置於上述腔室內，供載置上述被處理體； 第1電源，其構成為對上述第1電極施加第1頻率λ1之偏壓電壓； 螺旋狀之第2電極，其配置於上述腔室之外部，相對於上述上蓋位於與上述第1電極相反之側，且配置於上述中央部； 螺旋狀之第3電極，其配置於上述腔室之外部，相對於上述上蓋位於與上述第1電極相反之側，且於上述第2電極之外側配置於上述外周部； 第2電源，其對上述第2電極施加第2頻率λ2之交流電壓； 第3電源，其對上述第3電極施加第3頻率λ3之交流電壓； 氣體導入裝置，其將含有氟之製程氣體導入至上述腔室內；及 固體源，其於上述腔室內位於上述上蓋與上述第1電極之間，配置於相較上述第1電極更靠近上述上蓋處，用於濺鍍； 當進行上述各向異性電漿處理時， 上述第2頻率λ2與上述第3頻率λ3具有λ2＞λ3之關係之情形時， 上述氣體導入裝置配置於上述上蓋之上述中央部。
TW111115569A 2021-04-27 2022-04-25 蝕刻方法 TWI812185B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-075098 2021-04-27
JP2021075098A JP7320554B2 (ja) 2021-04-27 2021-04-27 エッチング方法

Publications (2)

Publication Number Publication Date
TW202249115A TW202249115A (zh) 2022-12-16
TWI812185B true TWI812185B (zh) 2023-08-11

Family

ID=83693460

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111115569A TWI812185B (zh) 2021-04-27 2022-04-25 蝕刻方法

Country Status (5)

Country Link
US (1) US12020942B2 (zh)
JP (1) JP7320554B2 (zh)
KR (1) KR20220147519A (zh)
CN (1) CN115249614A (zh)
TW (1) TWI812185B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101274382B1 (ko) * 2005-03-08 2013-06-14 램 리써치 코포레이션 에칭 프로세스를 위한 안정화된 포토레지스트 구조
US20130181344A1 (en) * 2010-05-31 2013-07-18 Sanyo Electric Co., Ltd. Semiconductor module, method for manufacturing the semiconductor module, and mobile apparatus
CN105164586A (zh) * 2013-03-11 2015-12-16 株式会社东进世美肯 形成光刻用抗蚀剂保护膜的组合物和使用其的半导体元件的图案形成方法
JP2020515063A (ja) * 2017-03-17 2020-05-21 東京エレクトロン株式会社 エッチングメトリックを向上させるための表面改質制御
CN112384857A (zh) * 2018-07-13 2021-02-19 三菱制纸株式会社 感光性树脂组合物、蚀刻方法以及树脂构造体的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US6284666B1 (en) 2000-05-31 2001-09-04 International Business Machines Corporation Method of reducing RIE lag for deep trench silicon etching
US7977390B2 (en) * 2002-10-11 2011-07-12 Lam Research Corporation Method for plasma etching performance enhancement
MY148830A (en) 2006-08-22 2013-06-14 Lam Res Corp Method for plasma etching performance enhancement
US9018098B2 (en) 2008-10-23 2015-04-28 Lam Research Corporation Silicon etch with passivation using chemical vapor deposition
WO2017150628A1 (ja) 2016-03-02 2017-09-08 国立研究開発法人産業技術総合研究所 微細立体構造形成方法、及び微細立体構造
JP6438511B2 (ja) 2017-03-09 2018-12-12 Ｓｐｐテクノロジーズ株式会社 エッチング保護膜形成用デポガス、プラズマエッチング方法、及びプラズマエッチング装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101274382B1 (ko) * 2005-03-08 2013-06-14 램 리써치 코포레이션 에칭 프로세스를 위한 안정화된 포토레지스트 구조
US20130181344A1 (en) * 2010-05-31 2013-07-18 Sanyo Electric Co., Ltd. Semiconductor module, method for manufacturing the semiconductor module, and mobile apparatus
CN105164586A (zh) * 2013-03-11 2015-12-16 株式会社东进世美肯 形成光刻用抗蚀剂保护膜的组合物和使用其的半导体元件的图案形成方法
JP2020515063A (ja) * 2017-03-17 2020-05-21 東京エレクトロン株式会社 エッチングメトリックを向上させるための表面改質制御
CN112384857A (zh) * 2018-07-13 2021-02-19 三菱制纸株式会社 感光性树脂组合物、蚀刻方法以及树脂构造体的制造方法

Also Published As

Publication number Publication date
CN115249614A (zh) 2022-10-28
TW202249115A (zh) 2022-12-16
JP2022169215A (ja) 2022-11-09
US20220344167A1 (en) 2022-10-27
KR20220147519A (ko) 2022-11-03
JP7320554B2 (ja) 2023-08-03
US12020942B2 (en) 2024-06-25

Similar Documents

Publication Publication Date Title
US10916442B2 (en) Etching method
JP3574680B2 (ja) キセノンを用いたプラズマエッチング
TWI453814B (zh) 用於電漿蝕刻性能增強的方法
EP2819151B1 (en) Plasma etching method and plasma etching apparatus
WO2015186525A1 (ja) プラズマ処理方法及びプラズマ処理装置
JP6298391B2 (ja) プラズマ処理方法及びプラズマ処理装置
TWI446439B (zh) 電漿處理方法
KR20150031227A (ko) 플라즈마 에칭 방법 및 플라즈마 처리 장치
JP2019204815A (ja) 基板処理方法及び基板処理装置
JP2023513771A (ja) 無限選択性を有する高アスペクト比エッチング
US20230420220A1 (en) Plasma processing apparatus and plasma processing method
TWI811753B (zh) 矽之乾蝕刻方法
JP2023159347A (ja) 基板処理方法および基板処理装置
KR101948186B1 (ko) 드라이 에칭 방법 및 드라이 에칭제
TWI812185B (zh) 蝕刻方法
CN111223775A (zh) 蚀刻方法和基板处理装置
CN113035708A (zh) 基片处理方法和基片处理装置
CN111952169A (zh) 聚酰亚胺刻蚀方法
JP2007080983A (ja) ドライエッチング方法
US11201063B2 (en) Substrate processing method and substrate processing apparatus
TW202416341A (zh) 電漿處理裝置及電漿處理方法
JP4958658B2 (ja) プラズマ処理方法
WO2023215385A1 (en) Organochloride etch with passivation and profile control
WO2023091299A1 (en) Silicon etch with organochloride
JP2006237182A (ja) 半導体の製造方法