TWI811729B - 半導體結構及其製作方法 - Google Patents

半導體結構及其製作方法 Download PDF

Info

Publication number
TWI811729B
TWI811729B TW110125227A TW110125227A TWI811729B TW I811729 B TWI811729 B TW I811729B TW 110125227 A TW110125227 A TW 110125227A TW 110125227 A TW110125227 A TW 110125227A TW I811729 B TWI811729 B TW I811729B
Authority
TW
Taiwan
Prior art keywords
type semiconductor
semiconductor layer
layer
light
emitting
Prior art date
Application number
TW110125227A
Other languages
English (en)
Other versions
TW202220163A (zh
Inventor
程凱
劉撰
Original Assignee
中國商蘇州晶湛半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中國商蘇州晶湛半導體有限公司 filed Critical 中國商蘇州晶湛半導體有限公司
Publication of TW202220163A publication Critical patent/TW202220163A/zh
Application granted granted Critical
Publication of TWI811729B publication Critical patent/TWI811729B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本申請提供了一種半導體結構及其製作方法，半導體結構的製作方法中：對於自下而上依次分佈的襯底、第一導電類型的半導體層、發光層與第二導電類型的半導體層，去除第一預定區域的第二導電類型的半導體層、發光層與第一導電類型的半導體層形成凹槽，保留第二、第三預定區域的第二導電類型的半導體層、發光層與第一導電類型的半導體層，第二預定區域保留的各層形成陣列式排列的發光單元，第三預定區域保留的各層形成連接相鄰發光單元的連接柱；在行與列方向上，第三預定區域的寬度都小於第二預定區域的寬度。如此，對於鏤空的第一導電類型的半導體層、發光層與第二導電類型的半導體層，可自凹槽濕法腐蝕去除襯底，大批量形成多個小尺寸LED結構。

Description

半導體結構及其製作方法
本申請涉及半導體技術領域，尤其涉及一種半導體結構及其製作方法。
III族氮化物半導體材料具有禁帶寬度大(0.7eV～6.2eV)、載流子飽和遷移速率高、擊穿電場高、導熱性能好等優點，非常適於製備藍、綠、紫外LED器件以及高頻、大功率、抗電磁輻射的集成電子器件。
基於III族氮化物半導體材料的LED可分為水平結構和垂直結構。水平結構中，P電極與N電極設置在發光結構的同側，導通電流沿水平方向（垂直LED的厚度方向）流動。垂直結構中，P電極與N電極設置在發光結構的兩側，導通電流沿垂直方向（LED的厚度方向）流動。水平結構的LED可分為正裝結構與倒裝結構。正裝結構中，P電極位於發光結構出光的光路上。倒裝結構中，P電極與N電極都不位於發光結構出光的光路上。
現有技術中的LED製作方法適用於大尺寸晶片類別和應用市場，不適用於小尺寸晶片，導致mini級別(50μm~100μm)和micro級別(＜50μm)的LED晶片製作效率較低。
有鑑於此，實有必要提供一種半導體結構及其製作方法，提高小尺寸LED晶片的製作效率。
為實現上述目的，本發明一方面提供一種半導體結構，包括：
陣列式排列的發光單元，相鄰所述發光單元之間透過連接柱連接在一起，在行方向上，所述連接柱的寬度小於所述發光單元的寬度；在列方向上，所述連接柱的寬度小於所述發光單元的寬度。
可選地，所述連接柱包括主幹與分支，所述主幹包括沿列方向延伸的第一主幹和/或沿行方向延伸的第二主幹，所述分支連接所述第一主幹與所述發光單元，或連接所述第二主幹與所述發光單元。
可選地，所述發光單元包括N型半導體層、P型半導體層以及位於所述N型半導體層與所述P型半導體層之間的發光層，所述連接柱與所述N型半導體層位於同層或所述連接柱與所述P型半導體層位於同層。
可選地，所述發光單元還包括P電極與N電極，所述P電極與所述P型半導體層電連接，所述N電極與所述N型半導體層電連接。
可選地，所述P電極位於所述P型半導體層遠離所述發光層的一側，所述N電極位於所述N型半導體層遠離所述發光層的一側。
可選地，所述P電極與所述N電極都位於所述P型半導體層遠離所述發光層的一側。
可選地，所述P電極與所述N電極都位於所述N型半導體層遠離所述發光層的一側。
可選地，所述發光單元還包括電流擴散層，所述電流擴散層位於所述P型半導體層遠離所述發光層的一側。
可選地，所述發光單元還包括光反射層，所述光反射層位於所述N型半導體層遠離所述發光層的一側或位於所述P型半導體層遠離所述發光層的一側。
可選地，所述發光層的材料包括單量子井材料或多量子井材料。
可選地，所述發光單元包括一個發光子單元或多個發光子單元。
可選地，所述發光單元的材料包括Ⅲ族氮化物材料。
本發明另一方面提供一種半導體結構的製作方法，包括：
提供襯底，在所述襯底上依次形成第一導電類型的半導體層、發光層與第二導電類型的半導體層，所述第一導電類型為N型與P型中的一種，所述第二導電類型為N型與P型中的另一種；
去除第一預定區域的所述第二導電類型的半導體層、所述發光層與所述第一導電類型的半導體層形成凹槽，保留第二預定區域與第三預定區域的所述第二導電類型的半導體層、所述發光層與所述第一導電類型的半導體層，所述第二預定區域的所述第二導電類型的半導體層、所述發光層與所述第一導電類型的半導體層形成陣列式排列的發光單元，所述第三預定區域的所述第二導電類型的半導體層、所述發光層與所述第一導電類型的半導體層形成連接相鄰所述發光單元的連接柱；在行方向上，所述第三預定區域的寬度小於所述第二預定區域的寬度；在列方向上，所述第三預定區域的寬度小於所述第二預定區域的寬度；
自所述凹槽濕法腐蝕去除所述襯底，所述濕法腐蝕使用的腐蝕液對所述襯底在水平面方向的去除速率大於在厚度方向的去除速率。
可選地，所述第三預定區域包括主幹區域與分支區域，所述主幹區域包括沿列方向延伸的第一主幹區域和/或沿行方向延伸的第二主幹區域，所述分支區域連接所述第一主幹區域與所述第二預定區域，或連接所述第二主幹區域與所述第二預定區域。
可選地，去除第一預定區域的所述第二導電類型的半導體層、所述發光層與所述第一導電類型的半導體層時，還去除所述第三預定區域的所述第二導電類型的半導體層與所述發光層，保留所述第一導電類型的半導體層形成所述連接柱。
可選地，形成第一導電類型的半導體層、發光層與第二導電類型的半導體層後，去除第一預定區域的所述第二導電類型的半導體層、所述發光層與所述第一導電類型的半導體層形成凹槽前，還包括：去除所述第一預定區域中部分區域的所述第二導電類型的半導體層與所述發光層，暴露所述第一導電類型的半導體層的部分區域；在所暴露的所述第一導電類型的半導體層上形成第一電極，在所述第二導電類型的半導體層上形成第二電極。
可選地，去除第一預定區域的所述第二導電類型的半導體層、所述發光層與所述第一導電類型的半導體層形成凹槽後，濕法腐蝕去除所述襯底前，還包括：去除所述第一預定區域中部分區域的所述第二導電類型的半導體層與所述發光層，暴露所述第一導電類型的半導體層的部分區域；在所暴露的所述第一導電類型的半導體層上形成第一電極，在所述第二導電類型的半導體層上形成第二電極。
可選地，若所述第一導電類型的半導體層為P型半導體層，形成第一電極前，先在所暴露的所述第一導電類型的半導體層上形成電流擴散層；若所述第二導電類型的半導體層為P型半導體層，形成第二電極前，先在所述第二導電類型的半導體層上形成電流擴散層。
可選地，在所述襯底上形成第一導電類型的半導體層前，先形成光反射層；或形成第二導電類型的半導體層後，還形成光反射層。
可選地，所述發光層的材料包括單量子井材料或多量子井材料。
可選地，所述發光單元包括一個發光子單元或多個發光子單元。
可選地，所述第一導電類型的半導體層、和/或所述發光層、和/或所述第二導電類型的半導體層的材料包括Ⅲ族氮化物材料。
可選地，所述襯底的材料為單晶矽，所述腐蝕液為氫氟酸、硝酸、乙酸的混和液。
與現有技術相比，本發明的有益效果在於：
1）本發明的半導體結構的製作方法中：對於自下而上依次分佈的襯底、第一導電類型的半導體層、發光層與第二導電類型的半導體層，去除第一預定區域的第二導電類型的半導體層、發光層與第一導電類型的半導體層形成凹槽，保留第二預定區域與第三預定區域的第二導電類型的半導體層、發光層與第一導電類型的半導體層，第二預定區域的第二導電類型的半導體層、發光層與第一導電類型的半導體層形成陣列式排列的發光單元，第三預定區域的第二導電類型的半導體層、發光層與第一導電類型的半導體層形成連接相鄰發光單元的連接柱；在行方向上，第三預定區域的寬度小於第二預定區域的寬度；在列方向上，第三預定區域的寬度小於第二預定區域的寬度。如此，可自凹槽濕法腐蝕去除襯底，大批量形成多個小尺寸的LED結構。
2）可選方案中，去除第一預定區域的第二導電類型的半導體層、發光層與第一導電類型的半導體層時，還去除第三預定區域的第二導電類型的半導體層與發光層，保留第一導電類型的半導體層形成連接柱。連接柱的厚度較薄，可方便後續切割形成各個分立的LED結構。
3）可選方案中，第三預定區域包括主幹區域與分支區域，主幹區域包括沿列方向延伸的第一主幹區域和/或沿行方向延伸的第二主幹區域，分支區域連接第一主幹區域與第二預定區域，或連接第二主幹區域與第二預定區域。主幹區域可方便辨識各發光單元的排列方式，且能提高各發光單元之間的受力均勻性。
4）可選方案中，形成第一導電類型的半導體層、發光層與第二導電類型的半導體層後，去除第一預定區域的第二導電類型的半導體層、發光層與第一導電類型的半導體層形成凹槽前，還包括：去除第一預定區域中部分區域的第二導電類型的半導體層與發光層，暴露第一導電類型的半導體層的部分區域；在所暴露的第一導電類型的半導體層上形成第一電極，在第二導電類型的半導體層上形成第二電極。本方案可一次大批量形成若干正裝或倒裝的LED結構。
5）可選方案中，去除第一預定區域的第二導電類型的半導體層、發光層與第一導電類型的半導體層形成凹槽後，濕法腐蝕去除襯底前，還包括：去除第一預定區域中部分區域的第二導電類型的半導體層與發光層，暴露第一導電類型的半導體層的部分區域；在所暴露的第一導電類型的半導體層上形成第一電極，在第二導電類型的半導體層上形成第二電極。本方案也可一次大批量形成若干正裝或倒裝的LED結構。
為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。
圖1是本發明第一實施例的半導體結構的製作方法的流程圖；圖2至4是圖1中的流程對應的中間結構示意圖。圖5是本發明第一實施例的半導體結構的俯視圖；圖6是沿著圖5中的CC線的剖面圖；圖7是沿著圖5中的DD線的剖面圖。
首先，參照圖1中的步驟S1、圖2與圖3所示，提供襯底10，在襯底10上依次形成第一導電類型的半導體層、發光層11c與第二導電類型的半導體層，第一導電類型為N型與P型中的一種，第二導電類型為N型與P型中的另一種。其中，圖3是沿著圖2中的AA線的剖面圖。
襯底10的材料可以為藍寶石、碳化矽、矽、金剛石、GaN或藍寶石、碳化矽、矽、金剛石中的一種及其上的GaN。
第一導電類型的半導體層可以為N型半導體層11a，其材料例如可以為N型Ⅲ族氮化物材料。N型摻雜元素可以包括Si、Ge、Sn、Se或Te中的至少一種。Ⅲ族氮化物材料可以包括GaN、AlGaN、InGaN、AlInGaN中的任一種或組合。
N型半導體層11a的形成工藝可以包括：原子層沉積法（ALD，Atomic layer deposition）、或化學氣相沉積法（CVD，Chemical Vapor Deposition）、或分子束外延生長法（MBE，Molecular Beam Epitaxy）、或等離子體增強化學氣相沉積法（PECVD， Plasma Enhanced Chemical Vapor Deposition）、或低壓化學蒸發沉積法（LPCVD，Low Pressure Chemical Vapor Deposition），或金屬有機化合物化學氣相沉積法（MOCVD，Metal-Organic Chemical Vapor Deposition）、或其組合方式。
N型半導體層11a可以包括一層或多層。
發光層11c可以包括單量子井結構、多量子井(MQW)結構、量子線結構和量子點結構中的至少一種。發光層11c可以包括Ⅲ族氮化物材料形成的井層和勢壘層。Ⅲ族氮化物材料可以包括GaN、AlGaN、InGaN、AlInGaN中的任一種或組合。
例如，井層可以包括Al xGa 1-xN層，其中x為Al元素的品質占Al元素與Ga元素品質之和的百分比，1≥x≥0；和/或勢壘層可以包括Al yGa 1-yN層，其中y為Al元素的品質占Al元素與Ga元素品質之和的百分比，1≥y≥0。井層的禁帶寬度小於勢壘層的禁帶寬度。
井層和/或勢壘層的形成工藝可以參照N型半導體層11a的形成工藝。
井層和/或勢壘層可以摻雜Al，也可以不摻雜Al。不摻雜Al可以提高自身結晶品質，但是摻雜Al可以降低自身電阻。
井層和勢壘層多層交替可以形成多量子井結構，進一步提高發光效率。
第二導電類型的半導體層可以為P型半導體層11b，例如P型Ⅲ族氮化物材料。P型摻雜元素可以包括Mg、Zn、Ca、Sr或Ba中的至少一種。Ⅲ族氮化物材料可以包括GaN、AlGaN、InGaN、AlInGaN中的任一種或組合。
P型半導體層11b的形成工藝可以參照N型半導體層11a的形成工藝。
P型半導體層11b可以包括一層或多層。
一些實施例中，也可以P型半導體層11b靠近襯底10，N型半導體層11a遠離襯底10。
接著，參照圖1中的步驟S2、圖2至圖4所示，去除第一預定區域1a的第二導電類型的半導體層、發光層11c與第一導電類型的半導體層形成凹槽1v，保留第二預定區域1b與第三預定區域1c的第二導電類型的半導體層、發光層11c與第一導電類型的半導體層，第二預定區域1b的第二導電類型的半導體層、發光層11c與第一導電類型的半導體層形成陣列式排列的發光單元11，第三預定區域1c的第二導電類型的半導體層、發光層11c與第一導電類型的半導體層形成連接相鄰發光單元11的連接柱12；在行方向上，第三預定區域1c的寬度小於第二預定區域1b的寬度；在列方向上，第三預定區域1c的寬度小於第二預定區域1b的寬度。其中，圖4是沿著圖2中的BB線的剖面圖。
一些實施例中，去除第一預定區域1a的第二導電類型的半導體層、發光層11c與第一導電類型的半導體層採用乾法蝕刻實現。乾法蝕刻的蝕刻氣體可以包括：BCl 3與Cl 2的混合氣體。
一些實施例中，去除第一預定區域1a的第二導電類型的半導體層、發光層11c與第一導電類型的半導體層採用濕法蝕刻實現。濕法蝕刻溶液例如為KOH溶液，它在N面上是腐蝕性的，但在Ga面上是非腐蝕性的。因而，可以透過生長工藝控制第二導電類型的半導體層、發光層11c與第一導電類型的半導體層的N面朝上。第二導電類型的半導體層、發光層11c與第一導電類型的半導體層的N面朝上是指：以平行於C軸（[0001]晶向）的Ga-N鍵作為參照，每一個Ga-N鍵中的N原子更遠離半導體襯底10。可以理解的是，此時，第二導電類型的半導體層、發光層11c與第一導電類型的半導體層的下表面為Ga面。
之後，參照圖1中的步驟S3、圖2至圖7所示，自凹槽1v濕法腐蝕去除襯底10，濕法腐蝕使用的腐蝕液對襯底10在水平面方向的去除速率大於在厚度方向的去除速率。其中，圖5是去除襯底後的半導體結構的俯視圖；圖6是沿著圖5中的CC線的剖面圖；圖7是沿著圖5中的DD線的剖面圖。
當襯底10的材料為單晶矽時，水平面的一個晶向可以為[110]，厚度方向的晶向可以為[111]，腐蝕液可以為氫氟酸、硝酸、乙酸的混和液。由於腐蝕液在[110]晶向的去除速率大於在[111]晶向的去除速率，因而，矽襯底10無需全部腐蝕即可脫離半導體結構1，加快了剝離襯底10的速率。
對於其它的襯底10材料，例如藍寶石、碳化矽、金剛石或GaN，也可採用針對性的溶液進行剝離。
參照圖5所示，本發明第一實施例的半導體結構1包括：
陣列式排列的發光單元11，相鄰發光單元11之間通過連接柱12連接在一起，在列方向上，連接柱12的寬度w1小於發光單元11的寬度W1；在行方向上，連接柱12的寬度w2小於發光單元11的寬度W2。
半導體結構1中，多個小尺寸的發光單元11通過連接柱12連接在一起，可方便轉移。半導體結構1在使用時，可在連接柱12處進行切割，即可形成各個分立的發光單元11。
圖8是本發明第二實施例的半導體結構的俯視圖；圖9是沿著圖8中的EE線的剖面圖。
參照圖8與圖9所示，本實施例二的半導體結構2與實施例一的半導體結構1大致相同，區別僅在於：連接柱12與第一導電類型的半導體層位於同層。
換言之，當N型半導體層11a靠近襯底10時，連接柱12與N型半導體層11a位於同層；當P型半導體層11b靠近襯底10時，連接柱12與P型半導體層11b位於同層。
連接柱12的厚度較薄，可方便後續切割形成各個分立的發光單元11。
對應地，本實施例二的半導體結構2的製作方法與實施例一的半導體結構1的製作方法大致相同，區別僅在於：步驟S2中，去除第一預定區域1a的第二導電類型的半導體層、發光層11c與第一導電類型的半導體層時，還去除第三預定區域1c的第二導電類型的半導體層與發光層11c，保留第一導電類型的半導體層形成連接柱12。
去除第一預定區域1a的第二導電類型的半導體層、發光層11c與第一導電類型的半導體層，與去除第三預定區域1c的第二導電類型的半導體層與發光層11c可以在不同工序中進行。換言之，可以採用不同圖案的掩膜層分別進行乾法蝕刻或濕法蝕刻。
圖10是本發明第三實施例的半導體結構的俯視圖。圖11是制作圖10中的半導體結構流程對應的中間結構示意圖。
參照圖10所示，本實施例三的半導體結構3與實施例一的半導體結構1大致相同，區別僅在於：連接柱12包括主幹12a與分支12b，主幹12a包括沿列方向延伸的第一主幹12c和沿行方向延伸的第二主幹12d，分支12b連接第一主幹12c與發光單元11，或連接第二主幹12d與發光單元11。
一些實施例中，主幹12a可以包括沿列方向延伸的第一主幹12c，將一列發光單元11連接在一起；或主幹12a可以包括沿行方向延伸的第二主幹12d，將一行發光單元11連接在一起。
主幹12a可方便辨識各發光單元11的排列方式，且能提高半導體結構3中各發光單元11之間的受力均勻性。
對應地，參照圖11所示，本實施例三的半導體結構3的製作方法與實施例一、二的半導體結構1、2的製作方法大致相同，區別僅在於：步驟S2中，第三預定區域1c包括主幹區域1d與分支區域1e，主幹區域1d包括沿列方向延伸的第一主幹區域1f和/或沿行方向延伸的第二主幹區域1g，分支區域1e連接第一主幹區域1f與第二預定區域1b，或連接第二主幹區域1g與第二預定區域1b。
圖12是本發明第四實施例的半導體結構的俯視圖。
參照圖12所示，本實施例四的半導體結構4與實施例二的半導體結構2大致相同，區別僅在於：連接柱12包括主幹12a與分支12b，主幹12a包括沿列方向延伸的第一主幹12c和沿行方向延伸的第二主幹12d，分支12b連接第一主幹12c與發光單元11，或連接第二主幹12d與發光單元11。
一些實施例中，主幹12a可以包括沿列方向延伸的第一主幹12c，將一列發光單元11連接在一起；或主幹12a可以包括沿行方向延伸的第二主幹12d，將一行發光單元11連接在一起。
圖13是本發明第五實施例的半導體結構的截面結構示意圖。
參照圖13所示，本實施例五的半導體結構5與實施例一、二、三、四的半導體結構1、2、3、4大致相同，區別僅在於：發光單元11還包括P電極14與N電極13，P電極14與P型半導體層11b電連接，N電極13與N型半導體層11a電連接。
P電極14與N電極13的材質可以為金屬，例如Ti/Al/Ni/Au、Ni/Au等現有的導電材質。
P電極14與P型半導體層11b之間形成歐姆接觸，N電極13與N型半導體層11a之間也形成歐姆接觸。
半導體結構5切割後，形成各個分立的LED結構。
對應地，本實施例五的半導體結構5的製作方法與實施例一、二、三、四的半導體結構1、2、3、4的製作方法大致相同，區別僅在於：步驟S1與步驟S2之間或步驟S2與步驟S3之間進行：去除第一預定區域1a中部分區域的第二導電類型的半導體層與發光層11c，暴露第一導電類型的半導體層的部分區域，在所暴露的第一導電類型的半導體層上形成第一電極，在第二導電類型的半導體層上形成第二電極。
當第一導電類型的半導體層為N型半導體層11a時，第一電極為N電極13；第二導電類型的半導體層為P型半導體層11b時，第二電極為P電極14。
當第一導電類型的半導體層為P型半導體層11b時，第一電極為P電極14；第二導電類型的半導體層為N型半導體層11a時，第二電極為N電極13。
第一電極與第二電極的形成方法可以包括：先採用物理氣相沉積法或化學氣相沉積法形成一整面金屬層，後對金屬層進行圖形化。
圖14是本發明第六實施例的半導體結構的截面結構示意圖。
參照圖14所示，本實施例六的半導體結構6與實施例一、二、三、四、五的半導體結構1、2、3、4、5大致相同，區別僅在於：發光單元11還包括電流擴散層15，電流擴散層15位於P型半導體層11b遠離發光層11c的一側。電流擴散層15可提高P型半導體層11b的導電性能。
電流擴散層15的材料可以為ITO。
對應地，本實施例六的半導體結構6的製作方法與實施例五的半導體結構5的製作方法大致相同。
針對第一類型的半導體層為N型半導體層11a，第二類型的半導體層為P型半導體層11b的情況，半導體結構6與半導體結構5的製作方法的區別僅在於：形成第二電極前，先在第二導電類型的半導體層上形成電流擴散層15。
針對第一類型的半導體層為P型半導體層11b，第二類型的半導體層為N型半導體層11a的情況，半導體結構6與半導體結構5的製作方法的區別僅在於：形成第一電極前，先在所暴露的第一導電類型的半導體層上形成電流擴散層15。
圖15是本發明第七實施例的半導體結構的截面結構示意圖。圖16至圖19是制作圖15中的半導體結構流程對應的中間結構示意圖。
參照圖15所示，本實施例七的半導體結構7與實施例六的半導體結構6大致相同，區別僅在於：電流擴散層15遠離發光層11c的一側具有光反射層16，電流擴散層15與光反射層16包覆在保護層17內；保護層17、未覆蓋保護層17的P型半導體層11b的上表面、P型半導體層11b與發光層11c的側壁、以及N型半導體層11a的上表面覆蓋有絕緣層18；絕緣層18內具有暴露P型半導體層11b上的保護層17與N型半導體層11a的部分區域的開口，以對應形成P電極14與N電極13。
光反射層16的材料可以為銀，用於將發光層11c發出的光反射入發光層11c，從而從N型半導體層11a側出光。
保護層17的材料可以為鈦或銅，一方面防止光反射層16的銀氧化，另一方面防止電流擴散層15側出光。
對應地，本實施例七的半導體結構7的製作方法與實施例六的半導體結構6的製作方法大致相同。
針對第一類型的半導體層為N型半導體層11a，第二類型的半導體層為P型半導體層11b的情況，半導體結構7與半導體結構6的製作方法的區別僅在於：步驟S1與步驟S2之間或步驟S2與步驟S3之間進行：在電流擴散層15遠離發光層11c的一側形成光反射層16；形成包覆電流擴散層15與光反射層16的保護層17；在保護層17、未覆蓋保護層17的P型半導體層11b的上表面、P型半導體層11b與發光層11c的側壁、以及所暴露的N型半導體層11a的上表面形成絕緣層18；在絕緣層18內形成分別暴露P型半導體層11b上的保護層17與N型半導體層11a的部分區域的開口，在開口內以及開口外的絕緣層18上對應形成P電極14與N電極13。
一個實施例中，參照圖16至圖18所示，P電極14與N電極13的形成在步驟S1與步驟S2之間進行。
具體地，參照圖16所示，先去除第一預定區域1a中部分區域的P型半導體層11b與發光層11c，暴露N型半導體層11a的部分區域；接著通過物理氣相沉積法或化學氣相沉積法在P型半導體層11b、P型半導體層11b與發光層11c的側壁、以及所暴露的N型半導體層11a上形成一電流擴散材料層，圖形化電流擴散材料層，保留P型半導體層11b上部分區域的電流擴散材料層形成電流擴散層15；之後在N型半導體層11a上形成第一流平層，第一流平層的上表面與電流擴散層15的上表面齊平。
第一流平層可以採用流體性較佳的有機材料，例如光刻膠。
參照圖17所示，採用濺射法或無極電鍍法在第一流平層的上表面與電流擴散層15的上表面形成以一光反射層16；撕除第一流平層，第一流平層上的光反射層16被一併帶離。
繼續參照圖17所示，在N型半導體層11a上形成第二流平層，第二流平層的上表面與光反射層16的上表面齊平；圖形化第二流平層，在電流擴散層15與光反射層16的側壁形成間隙；結合圖18所示，採用濺射法或無極電鍍法在第二流平層的上表面、光反射層16的上表面以及間隙形成一保護層17；撕除第二流平層，第二流平層上的保護層17被一併帶離。
參照圖19所示，在保護層17、未覆蓋保護層17的P型半導體層11b的上表面、P型半導體層11b與發光層11c的側壁、以及所暴露的N型半導體層11a的上表面形成絕緣層18；在絕緣層18內形成分別暴露P型半導體層11b上的保護層17與N型半導體層11a的部分區域的開口，在開口內以及開口外的絕緣層18上對應形成P電極14與N電極13。可以在形成P電極14與N電極13後，再去除第一預定區域1a的P型半導體層11b、發光層11c、以及N型半導體層11a，形成凹槽1v；也可以在去除第一預定區域1a的P型半導體層11b、發光層11c、以及N型半導體層11a，形成凹槽1v後，再形成絕緣層18、P電極14以及N電極13。
針對第一類型的半導體層為P型半導體層11b，第二類型的半導體層為N型半導體層11a的情況，半導體結構7與半導體結構6的製作方法的區別僅在於：步驟S1與步驟S2之間或步驟S2與步驟S3之間進行：在N型半導體層11a上形成光反射層16；形成包覆光反射層16的保護層17；在保護層17、未覆蓋保護層17的N型半導體層11a、N型半導體層11a與發光層11c的側壁、電流擴散層15、以及未設置電流擴散層15的P型半導體層11b的上表面形成絕緣層18；在絕緣層18內形成分別暴露N型半導體層11a上的保護層17與P型半導體層11b上的電流擴散層15的部分區域的開口，在開口內以及開口外的絕緣層18上對應形成N電極13與P電極14。
圖20是本發明第八實施例的半導體結構的截面結構示意圖。圖21是制作圖20中的半導體結構流程對應的中間結構示意圖。
參照圖20與圖21所示，本實施例八的半導體結構8及其製作方法與實施例七的半導體結構7及其製作方法大致相同，區別僅在於：發光單元11包括兩個發光子單元，相鄰發光子單元的第一類型的半導體層上第一電極連接在一起。
一些實施例中，半導體結構8切割時，可沿第一電極的中部切割，使得每個發光子單元具有一個第一電極。
第一類型的半導體層為N型半導體層11a時，第一電極為N電極13。第一類型的半導體層為P型半導體層11b時，第一電極為P電極14。
上述實施例五、六、七、八的半導體結構5、6、7、8中，第一電極都通過去除部分區域的第二類型的半導體層與發光層11c，暴露第一類型的半導體層的部分區域形成。一些實施例中，還可在第一類型的半導體層內形成多個電連接結構，以在第二類型的半導體層遠離發光層11c的一側形成第一電極。
一些實施例中，去除襯底10後，還可在第一類型的半導體層遠離發光層11c的一側形成第一電極。
雖然本發明披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以申請專利範圍所限定的範圍為准。
1,2,3,4,5,6,7,8:半導體結構 10:襯底 11:發光單元 11a:N型半導體層 11b:P型半導體層 11c:發光層 1a:第一預定區域 1b:第二預定區域 1c:第三預定區域 1v:凹槽 12:連接柱 12a:主幹 12b:分支 12c:第一主幹 12d:第二主幹 1d:主幹區域 1e:分支區域 1f:第一主幹區域 1g:第二主幹區域 13:N電極 14:P電極 15:電流擴散層 16:光反射層 17:保護層 18:絕緣層
圖1是本發明第一實施例的半導體結構的製作方法的流程圖； 圖2至圖4是圖1中的流程對應的中間結構示意圖； 圖5是本發明第一實施例的半導體結構的俯視圖； 圖6是沿著圖5中的CC線的剖面圖； 圖7是沿著圖5中的DD線的剖面圖； 圖8是本發明第二實施例的半導體結構的俯視圖； 圖9是沿著圖8中的EE線的剖面圖； 圖10是本發明第三實施例的半導體結構的俯視圖； 圖11是制作圖10中的半導體結構流程對應的中間結構示意圖； 圖12是本發明第四實施例的半導體結構的俯視圖； 圖13是本發明第五實施例的半導體結構的截面結構示意圖； 圖14是本發明第六實施例的半導體結構的截面結構示意圖； 圖15是本發明第七實施例的半導體結構的截面結構示意圖； 圖16至圖19是制作圖15中的半導體結構流程對應的中間結構示意圖； 圖20是本發明第八實施例的半導體結構的截面結構示意圖； 圖21是制作圖20中的半導體結構流程對應的中間結構示意圖。
1:半導體結構
11:發光單元
12:連接柱
w1,W1,w2,W2:寬度

Claims (19)

  1. 一種半導體結構，其特徵在於，包括：陣列式排列的發光單元，相鄰所述發光單元之間透過連接柱連接在一起，在行方向上，所述連接柱的寬度小於所述發光單元的寬度；在列方向上，所述連接柱的寬度小於所述發光單元的寬度，其中所述連接柱包括第一導電類型的半導體層，所述第一導電類型的半導體層的材料為III族氮化物材料。
  2. 如請求項1的半導體結構，其特徵在於，所述連接柱包括主幹與分支，所述主幹包括沿列方向延伸的第一主幹和/或沿行方向延伸的第二主幹，所述分支連接所述第一主幹與所述發光單元，或連接所述第二主幹與所述發光單元。
  3. 如請求項1或2的半導體結構，其特徵在於，所述發光單元包括N型半導體層、P型半導體層以及位於所述N型半導體層與所述P型半導體層之間的發光層，所述連接柱與所述N型半導體層位於同層或所述連接柱與所述P型半導體層位於同層。
  4. 如請求項3的半導體結構，其特徵在於，所述發光單元還包括P電極與N電極，所述P電極與所述P型半導體層電連接，所述N電極與所述N型半導體層電連接。
  5. 如請求項3的半導體結構，其特徵在於，所述P電極位於所述P型半導體層遠離所述發光層的一側，所述N電極位於所述N型半導體層遠離所述發光層的一側；或所述P電極與所述N電極都位於所述P型半導體層遠離所述發光層的一側；或所述P電極與所述N電極都位於所述N型半導體層遠離所述發光層的一側。
  6. 如請求項3的半導體結構，其特徵在於，所述發光單元還包 括電流擴散層，所述電流擴散層位於所述P型半導體層遠離所述發光層的一側。
  7. 如請求項3的半導體結構，其特徵在於，所述發光單元還包括光反射層，所述光反射層位於所述N型半導體層遠離所述發光層的一側或位於所述P型半導體層遠離所述發光層的一側。
  8. 如請求項3的半導體結構，其特徵在於，所述發光層的材料包括單量子井材料或多量子井材料。
  9. 如請求項1的半導體結構，其特徵在於，所述發光單元包括一個發光子單元或多個發光子單元。
  10. 如請求項1的半導體結構，其特徵在於，所述發光單元的材料包括III族氮化物材料。
  11. 一種半導體結構的製作方法，其特徵在於，包括：提供襯底，在所述襯底上依次形成第一導電類型的半導體層、發光層與第二導電類型的半導體層，所述第一導電類型為N型與P型中的一種，所述第二導電類型為N型與P型中的另一種，其中所述第一導電類型的半導體層、所述發光層與所述第二導電類型的半導體層的材料為III族氮化物材料；去除第一預定區域的所述第二導電類型的半導體層、所述發光層與所述第一導電類型的半導體層形成凹槽，保留第二預定區域與第三預定區域的所述第二導電類型的半導體層、所述發光層與所述第一導電類型的半導體層，所述第二預定區域的所述第二導電類型的半導體層、所述發光層與所述第一導電類型的半導體層形成陣列式排列的發光單元，所述第三預定區域的所述第二導電類型的半導體層、所述發光層與所述第一導電類型的半導體層形成連接相鄰所述發光單元的連接柱；在行方向上，所述第三預定區域的寬度小於所述第二預定區域的寬度；在列方向上，所述第三預定區域的寬度小於所述第二預定區域的寬度； 自所述凹槽濕法腐蝕去除所述襯底，所述濕法腐蝕使用的腐蝕液對所述襯底在水平面方向的去除速率大於在厚度方向的去除速率。
  12. 如請求項11的半導體結構的製作方法，其特徵在於，所述第三預定區域包括主幹區域與分支區域，所述主幹區域包括沿列方向延伸的第一主幹區域和/或沿行方向延伸的第二主幹區域，所述分支區域連接所述第一主幹區域與所述第二預定區域，或連接所述第二主幹區域與所述第二預定區域。
  13. 如請求項11的半導體結構的製作方法，其特徵在於，去除第一預定區域的所述第二導電類型的半導體層、所述發光層與所述第一導電類型的半導體層時，還去除所述第三預定區域的所述第二導電類型的半導體層與所述發光層，保留所述第一導電類型的半導體層形成所述連接柱。
  14. 如請求項11或12或13的半導體結構的製作方法，其特徵在於，形成第一導電類型的半導體層、發光層與第二導電類型的半導體層後，去除第一預定區域的所述第二導電類型的半導體層、所述發光層與所述第一導電類型的半導體層形成凹槽前，或去除第一預定區域的所述第二導電類型的半導體層、所述發光層與所述第一導電類型的半導體層形成凹槽後，濕法腐蝕去除所述襯底前，還包括：去除所述第一預定區域中部分區域的所述第二導電類型的半導體層與所述發光層，暴露所述第一導電類型的半導體層的部分區域；在所暴露的所述第一導電類型的半導體層上形成第一電極，在所述第二導電類型的半導體層上形成第二電極。
  15. 如請求項14的半導體結構的製作方法，其特徵在於，若所述第一導電類型的半導體層為P型半導體層，形成第一電極前，先在所暴露的所述第一導電類型的半導體層上形成電流擴散層；若所述第二導電類型的半導體層為P型半導體層，形成第二電極前，先在所述第二導電類型的半導體層上形成電流擴散層。
  16. 如請求項11或12或13的半導體結構的製作方法，其特徵在於，在所述襯底上形成第一導電類型的半導體層前，先形成光反射層；或形成第二導電類型的半導體層後，還形成光反射層。
  17. 如請求項11或12或13的半導體結構的製作方法，其特徵在於，所述發光層的材料包括單量子井材料或多量子井材料。
  18. 如請求項11或12或13的半導體結構的製作方法，其特徵在於，所述發光單元包括一個發光子單元或多個發光子單元。
  19. 如請求項11的半導體結構的製作方法，其特徵在於，所述襯底的材料為單晶矽，所述腐蝕液為氫氟酸、硝酸、乙酸的混和液。
TW110125227A 2020-07-16 2021-07-09 半導體結構及其製作方法 TWI811729B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2020/102318 WO2022011635A1 (zh) 2020-07-16 2020-07-16 半导体结构及其制作方法
WOPCT/CN2020/102318 2020-07-16

Publications (2)

Publication Number Publication Date
TW202220163A TW202220163A (zh) 2022-05-16
TWI811729B true TWI811729B (zh) 2023-08-11

Family

ID=79556040

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110125227A TWI811729B (zh) 2020-07-16 2021-07-09 半導體結構及其製作方法

Country Status (4)

Country Link
US (1) US20230154902A1 (zh)
CN (1) CN115917767A (zh)
TW (1) TWI811729B (zh)
WO (1) WO2022011635A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018101573A1 (ko) * 2016-11-29 2018-06-07 고려대학교 산학협력단 발광 소자 디스플레이 장치 및 이의 제조 방법
TW202023064A (zh) * 2018-12-04 2020-06-16 榮創能源科技股份有限公司 發光二極體及其製作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130238B (zh) * 2010-12-29 2014-02-19 映瑞光电科技(上海)有限公司 蓝宝石衬底led芯片的切割方法
JP2014090011A (ja) * 2012-10-29 2014-05-15 Mitsuboshi Diamond Industrial Co Ltd Ｌｅｄパターン付き基板の加工方法
TWI583019B (zh) * 2015-02-17 2017-05-11 新世紀光電股份有限公司 Light emitting diode and manufacturing method thereof
CN109671822B (zh) * 2019-01-10 2024-06-14 佛山市国星半导体技术有限公司 一种防激光切割损伤的led晶圆及其制作方法、切割方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018101573A1 (ko) * 2016-11-29 2018-06-07 고려대학교 산학협력단 발광 소자 디스플레이 장치 및 이의 제조 방법
TW202023064A (zh) * 2018-12-04 2020-06-16 榮創能源科技股份有限公司 發光二極體及其製作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
期刊 E. Xie, X. He, M. S. Islim, A. A. Purwita, J. J. D. McKendry, E. Gu, H. Haas, and M. D. Dawson High-Speed Visible Light Communication Based on a III-Nitride Series-Biased Micro-LED Array Journal of Lightwave Technology vol. 37 OSA/IEEE 2019/02/15 pp. 1180-1186; *
期刊 Y. G. Park, H. S. An, J. Y. Kim, and J. U. Park High-resolution, reconfigurable printing of liquid metals with three-dimensional structures Science Advances vol. 5 American Association for the Advancement of Science 2019/06/21 eaaw2844 *

Also Published As

Publication number Publication date
US20230154902A1 (en) 2023-05-18
TW202220163A (zh) 2022-05-16
CN115917767A (zh) 2023-04-04
WO2022011635A1 (zh) 2022-01-20

Similar Documents

Publication Publication Date Title
KR100867541B1 (ko) 수직형 발광 소자의 제조 방법
EP2426743B1 (en) GaN compound semiconductor light emitting element and method of manufacturing the same
CN102067339B (zh) 一种制备具有金属衬底的InGaAlN发光二极管的方法
CN101188265B (zh) 半导体发光元件及其制造方法
US7943942B2 (en) Semiconductor light-emitting device with double-sided passivation
US20110147704A1 (en) Semiconductor light-emitting device with passivation layer
TWI401823B (zh) 發光二極體元件的製造方法
JP5774712B2 (ja) 半導体素子およびその製造方法
WO2024125166A1 (zh) MicroLED显示器件及其制备方法
US20130146935A1 (en) Semiconductor light emitting device and method for manufacturing thereof
JP4940359B1 (ja) 発光素子と発光素子および半導体素子の製造方法
CN102334203B (zh) 发光器件的制造方法
TW201547053A (zh) 形成發光裝置的方法
KR101008268B1 (ko) 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법
KR101072200B1 (ko) 발광소자 및 그 제조방법
US20120049152A1 (en) Solid state lighting devices with low contact resistance and methods of manufacturing
KR101018280B1 (ko) 수직구조 발광다이오드 및 그 제조방법
TWI811729B (zh) 半導體結構及其製作方法
KR20020084710A (ko) 질화갈륨계 발광다이오드 및 그 제조방법
JPH0559861U (ja) 窒化ガリウム系化合物半導体素子
JP2661009B2 (ja) 窒化ガリウム系化合物半導体発光素子
TW201205873A (en) Fabrication method of semiconductor light emitting element
KR101084641B1 (ko) 3족 질화물 반도체 발광소자
KR101330250B1 (ko) 발광 소자
KR101124474B1 (ko) 반도체 발광소자를 제조하는 방법