TWI809666B - 封裝基板及其製法 - Google Patents

封裝基板及其製法 Download PDF

Info

Publication number
TWI809666B
TWI809666B TW111102013A TW111102013A TWI809666B TW I809666 B TWI809666 B TW I809666B TW 111102013 A TW111102013 A TW 111102013A TW 111102013 A TW111102013 A TW 111102013A TW I809666 B TWI809666 B TW I809666B
Authority
TW
Taiwan
Prior art keywords
insulating layer
layer
opposite sides
blind hole
packaging substrate
Prior art date
Application number
TW111102013A
Other languages
English (en)
Other versions
TW202331969A (zh
Inventor
陳敏堯
賴建光
Original Assignee
大陸商芯愛科技（南京）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商芯愛科技（南京）有限公司 filed Critical 大陸商芯愛科技（南京）有限公司
Priority to TW111102013A priority Critical patent/TWI809666B/zh
Priority to CN202210101668.XA priority patent/CN116504743A/zh
Application granted granted Critical
Publication of TWI809666B publication Critical patent/TWI809666B/zh
Publication of TW202331969A publication Critical patent/TW202331969A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Packages (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種封裝基板，其製法係將線路層及對位部嵌埋於一絕緣層中，再於該絕緣層對應該對位部之處形成盲孔，以於該盲孔中形成導電體，故藉由該對位部之設計，可使該盲孔形成於預定之位置上。

Description

封裝基板及其製法
本發明係有關一種半導體封裝技術，尤指一種具嵌埋型線路(Embedded Trace)之封裝基板及其製法。
隨著電子產業的蓬勃發展，電子產品在型態上趨於輕薄短小，在功能上則朝高性能、高功能、高速化的研發方向。因此，為滿足半導體裝置之高積集度(Integration)及微型化(Miniaturization)需求，故於封裝製程中，常常採用具有高密度及細間距之線路的封裝基板。
如圖1所示，習知封裝基板1係包含一具有複數導電柱100之核心層10、分別設於該核心層10相對兩側之複數介電層11、及設於各該介電層11上之線路層12，以藉由該複數導電柱100電性導通位於該核心層10相對兩側之該些線路層12，其中，該線路層12係藉由導電體120電性連接該導電柱100。
惟，習知封裝基板1中，該導電體120之製作係先於該介電層11上以雷射、機鑽或蝕刻等方式形成盲孔，再於該盲孔中填入導電材，故於形成該盲孔之過程中，往往因工作誤差而偏位，導致該盲孔無法對齊該導電柱100，使得 該導電體120無法有效連接該導電柱100，造成該封裝基板1之電性連接不佳之問題。
因此，如何克服上述習知技術的種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係提供一種封裝基板，係包括：絕緣層，係具有相對兩側，且該絕緣層之至少一側中形成有盲孔；線路層，係嵌埋於該絕緣層中並外露於該絕緣層之相對兩側之至少一側之表面；對位部，係嵌埋於該絕緣層中並外露於該絕緣層之相對兩側之至少一側之表面，以對應於該絕緣層中之盲孔；以及導電體，係形成於該盲孔中。
本發明亦提供一種封裝基板之製法，係包括：提供一具有相對兩側之絕緣層；將線路層及對位部壓入絕緣層之相對兩側之至少一側中，使該線路層及該對位部嵌埋於該絕緣層中；於該絕緣層之相對兩側之至少一側對應該對位部之處形成盲孔；以及於該盲孔中形成導電體。
前述之封裝基板及其製法中，該對位部係為環體。
前述之封裝基板及其製法中，該絕緣層係形成於一核心層之相對兩表面上，以於該核心層之相對兩表面上均形成該導電體，且該核心層中具有導電柱，以令該核心層之相對兩表面上之該導電體均電性連接該導電柱。
前述之封裝基板及其製法中，該絕緣層之相對兩側係分別形成有該對位部，以於對應該對位部之處形成該盲孔，以令該絕緣層之相對兩側之該盲孔相互連通。例如，該絕緣層之相對兩側之該盲孔中係形成相互連接之導電柱，俾作為該導電體。
前述之封裝基板及其製法中，復包括提供一具有導電柱之核心層及結合於該核心層相對兩側之增層結構，以令該絕緣層形成於至少一該增層結構上，使該增層結構上配置有該導電體，且該增層結構係具有電性連接該導電柱與該導電體之佈線層
由上可知，本發明之封裝基板及其製法中，主要藉由該對位部之設計，以於形成該盲孔之過程中，只需對齊該對位部進行成孔作業，即可避免工作誤差而偏位之問題，故相較於習知技術，本發明之盲孔可有效對齊該核心層中之導電柱，使該導電體有效連接該導電柱，因而可避免該封裝基板之電性連接不佳之問題。
1,2,3,4:封裝基板
10,23:核心層
100,230:導電柱
11:介電層
12,21:線路層
120,25,35,45:導電體
20:承載件
200:金屬層
21a,22a,23a,23b,24a,34a:表面
22:對位部
231:絕緣填充材
232:內層線路
24,34:絕緣層
240,440:盲孔
25a:金屬材
340:通孔
341:第一盲孔
342:第二盲孔
35a:第一導電柱
35b:第二導電柱
4a:基板本體
40:增層結構
400:介電體
401:佈線層
41:硬質層
45a:晶種層
S:交界面
圖1係為習知封裝基板之剖面示意圖。
圖2A至圖2F係為本發明之封裝基板之製法之第一實施例之剖視示意圖。
圖3A至圖3D係為本發明之封裝基板之製法之第二實施例之剖視示意圖。
圖4A至圖4F係為本發明之封裝基板之製法之第三實施例之剖視示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
圖2A至圖2F係為本發明之封裝基板2之製法之第一實施例之剖視示意圖。於本實施例中，該封裝基板2係為具有核心層(core)之態樣。
如圖2A所示，於一承載件20上形成一線路層21及一對位部22。
於本實施例中，該承載件20上係具有一金屬層200，以形成如銅箔基板之承載結構。例如，可藉由該金屬層200以電鍍銅材之方式形成該線路層21及該對位部22，且該對位部22係為金屬環體。
如圖2B所示，於一絕緣材製之核心層23之相對兩表面23a,23b上分別形成一具有相對兩側之絕緣層24，以令該絕緣層24之其中一側結合於該核心層23上。接著，將該承載件20以其上之線路層21及該對位部22結合於該絕緣層24之另一側上。
於本實施例中，該核心層23中係形成有至少一導電柱230，且可依需求於該核心層23上形成電性連接該導電柱230之內層線路232。例如，該導電柱230可為空心銅柱，其內填入絕緣填充材231。應可理解地，該導電柱230亦可為實心銅柱而無需填入該絕緣填充材231。
再者，形成該絕緣層24之材質係為如預浸材(Prepreg，簡稱PP)或其它合適材質之介電材。
又，該兩承載件20均以壓合方式將該線路層21及該對位部22壓入該絕緣層24之另一側中，使該線路層21及該對位部22嵌埋於該絕緣層24中。
如圖2C所示，以剝離或蝕刻方式移除該承載件20，而保留該金屬層200。
如圖2D所示，於該絕緣層24對應該對位部22之處形成盲孔240，以令該導電柱230外露於該盲孔240。
於本實施例中，係以雷射方式形成該盲孔240。例如，將雷射對準該對位部22之環圈中央，以燒灼該環圈內之絕緣層24直至露出該導電柱230之端面。
如圖2E所示，於該絕緣層24上形成金屬材25a，且該金屬材25a填入該盲孔240中以接觸該導電柱230。
於本實施例中，可藉由該金屬層200以電鍍銅材之方式形成該金屬材25a。
如圖2F所示，移除該絕緣層24上之金屬材25a及該金屬層200，而僅保留該盲孔240中之金屬材25a，供作為導電體25。
於本實施例中，該線路層21與該對位部22係外露於該絕緣層24之表面24a。例如，該線路層21之表面21a與該對位部22之表面22a係齊平(或略低於)該絕緣層24之表面24a。
再者，該導電體25係呈錐狀，其係以較窄端面連接該導電柱230，且該導電體25係外露於該絕緣層24之表面24a。例如，該導電體25之較寬端面係齊平(或略低於)該絕緣層24之表面24a。
因此，本發明之封裝基板2係藉由將該對位部22壓入該絕緣層24中，以於形成該盲孔240之過程中，只需將雷射對準該對位部22，即可準確將該盲孔240形成於預定之處，因而能避免工作誤差所致之偏位問題，故相較於習知 技術，本發明之盲孔240能有效對齊該導電柱230，使各該導電體25能有效連接該導電柱230，因而能避免該封裝基板2之電性連接不佳之問題。
圖3A至圖3D係為本發明之封裝基板3之製法之第二實施例之剖視示意圖。本實施例與第一實施例之差異在於該封裝基板3係為無核心層(coreless)之態樣，故以下不再贅述相同處。
如圖3A所示，提供一絕緣層34，其具有相對兩側。接著，將兩承載件20以其上之線路層21及該對位部22結合於該絕緣層34之相對兩側上。
於本實施例中，形成該絕緣層34之材質係為如預浸材(PP)或其它適當材質之介電材。
再者，該些承載件20均以壓合方式將該線路層21及該對位部22壓入該絕緣層34之相對兩側中，使該線路層21及該對位部22嵌埋於該絕緣層34中。
如圖3B所示，待移除該承載件20而保留該金屬層200後，於該絕緣層34對應該對位部22之處形成第一盲孔341與第二盲孔342，以令該第一盲孔341連通該第二盲孔342而形成一貫穿該絕緣層34之通孔340。
於本實施例中，以雷射方式形成該第一盲孔341與第二盲孔342。例如，將雷射對準該對位部22之環圈，以燒灼該環圈內之絕緣層34直至該第一盲孔341連通該第二盲孔342。
如圖3C所示，於該絕緣層34上形成金屬材25a，且該金屬材25a填入該第一盲孔341與該第二盲孔342中，以作為第一導電柱35a與第二導電柱35b。
於本實施例中，可藉由該金屬層200以電鍍銅材之方式形成該金屬材25a，且該第一導電柱35a連接該第二導電柱35b。
如圖3D所示，移除該絕緣層34上之金屬材25a及金屬層200，而僅保留該通孔340中之金屬材25a(即該第一導電柱35a與第二導電柱35b)，供作為柱狀導電體35。
於本實施例中，該第一導電柱35a與該第二導電柱35b均呈錐狀，且兩者以其較窄端面相對接，如圖3D所示之交界面S。
再者，該第一導電柱35a與該第二導電柱35b係外露於該絕緣層34之表面34a。例如，該第一導電柱35a之較寬端面與該第二導電柱35b之較寬端面係齊平(或略低於)該絕緣層34之表面34a。
又，該線路層21與該對位部22係外露於該絕緣層34之表面34a。例如，該線路層21之表面21a與該對位部22之表面22a係齊平(或略低於)該絕緣層34之表面34a。
於其它實施例中，可於該絕緣層34上形成線路增層結構(圖略)，以令該線路增層結構電性連接該導電體35及線路層21。
因此，本發明之封裝基板3係藉由將該對位部22壓入該絕緣層34中，以於形成該第一盲孔341與該第二盲孔342之過程中，只需將雷射對準該對位部22，即可準確將該第一盲孔341與該第二盲孔342形成於預定之處，因而能避免工作誤差所致之偏位問題，故本發明之封裝基板3應用於無核心層(coreless)形式時，該第一盲孔341與該第二盲孔342亦能有效相互對齊，使該第一導電柱35a與該第二導電柱35b仍能有效對接，因而能避免該封裝基板3之電性連接不佳之問題。
圖4A至圖4F係為本發明之封裝基板4之製法之第三實施例之剖視示意圖。於本實施例中，該封裝基板4係為具有核心層(core)及增層結構之態樣。
如圖4A所示，提供一基板本體4a，其具有該核心層23及配置於該核心層23相對兩側上之增層結構40。
於本實施例中，該核心層23中係形成有複數該導電柱230，且可依需求於該核心層23上形成電性連接該導電柱230之內層線路232。例如，該導電柱 230可為空心銅柱，其內填入絕緣填充材231。應可理解地，該導電柱230亦可為實心銅柱而無需填入該絕緣填充材231。
再者，該增層結構40係具有一由複數介電層所組成之介電體400及形成於各該介電層上之佈線層401。
如圖4B所示，提供該承載件20，其上形成有該線路層21及該對位部22。
於本實施例中，該承載件20上係具有一金屬層200，以形成如銅箔基板之承載結構。
如圖4C所示，將該承載件20藉由該絕緣層24結合於該核心層23之其中一增層結構40上，使該承載件20以其上之線路層21及該對位部22嵌埋於該絕緣層24中。接著，以剝離或蝕刻方式移除該承載件20，而保留該金屬層200。
於本實施例中，該承載件20係採用壓合方式結合於該核心層23上。例如，藉由一如金屬材之硬質層41與另一絕緣層24結合於該核心層23之另一增層結構40上。應可理解地，該核心層23之另一增層結構40上亦可結合另一具有線路層21及該對位部22之承載件20。
如圖4D所示，於該些絕緣層24對應該對位部22之處形成盲孔240，以令該增層結構40之佈線層401之部分表面外露於該盲孔240。之後，移除該承載件20。
於本實施例中，以雷射方式形成該盲孔240。例如，將雷射對準該對位部22之環圈，以燒灼該環圈內之絕緣層24直至露出該佈線層401之部分表面。
再者，亦可藉由雷射方式於該硬質層41及該核心層23之另一增層結構40上形成盲孔440，以令該增層結構40之佈線層401之部分表面外露於該盲孔440。
如圖4E所示，進行圖案化製程，於該絕緣層24上之金屬層200與硬質層41上及盲孔240中形成一晶種層45a，再藉由該晶種層45a電鍍形成一金屬材25a，且該金屬材25a填入該盲孔240中。接著，移除該金屬層200與硬質層41上之金屬材25a及晶種層45a，而僅保留該盲孔240處之金屬材25a及晶種層45a。之後，蝕刻移除外露之金屬層200與硬質層41，以形成圖案化線路，供作為導電體45。
於本實施例中，可於該增層結構40上以壓合方式形成更多層之線路層21，如圖4F所示。
因此，本發明之封裝基板4係藉由將該對位部22壓入該絕緣層24中，以於形成該盲孔240之過程中，只需將雷射對準該對位部22，即可準確將該盲孔240形成於預定之處，因而能避免工作誤差所致之偏位問題，故本發明之盲孔240能有效形成於預定之處，使各該導電體25能有效連接該佈線層401，因而能避免該封裝基板4之電性連接不佳之問題。
本發明提供一種封裝基板2,3,4，係包括：一具有相對兩側之絕緣層24,34、一嵌埋於該絕緣層24,34中之線路層21、至少一嵌埋於該絕緣層24,34中之對位部22、以及至少一對應該對位部22而嵌埋於該絕緣層24,34中之導電體25,35,45。
所述之線路層21係外露於該絕緣層24,34之相對兩側之至少一側之表面24a,34a。
所述之對位部22係外露於該絕緣層24,34之相對兩側之至少一側之表面24a,34a，以於該絕緣層24,34對應該對位部22之處形成盲孔240(第一盲孔341與第二盲孔342)。
所述之導電體25,35,45係形成於該盲孔240(第一盲孔341與第二盲孔342)中。
於一實施例中，所述之封裝基板2復包括一核心層23，以令該絕緣層24形成於該核心層23之相對兩表面23a,23b上，使該核心層23之相對兩表面23a,23b上均配置有該導電體25，且該核心層23中具有導電柱230，以令該核心層23之相對兩表面23a,23b上之該導電體25均電性連接該導電柱230。
於一實施例中，該絕緣層34之相對兩側係分別形成有該對位部22，以於對應各該對位部22之處形成該第一盲孔341與第二盲孔342，以令該絕緣層34之相對兩側之該第一盲孔341與第二盲孔342相互連通。例如，該絕緣層34之相對兩側之該第一盲孔341與第二盲孔342中係形成相互連接之第一導電柱35a與第二導電柱35b，俾作為該導電體35。
於一實施例中，所述之封裝基板4復包括一核心層23及結合於該核心層23相對兩側之增層結構40，以令該絕緣層24形成於至少一該增層結構40上，使該增層結構40上配置有該導電體45，且該核心層23中具有導電柱230，該增層結構40係具有電性連接該導電柱230與該導電體45之佈線層401。
綜上所述，本發明之封裝基板及其製法，係藉由該對位部之設計，以於形成該盲孔之過程中，只需對齊該對位部進行成孔作業，即可避免工作誤差而偏位之問題，故本發明之封裝基板能確保電性連接正常。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2:封裝基板
21:線路層
21a,22a,24a:表面
22:對位部
23:核心層
230:導電柱
24:絕緣層
25:導電體

Claims (11)

  1. 一種封裝基板，係包括：絕緣層，係具有相對兩側，且該絕緣層之至少一側中形成有盲孔；一核心層，以令該絕緣層形成於該核心層之相對兩表面上，且該核心層中具有導電柱；線路層，係嵌埋於該絕緣層中，並外露於該絕緣層之相對兩側之至少一側之表面；對位部，係嵌埋於該絕緣層中，並外露於該絕緣層之相對兩側之至少一側之表面，以對應於該絕緣層中之該盲孔；以及導電體，係形成於該盲孔中，使該核心層之相對兩表面上均配置有該導電體，以令該核心層之相對兩表面上之該導電體均電性連接該導電柱。
  2. 一種封裝基板，係包括：絕緣層，係具有相對兩側，且該絕緣層之相對兩側係分別形成有盲孔，以令該絕緣層之相對兩側之該盲孔相互連通；線路層，係嵌埋於該絕緣層中，並外露於該絕緣層之相對兩側之至少一側之表面；對位部，係嵌埋於該絕緣層中，並外露於該絕緣層之相對兩側之表面，以對應於該絕緣層中之該盲孔；以及導電體，係形成於該盲孔中。
  3. 如請求項1或2所述之封裝基板，其中，該對位部係為環體。
  4. 如請求項2所述之封裝基板，其中，該絕緣層之相對兩側之該盲孔中係形成相互連接之導電柱，俾作為該導電體。
  5. 如請求項1所述之封裝基板，復包括一具有導電柱之核心層及結合於該核心層相對兩側之增層結構，以令該絕緣層形成於至少一該增層結構上，使該增層結構上配置有該導電體，且該增層結構係具有電性連接該導電柱與該導電體之佈線層。
  6. 一種封裝基板之製法，係包括：提供一具有相對兩側之絕緣層；將線路層及對位部壓入絕緣層之相對兩側之至少一側中，使該線路層及該對位部嵌埋於該絕緣層中；於該絕緣層之相對兩側之至少一側對應該對位部之處形成盲孔；以及於該盲孔中形成導電體。
  7. 如請求項6所述之封裝基板之製法，其中，該對位部係為環體。
  8. 如請求項6所述之封裝基板之製法，其中，該絕緣層係形成於一核心層之相對兩表面上，以於該核心層之相對兩表面上均形成該導電體，且該核心層中具有導電柱，以令該核心層之相對兩表面上之該導電體均電性連接該導電柱。
  9. 如請求項6所述之封裝基板之製法，其中，該絕緣層之相對兩側係分別形成有該對位部，以於對應該對位部之處形成該盲孔，以令該絕緣層之相對兩側之該盲孔相互連通。
  10. 如請求項9所述之封裝基板之製法，其中，該絕緣層之相對兩側之該盲孔中係形成相互連接之導電柱，俾作為該導電體。
  11. 如請求項6所述之封裝基板之製法，復包括提供一具有導電柱之核心層及結合於該核心層相對兩側之增層結構，以令該絕緣層形成於至少一 該增層結構上，使該增層結構上配置有該導電體，且該增層結構係具有電性連接該導電柱與該導電體之佈線層。
TW111102013A 2022-01-18 2022-01-18 封裝基板及其製法 TWI809666B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111102013A TWI809666B (zh) 2022-01-18 2022-01-18 封裝基板及其製法
CN202210101668.XA CN116504743A (zh) 2022-01-18 2022-01-27 封装基板及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111102013A TWI809666B (zh) 2022-01-18 2022-01-18 封裝基板及其製法

Publications (2)

Publication Number Publication Date
TWI809666B true TWI809666B (zh) 2023-07-21
TW202331969A TW202331969A (zh) 2023-08-01

Family

ID=87320736

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111102013A TWI809666B (zh) 2022-01-18 2022-01-18 封裝基板及其製法

Country Status (2)

Country Link
CN (1) CN116504743A (zh)
TW (1) TWI809666B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW552839B (en) * 2002-06-18 2003-09-11 Phoenix Prec Technology Corp Multi-layer circuit board through hole forming method and structure for integrated circuit package
TW201031303A (en) * 2009-02-09 2010-08-16 Unimicron Technology Corp Embedded circuit structure and method for making the same
CN105491818A (zh) * 2015-11-23 2016-04-13 广州兴森快捷电路科技有限公司 高对位精度的埋线路板制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW552839B (en) * 2002-06-18 2003-09-11 Phoenix Prec Technology Corp Multi-layer circuit board through hole forming method and structure for integrated circuit package
TW201031303A (en) * 2009-02-09 2010-08-16 Unimicron Technology Corp Embedded circuit structure and method for making the same
CN105491818A (zh) * 2015-11-23 2016-04-13 广州兴森快捷电路科技有限公司 高对位精度的埋线路板制作方法

Also Published As

Publication number Publication date
TW202331969A (zh) 2023-08-01
CN116504743A (zh) 2023-07-28

Similar Documents

Publication Publication Date Title
TWI624018B (zh) 封裝結構及其製法
TWI400025B (zh) 線路基板及其製作方法
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
TWI548043B (zh) 封裝結構及其製法
TWI525769B (zh) 封裝基板及其製法
KR102100209B1 (ko) 배선 기판
TWI538584B (zh) 埋入式高密度互連印刷電路板及其製作方法
KR102134933B1 (ko) 배선 기판 및 배선 기판의 제조 방법
TWI556382B (zh) 封裝基板及其製法
TWI546908B (zh) 封裝結構及其製法
JP2010103435A (ja) 配線基板及びその製造方法
TWI678952B (zh) 線路板結構及其製作方法
TWI809666B (zh) 封裝基板及其製法
CN113496983A (zh) 半导体封装载板及其制法与半导体封装制程
JP2005011883A (ja) 配線基板、半導体装置および配線基板の製造方法
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
TWI566330B (zh) 電子封裝結構之製法
TWI812074B (zh) 封裝基板及其製法
TW202029447A (zh) 封裝基板及其製法
TW201616928A (zh) 內埋式元件封裝結構的製作方法
TWI401006B (zh) 電路板及其製法
TWI728940B (zh) 封裝載板及其製作方法
TWI781885B (zh) 半導體封裝件之製法及其所用之載板與製法
TWI758756B (zh) 封裝載板及其製作方法
TWI794034B (zh) 基板結構