TWI805346B - 陣列基板與其製造方法 - Google Patents

陣列基板與其製造方法 Download PDF

Info

Publication number
TWI805346B
TWI805346B TW111116701A TW111116701A TWI805346B TW I805346 B TWI805346 B TW I805346B TW 111116701 A TW111116701 A TW 111116701A TW 111116701 A TW111116701 A TW 111116701A TW I805346 B TWI805346 B TW I805346B
Authority
TW
Taiwan
Prior art keywords
fan
layer
region
dielectric layer
array substrate
Prior art date
Application number
TW111116701A
Other languages
English (en)
Other versions
TW202345122A (zh
Inventor
葉家宏
黃國有
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW111116701A priority Critical patent/TWI805346B/zh
Priority to CN202211225637.1A priority patent/CN115458539A/zh
Application granted granted Critical
Publication of TWI805346B publication Critical patent/TWI805346B/zh
Publication of TW202345122A publication Critical patent/TW202345122A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種陣列基板包含基板、介電層、主動元件、複數個扇出導線與至少一虛置導線。基板具有顯示區與扇出區。介電層位於基板上。主動元件在基板的顯示區上。複數個扇出導線電性連接主動元件，兩相鄰的扇出導線之間具有第一間隙，介電層對應第一間隙之垂直投影的區域包含第一輕度摻雜區。至少一虛置導線位於扇出導線的外側。

Description

陣列基板與其製造方法
本揭露的一些實施方式是關於陣列基板與其製造方法。
陣列基板可包含顯示區與非顯示區。顯示區可具有排列為陣列的像素以顯示影像。非顯示區可具有驅動電路以驅動顯示區中的元件。驅動電路可藉由圍繞在顯示區外圍的扇出導線連接至顯示區中的元件。扇出導線之間的線距會影響單位面積內的扇出導線數量。當扇出導線之間的線距越窄時，便可使單位面積內的扇出導線數量增加。
本揭露的一些實施方式提供一種陣列基板，包含基板、介電層、主動元件、複數個扇出導線與至少一虛置導線。基板具有顯示區與扇出區。介電層位於基板上。主動元件在基板的顯示區上。複數個扇出導線電性連接主動元件，兩相鄰的扇出導線之間具有第一間隙，介電層對應第一間隙之垂直投影的區域包含第一輕度摻雜區。至少一虛置導線位於扇出導線的外側。
在一些實施方式中，虛置導線與扇出導線的其中一者之間具有第二間隙，介電層對應第二間隙之垂直投影的區域包含第二輕度摻雜區。
在一些實施方式中，介電層更包含重度摻雜區，重度摻雜區與第二輕度摻雜區位於虛置導線的相對側，且重度摻雜區的離子濃度高於二輕度摻雜區的離子濃度。
在一些實施方式中，介電層對應重度摻雜區與虛置導線之垂直投影之間的區域包含第三輕度摻雜區，重度摻雜區的離子濃度高於第三輕度摻雜區的離子濃度。
在一些實施方式中，第一輕度摻雜區的離子濃度實質等於第三輕度摻雜區的離子濃度。
在一些實施方式中，陣列基板更包含複數個半導體層，在介電層中且在扇出導線下。
在一些實施方式中，半導體層的複數個邊緣具有複數個第四輕度摻雜區。
在一些實施方式中，半導體層分別與扇出導線電性連接。
在一些實施方式中，虛置導線與主動元件結構上分離。
在一些實施方式中，在第一輕度摻雜區中，沿著介電層的表面的方向上的濃度實質不變。
在一些實施方式中，陣列基板更包含複數個屏蔽金屬，在介電層與基板之間且在扇出導線下。
在一些實施方式中，屏蔽金屬分別與扇出導線電性連接。
在一些實施方式中，虛置導線的寬度比扇出導線的寬度還小。
本揭露的一些實施方式提供一種製造陣列基板的方法，包含形成介電層於基板上。形成金屬層於介電層上。形成光阻層於金屬層上。藉由半色調光罩曝光光阻層，以在金屬層上形成半色調光阻層，半色調光阻層在基板的扇出區上具有高度較高的第一部分與高度較低的第二部分，且半色調光阻層暴露金屬層的一部分。進第一濕式蝕刻，以藉由半色調光阻層移除部分的金屬層，以形成金屬圖案於基板的扇出區上，並暴露介電層的第一區域。執行重度摻雜植入，以形成重度摻雜區於介電層的第一區域中。移除半色調光阻層的第二部分，以暴露金屬圖案的部分。進行第二濕式蝕刻，以藉由半色調光阻層的第一部分移除金屬圖案的部分，並形成導線層，導線層包含複數個扇出導線，扇出導線之間具有暴露的介電層的第二區域。執行輕度摻雜植入，以形成輕度摻雜區於介電層的第一區域與第二區域中。
本揭露的一些實施方式在形成顯示區中的導線層時，同時也使用半色調光罩來形成陣列基板的扇出區中的扇出導線。當使用本揭露的一些實施方式的製程時，扇出區中的相鄰扇出導線之間的線距可縮短，舉例而言，窄於曝光解析度的線距。
為使熟悉本揭露所屬技術領域之一般技藝者能更進一步了解本揭露，下文特列舉本揭露之較佳實施例，並配合所附圖式，詳細說明本揭露的構成內容及所欲達成之功效。
本揭露的一些實施方式在形成顯示區中的導線層時，同時也使用半色調光罩來形成陣列基板的扇出區中的扇出導線。當使用本揭露的一些實施方式的製程時，扇出區中的相鄰扇出導線之間的線距可縮短，舉例而言，窄於曝光解析度的線距，如此一來可增加單位面積的扇出導線數。
第1A圖繪示本揭露的一些實施方式的陣列基板100的上視圖。第1B圖繪示第1A圖的區域R1的上視放大圖。第1C圖繪示沿著第1B圖的線A-B-C-D的橫截面視圖。第1D圖繪示第1A圖的區域R2的上視放大圖。參考第1A圖至1D圖，陣列基板100包含基板110，其例如是玻璃板等透明基板，且基板110具有顯示區AA與扇出區FO。扇出區FO可位於陣列基板100的非顯示區中並形成在顯示區AA的外圍，且可用於將顯示區AA中的導線連接至驅動電路。陣列基板100可用於任何適合的電子裝置，例如手機、平板、筆記型電腦等。
參考1B圖至第1C圖，在顯示區AA中，陣列基板100的基板110上可包含複數個電晶體TR、複數個掃描線SL與複數個資料線DL。電晶體TR包含源極SO、汲極DR、閘極GA與通道層CH。電晶體TR的源極SO與汲極DR連接至通道層CH，且電晶體TR的閘極GA位在通道層CH上方。電晶體TR連接掃描線SL與資料線DL，掃描線SL可連接電晶體TR的閘極GA，且資料線DL可連接電晶體TR的源極SO。掃描線SL與資料線DL 可沿著不同方向排列。在一些實施方式中，掃描線SL沿著水平方向排列，而資料線DL則沿著垂直方向排列，反之亦然。交錯排列的掃描線SL與資料線DL可定義出顯示區AA的次畫素區SP，如第1B圖所示。次畫素區SP中可具有上部像素電極186，且上部像素電極186可連接至電晶體TR的汲極DR。
陣列基板100可更包含緩衝層120、遮蔽金屬130、介電層140、層間介電層160、下部像素電極182、絕緣層184且上述元件的位置將在後文進一步描述。應注意，為了簡化圖式，第1B圖僅繪示基板110、遮蔽金屬130、電晶體TR、掃描線SL、資料線DL與上部像素電極186。第1B圖與第1C圖繪示上部像素電極186可藉由通孔V1連接至電晶體TR的汲極DR。
參考第1D圖，扇出導線154與虛置導線156在扇出區FO上。扇出導線154可例如藉由資料線DL或掃描線SL電性連接電晶體TR。虛置導線156位於扇出導線154外側，且與電晶體TR結構上分離。亦即，虛置導線156物理性地與電晶體TR分離，因此虛置導線156不與電晶體TR電性連接。在一些實施方式中，扇出導線154與虛置導線156與顯示區AA中的掃描線SL可由同一層導電層同時形成。與顯示區AA相比，扇出區FO上方不含有子像素區。此外，與顯示區AA中的相鄰掃描線SL相比，扇出區FO的相鄰扇出導線154之間的距離較窄，以在每單位面積的扇出區FO中容納較多扇出導線154。 在一些實施方式中，扇出區FO的相鄰扇出導線154之間的距離小於2微米。
第2A圖至第15圖繪示本揭露的一些實施方式中的形成陣列基板100的製程的橫截面視圖。第2A圖、第3A圖、第4A圖、第5A圖、第6A圖、第7A圖、第8A圖、第9A圖、第10A圖、第11A圖與第12A圖為沿著第1D圖中的扇出區FO的線E-E的橫截面視圖。第2B圖、第3B圖、第4B圖、第5B圖、第6B圖、第7B圖、第8B圖、第9B圖、第10B圖、第11B圖、第12B圖、第13圖、第14圖與第15圖為沿著第1B圖中的顯示區AA的線A-B-C-D的橫截面視圖。參考第2A圖與第2B圖，在基板110上形成緩衝層120。在顯示區AA中，在形成緩衝層120前，可先形成遮蔽金屬130。舉例而言，可在基板110上形成一導電層(如金屬層)，接著再圖案化導電層，以形成遮蔽金屬130。接著，再形成緩衝層120以覆蓋遮蔽金屬130。另一方面，在扇出區FO中，可不形成遮蔽金屬130。遮蔽金屬130可用於遮擋光線。
參考第3A圖與第3B圖，在基板110與緩衝層120上形成介電層140。在顯示區AA中，在形成介電層140前，可先形成通道層CH。舉例而言，可先在緩衝層120上形成一半導體層，接著再圖案化半導體層，以形成通道層CH。接著，形成介電層140以覆蓋通道層CH。在一些實施方式中，通道層CH可為多晶矽。另一方面，在扇出區FO中，可不形成通道層CH。參考第4A圖與第4B圖，在顯示區AA與扇出區FO中，在介電層140上形成金屬層150，且在金屬層150上形成光阻層PR。在一些實施方式中，金屬層150的材料可包含鉬或其他適合的金屬材料。
參考第5A圖與第5B圖，藉由半色調光罩HM曝光在扇出區FO的光阻層PR，以在金屬層150上形成半色調光阻層PR1。半色調光阻層PR1在基板110的扇出區FO上具有高度較高的第一部分P1與高度較低的第二部分P2，且半色調光阻層PR1暴露金屬層150的一部分。具體而言，半色調光罩HM由透明基板HM1、不透明圖案HM2與半色調膜HM3製成。當光射至未被不透明圖案HM2與半色調膜HM3覆蓋的透明基板HM1時，下方的光阻層PR可被100%曝光。當光射至被半色調膜HM3覆蓋的透明基板HM1時，下方的光阻層PR的曝光程度為20%至50%。當光射至被不透明圖案HM2覆蓋的透明基板HM1時，下方的光阻層PR不會被曝光。當光阻層PR被100%曝光時，顯影光阻層PR後，不會留下光阻層PR。當光阻層PR的曝光程度為20%至50%時，顯影光阻層PR後，一部分的光阻層PR留下且光阻層PR的厚度減少，例如光阻層PR的第一部分P1。當光阻層PR不被曝光時，顯影光阻層PR後，光阻層PR不會被顯影劑移除而以相同的高度留在原位，例如光阻層PR的第二部分P2。
另一方面，藉由二元光罩BM曝光在顯示區AA的光阻層PR，以在金屬層150上形成二元光阻層PR2，且二元光阻層PR2的厚度實質一致。具體而言，光阻層PR的第二部分P2。二元光罩BM由透明基板BM1與不透明圖案BM2製成。透明基板BM1與不透明圖案BM2與透明基板HM1與不透明圖案HM2類似。因此，顯影後的二元光阻層PR2的厚度實質一致。應注意，第5A圖與第5B圖中，半色調光罩HM與二元光罩BM的圖案尺寸僅為例示，且不代表實際尺寸。舉例而言，半色調光罩HM與二元光罩BM的圖案尺寸分別比半色調光阻層PR1與二元光阻層PR2還大。
當使用半色調光罩HM時，所形成的半色調光阻層PR1的第二部分P2的寬度可小於曝光的解析度。當在後續製程中移除半色調光阻層PR1的第二部分P2後，便可利用半色調光阻層PR1的第一部分P1製造出小於曝光解析度的線寬的扇出導線。
參考第6A圖與第6B圖，進行第一濕式蝕刻。在扇出區FO中，藉由半色調光阻層PR1移除部分的金屬層150，以形成金屬圖案於基板110的扇出區FO上，並暴露扇出區FO的介電層140的第一區域。由於半色調光阻層PR1的第二部分P2未暴露介電層140，因此在半色調光阻層PR1的第二部分P2下方的介電層140不會被移除。另一方面，在顯示區AA中，藉由二元光阻層PR2移除部分的金屬層150，以形成金屬圖案於基板110的顯示區AA上，並暴露顯示區AA的介電層140的第一區域。具體而言，顯示區AA中的金屬層150可在後續製程中被圖案化而形成閘極(例如第9B圖的閘極GA)與掃描線(例如第1B圖中的掃描線SL)。
參考第7A圖與第7B圖，執行重度摻雜植入，以在通道區CH形成重度摻雜區P。具體而言，重度摻雜區P可依照欲形成的主動元件類型來植入不同的摻雜劑。舉例而言，當欲形成NMOS TFT時，可進行N型摻雜，且摻雜劑，例如磷，的濃度約為1E19個原子/立方公分。當欲形成PMOS TFT時，可進行P型摻雜，且摻雜劑，例如硼，的濃度為約1E19個原子/立方公分至約1E20個原子/立方公分。
另外，當執行重度摻雜植入操作時，部分的摻雜物同時也會摻雜至被暴露的部分介電層140(與緩衝層120)中，因此重度摻雜區P亦會形成於扇出區FO與顯示區AA的介電層140的第一區域(亦即被金屬圖案暴露的區域)中。
參考第8A圖與第8B圖，透過例如光阻灰化，來移除半色調光阻層PR1與二元光阻層PR2的一部分。在扇出區FO中，移除半色調光阻層PR1的第二部分P2，以暴露金屬層150的金屬圖案的一部分。具體而言，在光阻灰化時，半色調光阻層PR1的最外圍的第一部分P1被移除，使得半色調光阻層PR1的最外圍的第一部分P1的側壁會往內縮，而金屬層150的金屬圖案的最外圍部分暴露出。同時，半色調光阻層PR1的第二部分P2也被移除，使得半色調光阻層PR1的僅由第一部分P1組成。在一些實施方式中，光阻灰化也同時降低半色調光阻層PR1的第一部分P1的厚度。另一方面，在顯示區AA中，也從側壁部分地移除二元光阻層PR2，使二元光阻層PR2的側壁往內縮，而露出部分金屬層150。
參考第9A圖與第9B圖，進行第二濕式蝕刻。在扇出區FO中，藉由半色調光阻層PR1的第一部分P1移除金屬層150的金屬圖案的一部分，並形成導線層152，導線層152包含複數個扇出導線154與虛置導線156，扇出導線154之間具有暴露的介電層140的第二區域。由於光阻灰化可有效地移除半色調光阻層PR1的第二部分P2，可利用蝕刻，並藉由剩餘的第一部分P1製造出線距小於曝光解析度的扇出導線154，並同時形成顯示區AA中的主動元件。由於半色調光阻層PR1的第二部分P2是使用濕式蝕刻移除，因此相鄰的扇出導線154之間的線距可小於曝光解析度。具體而言，兩相鄰的扇出導線154之間具有第一間隙G1，介電層140對應第一間隙G1之垂直投影的區域為第二區域。虛置導線156位於扇出導線154的外側，且虛置導線156與扇出導線154的其中一者之間具有第二間隙G2，介電層140對應第二間隙G2之垂直投影的區域為第三區域。第二區域與第三區域在第7A圖與第7B圖中的重度摻雜植入被半色調光阻層PR1覆蓋，因此第二區域與第三區域為未摻雜區域。在顯示區AA中，藉由二元光阻層PR2移除金屬層150的金屬圖案的一部分，並形成閘極GA與掃描線SL(見第1B圖)。由於在第7A圖與第7B圖中的重度摻雜植入後，金屬層150的側壁內縮，因此介電層140在虛置導線156與重度摻雜區P的垂直投影之間、介電層140在閘極GA與重度摻雜區P的垂直投影之間皆為未摻雜的。亦即，重度摻雜區P外圍的介電層140為未摻雜的。由於在光阻灰化中，半色調光阻層PR1的最外圍的第一部分P1的側壁會往內縮，因此在形成導線層152的最外圍的虛置導線156時，虛置導線156的寬度也比扇出導線154的寬度還小。
參考第10A圖與第10B圖，移除半色調光阻層PR1與二元光阻層PR2之後，執行輕度摻雜植入，以形成輕度摻雜區於扇出區FO與顯示區AA的介電層140的第一區域、第二區域與第三區域中。具體而言，當執行輕度摻雜植入時，摻雜劑被植入至未被扇出導線154、虛置導線156、閘極GA與掃描線SL(見第1B圖)覆蓋的地方。舉例而言，介電層140對應第一間隙G1之垂直投影的區域包含第一輕度摻雜區N1。介電層140對應第二間隙G2之垂直投影的區域包含第二輕度摻雜區N2。介電層140對應重度摻雜區P與虛置導線156之垂直投影之間的區域包含第三輕度摻雜區N3。也就是說，重度摻雜區P與第二輕度摻雜區N2位於虛置導線156的相對側，且第三輕度摻雜區N3在虛置導線156與重度摻雜區P之間。並且，扇出導線154的兩側不會有重度摻雜區P。
由於第一輕度摻雜區N1、第二輕度摻雜區N2與第三輕度摻雜區N3同時形成且離子為均勻的植入，因此第一輕度摻雜區N1、第二輕度摻雜區N2與第三輕度摻雜區N3的離子濃度實質相同，且第一輕度摻雜區N1、第二輕度摻雜區N2與第三輕度摻雜區N3中，沿著介電層140的表面的方向上的濃度實質不變。輕度摻雜植入的摻雜劑量小於重度摻雜植入的摻雜劑量，例如輕度摻雜植入的摻雜劑量為重度摻雜植入的摻雜劑量的十分之一。因此，重度摻雜區P具有高於第一輕度摻雜區N1、第二輕度摻雜區N2與第三輕度摻雜區N3的離子濃度。可依照欲形成的主動元件類型來植入不同的摻雜劑。舉例而言，當欲形成NMOS TFT時，可進行N型摻雜，且摻雜劑，例如磷，的濃度約為1E18個原子/立方公分。當欲形成PMOS TFT時，可進行P型摻雜，且摻雜劑，例如硼，的濃度為約1E18個原子/立方公分至約1E19個原子/立方公分。
參考第11A圖至第15圖在基板110上形成更多材料層。參考第11A圖與第11B圖，在基板110、扇出導線154、虛置導線156、閘極GA與掃描線SL(見第1B圖)上形成層間介電層160，並在顯示區AA的層間介電層160上形成金屬層，接著圖案化金屬層以形成源極SO與汲極DR。在形成源極SO與汲極DR的同時，也包含形成連接源極SO的資料線DL。
參考第12A圖與第12B圖，在扇出區FO與顯示區AA的層間介電層160、源極SO、汲極DR與資料線DL上形成保護層170，之後在保護層170中形成通孔V1以暴露汲極DR。參考第13圖至第15圖，在顯示區AA的保護層170上形成電極層180。具體而言，在第13圖中，在保護層170上形成下部像素電極182。例如，在保護層170上先形成一透明導電層，接著再圖案化透明導電層，以形成下部像素電極182。下部像素電極182具有一開口，此開口位於通孔V1正上方，且開口的尺寸大於通孔V1的尺寸。在第14圖中，在保護層170與下部像素電極182上形成絕緣層184，並在絕緣層184中形成開口以暴露汲極DR。接著，在絕緣層184上形成上部像素電極186。上部像素電極186貫穿保護層170與絕緣層184而連接至汲極DR。舉例而言，在絕緣層184上先形成另一透明導電層，接著再圖案化透明導電層，以形成上部像素電極186。上部像素電極186可藉由通孔V1連接至汲極DR，且在以下部像素電極182上方的部分上部像素電極186具有多個封閉開口O1，這些封閉開口O1用以控制位於陣列基板100上方的液晶的方向。
第16A圖至第26C圖繪示本揭露的另一些實施方式中的形成陣列基板100’的製程的橫截面視圖。在第16A圖至第26B圖中形成的陣列基板100’的扇出區FO的上視圖繪示於第26D圖。第16A圖、第17A圖、第18A圖、第19A圖、第20A圖、第21A圖、第22A圖、第23A圖、第24A圖、第25A圖與第26A圖為沿著第26D圖中的扇出區FO的線F-F的橫截面視圖。第16B圖、第17B圖、第18B圖、第19B圖、第20B圖、第21B圖、第22B圖、第23B圖、第24B圖、第25B圖與第26B圖為沿著第1B圖中的顯示區AA的線A-B-C-D的橫截面視圖。第16C圖、第17C圖、第18C圖、第19C圖、第20C圖、第21C圖、第22C圖、第23C圖、第24C圖、第25C圖與第26C圖為沿著第26D圖中的扇出區FO的線G-G的橫截面視圖。參考第16A圖至第16C圖，在基板110上形成緩衝層120。在顯示區AA中，在形成緩衝層120前，可先形成遮蔽金屬130。第16A圖至第16C圖的步驟與第2A圖與第2B圖的細節相似。
參考第17A圖至第17C圖，在基板110與緩衝層120上形成介電層140。在顯示區AA中，在形成介電層140前，可先形成通道層CH。接著，形成介電層140以覆蓋通道層CH。第17A圖至第17C圖與第3A圖及第3B圖的差別在於，在形成通道層CH的同時，也在扇出區FO的介電層140下形成半導體層190，因此半導體層190形成在介電層140中。半導體層190與通道層CH由同一層半導體層圖案化而成。在扇出區FO中的半導體層190可用於降低後續形成的扇出導線的阻值。
參考第18A圖至第18C圖，在顯示區AA與扇出區FO中，在介電層140與半導體層190上形成金屬層150，且在金屬層150上形成光阻層PR。第18A圖至第18C圖的步驟與第4A圖與第4B圖的細節類似。
參考第19A圖至第19C圖，藉由半色調光罩HM曝光在扇出區FO的光阻層PR，以在金屬層150上形成半色調光阻層PR1。另一方面，藉由二元光罩BM曝光在顯示區AA的光阻層PR，以在金屬層150上形成二元光阻層PR2。半導體層190稍寬於半色調光阻層PR1的第一部分P1。半色調光阻層PR1的第一部分P1在半導體層190上且平行半導體層190。第19A圖至第19C圖的步驟與第5A圖與第5B圖的細節類似。在一些實施方式中，在第19C圖中，金屬層150也被部分移除以暴露部分介電層140。
參考第20A圖至第20C圖，進行第一濕式蝕刻。在扇出區FO中，藉由半色調光阻層PR1移除部分的金屬層150，以形成金屬圖案於基板110的扇出區FO上，並暴露扇出區FO的介電層140的第一區域。另一方面，在顯示區AA中，藉由二元光阻層PR2移除部分的金屬層150，以形成金屬圖案於基板110的顯示區AA上，並暴露顯示區AA的介電層140的第一區域。第20A圖至第20C圖的步驟與第6A圖與第6B圖的細節類似。
參考第21A圖至第21C圖，執行重度摻雜植入，以在通道區CH形成重度摻雜區P。重度摻雜區P亦會形成於扇出區FO與顯示區AA的介電層140的第一區域(亦即被金屬圖案暴露的區域)中。第21A圖至第21C圖的步驟與第7A圖與第7B圖的細節類似。在一些實施方式中，在第21C圖中，也在介電層140中形成重度摻雜區P。
參考第22A圖至第22C圖，透過例如光阻灰化，來移除半色調光阻層PR1與二元光阻層PR2的一部分。在扇出區FO中，移除半色調光阻層PR1的第二部分P2，以暴露金屬層150的金屬圖案的一部分。另一方面，在顯示區AA中，也從側壁部分地移除二元光阻層PR2，使二元光阻層PR2的側壁往內縮，而露出部分金屬層150。第22A圖至第22C圖的步驟與第8A圖與第8B圖的細節類似。在一些實施方式中，在第22C圖中的半色調光阻層PR1的側壁也往內縮。
參考第23A圖至第23C圖，進行第二濕式蝕刻。在扇出區FO中，藉由半色調光阻層PR1的第一部分P1移除金屬層150的金屬圖案的一部分，並形成導線層152，導線層152包含複數個扇出導線154與虛置導線156。在顯示區AA中，藉由二元光阻層PR2移除金屬層150的金屬圖案的一部分，並形成閘極GA與掃描線SL(見第1B圖)。第23A圖至第23C圖的步驟與第9A圖與第9B圖的細節類似。第23A圖至第23C圖的步驟與第9A圖與第9B圖的差別在於，第23A圖與第23C圖，半導體層190在扇出導線154與虛置導線156下且平行扇出導線154與虛置導線156。此外，在第23A圖與第23C圖中，扇出導線154不是連續的導線。在一些實施方式中，第23C圖中的扇出導線154的一部分也被移除。
參考第24A圖至第24C圖，移除半色調光阻層PR1與二元光阻層PR2之後，執行輕度摻雜植入，以形成輕度摻雜區於扇出區FO與顯示區AA的介電層140的第一區域、第二區域與第三區域中。第24A圖至第24C圖的步驟與第9A圖與第9B圖的細節類似。第24A圖至第24C圖與第9A圖與第9B圖的差異在於，在執行輕度摻雜時，離子會被植入至半導體層190的邊緣，因此半導體層190的邊緣具有第四輕度摻雜區N4。在一些實施方式中，輕度摻雜植入之後，在垂直方向上，輕度摻雜區在半導體層190的邊緣處或稍高於半導體層190的邊緣處具有最高的摻雜濃度。在一些實施方式中，介電層140與半導體層190具有第五輕度摻雜區N5，位於扇出導線154的側邊，如第24C圖所示。
參考第25A圖至第26C圖，在基板110、扇出導線154、虛置導線156、閘極GA與掃描線上形成層間介電層160與金屬層200，並在顯示區AA的層間介電層160上形成資料線DL、源極SO或汲極DR。第25A圖至第25C圖的步驟與第11A圖與第11B圖的細節類似。第25A圖至第26C圖與第11A圖與第11B圖的差異在於，在扇出區FO中，在形成層間介電層160之後，在層間介電層160中形成暴露扇出導線154的通孔V2與暴露半導體層190的通孔V3。接著，在層間介電層160上形成金屬層200。金屬層200可藉由通孔V2電性連接扇出導線154，並藉由通孔V3連接半導體層190。金屬層200與資料線DL、源極SO或汲極DR由相同的導電層經圖案化而製成。在扇出區FO的金屬層200可用於連接扇出導線154與半導體層190，以進一步降低扇出導線154的阻值。在一些實施方式中，半導體層190也可不與扇出導線154電性連接，因此扇出導線154上沒有其他金屬層(例如金屬層200)的存在。接著，可在扇出區FO與顯示區AA上形成其他材料層，相關細節與第12A圖至第15相同，在此不再贅述。
第27A圖至第35C圖繪示本揭露的一些實施方式中的形成陣列基板100’’的製程的橫截面視圖。在第27A圖至第35C圖中形成的陣列基板100’’的扇出區FO的上視圖繪示於第35D圖。第27A圖、第28A圖、第29A圖、第30A圖、第31A圖、第32A圖、第33A圖、第34A圖與第35A圖為沿著第35D圖中的扇出區FO的線H-H的橫截面視圖。第27B圖、第28B圖、第29B圖、第30B圖、第31B圖、第32B圖、第33B圖、第34B圖與第35B圖為沿著第1B圖中的顯示區AA的線A-B-C-D的橫截面視圖。第27C圖、第28C圖、第29C圖、第30C圖、第31C圖、第32C圖、第33C圖、第34C圖與第35C圖為沿著第35D圖中的扇出區FO的線I-I的橫截面視圖。參考第27A圖至第27C圖，在基板110上形成緩衝層120。第27A圖至第27C圖的步驟與第2A圖與第2B圖的細節類似。第27A圖至第27C圖的步驟與第2A圖與第2B圖的差別在於，在扇出區FO中，在形成緩衝層120前，也可先形成遮蔽金屬130。因此，遮蔽金屬130形成在緩衝層120與基板110之間。扇出區FO與顯示區AA中的遮蔽金屬130由同一層金屬層同時製成。在一些實施方式中，遮蔽金屬130可用於降低扇出導線154的阻值。
參考第28A圖至第28C圖，在基板110與緩衝層120上形成介電層140。在顯示區AA中，在形成介電層140前，可先形成通道層CH。接著，形成介電層140以覆蓋通道層CH。第28A圖至第28C圖的步驟與第3A圖與第3B圖的細節相同。在形成介電層140後，可圖案化介電層140而形成通孔V4，以暴露在扇出區FO的遮蔽金屬130。
參考第29A圖至第29C圖，在顯示區AA與扇出區FO中，在介電層140上形成金屬層150，且在金屬層150上形成光阻層PR。第29A圖至第29C圖的步驟與第4A圖與第4B圖的細節類似。在扇出區FO中，金屬層150藉由通孔V4貫穿介電層140與緩衝層120，並接觸遮蔽金屬130。
參考第30A圖至第30C圖，藉由半色調光罩HM曝光在扇出區FO的光阻層PR，以在金屬層150上形成半色調光阻層PR1。另一方面，藉由二元光罩BM曝光在顯示區AA的光阻層PR，以在金屬層150上形成二元光阻層PR2。遮蔽金屬130可稍寬於半色調光阻層PR1的第一部分P1。半色調光阻層PR1的第一部分P1在遮蔽金屬130上且平行遮蔽金屬130。第30A圖至第30C圖的步驟與第5A圖與第5B圖的細節類似。
參考第31A圖至第31C圖，進行第一濕式蝕刻。在扇出區FO中，藉由半色調光阻層PR1移除部分的金屬層150，以形成金屬圖案於基板110的扇出區FO上，並暴露扇出區FO的介電層140的第一區域。另一方面，在顯示區AA中，藉由二元光阻層PR2移除部分的金屬層150，以形成金屬圖案於基板110的顯示區AA上，並暴露顯示區AA的介電層140的第一區域。第20A圖至第20C圖的步驟與第6A圖與第6B圖的細節類似。
參考第32A圖至第32C圖，執行重度摻雜植入，以在通道區CH形成重度摻雜區P。重度摻雜區P亦會形成於扇出區FO與顯示區AA的介電層140的第一區域(亦即被金屬圖案暴露的區域)中。第32A圖至第32C圖的步驟與第7A圖與第7B圖的細節類似。
參考第33A圖至第33C圖，透過例如光阻灰化，來移除半色調光阻層PR1與二元光阻層PR2的一部分。在扇出區FO中，移除半色調光阻層PR1的第二部分P2，以暴露金屬層150的金屬圖案的一部分。另一方面，在顯示區AA中，也從側壁部分地移除二元光阻層PR2，使二元光阻層PR2的側壁往內縮，而露出部分金屬層150。第22A圖至第22C圖的步驟與第8A圖與第8B圖的細節類似。
參考第34A圖至第34C圖，進行第二濕式蝕刻。在扇出區FO中，藉由半色調光阻層PR1的第一部分P1移除金屬層150的金屬圖案的一部分，並形成導線層152，導線層152包含複數個扇出導線154與虛置導線156。在顯示區AA中，藉由二元光阻層PR2移除金屬層150的金屬圖案的一部分，並形成閘極GA與掃描線SL(見第1B圖)。第34A圖至第34C圖的步驟與第9A圖與第9B圖的細節類似。遮蔽金屬130在扇出導線154與虛置導線156且平行扇出導線154與虛置導線156。在一些實施方式中，遮蔽金屬130稍寬於扇出導線154與虛置導線156。扇出導線154藉由通孔V4貫穿介電層140與緩衝層120並接觸遮蔽金屬130，且扇出導線154會電性連接至遮蔽金屬130。
參考第35A圖至第35C圖，移除半色調光阻層PR1與二元光阻層PR2之後，執行輕度摻雜植入，以形成輕度摻雜區於扇出區FO與顯示區AA的介電層140的第一區域、第二區域與第三區域中。第35A圖至第35C圖的步驟與第10A圖與第10B圖的細節類似。接著，可在扇出區FO與顯示區AA上形成其他材料層，相關細節與第11A圖至第15相同，在此不再贅述。
綜上所述，使用半色調光罩來形成陣列基板的扇出區中的扇出導線時，半色調光組層的第二部分的寬度可形成為小於曝光解析度。因此，所形成的相鄰扇出導線之間的線距可縮短至窄於曝光解析度的線距。此外，在形成扇出導線時，僅經過一次蝕刻，因此扇出導線之間的距離不會變寬。如此一來，便可在扇出區的每單位面積中，增加扇出導線的數量。
雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露的精神和範圍內，當可作些許的更動與潤飾，故本揭露的保護範圍當視後附的申請專利範圍所界定者為準。
100:陣列基板 100’:陣列基板 100’’:陣列基板 110:基板 120:緩衝層 130:遮蔽金屬 140:介電層 150:金屬層 152:導線層 154:扇出導線 156:虛置導線 160:層間介電層 170:保護層 182:下部像素電極 184:絕緣層 186:上部像素電極 190:半導體層 200:金屬層 AA:顯示區 BM:二元光罩 BM1:透明基板 BM2:不透明圖案 DR:汲極 DL:資料線 FO:扇出區 GA:閘極 HM:半色調光罩 HM1:透明基板 HM2:不透明圖案 HM3:半色調膜 N1:第一輕度摻雜區 N2:第二輕度摻雜區 N3:第三輕度摻雜區 N4:第四輕度摻雜區 N5:第五輕度摻雜區 O1:封閉開口 P:重度摻雜區 P1:第一部分 P2:第二部分 PR1:半色調光阻層 PR2:二元光阻層 R1:區域 R2:區域
SL:掃描線
SO:源極
SP:次畫素區
TR:電晶體
第1A圖繪示本揭露的一些實施方式的陣列基板的上視圖。第1B圖繪示第1A圖的區域R1的上視放大圖。 第1C圖繪示沿著第1B圖的線A-B-C-D的橫截面視圖。第1D圖繪示第1A圖的區域R2的上視放大圖。 第2A圖至第15圖繪示本揭露的一些實施方式中的形成陣列基板的製程的橫截面視圖。 第16A圖至第26C圖繪示本揭露的另一些實施方式中的形成陣列基板的製程的橫截面視圖。 第26D圖繪示本揭露的另一些實施方式中的陣列基板的扇出區的上視圖。 第27A圖至第35C圖繪示本揭露的另一些實施方式中的形成陣列基板的製程的橫截面視圖。 第35D圖繪示本揭露的另一些實施方式中的陣列基板的扇出區的上視圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
110:基板
120:緩衝層
140:介電層
152:導線層
154:扇出導線
156:虛置導線
N1:第一輕度摻雜區
N2:第二輕度摻雜區
P:重度摻雜區

Claims (14)

  1. 一種陣列基板，包含： 一基板，具有一顯示區與一扇出區； 一介電層，位於該基板上； 一主動元件，在該基板的該顯示區上； 複數個扇出導線，電性連接該主動元件，兩相鄰的該些扇出導線之間具有一第一間隙，該介電層對應該第一間隙之垂直投影的區域包含一第一輕度摻雜區；以及 至少一虛置導線，位於該些扇出導線的外側。
  2. 如請求項1所述之陣列基板，其中該虛置導線與該些扇出導線的其中一者之間具有一第二間隙，該介電層對應該第二間隙之垂直投影的區域包含一第二輕度摻雜區。
  3. 如請求項2所述之陣列基板，其中該介電層更包含一重度摻雜區，該重度摻雜區與該第二輕度摻雜區位於該虛置導線的相對側，且該重度摻雜區的一離子濃度高於該二輕度摻雜區的一離子濃度。
  4. 如請求項3所述之陣列基板，其中該介電層對應該重度摻雜區與該虛置導線之垂直投影之間的區域包含一第三輕度摻雜區，該重度摻雜區的該離子濃度高於該第三輕度摻雜區的一離子濃度。
  5. 如請求項4所述之陣列基板，其中該第一輕度摻雜區的該離子濃度實質等於該第三輕度摻雜區的該離子濃度。
  6. 如請求項1所述之陣列基板，更包含複數個半導體層，在該介電層中且在該些扇出導線下。
  7. 如請求項6所述之陣列基板，其中該些半導體層的複數個邊緣具有複數個第四輕度摻雜區。
  8. 如請求項6所述之陣列基板，其中該些半導體層分別與該些扇出導線電性連接。
  9. 如請求項1所述之陣列基板，其中該虛置導線與該主動元件結構上分離。
  10. 如請求項1所述之陣列基板，其中在該第一輕度摻雜區中，沿著該介電層的一表面的一方向上的濃度實質不變。
  11. 如請求項1所述之陣列基板，更包含複數個屏蔽金屬，在該介電層與該基板之間且在該些扇出導線下。
  12. 如請求項11所述之陣列基板，其中該些屏蔽金屬分別與該些扇出導線電性連接。
  13. 如請求項1述之陣列基板，其中該虛置導線的寬度比該些扇出導線的寬度還小。
  14. 一種製造陣列基板的方法，包含： 形成一介電層於一基板上； 形成一金屬層於該介電層上； 形成一光阻層於該金屬層上； 藉由一半色調光罩曝光該光阻層，以在該金屬層上形成一半色調光阻層，該半色調光阻層在該基板的一扇出區上具有高度較高的一第一部分與高度較低的一第二部分，且該半色調光阻層暴露該金屬層的一部分； 進行一第一濕式蝕刻，以藉由該半色調光阻層移除該部分的該金屬層，以形成一金屬圖案於該基板的該扇出區上，並暴露該介電層的一第一區域； 執行一重度摻雜植入，以形成一重度摻雜區於該介電層的該第一區域中； 移除該半色調光阻層的該第二部分，以暴露該金屬圖案的一部分； 進行一第二濕式蝕刻，以藉由該半色調光阻層的該第一部分移除該金屬圖案的該部分，並形成一導線層，該導線層包含複數個扇出導線，該些扇出導線之間具有暴露的該介電層的一第二區域；以及 執行一輕度摻雜植入，以形成一輕度摻雜區於該介電層的一第一區域與該第二區域中。
TW111116701A 2022-05-03 2022-05-03 陣列基板與其製造方法 TWI805346B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111116701A TWI805346B (zh) 2022-05-03 2022-05-03 陣列基板與其製造方法
CN202211225637.1A CN115458539A (zh) 2022-05-03 2022-10-09 阵列基板与其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111116701A TWI805346B (zh) 2022-05-03 2022-05-03 陣列基板與其製造方法

Publications (2)

Publication Number Publication Date
TWI805346B true TWI805346B (zh) 2023-06-11
TW202345122A TW202345122A (zh) 2023-11-16

Family

ID=84309006

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111116701A TWI805346B (zh) 2022-05-03 2022-05-03 陣列基板與其製造方法

Country Status (2)

Country Link
CN (1) CN115458539A (zh)
TW (1) TWI805346B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201234431A (en) * 2011-02-11 2012-08-16 Au Optronics Corp Display and manufacturing method thereof
TW201342443A (zh) * 2012-04-10 2013-10-16 Innocom Tech Shenzhen Co Ltd 陣列基板、具有其之液晶顯示裝置及其製造方法
US20150028341A1 (en) * 2013-07-12 2015-01-29 Boe Technology Group Co., Ltd. Array Substrate, Display Device, and Method for Manufacturing the Array Substrate
US9831059B2 (en) * 2015-05-13 2017-11-28 Boe Technology Group Co., Ltd. Array substrate, display panel and display apparatus having the same, and fabricating method thereof
CN110600425A (zh) * 2019-08-20 2019-12-20 武汉华星光电技术有限公司 阵列基板的制备方法及阵列基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102597681B1 (ko) * 2016-09-19 2023-11-06 삼성디스플레이 주식회사 표시 장치
CN108258025B (zh) * 2018-01-29 2020-02-28 京东方科技集团股份有限公司 扇出结构及其制造方法、显示面板
US11049891B2 (en) * 2018-12-05 2021-06-29 Au Optronics Corporation Pixel array substrate
TWI697141B (zh) * 2018-12-11 2020-06-21 友達光電股份有限公司 元件基板
CN112181196B (zh) * 2020-09-17 2023-06-02 武汉华星光电技术有限公司 内嵌式触控阵列基板及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201234431A (en) * 2011-02-11 2012-08-16 Au Optronics Corp Display and manufacturing method thereof
TW201342443A (zh) * 2012-04-10 2013-10-16 Innocom Tech Shenzhen Co Ltd 陣列基板、具有其之液晶顯示裝置及其製造方法
US20150028341A1 (en) * 2013-07-12 2015-01-29 Boe Technology Group Co., Ltd. Array Substrate, Display Device, and Method for Manufacturing the Array Substrate
US9831059B2 (en) * 2015-05-13 2017-11-28 Boe Technology Group Co., Ltd. Array substrate, display panel and display apparatus having the same, and fabricating method thereof
CN110600425A (zh) * 2019-08-20 2019-12-20 武汉华星光电技术有限公司 阵列基板的制备方法及阵列基板

Also Published As

Publication number Publication date
CN115458539A (zh) 2022-12-09
TW202345122A (zh) 2023-11-16

Similar Documents

Publication Publication Date Title
US9735182B2 (en) Array substrate, display device, and method for manufacturing the array substrate
US7553707B2 (en) Method for manufacturing a Liquid crystal display device
KR101621635B1 (ko) 어레이 기판과 그 제조 방법 및 디스플레이 디바이스
KR100526731B1 (ko) 표시 장치 및 그 제조 방법
US7537973B2 (en) Method for fabricating structure of thin film transistor array
CN109360828B (zh) 显示基板及其制造方法、显示装置
US6300174B1 (en) Liquid crystal panel having a thin film transistor for driver circuit and a method for fabricating thereof
JP7045185B2 (ja) アレイ基板、アレイ基板の製造方法、表示装置及びスイッチング素子
CN110620118B (zh) 触控阵列基板及其制备方法
TWI593090B (zh) 畫素結構、其製作方法與薄膜電晶體
US10833107B2 (en) Thin film transistor, manufacturing method therefor, array substrate and display device
JP5917015B2 (ja) 薄膜トランジスタ表示板の製造方法
CN113948533A (zh) 阵列基板及其制作方法
CN108511464B (zh) Cmos型ltps tft基板的制作方法
CN114089571A (zh) 阵列基板及制作方法和显示面板
CN113725157A (zh) 阵列基板及其制作方法
TWI805346B (zh) 陣列基板與其製造方法
JP2007103418A (ja) 半導体装置、半導体装置の製造方法、並びに電気光学装置
US7588881B2 (en) Method of making thin film transistor liquid crystal display
WO2019128057A1 (zh) 一种硅基显示面板及其形成方法以及其曝光工艺的光罩
CN107644880B (zh) 氧化物薄膜晶体管显示基板及其制作方法、显示装置
CN107195689B (zh) 一种薄膜晶体管及其制作方法、oled显示面板
US10777686B2 (en) Thin film transistor and method for manufacturing the same, array substrate and display panel
CN115939151A (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板
JP5807352B2 (ja) 半導体装置の製造方法、及び電気光学装置の製造方法