CN108511464B - Cmos型ltps tft基板的制作方法 - Google Patents
Cmos型ltps tft基板的制作方法 Download PDFInfo
- Publication number
- CN108511464B CN108511464B CN201810362824.1A CN201810362824A CN108511464B CN 108511464 B CN108511464 B CN 108511464B CN 201810362824 A CN201810362824 A CN 201810362824A CN 108511464 B CN108511464 B CN 108511464B
- Authority
- CN
- China
- Prior art keywords
- active layer
- polysilicon active
- layer
- gate
- ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 126
- 150000002500 ions Chemical class 0.000 claims abstract description 77
- 229920005591 polysilicon Polymers 0.000 claims description 105
- 229920002120 photoresistant polymer Polymers 0.000 claims description 82
- 238000000034 method Methods 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 18
- -1 phosphorous ions Chemical class 0.000 claims description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 4
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 3
- 229910018503 SF6 Inorganic materials 0.000 claims description 3
- 239000000460 chlorine Substances 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- GTLACDSXYULKMZ-UHFFFAOYSA-N pentafluoroethane Chemical compound FC(F)C(F)(F)F GTLACDSXYULKMZ-UHFFFAOYSA-N 0.000 claims description 3
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 153
- 239000011241 protective layer Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 12
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 101000928335 Homo sapiens Ankyrin repeat and KH domain-containing protein 1 Proteins 0.000 description 1
- 101000701393 Homo sapiens Serine/threonine-protein kinase 26 Proteins 0.000 description 1
- 102100030617 Serine/threonine-protein kinase 26 Human genes 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种CMOS型LTPS TFT基板的制作方法，通过一道半透光光罩在第二多晶硅有源层需进行P型离子重掺杂的区域上方形成第二光阻图案的第二光阻段作为保护层，在对第一多晶硅有源层进行N型离子重掺杂时，能够有效阻挡N型离子植入第二多晶硅有源层设置的第二源漏极接触区中，相比于现有技术，后续在对第二多晶硅有源层进行P型离子重掺杂以形成第二源漏极接触区时，无需额外补偿P型离子，降低了P型离子重掺杂制程的产能损失，N型离子重掺杂制程无法对PMOS晶体管产生影响，提高了PMOS晶体管电性的收敛性，同时又因减少了对第二多晶硅有源层的离子植入次数，降低了离子植入对薄膜晶格结构的破坏，提高了器件的稳定性。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种CMOS型LTPS TFT基板的制作方法。
背景技术
在显示技术领域，液晶显示器(Liquid Crystal Display，LCD)和有源矩阵驱动式有机电致发光(Active Matrix Organic Light-Emitting Diode，AMOLED)显示器等平板显示装置因具有机身薄、高画质、省电、无辐射等众多优点，得到了广泛的应用，如：移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本屏幕等。
薄膜晶体管(Thin Film Transistor，TFT)阵列(Array)基板是目前LCD装置和AMOLED装置中的主要组成部件，直接关系到高性能平板显示装置的发展方向，用于向显示器提供驱动电路，通常设置有数条栅极扫描线和数条数据线，该数条栅极扫描线和数条数据线限定出多个像素单元，每个像素单元内设置有薄膜晶体管和像素电极，薄膜晶体管的栅极与相应的栅极扫描线相连，当栅极扫描线上的电压达到开启电压时，薄膜晶体管的源极和漏极导通，从而将数据线上的数据电压输入至像素电极，进而控制相应像素区域的显示。通常阵列基板上薄膜晶体管的结构又包括自下而上依次层叠设置于基板上的栅极、栅极绝缘层、有源层、源漏极、及绝缘保护层。
其中，低温多晶硅(Low Temperature Poly-Silicon，LTPS)薄膜晶体管与传统非晶硅(A-Si)薄膜晶体管相比，虽然制作工艺复杂，但因其具有更高的载流子迁移率，被广泛用于中小尺寸高分辨率的LCD和AMOLED显示面板的制作，低温多晶硅被视为实现低成本全彩平板显示的重要材料。
目前，金属氧化物半导体(Metal Oxide Semiconductor，MOS)器件通常采用LTPS制作，其主要分为N型金属氧化物半导体(Negative channel Metal OxideSemiconductor，NMOS)、P型金属氧化物半导体(Positive channel MetalOxideSemiconductor，PMOS)和互补金属氧化物半导体(Complementary Metal OxideSemiconductor，CMOS)，其中NMOS晶体管和PMOS晶体管的主要区别在于所设置的源漏极接触区分别由N型离子重掺杂(磷离子P+，1x1014～1x1015ions/cm2)和P型离子重掺杂(硼离子B+，1x1014～1x1015ions/cm2)所形成，而NMOS晶体管和PMOS管共同组成CMOS晶体管。热载流子效应是器件的一个重要失效机理，随着MOS器件尺寸的日益缩小，器件的热载流子注入效应越来越严重。在LTPS阵列技术中，为了有效抑制LTPS MOS器件的热载流子效应，提高器件工作的稳定性及改善器件在负偏置条件下的漏电流，现有的LTPS NMOS制作工艺通常采取轻掺杂漏区(Lightly Doped Drain，LDD)方式，即是在多晶硅(Poly-Si)沟道中靠近源漏极的附近设置一个低掺杂的区域，让该低掺杂的区域也承受部分分压。目前通常被应用的LDD工艺为MASK(光罩)LDD技术及Re-etch(重复蚀刻)LDD技术，其中MASK LDD技术通过光阻图案对多晶硅有源层进行N型离子重掺杂而形成源漏极接触区，之后通过栅极自对准技术对多晶硅有源层进行N型离子轻掺杂而形成LDD区；Re-etch LDD技术与上述MASK LDD技术相比，在图案化形成多晶硅有源层后，不通过光阻图案对多晶硅有源层进行重掺杂，而是通过两次蚀刻形成栅极，以第一次蚀刻后的金属图案来定义重掺杂的源漏极接触区域，然后进行第二次蚀刻得到栅极，通过栅极自对准技术对多晶硅有源层进行N型离子轻掺杂而形成LDD区。相比于MASK LDD技术，Re-etch LDD技术的主要优点为减少一道光刻制程，从而降低一道光罩的生产成本和减少LTPS TFT基板的制程时间，提高生产产能。CMOS型LTPS TFT基板制作过程中，所使用的MASK数量通常在11～14次。在LTPS CMOS阵列技术中，为了减少光刻制程，通常采用Re-etch LDD技术取代MASK LDD技术，其通常包括如下步骤。
步骤S10、如图1所示，在基板100上形成缓冲层200，在所述缓冲层200形成对应NMOS的第一多晶硅有源层310以及对应PMOS的第二多晶硅有源层320，在所述缓冲层200上形成覆盖第一多晶硅有源层310和第二多晶硅有源层320的栅极绝缘层400，在所述栅极绝缘层400上沉积金属层500，在金属层500涂覆光阻，并通过一道光罩经曝光显影处理形成对应位于第一多晶硅有源层310中部上方的第一光阻图案910和对应位于第二多晶硅有源层320中部上方的第二光阻图案920。
步骤S20、如图2所示，以所述第一光阻图案910和第二光阻图案920为遮蔽层，对所述金属层500进行第一次蚀刻形成分别位于第一多晶硅有源层310上方和第二多晶硅有源层320上方的第一准栅极510’和第二准栅极520’。
步骤S30、如图3所示，以所述第一准栅极510’为遮蔽层，对所述第一多晶硅有源层310两端没有第一准栅极510’遮盖的部分进行N型离子重掺杂(P+，1x1014～1x1015ions/cm2)，形成第一多晶硅有源层310两端的第一源漏极接触区3101。
步骤S40、如图4所示，对所述金属层500进行第二次蚀刻，使所述第一准栅极510’和第二准栅极520’两侧被横向蚀刻而宽度减小，形成第一栅极510和第二栅极520，剥离去除第一光阻图案910和第二光阻图案920。
步骤S50、如图5所示，以所述第一栅极510为遮蔽层，对所述第一多晶硅有源层310两端没有被第一栅极510遮盖的部分进行N型离子轻掺杂(P+，1x1012～1x1013ions/cm2)，得到第一多晶硅有源层310中部的对应位于所述第一栅极510下方的第一沟道区3102以及所述源漏极接触区3101和第一沟道区3102之间的第一LDD区3103。
步骤S60、如图6所示，在所述栅极绝缘层400和第一栅极510上形成遮盖第一多晶硅有源层310的光阻保护层950，以所述第二栅极520为遮蔽层，对所述第二多晶硅有源层320两端没有被第二栅极520遮盖的部分进行P型离子重掺杂(B+，1x1014～1x1015ions/cm2)，形成第二多晶硅有源层320两端的第二源漏极接触区3201及第二多晶硅有源层320中部的对应位于所述第二栅极520下方的第二沟道区3202。
在上述CMOS Re-etch LDD技术中，因省去了一道N型离子重掺杂用的光罩，在对对应NMOS的第一多晶硅有源层310进行N型离子重掺杂的同时，也会对对应PMOS的第二多晶硅有源层320进行N型离子重掺杂，而后续为了补偿第二多晶硅有源层320中掺入的磷离子，使第二多晶硅有源层320从N型转变成P型半导体，在P型离子重掺杂制程中则需要掺入更高剂量的硼离子，该制程会对PMOS产生如下影响：
1、高剂量的P型离子重掺杂导致牺牲较高的P型离子重掺杂制程的产能；
2、N型离子重掺杂的分布不均和P型离子重掺杂时离子植入深度的不匹配造成PMOS晶体管的电性收敛性变差；
3、PMOS晶体管源漏极接触区经过3次离子掺杂，导致栅极绝缘层400和多晶硅薄膜的晶格结构被严重破坏，器件可靠性降低，负偏置稳定性及击穿电压降低。
发明内容
本发明的目的在于提供一种CMOS型LTPS TFT基板的制作方法，通过一道半透光光罩在第二多晶硅有源层需进行P型离子重掺杂的区域上方形成第二光阻图案的第二光阻段作为保护层，在对第一多晶硅有源层进行N型离子重掺杂时，能够有效阻挡N型离子植入第二多晶硅有源层设置的第二源漏极接触区。
为实现上述目的，本发明首先提供一种CMOS型LTPS TFT基板的制作方法，包括如下步骤：
步骤S1、提供基板，在所述基板上形成缓冲层，在所述缓冲层上形成相互间隔的第一多晶硅有源层以及第二多晶硅有源层，在所述缓冲层上形成覆盖第一多晶硅有源层和第二多晶硅有源层的栅极绝缘层，在所述栅极绝缘层上沉积金属层，在所述金属层上涂覆光阻，并通过一道半透光光罩对该光阻进行曝光显影处理，形成对应位于第一多晶硅有源层中部上方的第一光阻图案和在第二多晶硅有源层上方完全遮盖第二多晶硅有源层的第二光阻图案；所述第二光阻图案具有位于中间的第一光阻段及与第一光阻段两侧相连的厚度小于第一光阻段的第二光阻段；
步骤S2、以所述第一光阻图案和第二光阻图案为遮蔽层，对所述金属层进行第一次蚀刻形成位于第一多晶硅有源层中部上方的第一准栅极和位于第二多晶硅有源层上方完全遮盖第二多晶硅有源层的第二准栅极；
步骤S3、以所述第一光阻图案为遮蔽层，对所述第一多晶硅有源层两端没有第一准栅极遮盖的部分进行N型离子重掺杂，形成第一多晶硅有源层两端的第一源漏极接触区；
步骤S4、对所述第一光阻图案和第二光阻图案进行灰化处理，减薄所述第一光阻图案和第二光阻图案的厚度，使得第一光阻图案以及第二光阻图案的第一光阻段的厚度减少，而第二光阻图案的第二光阻段被去除掉而露出第二多晶硅有源层的两端；
步骤S5、对所述金属层进行第二次蚀刻，使所述第一准栅极两侧被横向蚀刻而宽度减小，由第一准栅极得到第一栅极，由第二准栅极得到对应位于第二多晶硅有源层中部上方的第二栅极，剥离去除剩余的第一光阻图案和第二光阻图案；
步骤S6、以所述第一栅极为遮蔽层，对所述第一多晶硅有源层进行N型离子轻掺杂，得到第一多晶硅有源层中部的对应位于所述第一栅极下方的第一沟道区以及所述第一源漏极接触区和第一沟道区之间的第一LDD区；
步骤S7、在所述栅极绝缘层和第一栅极上形成遮盖第一多晶硅有源层的光阻保护层，以所述第二栅极为遮蔽层，对所述第二多晶硅有源层两端没有被第二栅极遮盖的部分进行P型离子重掺杂，形成第二多晶硅有源层两端的第二源漏极接触区及第二多晶硅有源层中部的对应位于所述第二栅极下方的第二沟道区，去除所述光阻保护层。
所述步骤S1中所使用的半透光光罩具有不透光区、半透光区及剩余的全透光区，其中所述不透光区用于形成第一光阻图案以及第二光阻图案的第一光阻段，所述半透光区用于形成第二光阻图案的第二光阻段。
所述步骤S1中所使用的半透光光罩为灰阶光罩或半色调光罩。
所述步骤S4中通过氧气对所述第一光阻图案和第二光阻图案进行灰化处理。
所述步骤S5中，通过干法蚀刻对所述金属层进行第二次蚀刻，对所述金属层进行第二次蚀刻的蚀刻气体包含氧气和氯气。
所述步骤S2中，通过干法蚀刻对所述金属层进行第一次蚀刻，对所述金属层进行第一次蚀刻的蚀刻气体包含六氟化硫、五氟乙烷及四氟化碳中的一种或多种。
所述步骤S3中，对所述第一多晶硅有源层进行N型离子重掺杂时所掺入的离子为磷离子，掺杂离子浓度为1x1014-1x1015ions/cm2。
所述步骤S6中，对所述第一多晶硅有源层进行N型离子轻掺杂时所掺入的离子为磷离子，掺杂离子浓度为1x1012-1x1013ions/cm2。
所述步骤S7中，对所述第二多晶硅有源层进行P型离子重掺杂时所掺入的离子为硼离子，掺杂离子浓度为1x1014-1x1015ions/cm2。
所述步骤S1还包括在形成所述缓冲层之前，在所述基板上形成分别对应位于第一多晶硅有源层下方和第二多晶硅有源层下方的第一遮光块和第二遮光块。
本发明的有益效果：本发明的CMOS型LTPS TFT基板的制作方法，制作对应NMOS的第一多晶硅有源层和对应PMOS的第二多晶硅有源层时，通过一道半透光光罩在第二多晶硅有源层需进行P型离子重掺杂的区域上方形成第二光阻图案的第二光阻段作为保护层，在对第一多晶硅有源层进行N型离子重掺杂时，能够有效阻挡N型离子植入第二多晶硅有源层设置的第二源漏极接触区中，相比于现有技术，后续在对第二多晶硅有源层进行P型离子重掺杂以形成第二源漏极接触区时，无需额外补偿P型离子，降低了P型离子重掺杂制程的产能损失，N型离子重掺杂制程无法对PMOS晶体管产生影响，提高了PMOS晶体管电性的收敛性，同时又因减少了对第二多晶硅有源层的离子植入次数，降低了离子植入对薄膜晶格结构的破坏，提高了器件的稳定性。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为采用现有Re-etch LDD技术制作CMOS型LTPS TFT基板的步骤S10的示意图；
图2为采用现有Re-etch LDD技术制作CMOS型LTPS TFT基板的步骤S20的示意图；
图3为采用现有Re-etch LDD技术制作CMOS型LTPS TFT基板的步骤S30的示意图；
图4为采用现有Re-etch LDD技术制作CMOS型LTPS TFT基板的步骤S40的示意图；
图5为采用现有Re-etch LDD技术制作CMOS型LTPS TFT基板的步骤S50的示意图；
图6为采用现有Re-etch LDD技术制作CMOS型LTPS TFT基板的步骤S60的示意图；
图7为本发明的CMOS型LTPS TFT基板的制作方法的流程示意图；
图8为本发明的CMOS型LTPS TFT基板的制作方法的步骤S1的示意图；
图9为本发明的CMOS型LTPS TFT基板的制作方法的步骤S2的示意图；
图10为本发明的CMOS型LTPS TFT基板的制作方法的步骤S3的示意图；
图11为本发明的CMOS型LTPS TFT基板的制作方法的步骤S4的示意图；
图12为本发明的CMOS型LTPS TFT基板的制作方法的步骤S5的示意图；
图13为本发明的CMOS型LTPS TFT基板的制作方法的步骤S6的示意图；
图14为本发明的CMOS型LTPS TFT基板的制作方法的步骤S7的示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图7，本发明提供一种CMOS型LTPS TFT基板的制作方法，包括如下步骤：
步骤S1、如图8所示，提供基板10，在所述基板10上形成相互间隔的第一遮光块61和第二遮光块62，在所述基板10上形成覆盖第一遮光块61和第二遮光块62的缓冲层20，在所述缓冲层20上形成相互间隔的分别位于第一遮光块61和第二遮光块62上方的对应NMOS的第一多晶硅有源层31以及对应PMOS的第二多晶硅有源层32，在所述缓冲层20上形成覆盖第一多晶硅有源层31和第二多晶硅有源层32的栅极绝缘层40，在所述栅极绝缘层40上沉积金属层50，在所述金属层50上涂覆光阻，并通过一道半透光光罩对该光阻进行曝光显影处理，形成对应位于第一多晶硅有源层31中部上方的第一光阻图案91和在第二多晶硅有源层32上方完全遮盖第二多晶硅有源层32的第二光阻图案92；所述第二光阻图案92具有位于中间的第一光阻段921及与第一光阻段921两侧相连的厚度小于第一光阻段921的第二光阻段922。
具体地，所述步骤S1中所使用的半透光光罩具有不透光区、半透光区及剩余的全透光区，其中所述不透光区用于形成第一光阻图案91以及第二光阻图案92的第一光阻段921，所述半透光区用于形成第二光阻图案92的第二光阻段922。
具体地，所述步骤S1中所使用的半透光光罩为灰阶光罩(Gray Tone Mask，GTM)或半色调光罩(Half Tone Mask，HTM)。
步骤S2、如图9所示，以所述第一光阻图案91和第二光阻图案92为遮蔽层，对所述金属层50进行第一次蚀刻形成位于第一多晶硅有源层31中部上方的第一准栅极51’和位于第二多晶硅有源层32上方完全遮盖第二多晶硅有源层32的第二准栅极52’。
具体地，所述步骤S2中，通过干法蚀刻对所述金属层50进行第一次蚀刻，对所述金属层50进行第一次蚀刻的蚀刻气体包含六氟化硫(SF6)、五氟乙烷(C2HF5)及四氟化碳(CF4)。
步骤S3、如图10所示，以所述第一光阻图案91及第一准栅极51’为遮蔽层，对所述第一多晶硅有源层31两端没有第一准栅极51’遮盖的部分进行N型离子重掺杂，形成第一多晶硅有源层31两端的第一源漏极接触区311。
具体地，所述步骤S3中，对所述第一多晶硅有源层31进行N型离子重掺杂时所掺入的离子为磷离子，掺杂离子浓度为1x1014-1x1015ions/cm2。
步骤S4、如图11所示，对所述第一光阻图案91和第二光阻图案92进行灰化处理，减薄所述第一光阻图案91和第二光阻图案92的厚度，使得第一光阻图案91以及第二光阻图案92的第一光阻段921的厚度减少，而第二光阻图案92的第二光阻段922被去除掉而露出第二多晶硅有源层32的两端。
具体地，所述步骤S4中通过氧气对所述第一光阻图案91和第二光阻图案92进行灰化处理。
步骤S5、如图12所示，对所述金属层50进行第二次蚀刻，使所述第一准栅极51’两侧被横向蚀刻而宽度减小，由第一准栅极51’得到第一栅极51，由第二准栅极52’得到对应位于第二多晶硅有源层32中部上方的第二栅极52，剥离去除剩余的第一光阻图案91和第二光阻图案92。
具体地，所述步骤S5中，通过干法蚀刻对所述金属层50进行第二次蚀刻，对所述金属层50进行第二次蚀刻的蚀刻气体包含氧气和氯气。
步骤S6、如图13所示，以所述第一栅极51为遮蔽层，对所述第一多晶硅有源层31两端没有被第一栅极51遮盖的部分进行N型离子轻掺杂，得到第一多晶硅有源层31中部的对应位于所述第一栅极51下方的第一沟道区312以及所述第一源漏极接触区311和第一沟道区312之间的第一LDD区313。
具体地，所述步骤S6中，对所述第一多晶硅有源层31进行N型离子轻掺杂时所掺入的离子为磷离子，掺杂离子浓度为1x1012-1x1013ions/cm2。
步骤S7、如图14所示，在所述栅极绝缘层40和第一栅极51上形成遮盖第一多晶硅有源层31的光阻保护层95以对第一多晶硅有源层31，防止后续进行P型离子重掺杂时P型离子植入第一多晶硅有源层31而对NMOS晶体管产生影响，以所述第二栅极52为遮蔽层，对所述第二多晶硅有源层32两端没有被第二栅极52遮盖的部分进行P型离子重掺杂，形成第二多晶硅有源层32两端的第二源漏极接触区321及第二多晶硅有源层32中部的对应位于所述第二栅极52下方的第二沟道区322，去除所述光阻保护层95。
具体地，所述步骤S7中，对所述第二多晶硅有源层32进行P型离子重掺杂时所掺入的离子为硼离子，掺杂离子浓度为1x1014-1x1015ions/cm2。
本发明的CMOS型LTPS TFT基板的制作方法，通过一道半透光光罩在第二多晶硅有源层32需进行P型离子重掺杂的区域上方形成第二光阻图案92的第二光阻段922作为保护层，在对第一多晶硅有源层31进行N型离子重掺杂时，能够有效阻挡N型离子植入第二多晶硅有源层32设置的第二源漏极接触区321中，相比于现有技术，后续在对第二多晶硅有源层32进行P型离子重掺杂以形成第二源漏极接触区321时，无需额外补偿P型离子，降低了P型离子重掺杂制程的产能损失，N型离子重掺杂制程无法对PMOS晶体管产生影响，提高了PMOS晶体管电性的收敛性，同时又因减少了对第二多晶硅有源层32的离子植入次数，降低了离子植入对薄膜晶格结构的破坏，提高了器件的稳定性。
综上所述，本发明的CMOS型LTPS TFT基板的制作方法，制作对应NMOS的第一多晶硅有源层和对应PMOS的第二多晶硅有源层时，通过一道半透光光罩在第二多晶硅有源层需进行P型离子重掺杂的区域上方形成第二光阻图案的第二光阻段作为保护层，在对第一多晶硅有源层进行N型离子重掺杂时，能够有效阻挡N型离子植入第二多晶硅有源层设置的第二源漏极接触区中，相比于现有技术，后续在对第二多晶硅有源层进行P型离子重掺杂以形成第二源漏极接触区时，无需额外补偿P型离子，降低了P型离子重掺杂制程的产能损失，N型离子重掺杂制程无法对PMOS晶体管产生影响，提高了PMOS晶体管电性的收敛性，同时又因减少了对第二多晶硅有源层的离子植入次数，降低了离子植入对薄膜晶格结构的破坏，提高了器件的稳定性。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。
Claims (10)
1.一种CMOS型LTPS TFT基板的制作方法，其特征在于，包括如下步骤：
步骤S1、提供基板(10)，在所述基板(10)上形成缓冲层(20)，在所述缓冲层(20)上形成相互间隔的第一多晶硅有源层(31)以及第二多晶硅有源层(32)，在所述缓冲层(20)上形成覆盖第一多晶硅有源层(31)和第二多晶硅有源层(32)的栅极绝缘层(40)，在所述栅极绝缘层(40)上沉积金属层(50)，在所述金属层(50)上涂覆光阻，并通过一道半透光光罩对该光阻进行曝光显影处理，形成对应位于第一多晶硅有源层(31)中部上方的第一光阻图案(91)和在第二多晶硅有源层(32)上方完全遮盖第二多晶硅有源层(32)的第二光阻图案(92)；所述第二光阻图案(92)具有位于中间的第一光阻段(921)及与第一光阻段(921)两侧相连的厚度小于第一光阻段(921)的第二光阻段(922)；
步骤S2、以所述第一光阻图案(91)和第二光阻图案(92)为遮蔽层，对所述金属层(50)进行第一次蚀刻形成位于第一多晶硅有源层(31)中部上方的第一准栅极(51’)和位于第二多晶硅有源层(32)上方完全遮盖第二多晶硅有源层(32)的第二准栅极(52’)；
步骤S3、以所述第一光阻图案(91)为遮蔽层，对所述第一多晶硅有源层(31)进行N型离子重掺杂，形成第一多晶硅有源层(31)两端的第一源漏极接触区(311)；
步骤S4、对所述第一光阻图案(91)和第二光阻图案(92)进行灰化处理，减薄所述第一光阻图案(91)和第二光阻图案(92)的厚度，使得第一光阻图案(91)以及第二光阻图案(92)的第一光阻段(921)的厚度减少，而第二光阻图案(92)的第二光阻段(922)被去除掉而露出第二多晶硅有源层(32)的两端；
步骤S5、对所述金属层(50)进行第二次蚀刻，使所述第一准栅极(51’)两侧被横向蚀刻而宽度减小，由第一准栅极(51’)得到第一栅极(51)，由第二准栅极(52’)得到对应位于第二多晶硅有源层(32)中部上方的第二栅极(52)，剥离去除剩余的第一光阻图案(91)和第二光阻图案(92)；
步骤S6、以所述第一栅极(51)为遮蔽层，对所述第一多晶硅有源层(31)进行N型离子轻掺杂，得到第一多晶硅有源层(31)中部的对应位于所述第一栅极(51)下方的第一沟道区(312)以及所述第一源漏极接触区(311)和第一沟道区(312)之间的第一LDD区(313)；
步骤S7、在所述栅极绝缘层(40)和第一栅极(51)上形成遮盖第一多晶硅有源层(31)的光阻保护层(95)，以所述第二栅极(52)为遮蔽层，对所述第二多晶硅有源层(32)两端没有被第二栅极(52)遮盖的部分进行P型离子重掺杂，形成第二多晶硅有源层(32)两端的第二源漏极接触区(321)及第二多晶硅有源层(32)中部的对应位于所述第二栅极(52)下方的第二沟道区(322)，去除所述光阻保护层(95)；
所述步骤S6中还以所述第二栅极(52)为遮蔽层，同时对所述第二多晶硅有源层(32)进行N型离子轻掺杂。
2.如权利要求1所述的CMOS型LTPS TFT基板的制作方法，其特征在于，所述步骤S1中所使用的半透光光罩具有不透光区、半透光区及剩余的全透光区，其中所述不透光区用于形成第一光阻图案(91)以及第二光阻图案(92)的第一光阻段(921)，所述半透光区用于形成第二光阻图案(92)的第二光阻段(922)。
3.如权利要求1所述的CMOS型LTPS TFT基板的制作方法，其特征在于，所述步骤S1中所使用的半透光光罩为灰阶光罩或半色调光罩。
4.如权利要求1所述的CMOS型LTPS TFT基板的制作方法，其特征在于，所述步骤S4中通过氧气对所述第一光阻图案(91)和第二光阻图案(92)进行灰化处理。
5.如权利要求1所述的CMOS型LTPS TFT基板的制作方法，其特征在于，所述步骤S5中，通过干法蚀刻对所述金属层(50)进行第二次蚀刻，对所述金属层(50)进行第二次蚀刻的蚀刻气体包含氧气和氯气。
6.如权利要求1所述的CMOS型LTPS TFT基板的制作方法，其特征在于，所述步骤S2中，通过干法蚀刻对所述金属层(50)进行第一次蚀刻，对所述金属层(50)进行第一次蚀刻的蚀刻气体包含六氟化硫、五氟乙烷及四氟化碳中的一种或多种。
7.如权利要求1所述的CMOS型LTPS TFT基板的制作方法，其特征在于，所述步骤S3中，对所述第一多晶硅有源层(31)进行N型离子重掺杂时所掺入的离子为磷离子，掺杂离子浓度为1x1014-1x1015ions/cm2。
8.如权利要求1所述的CMOS型LTPS TFT基板的制作方法，其特征在于，所述步骤S6中，对所述第一多晶硅有源层(31)进行N型离子轻掺杂时所掺入的离子为磷离子，掺杂离子浓度为1x1012-1x1013ions/cm2。
9.如权利要求1所述的CMOS型LTPS TFT基板的制作方法，其特征在于，所述步骤S7中，对所述第二多晶硅有源层(32)进行P型离子重掺杂时所掺入的离子为硼离子，掺杂离子浓度为1x1014-1x1015ions/cm2。
10.如权利要求1所述的CMOS型LTPS TFT基板的制作方法，其特征在于，所述步骤S1还包括在形成所述缓冲层(20)之前，在所述基板(10)上形成分别对应位于第一多晶硅有源层(31)下方和第二多晶硅有源层(32)下方的第一遮光块(61)和第二遮光块(62)。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810362824.1A CN108511464B (zh) | 2018-04-20 | 2018-04-20 | Cmos型ltps tft基板的制作方法 |
| US16/309,446 US10957721B1 (en) | 2018-04-20 | 2018-09-18 | Manufacturing method for CMOS LTPS TFT substrate |
| PCT/CN2018/106332 WO2019200835A1 (zh) | 2018-04-20 | 2018-09-18 | Cmos型ltps tft基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810362824.1A CN108511464B (zh) | 2018-04-20 | 2018-04-20 | Cmos型ltps tft基板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108511464A CN108511464A (zh) | 2018-09-07 |
| CN108511464B true CN108511464B (zh) | 2020-07-28 |
Family
ID=63382809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810362824.1A Active CN108511464B (zh) | 2018-04-20 | 2018-04-20 | Cmos型ltps tft基板的制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10957721B1 (zh) |
| CN (1) | CN108511464B (zh) |
| WO (1) | WO2019200835A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108511464B (zh) * | 2018-04-20 | 2020-07-28 | 武汉华星光电技术有限公司 | Cmos型ltps tft基板的制作方法 |
| CN110047800B (zh) * | 2019-04-18 | 2021-01-15 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法 |
| CN110993613A (zh) * | 2019-11-27 | 2020-04-10 | 武汉华星光电技术有限公司 | 阵列基板及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1913163A (zh) * | 2005-08-13 | 2007-02-14 | 三星电子株式会社 | 薄膜晶体管衬底及其制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100543061B1 (ko) * | 2001-06-01 | 2006-01-20 | 엘지.필립스 엘시디 주식회사 | 구동회로부 일체형 액정표시장치용 어레이 기판의 제조방법 |
| US6846707B2 (en) * | 2003-05-15 | 2005-01-25 | Au Optronics Corp. | Method for forming a self-aligned LTPS TFT |
| TW595004B (en) * | 2003-05-28 | 2004-06-21 | Au Optronics Corp | Manufacturing method of CMOS TFT device |
| US7064021B2 (en) | 2003-07-02 | 2006-06-20 | Au Optronics Corp. | Method for fomring a self-aligned LTPS TFT |
| US7524593B2 (en) * | 2005-08-12 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Exposure mask |
| CN104167390A (zh) * | 2014-05-27 | 2014-11-26 | 四川虹视显示技术有限公司 | Cmos工艺、cmos晶体管和amoled |
| CN104701254B (zh) * | 2015-03-16 | 2017-10-03 | 深圳市华星光电技术有限公司 | 一种低温多晶硅薄膜晶体管阵列基板的制作方法 |
| CN108511464B (zh) * | 2018-04-20 | 2020-07-28 | 武汉华星光电技术有限公司 | Cmos型ltps tft基板的制作方法 |
-
2018
- 2018-04-20 CN CN201810362824.1A patent/CN108511464B/zh active Active
- 2018-09-18 WO PCT/CN2018/106332 patent/WO2019200835A1/zh active Application Filing
- 2018-09-18 US US16/309,446 patent/US10957721B1/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1913163A (zh) * | 2005-08-13 | 2007-02-14 | 三星电子株式会社 | 薄膜晶体管衬底及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019200835A1 (zh) | 2019-10-24 |
| US10957721B1 (en) | 2021-03-23 |
| CN108511464A (zh) | 2018-09-07 |
| US20210091124A1 (en) | 2021-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108538860B (zh) | 顶栅型非晶硅tft基板的制作方法 | |
| CN105206568B (zh) | 一种低温多晶硅tft阵列基板的制备方法及其阵列基板 | |
| US10622483B2 (en) | Thin film transistor, array substrate and display device | |
| US10224416B2 (en) | Method for manufacturing low-temperature poly-silicon thin film transistor, low-temperature poly-silicon thin film transistor and display device | |
| CN109037150B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法 | |
| US10120256B2 (en) | Preparation method for thin film transistor, preparation method for array substrate, array substrate, and display apparatus | |
| US7985636B2 (en) | Method for fabricating low temperature poly-silicon thin film transistor substrate | |
| CN105489552A (zh) | Ltps阵列基板的制作方法 | |
| US10409115B2 (en) | Liquid crystal display panel, array substrate and manufacturing method thereof | |
| CN108511464B (zh) | Cmos型ltps tft基板的制作方法 | |
| CN108447822A (zh) | Ltps tft基板的制作方法 | |
| CN108565247B (zh) | Ltps tft基板的制作方法及ltps tft基板 | |
| CN105140276A (zh) | 薄膜晶体管制作方法及阵列基板制作方法 | |
| CN100339964C (zh) | 具有轻掺杂漏极的金属氧化物半导体的制作方法 | |
| CN105304500A (zh) | N型tft的制作方法 | |
| CN109786324B (zh) | 一种低温多晶硅基板及其制作方法、阵列基板 | |
| US10957713B2 (en) | LTPS TFT substrate and manufacturing method thereof | |
| CN109616479A (zh) | Ltps tft基板的制作方法 | |
| CN108538861B (zh) | 阵列基板及其制造方法、显示面板 | |
| CN109545689B (zh) | 主动开关及其制作方法、显示装置 | |
| CN106128962B (zh) | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN109920805B (zh) | 电子装置及其制造方法 | |
| CN108878354B (zh) | 一种cmos薄膜晶体管及ltps阵列基板的制作方法 | |
| CN109860107B (zh) | 阵列基板及其制作方法 | |
| CN108257975B (zh) | 阵列基板及其制备方法、显示装置、薄膜晶体管的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |