TWI802028B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI802028B
TWI802028B TW110136231A TW110136231A TWI802028B TW I802028 B TWI802028 B TW I802028B TW 110136231 A TW110136231 A TW 110136231A TW 110136231 A TW110136231 A TW 110136231A TW I802028 B TWI802028 B TW I802028B
Authority
TW
Taiwan
Prior art keywords
gate
overlapping pattern
insulating layer
overlapping
line
Prior art date
Application number
TW110136231A
Other languages
English (en)
Other versions
TW202219609A (zh
Inventor
盧韶穎
文慶周
Original Assignee
南韓商樂金顯示科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商樂金顯示科技股份有限公司 filed Critical 南韓商樂金顯示科技股份有限公司
Publication of TW202219609A publication Critical patent/TW202219609A/zh
Application granted granted Critical
Publication of TWI802028B publication Critical patent/TWI802028B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/731—Liquid crystalline materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)

Abstract

一種顯示裝置包含一基板；多個第一薄膜電晶體，各包含一第一主動層、一第一閘極絕緣層、重疊第一主動層的一第一閘極以及穿設第一閘極絕緣層的一第一源極以及一第一汲極；與第一閘極一體成形的一閘極線；一隔離絕緣層，設置於第一層間絕緣層上；多個第二薄膜電晶體，各包含設置於隔離絕緣層上的一第二主動層、一第二閘極絕緣層、設置為重疊第二主動層的一第二閘極、一第二層間絕緣層以及穿設第二閘極絕緣層和第二層間絕緣層的一第二源極以及一第二汲極；以及一重疊圖案，設置於隔離絕緣層上以連接閘極線。

Description

顯示裝置
本發明係關於一種顯示裝置。
透過螢幕顯示各種資訊的影像顯示器是資訊及通訊時代的核心科技，其正朝輕薄、便攜性和高效能的方向發展。因此，諸如液晶顯示器(LCD)、電致發光顯示器(Electroluminescent Display，ELD)和量子點(Quantum Dot，QD)顯示器等各種顯示裝置正廣為使用。
在電致發光顯示器中，主要使用其發射層使用有機材料的有機發光顯示器(OLED)。為自發光裝置的有機發光顯示器具有低耗能、高響應速度、高發光效率、高亮度和廣視角。有機發光顯示器透過配置成矩陣的多個子畫素來顯示影像。各子畫素包含一發光裝置以及包含用以獨立驅動發光裝置的多個電晶體的一畫素電路。
上述的有機發光顯示器正被開發以增加其解析度和尺寸，藉以提供高品質的影像資訊。
然而，隨著有機發光顯示器的解析度和尺寸的增加，面板中線路的電阻也增加。當線路的電阻增加時，將難以應付有機發光顯示器的高速驅動。
因此，本發明在於提供一種顯示裝置，其實質上排除因習知技術的限制和不利條件導致的一個或多個問題。
本發明之一目的為提供一顯示裝置，其可透過形成重疊設置或鄰設在增加電阻之線路的一重疊圖案，並將重疊圖案連接於所述增加電阻的線路，來減少所述增加電阻的線路的電阻，以改善驅動速度。
本發明的其他優點、目的和特徵將部分地在隨後的描述中闡述，並且部分地對本領域中具通常知識者在檢視以下內容後變得顯而易見，或者可以從本發明的實踐中獲悉。本發明的目的和其他優點可以透過書面說明及其申請專利範圍以及圖式中特別指出的結構來實現和獲得。
為了實現這些目的和其他優點並根據本發明的目的，如本文所體現和廣泛描述的，一種顯示裝置包含一基板，包含一有效區及一非有效區；多個第一薄膜電晶體，各包含設置於有效區中的一第一主動層、設置於第一主動層上的一第一閘極絕緣層、設置於第一閘極絕緣層上且重疊第一主動層的一第一閘極以及穿設第一閘極絕緣層以連接第一主動層的一第一源極及一第一汲極；一閘極線，與第一閘極一體成形；一隔離絕緣層，設置於第一閘極絕緣層上；多個第二薄膜電晶體，設置於有效區中且各包含設置於隔離絕緣層上的一第二主動層、設置於第二主動層上的一第二閘極絕緣層、設置於第二閘極絕緣層上且重疊第二主動層的一第二閘極、設置於第二閘極絕緣層和第二閘極上的一第二層間絕緣層以及穿設第二閘極絕緣層和第二層間絕緣層以連接第二主動層的一第二源極及一第二汲極；以及一重疊圖案，設置於隔離絕緣層上且連接閘極線。其中，重疊圖案包含設置於隔離絕緣層上且由與第二主動層相同材料形成的一第一重疊圖案以及設置於第一重疊圖案上的一第二重疊圖案。
用以將第一重疊圖案與閘極線彼此連接的至少一接觸孔可設置於隔離絕緣層中。
所述至少一接觸孔可設置於有效區中。
第一重疊圖案與第二主動層可由氧化物半導體所形成。
第二重疊圖案可由鉬/鈦(Mo/Ti)、鉬鈦合金/銅/鉬鈦合金(MoTi/Cu/MoTi)、鉬/鋁/鉬(Mo/Al/Mo)和鈦/鋁/鈦(Ti/Al/Ti)至少其中一者所形成。
重疊圖案的寬度可小於閘極線的寬度以與閘極線完全重疊。
重疊圖案可更包含一重疊圖案線以及一重疊圖案電極，重疊圖案電極可重疊第一閘極，且重疊圖案線可重疊閘極線。
閘極線的寬度可小於重疊圖案的寬度以與重疊圖案完全重疊。
重疊圖案與閘極線可彼此分隔並彼此平行設置。閘極線可包含用以自閘極線的一長度方向朝重疊圖案突出的多個閘極分支部。用以將各閘極分支部連接於重疊圖案的一接觸孔可形成於各閘極分支部與部分的重疊圖案重疊的區域中。
重疊圖案與閘極線可彼此分隔並彼此平行設置，且閘極線可包含用以自閘極線的一長度方向朝重疊圖案突出的多個閘極分支部。多個連接圖案與第二閘極可形成於同一層，且各連接圖案可用以：透過一第一接觸孔連接對應的其中一閘極分支部，其中各連接圖案於一第一重疊區中重疊於對應的其中一閘極分支部，且第一接觸孔形成於第一重疊區中；以及透過一第二接觸孔連接重疊圖案，其中各連接圖案在一第二重疊區中重疊於重疊圖案，且第二接觸孔形成於第二重疊區中。
各連接圖案的一側在第二重疊區中可連接於重疊圖案的第二重疊圖案。
第一接觸孔在第一重疊區中可穿過第二閘極絕緣層和隔離絕緣層。
第二接觸孔在第二重疊區中可穿過第二閘極絕緣層，且重疊圖案與各連接圖案在第二重疊區中彼此重疊。
第二閘極與連接圖案可設置於第二閘極絕緣層。
連接圖案可將閘極線與重疊圖案彼此連接。
顯示裝置可更包含一第一延伸線以及一第二延伸線，用以自設置於有效區中的閘極線朝非有效區延伸；一延伸重疊圖案，用以自設置於有效區中以重疊閘極線的重疊圖案朝非有效區延伸以重疊第一延伸線；以及一連結線，設置於非有效區的一連結區中以重疊第二延伸線。並且，連結區可包含一第三接觸孔，用以將連結線連接邶第二延伸線；以及一第四接觸孔，用以將延伸重疊圖案連接於第一延伸線。
第三接觸孔與第四接觸孔可穿過隔離絕緣層。
第一延伸線可連接閘極線，且第二延伸線可連接第一延伸線。
應當理解，本發明的上述一般描述和以下詳細描述都是示例性和解釋性的，其旨在提供對所要求保護的本發明的進一步解釋。
以下將詳細參考本發明的示例性實施例，其示例在圖式中呈現。在以下對於實施例和圖式的描述中，在整個說明書中相同或相似的元件由相同的圖式標記表示。在以下本發明的實施例的描述中，當結合在此的習知功能和配置可能模糊本發明的標的時，將省略對這些習知功能和配置的詳細描述。進一步地，在以下對於本發明實施例的描述中，幾個實施例中基本相同的元件將在第一實施例中一次性地描述，而其他實施例中將不再贅述，因為其應可視為非必要。
在以下實施例的描述中，應理解地，當使用「第一」、「第二」等術語來描述各種元件時，這些元件不受這些術語的限制。這些術語僅用於區分相同或相似的元件。
本發明的各個實施例的各個特徵可以部分地或全部地彼此耦合或組合並以各種技術方式連結或驅動，且各個實施例可以彼此獨立地實施或透過它們之間的連接一起實施。
以下將參照圖式詳細描述本發明中優選的實施例。
圖1為繪示根據本發明一實施例所述之顯示裝置的平面結構示意圖，圖2為根據本發明實施例所述之顯示裝置的縱向剖面示意圖，圖3為圖1中A區域的平面放大示意圖，且圖4為沿圖3中I-I’線段的縱向剖面示意圖。
如圖1至圖4所示，根據本發明一實施例所述之顯示裝置包含用以顯示影像的一顯示面板10以及用以驅動顯示面板10的一面板驅動器。面板驅動器包含一資料驅動器(Data driver)20、多個閘極驅動器40A、40B以及一時序控制器30。
時序控制器30可產生資料控制訊號以及閘極控制訊號，以分別控制資料驅動器20和閘極驅動器40A、40B的驅動時序，並可將資料控制訊號和閘極控制訊號提供給資料驅動器20和閘極驅動器40A、40B。時序控制器30可處理影像資料，並將處理後的影像資料提供給資料驅動器20。
資料驅動器20可被由時序控制器30提供的資料控制訊號控制，且可將由時序控制器30提供的影像資料轉換為類比資料訊號，並可將類比資料訊號提供至顯示面板10的資料線DL。
閘極驅動器40A、40B可為直接形成在多個非有效區NA中一薄膜電晶體類型中的板內閘極(Gate in panel，GIP)電路。閘極驅動器40A、40B可設置於位於顯示面板10左側及右側之至少一者的非有效區NA中。
閘極驅動器40A、40B可在轉換閘極電壓位準(level)以響應由時序控制器30提供的閘極控制訊號時輸出閘極訊號。閘極驅動器40A、40B可透過閘極線GL輸出閘極訊號。
於此，可設有多個連結區LK，且顯示面板10的閘極線GL在連結區LK中連接閘極驅動器40A、40B。具體地，閘極驅動器40A、40B的多個輸出線(如圖11中的輸出線45)可朝連結區LK延伸，且閘極線GL可朝連結區LK延伸。雖然閘極驅動器40A、40B的輸出線與閘極線GL可透過連結區LK中的多個連結線LN而連接，但本發明不以此為限，且輸出線與閘極線GL可為一體成形。
顯示面板10包含一有效區AA及非有效區NA。有效區AA用以實現為顯示輸入影像於其上的螢幕，且非有效區NA位於有效區AA的至少一側。
非有效區NA是不顯示輸入影像的區域，非有效區NA可不設有子畫素SP，且訊號線及閘極驅動器40A、40B可設置於非有效區NA中。
在有效區AA中，連接於彼此相交的資料線DL與閘極線GL的子畫素SP可配置成一矩陣。如圖2所示，子畫素SP各包含一發光裝置500以及導電地連接於發光裝置500的至少一驅動電晶體(Driving Transistor)100以及至少一開關電晶體(Switching Transistor)200。
用以支撐開關電晶體200與驅動電晶體100的一基板101可包含多個聚醯亞胺(Polyimide，PI)層。當基板101是由聚醯亞胺製成時，可在一玻璃製支撐基板是設置於基板101下方的狀態下執行用於製造顯示裝置的步驟，且在所述用於製造顯示裝置的步驟完成之後，支撐基板可從基板101釋出。進一步地，當支撐基板從基板101釋出時，用以支撐基板101的一背板可設置於基板101下方。進一步地，基板101可由可撓的塑膠材料或玻璃所製成。
包含一多重緩衝層112以及一下緩衝層115的一緩衝層110可設置於基板101。多重緩衝層112可延緩穿透基板101之濕氣及/或氧氣的擴散。多重緩衝層112可透過至少一次交替疊設之一氮化矽(Silicon nitride，SiNx)層和一氧化矽(Silicon oxide，SiOx)層所形成。
下緩衝層115可起到保護一第二主動層220且隔絕由基板101引入的各種瑕疵的作用。下緩衝層115可由非晶矽(Amorphous silicon，a-Si)、氮化矽(SiNx)或氧化矽(SiOx)等所製成。
驅動電晶體100可設置於緩衝層110。驅動電晶體100可運作以響應存於一儲存電容器的資料電壓(Data voltage)，使得驅動電流在一高電壓輸送線和一低電壓輸送線之間流動。如圖2所示，驅動電晶體100可包含導電地連接於開關電晶體200的一第二汲極的一第一閘極130、連接於高電壓輸送線的一第一源極142、連接於發光裝置500的一第一汲極145以及用以在第一源極142與第一汲極145之間形成一通道的一第一主動層120。
也就是說，驅動電晶體100可包含第一主動層120、第一閘極130、第一源極142和第一汲極145，且可進一步包含連接於與第一閘極130一體成形的閘極線GL的一重疊圖案1000。
驅動電晶體100的第一主動層120可設置於緩衝層110上。第一主動層120可包含低溫多晶矽(Low temperature polysilicon，LTPS)。由於多晶矽材料具有高流動性(大於或等於100cm2/Vs)並從而具有低能耗和卓越的可靠性，多晶矽材料可應用於一閘極驅動器及/或用於驅動裝置的一多工器(其驅動用於顯示裝置的薄膜電晶體)，且可應用於根據本發明一實施例所述的顯示裝置中的驅動電晶體100的第一主動層120。一非晶矽材料可沉積於緩衝層110上，一多晶矽層可透過執行一脫氫程序以及一結晶程序而形成，且第一主動層120可透過圖案化所述多晶矽層而形成。
第一主動層120可包含一第一通道區120a以及位於第一通道區120a兩側的一第一源極區120b以及第一汲極區120c，其中在第一通道區120a中，當驅動電晶體100被驅動時形成有一通道。第一源極區120b係指第一主動層120中連接於第一源極142的部分，且第一汲極區120c係指第一主動層120連接於第一汲極145的部分。第一通道區120a、第一源極區120b及第一汲極區120c可由進行第一主動層120的離子摻雜(雜質摻雜)而定義。第一源極區120b和第一汲極區120c可透過將由多晶矽材料製成的第一主動層120雜摻作為摻雜物的離子而形成。於此，第一通道區120a可為由多晶矽材料製成的第一主動層120中未被摻雜的部分。
一第一閘極絕緣層125可設置於驅動電晶體100的第一主動層120上。第一閘極絕緣層125可形成為包含一氮化矽(SiNx)層或一氧化矽(SiOx)層的一單層結構，或可形成為包含一氮化矽(SiNx)層以及一氧化矽(SiOx)層的一多層結構。用以分別將驅動電晶體100的第一汲極145和第一源極142連接第一主動層120的第一汲極區120c和第一源極區120b的多個接觸孔可形成於第一閘極絕緣層125中。
驅動電晶體100的第一閘極130設置於第一閘極絕緣層125上。第一閘極130可透過在第一閘極絕緣層125上形成有由鉬(Mo)等相似物形成的一金屬層並圖案化所述金屬層而形成。第一閘極130可設置於第一閘極絕緣層125上以重疊驅動電晶體100的第一主動層120的第一通道區120a。
於此，當第一閘極130形成於第一閘極絕緣層125上時，一遮光圖案210可進一步設置於開關電晶體200所設置的區域中。遮光圖案210可避免第二主動層220(其將於以下描述)暴露於光照下。
一第一層間絕緣層305可設置於第一閘極絕緣層125和第一閘極130上。第一層間絕緣層305是作為用以將第一閘極130和第一主動層120絕緣於第一閘極130的多個上層的一絕緣層，且第一層間絕緣層305在第一主動層120的熱處理的過程中穩定第一主動層120。第一層間絕緣層305可例如由氮化矽(SiNx)製成，以在第一主動層120的氫化處理的過程中對驅動電晶體100的第一主動層120提供氫。
一隔離絕緣層300可設置於第一層間絕緣層305上。隔離絕緣層300可例如由氧化矽(SiOx)製造以防止氫離子進入第二主動層 220。若第二主動層220是氧化物半導體層，則氫離子進入第二主動層220可能造成常閉型特性(Normally-off characteristics)的劣化。因此，可設有由氧化物絕緣材料製成以防止氫離子進入第二主動層220的隔離絕緣層300。隔離絕緣層300可用於用以形成開關電晶體200的緩衝膜。進一步地，用以暴露出驅動電晶體100的第一主動層120的第一汲極區120c和第一源極區120b的多個接觸孔可形成於隔離絕緣層300、第一層間絕緣層305和第一閘極絕緣層125中。
開關電晶體200的第二主動層220可設置於隔離絕緣層300上。進一步地，重疊圖案1000可在驅動電晶體100形成的區域中設置於隔離絕緣層300上。
重疊圖案1000可包含設置於閘極線GL及/或第一閘極130以彼此重疊的一第一重疊圖案1010以及一第二重疊圖案1020。
第一重疊圖案1010可由與形成於隔離絕緣層300上的第二主動層220相同的材料製成。第二重疊圖案1020可由單一金屬或多種金屬製成並形成於第一重疊圖案1010上。
請參照圖3和圖4，重疊圖案1000可重疊閘極線GL和第一閘極130。重疊圖案1000可包含一重疊圖案線1100以及一重疊圖案電極1200。重疊圖案電極1200可重疊第一閘極130。進一步地，在將於以下說明的另一實施例中，重疊圖案電極1200可不重疊第一閘極130，且可作為連接於閘極線GL的一分支部。於此，重疊圖案電極1200為可選擇性地形成。
重疊圖案1000可設置於有效區AA中，且重疊圖案1000 的寬度可小於閘極線GL的寬度。因此，重疊圖案1000可完全重疊閘極線GL。
重疊圖案1000可透過多個接觸孔CNT連接閘極線GL。接觸孔CNT可在重疊圖案1000和閘極線GL彼此重疊的區域中穿過隔離絕緣層300和第一層間絕緣層305。接觸孔的數量可為多個以將重疊圖案1000和閘極線GL彼此連接。雖然第一層間絕緣層305係如這些圖式所呈現，但第一層間絕緣層305可選擇性地設置於隔離絕緣層300上。
閘極線GL可連接第一重疊圖案1010，且第二重疊圖案1020可設置於第一重疊圖案1010上。第一重疊圖案1010可與第二主動層220以相同的方式由一氧化物半導體形成。第二重疊圖案1020可由鉬/鈦(Mo/Ti)、鉬鈦合金/銅/鉬鈦合金(MoTi/Cu/MoTi)、鉬/鋁/鉬(Mo/Al/Mo)和鈦/鋁/鈦(Ti/Al/Ti)至少其中一者所形成。
因此，在根據本發明一實施例所述之顯示裝置中，重疊圖案1000連接閘極線GL，從而可作為閘極線GL的複聯(Redundancy)。亦即，重疊圖案1000可降低閘極線GL的電阻，從而可應付顯示裝置的高速驅動。
接著，開關電晶體200可包含第二主動層220、一第二閘極230、一第二閘極絕緣層225、一第二源極242以及一第二汲極245。
設置於隔離絕緣層300的第二主動層220可由氧化物半導體製成。由於氧化物半導體材料具有比矽材料大的能帶間隙(Band gap)，故電子在一關閉狀態(Off state)下無法通過其能帶間隙，從而氧化物半導體材料具有低的關閉電流(Off-current)。因此，包含由氧化物半導體製成的一主動層的一薄膜電晶體可具有短的導通時間(on-time)和長的關斷時間 (off-time)。因此，所述薄膜電晶體適於執行一切換操作(Switching operation)。進一步地，由於所述薄膜電晶體具有低的關閉電流，故可減少輔助電容的大小，從而薄膜電晶體可適用於高解析度的顯示裝置。具體地，第二主動層220可由金屬氧化物形成，所述金屬氧化物例如為銦鎵鋅氧化物(indium-gallium-zinc-oxide)等多種金屬的氧化物。
第二主動層220可透過在隔離絕緣層300上沉積金屬氧化物、進行用於穩定的一熱處理程序並圖案化所述金屬氧化物而形成。第二主動層220可包含一第二通道區220a以及位於第二通道區220a兩側的一第二源極區220b以及一第二汲極區220c，其中在第二通道區220a中，當開關電晶體200被驅動時形成有一通道。第二源極區220b係指第二主動層220中連接於第二源極242的部分，且第二汲極區220c係指第二主動層220中連接於第二汲極245的部分。第二通道區220a、第二源極區220b及第二汲極區220c可由進行第二主動層220的離子摻雜(雜質摻雜)而定義。第二源極區220b和第二汲極區220c可透過對第二主動層220離子摻雜而形成。
第二閘極絕緣層225可設置於第二主動層220、重疊圖案1000和隔離絕緣層300。第二閘極絕緣層225可形成為包含一氮化矽(SiNx)層或一氧化矽(SiOx)層的一單層結構，或可形成為包含一氮化矽(SiNx)層以及一氧化矽(SiOx)層的一多層結構。作為另一示例，第二閘極絕緣層225可被圖案化以重疊第二主動層220的第二通道區220a。
第二閘極230可設置於第二閘極絕緣層225上。第二閘極230可透過在第二閘極絕緣層225上形成有由鉬(Mo)等相似物形成的一金 屬層並圖案化所述金屬層而形成。第二閘極230可被圖案化以重疊第二閘極絕緣層225和第二主動層220的第二通道區220a。
一第二層間絕緣層405可設置於第二閘極230和第二閘極絕緣層225上。第二層間絕緣層405可為一鈍化層。用以暴露出第一源極142、第一汲極145、第二源極242和第二汲極245的多個接觸孔可穿過第二閘極絕緣層225和第二層間絕緣層405。
發光裝置500包含一陽極510、一陰極530以及形成於陽極510和陰極530之間的一發射堆520。
各子畫素的陽極510可彼此獨立地設置於一第二平坦化層420上。陽極510可連接透過一第二畫素接觸孔CH2而暴露的一畫素連接電極450，其中第二畫素接觸孔CH2穿過第二平坦化層420。於此，畫素連接電極450可連接透過一第一畫素接觸孔CH1而暴露的第一汲極145，其中第一畫素接觸孔CH1穿過一第一平坦化層410。
陽極510可設置於第二平坦化層420上從而不僅與由一堤部570所定義的一發射區重疊，也與驅動電晶體100和開關電晶體200中至少一者重疊，藉以可增加發射區域。
所述堤部570被形成以暴露出各子畫素的陽極510，從而形成各子畫素的發射區域。堤部570在有效區AA中可由不透明材料製成(例如黑色材料)以防止相鄰子畫素之間的光學干涉，或者除了有效區AA外也可形成於非有效區NA以重疊閘極驅動器40A、40B。在此情況下，堤部570可包含一遮光材料，其中所述遮光材料包含彩色顏料、有機黑和碳中至少一者。
發射堆520可透過在陽極510上依序堆疊一洞相關層(hole-relating layer)、一有機發射層和一電子相關層而形成，或可依與上述相反的順序堆疊而形成。發射堆520透過使用精細金屬遮罩(Fine metal mask，FMM)的一製造程序而形成。於此，在堤部570上可進一步設置有多個間隔件以防止因精細金屬遮罩而損害相鄰的發射堆520及/或堤部570。間隔件可由與堤部570或第一和第二平坦化層410、420相同的材料製成。
陰極530可形成於發射堆520的上表面和側表面以與陽極510相對，從而發射堆520介於其之間。陰極530可共同遍及形成於有效區AA中的所有子畫素以被子畫素共享。一封裝單元600設置於在其上設有陰極530的基板101。
封裝單元600可防止外部濕氣或氧氣滲入容易受到外部濕氣或氧氣影響的發光裝置500。基於此目的，封裝單元600包含多個無機封裝層610、620以及設置於無機封裝層610、620之間的一有機封裝層650，且無機封裝層620被設置為最上層。於此，封裝單元600可包含至少二無機封裝層610、620和至少一有機封裝層650。在本發明中，將作為示例性描述其中有機封裝層650係設置於無機封裝層610、620之間的封裝單元600的結構。
設置於無機封裝層610、620之間的有機封裝層650可作為緩和各無機封裝層610、620之間應力的一緩衝層，且可強化平坦化性能。在一些示例中，有機封裝層650可用於緩和由可彎折顯示裝置的彎曲而引起的應力。有機封裝層650可由例如為丙烯酸樹脂(acrylic resin)、環氧樹 脂(epoxy resin)、聚醯亞胺(polyimide)、聚乙烯(polyethylene)、聚己內酯(polycaprolactone，PCL)或碳氧化矽(silicon oxycarbide，SiOC)的有機絕緣材料所製成。
無機封裝層610形成於在其上形成有陰極530的基板101上以最靠近發光裝置500。無機封裝層610可由如氮化矽(SiNx)、氧化矽(SiOx)、氮氧化矽(SiON)或氧化鋁(Al2O3)的無機絕緣材料製成，其可在低溫下沉積。因此，由於無機封裝層610透過在低溫環境下沉積形成，故可防止對於在無機封裝層610的沉積過程中容易受到高溫環境影響的發射堆520的損害。
無機封裝層620形成於在其上形成有有機封裝層650的基板101上，以覆蓋無機封裝層610和有機封裝層650的上表面和側表面。無機封裝層620最小化或防止外部濕氣或氧氣滲入無機封裝層610或有機封裝層650。無機封裝層620可由如氮化矽(SiNx)、氧化矽(SiOx)、氮氧化矽(SiON)或氧化鋁(Al2O3)的無機絕緣材料製成。
因此，在根據本發明一實施例所述之顯示裝置中，重疊圖案1000重疊閘極線GL且連接閘極線GL，從而可作為閘極線GL的複聯(Redundancy)。因此，重疊於閘極線GL的重疊圖案1000連接閘極線GL，而可降低閘極線GL的電阻，從而改善顯示裝置的驅動速度。
圖5為繪示根據本發明另一實施例所述之顯示裝置的平面示意圖，且圖6為沿圖5中II-II’線段的縱向剖面示意圖。
於此，將省略在圖5和圖6所示的本實施例中的一些部分與圖1至圖4所示的前一實施例中的部分實質相同的詳細描述，因其被認為 是不必要的，而為了便於描述，將引用圖1至圖4。
請參照圖5和圖6，根據本發明另一實施例所述之重疊圖案1000-1可配置為形成在大於閘極線GL的寬度的一區域中。閘極線GL的寬度可小於重疊圖案1000-1的寬度以完全重疊重疊圖案1000-1。亦即，重疊圖案1000-1的寬度可大於閘極線GL的寬度，從而閘極線GL可完全重疊於重疊圖案1000-1。
在一隔離絕緣層300上，一第二主動層220可設置於形成有一開關電晶體200的區域中，且重疊圖案1000-1可設置於形成有一驅動電晶體100的區域中，以形成於大於閘極線GL的寬度的區域中。
重疊圖案1000-1可包含設置於閘極線GL和一第一閘極130上以彼此重疊的一第一重疊圖案1010以及一第二重疊圖案1020。
第一重疊圖案1010可由與形成於隔離絕緣層300上的第二主動層220相同的材料製成。第一重疊圖案1010和第二主動層220可由氧化物半導體製成。第二重疊圖案1020可由單一金屬或多種金屬製成並形成於第一重疊圖案1010上。第二重疊圖案1020可由鉬/鈦(Mo/Ti)、鉬鈦合金/銅/鉬鈦合金(MoTi/Cu/MoTi)、鉬/鋁/鉬(Mo/Al/Mo)和鈦/鋁/鈦(Ti/Al/Ti)至少其中一者所形成。
重疊圖案1000-1可重疊閘極線GL和第一閘極130。重疊圖案1000-1可對應第一閘極130的一部分。
重疊圖案1000-1可透過多個接觸孔CNT連接閘極線GL。多個接觸孔CNT可在重疊圖案1000-1和閘極線GL彼此重疊的區域中形成於隔離絕緣層300和一第一層間絕緣層305中，從而可將重疊圖案1000-1連接閘極線GL。雖然第一層間絕緣層305係如這些圖式所呈現，但第一層間絕緣層305可選擇性地設置於隔離絕緣層300上。
閘極線GL可透過接觸孔CNT連接第一重疊圖案1010，且第二重疊圖案1020可設置於第一重疊圖案1010。
因此，在根據本發明另一實施例所述之顯示裝置中，重疊圖案1000-1連接於閘極線GL，從而可作為閘極線GL的複聯(Redundancy)。亦即，重疊圖案1000-1的寬度大於閘極線GL的寬度，而可進一步降低閘極線GL的電阻，從而可應付顯示裝置的高速驅動。
進一步地，重疊圖案1000-1在形成有閘極130的閘極線GL的區域中確保了比閘極線GL的寬度更大的面積，從而可使接觸孔CNT易於形成。
因此，在根據本發明另一實施例所述之顯示裝置中，重疊圖案1000-1設置於驅動電晶體100，以形成於大於閘極線GL的寬度的區域中，且連接於閘極線GL，而可進一步降低閘極線GL的電阻，從而改善顯示裝置的驅動速度。
圖7為繪示根據本發明再另一實施例所述之顯示裝置的平面示意圖，且圖8為沿圖7中III-III’線段的縱向剖面示意圖。
於此，將省略在圖7和圖8所示的本實施例中的一些部分與圖1至圖4所示的前一實施例中的部分基本相同的詳細描述，因其被認為是不必要的，而為了便於描述，將引用圖1至圖4。
請參照圖7和8，根據本發明再另一實施例所述之重疊圖案1000-3可配置為與閘極線GL分隔。進一步地，重疊圖案1000-3可平行於閘極線GL。於此，閘極線GL可包含自閘極線GL的長度方向朝重疊圖案1000-3突出的多個閘極分支部GL-1。
閘極分支部GL-1可具有重疊一部分重疊圖案1000-3的一重疊區OVA。用以將閘極分支部GL-1連接重疊圖案1000-3的一接觸孔可形成於重疊區OVA中。
具體地，在一隔離絕緣層300上，一第二主動層220可設置於設有一開關電晶體200的區域中，且一重疊圖案1000-3可設置於設有一驅動電晶體100的區域中。進一步地，在平面示意圖中，重疊圖案1000-3可設置於隔離絕緣層300以與閘極線GL分隔。也就是說，在平面示意圖中，閘極線GL與重疊圖案1000-3可彼此平行設置。進一步地，閘極線GL可包含自閘極線GL的長度方向朝重疊圖案1000-3突出的閘極分支部GL-1。
重疊圖案1000-3可包含設置於隔離絕緣層300上的一第二重疊圖案1020以及第一重疊圖案1010。重疊圖案1000-3的一些部分重疊於閘極分支部GL-1。
第一重疊圖案1010可由與設置於隔離絕緣層300上的一第二主動層220相同的材料製成。第一重疊圖案1010與第二主動層220可由氧化物半導體製成。第二重疊圖案1020可由單一金屬或多種金屬製成並形成於第一重疊圖案1010上。第二重疊圖案1020可由鉬/鈦(Mo/Ti)、鉬鈦合金/銅/鉬鈦合金(MoTi/Cu/MoTi)、鉬/鋁/鉬(Mo/Al/Mo)和鈦/鋁/鈦(Ti/Al/Ti)至少其中一者所形成。
在平面示意圖中，閘極線GL與重疊圖案1000-3可彼此平 行設置以與彼此分隔。於此，為了將閘極線GL連接重疊圖案1000-3，可設置有自閘極線GL突出的閘極分支部GL-1。具體地，閘極分支部GL-1可設置為自閘極線GL的長度方向朝向重疊圖案1000-3突出。閘極分支部GL-1可重疊於重疊圖案1000-3的一些部分。
重疊圖案1000-3可具有重疊區OVA，其中各重疊區OVA重疊於與其對應之其中一閘極分支部GL-1的一部分。重疊圖案1000-3可透過接觸孔CNT連接於閘極線GL。接觸孔CNT可在重疊區OVA中穿過隔離絕緣層300和一第一層間絕緣層305，其中重疊圖案1000-3與閘極線GL的閘極分支部GL-1在重疊區OVA中彼此重疊。接觸孔CNT的數量可為多個以將重疊圖案1000-3和閘極分支部GL-1彼此連接。雖然第一層間絕緣層305係如這些圖式所呈現，但第一層間絕緣層305可選擇性地設置於隔離絕緣層300上。
閘極分支部GL-1可透過接觸孔CNT連接於第一重疊圖案1010，且第二重疊圖案1020可設置於第一重疊圖案1010上。
因此，在根據本發明再另一實施例所述之顯示裝置中，重疊圖案1000-3在重疊圖案1000-3與閘極分支部GL-1彼此重疊的重疊區OVA中透過接觸孔CNT連接於閘極線GL，從而可作為閘極線GL的複聯(Redundancy)。亦即，重疊圖案1000-3與閘極線GL分隔且閘極分支部GL-1選擇性地與重疊圖案1000-3重疊，而在有重疊圖案1000-3形成的自由度的同時可降低閘極線GL的電阻，從而可應付顯示裝置的高速驅動。
因此，在根據本發明再另一實施例所述之顯示裝置中，重疊圖案1000-3與閘極線GL分隔，且透過閘極分支部GL-1連接於閘極線GL，而可降低閘極線GL的電阻，從而可改善顯示裝置的驅動速度。
圖9為繪示根據本發明又另一實施例所述之顯示裝置的平面示意圖，且圖10為沿圖9中IV-IV’線段的縱向剖面示意圖。
於此，將省略在圖9和圖10所示的本實施例中的一些部分與圖1至圖4所示的前一實施例中的部分基本相同的詳細描述，因其被認為是不必要的，而為了便於描述，將引用圖1至圖4。
請參照圖9和圖10，根據本發明又另一實施例所述之重疊圖案1000-4可配置為與閘極線GL分隔。進一步地，重疊圖案1000-4可平行於閘極線GL。於此，閘極線GL可包含自閘極線GL的長度方向朝重疊圖案1000-4突出的多個閘極分支部GL-2。
進一步地，在根據本發明又另一實施例所述之顯示裝置中，多個連接圖案1500重疊於閘極分支部GL-2和重疊圖案1000-4。於此，連接圖案1500可與一第二閘極230形成於同一層。也就是說，連接圖案1500可在一第二閘極絕緣層225上與第二閘極230同時形成。
閘極分支部GL-2可有與一部分的重疊圖案1000-4重疊的一區域，或者與重疊圖案1000-4不重疊。雖然這些圖式繪示出閘極分支部GL-2具有與一部分的重疊圖案1000-4重疊的一區域，但閘極分支部GL-2的任何區域都可不與重疊圖案1000-4重疊。
連接圖案1500可具有與閘極分支部GL-2重疊的一第一重疊區OVA1。一第一接觸孔CNT1可形成於第一重疊區OVA1中。第一接觸孔CNT1可將閘極分支部GL-2連接於連接圖案1500。
連接圖案1500可具有與重疊圖案1000-4重疊的一第二重疊區OVA2。一第二接觸孔CNT2可形成於第二重疊區OVA2中。第二接觸孔CNT2可將重疊圖案1000-4連接於連接圖案1500。
具體地，在一隔離絕緣層300上，一第二主動層220可設置於設有一開關電晶體200的區域中，且一重疊圖案1000-4可設置於設有一驅動電晶體100的區域中。進一步地，重疊圖案1000-4可設置於隔離絕緣層300以在平面示意圖中與閘極線GL分隔。也就是說，在平面示意圖中，閘極線GL和重疊圖案1000-4可彼此平行設置。進一步地，閘極線GL可包含自閘極線GL的長度方向朝重疊圖案1000-4突出的閘極分支部GL-2。
重疊圖案1000-4可包含設置於隔離絕緣層300上的一第二重疊圖案1020以及第一重疊圖案1010。重疊圖案1000-4的一些部分與閘極分支部GL-2重疊以與其連接。
第一重疊圖案1010可由與設置於隔離絕緣層300上的第二主動層220相同的材料製成。第一重疊圖案1010和第二主動層220可由氧化物半導體製成。第二重疊圖案1020可由單一金屬或多種金屬製成並形成於第一重疊圖案1010。第二重疊圖案1020可由鉬/鈦(Mo/Ti)、鉬鈦合金/銅/鉬鈦合金(MoTi/Cu/MoTi)、鉬/鋁/鉬(Mo/Al/Mo)和鈦/鋁/鈦(Ti/Al/Ti)至少其中一者所形成。
閘極線GL與重疊圖案1000-4可於一平面上彼此平行設置以與彼此分隔。於此，為了將閘極線GL連接重疊圖案1000-4，連接圖案1500可進一步設置於第二閘極絕緣層225上。各連接圖案1500的一側可與重疊圖案1000-4重疊，且各連接圖案1500的另一側可與閘極分支部 GL-2重疊。
連接圖案1500可依據在閘極線GL與重疊圖案1000-4之間的結構配置而設置為不同的形狀。在本發明的這些圖式中，重疊圖案1000-4與閘極分支部GL-2彼此垂直設置，從而為了將閘極分支部GL-2與重疊圖案1000-4彼此連接，連接圖案1500有具一彎曲區的結構。
連接圖案1500可具有與一部分的閘極分支部GL-2重疊的第一重疊區OVA1。在第一重疊區OVA1中，閘極分支部GL-2可透過第一接觸孔CNT1與連接圖案1500連接。
連接圖案1500可具有與一部分的重疊圖案1000-4重疊的第二重疊區OVA2。在第二重疊區OVA2中，重疊圖案1000-4可透過第二接觸孔CNT2與連接圖案1500連接。於此，連接圖案1500可連接重疊圖案1000-4的第二重疊圖案1020。
因此，閘極分支部GL-2與重疊圖案1000-4可透過連接圖案1500彼此連接。
第一接觸孔CNT1可在第一重疊區OVA1中穿過第二閘極絕緣層225、隔離絕緣層300以及一第一層間絕緣層305，其中閘極分支部GL-2與連接圖案1500在第一重疊區OVA1中彼此重疊。閘極分支部GL-2可透過第一接觸孔CNT1與連接圖案1500連接。雖然第一層間絕緣層305係如這些圖式所呈現，但第一層間絕緣層305可選擇性地設置於隔離絕緣層300上。
第二接觸孔CNT2可在第二重疊區OVA2中穿過第二閘極絕緣層225，其中重疊圖案1000-4與連接圖案1500在第二重疊區OVA2中彼此重疊。重疊圖案1000-4可透過第二接觸孔CNT2與連接圖案1500連接。
因此，在根據本發明又另一實施例所述之顯示裝置中，重疊圖案1000-4透過連接圖案1500連接於閘極分支部GL-2，從而可作為閘極線GL的複聯(Redundancy)。亦即，重疊圖案1000-4與閘極線GL分隔，且連接圖案1500與重疊圖案1000-4和閘極分支部GL-2重疊而將重疊圖案1000-4與閘極分支部GL-2彼此連接，從而在有重疊圖案1000-4形成的自由度的同時可降低閘極線GL的電阻，從而可應付顯示裝置的高速驅動。
因此，在根據本發明又另一實施例所述之顯示裝置中，重疊圖案1000-4與閘極線GL分隔，且閘極分支部GL-2透過連接圖案1500連接於重疊圖案1000-4，而可降低閘極線GL的電阻，從而可改善顯示裝置的驅動速度。
圖11為繪示根據本發明又再另一實施例所述之顯示裝置的平面示意圖，且圖12為沿圖1中V-V’線段的縱向剖面示意圖。
於此，將省略在圖11和圖12所示的本實施例中的一些部分與圖1至圖4所示的前一實施例中的部分基本相同的詳細描述，因其被認為是不必要的，而為了便於描述，將引用圖1至圖4。
請參照圖11和圖12，根據本發明又再另一實施例所述之顯示裝置可包含設置於有效區AA中的重疊圖案1000-5以及設置於非有效區NA中的多個延伸重疊圖案1000-6。於此，非有效區NA可包含一連結區LK，其中一閘極驅動器40A在連結區LK中連接一顯示面板10。
與從閘極驅動器40A牽出的多條輸出線45連接的多條連結線LN可設置於連結區LK中。輸出線45可與閘極線GL以相同的方式設置於一第一閘極絕緣層125上。進一步地，連結線LN可在非有效區NA中設置於一隔離絕緣層300上。
延伸至非有效區NA的連結區LK的一第一延伸線GL-5以及一第二延伸線GL-6可與閘極線GL一體成形。
設置於有效區AA中的重疊圖案1000-5可重疊閘極線GL。
在非有效區NA的連結區LK中，可設有自重疊圖案1000-5延伸至連結區LK的延伸重疊圖案1000-6，且延伸重疊圖案1000-6可重疊第一延伸線GL-5。為了將延伸重疊圖案1000-6連接第一延伸線GL-5，一第四接觸孔CNT4可設置於有延伸重疊圖案1000-6與第一延伸線GL-5彼此重疊的一區域中。
第一延伸線GL-5連接閘極線GL，且第二延伸線GL-6連接第一延伸線GL-5。
進一步地，在非有效區NA的連結區LK中，連結線LN與第二延伸線GL-6彼此重疊。為了將連結線LN連接第二延伸線GL-6，一第三接觸孔CNT3可設置於有連結線LN與第二延伸線GL-6彼此重疊的一區域中。
具體地，在有效區AA中的一隔離絕緣層300上，一第二主動層220可設置於設有一開關電晶體200的一區域中，一重疊圖案1000-5可設置於形成有一驅動電晶體100的一區域中。也就是說，重疊圖案1000-5可在有效區AA中設置於隔離絕緣層300上以重疊閘極線GL。
進一步地，在非有效區NA中的隔離絕緣層300上，連結線LN可透過第三接觸孔CNT3連接於第二延伸線GL-6，且延伸重疊圖案1000-6可透過第四接觸孔CNT4連接於第一延伸線GL-5。
第一重疊圖案1010可由與設置於隔離絕緣層300上的第二主動層220相同的材料製成。第一重疊圖案1010與第二主動層220可由氧化物半導體製成。第二重疊圖案1020可由單一金屬或多種金屬製成並形成於第一重疊圖案1010上。第二重疊圖案1020可由鉬/鈦(Mo/Ti)、鉬鈦合金/銅/鉬鈦合金(MoTi/Cu/MoTi)、鉬/鋁/鉬(Mo/Al/Mo)和鈦/鋁/鈦(Ti/Al/Ti)至少其中一者所形成。
因此，在根據本發明又再另一實施例所述之顯示裝置中，重疊圖案1000-5重疊於閘極線GL，延伸重疊圖案1000-6與連結線LN透過第四和第三接觸孔CNT4、CNT3分別連接設置於非有效區NA的連結區LK中的第一和第二延伸線GL-5、GL-6，從而重疊圖案1000-5可作為閘極線GL的複聯(Redundancy)。亦即，重疊圖案1000-5重疊於閘極線GL，連結線LN透過在非有效區NA中的延伸線GL-5、GL-6連接延伸重疊圖案1000-6，而在減少邊框尺寸的同時可降低閘極線GL的電阻，從而可應付顯示裝置的高速驅動。
因此，在根據本發明又再另一實施例所述之顯示裝置中，重疊圖案1000-5和閘極線GL延伸至非有效區NA，使閘極線GL與重疊圖案1000-5在非有效區中彼此連接，而可降低閘極線GL的電阻，從而可改善顯示裝置的驅動速度。
從以上描述可以明顯看出，根據本發明一實施例所述之顯示裝置，可透過形成重疊設置或鄰設於增加電阻的線路的一重疊圖案，並將重疊圖案連接於所述增加電阻的線路，來減少所述增加電阻的線路的電阻，以改善驅動速度。
進一步地，根據本發明一實施例所述之顯示裝置，延伸閘極線以連接於重疊圖案與連結線，從而除了因線路電阻的降低而改善驅動速度外，還可減少邊框尺寸。
對本領域中具通常知識者來說顯而易見的是，在不脫離本發明的精神或範圍的情況下，可以對本發明進行各種修改和變化。因此，本發明旨在涵蓋本發明的修改和變化，只要它們落入所請申請專利範圍及其等同物的範圍內。
10:顯示面板 20:資料驅動器 30:時序控制器 40A,40B:閘極驅動器 45:輸出線 100:驅動電晶體 101:基板 110:緩衝層 112:多重緩衝層 115:下緩衝層 120:第一主動層 120a:第一通道區 120b:第一源極區 120c:第一汲極區 125:第一閘極絕緣層 130:第一閘極 142:第一源極 145:第一汲極 200:開關電晶體 210:遮光圖案 220:第二主動層 220a:第二通道區 220b:第二源極區 220c:第二汲極區 225:第二閘極絕緣層 230:第二閘極 242:第二源極 245:第二汲極 300:隔離絕緣層 305:第一層間絕緣層 405:第二層間絕緣層 410:第一平坦化層
420:第二平坦化層
450:畫素連接電極
500:發光裝置
510:陽極
520:發射堆
530:陰極
570:堤部
600:封裝單元
610,620:無機封裝層
650:有機封裝層
1000,1000-1,1000-3,1000-4,1000-5,1000-6:重疊圖案
1010:第一重疊圖案
1020:第二重疊圖案
1100:重疊圖案線
1200:重疊圖案電極
1500:連接圖案
CNT:接觸孔
CNT1:第一接觸孔
CNT2:第二接觸孔
CNT3:第三接觸孔
CNT4:第四接觸孔
CH1:第一畫素接觸
CH2:第二畫素接觸孔
DL:資料線
GL:閘極線
GL-1:閘極分支部
GL-2:閘極分支部
GL-5:第一延伸線
GL-6:第二延伸線
AA:有效區
NA:非有效區
LK:連結區
LN:連結線
OVA:重疊區
OVA1:第一重疊區
OVA2:第二重疊區
SP:子畫素
所包含的圖式提供對本發明的進一步理解並且被併入並構成本申請的一部分，圖式繪示出了本發明的一個或多個實施例，並且與以下描述說明一起用於解釋本發明的原理。 圖1為繪示根據本發明一實施例所述之顯示裝置的平面結構示意圖。 圖2為根據本發明實施例所述之顯示裝置的縱向剖面示意圖。 圖3為圖1中A區域的平面放大示意圖。 圖4為沿圖3中I-I’線段的縱向剖面示意圖。 圖5為繪示根據本發明另一實施例所述之顯示裝置的平面示意圖。 圖6為沿圖5中II-II’線段的縱向剖面示意圖。 圖7為繪示根據本發明再另一實施例所述之顯示裝置的平面示意圖。 圖8為沿圖7中III-III’線段的縱向剖面示意圖。 圖9為繪示根據本發明又另一實施例所述之顯示裝置的平面示意圖。 圖10為沿圖9中IV-IV’線段的縱向剖面示意圖。 圖11為繪示根據本發明又再另一實施例所述之顯示裝置的平面示意圖。 圖12為沿圖1中V-V’線段的縱向剖面示意圖。
100:驅動電晶體
101:基板
110:緩衝層
112:多重緩衝層
115:下緩衝層
120:第一主動層
120a:第一通道區
120b:第一源極區
120c:第一汲極區
125:第一閘極絕緣層
130:第一閘極
142:第一源極
145:第一汲極
200:開關電晶體
210:遮光圖案
220:第二主動層
220a:第二通道區
220b:第二源極區
220c:第二汲極區
225:第二閘極絕緣層
230:第二閘極
242:第二源極
245:第二汲極
300:隔離絕緣層
305:第一層間絕緣層
405:第二層間絕緣層
410:第一平坦化層
420:第二平坦化層
450:畫素連接電極
500:發光裝置
510:陽極
520:發射堆
530:陰極
570:堤部
600:封裝單元
610,620:無機封裝層
650:有機封裝層
1000:重疊圖案
1010:第一重疊圖案
1020:第二重疊圖案
CH1:第一畫素接觸孔
CH2:第二畫素接觸孔

Claims (18)

  1. 一種顯示裝置，包含：一基板，包含一有效區以及一非有效區；多個第一薄膜電晶體，各該第一薄膜電晶體包含設置於該有效區中的一第一主動層、設置於該第一主動層上的一第一閘極絕緣層、設置於該第一閘極絕緣層上且重疊該第一主動層的一第一閘極、設置於該第一閘極上的一第一層間絕緣層以及穿設該第一閘極絕緣層以連接該第一主動層的一第一源極以及一第一汲極；一閘極線，與該第一閘極一體成形；一隔離絕緣層，設置於該第一層間絕緣層上；多個第二薄膜電晶體，設置於該有效區，各該第二薄膜電晶體包含設置於該隔離絕緣層上的一第二主動層、設置於該第二主動層上的一第二閘極絕緣層、設置於該第二閘極絕緣層上且重疊該第二主動層的一第二閘極、設置於第二閘極絕緣層和該第二閘極上的一第二層間絕緣層以及穿設該第二閘極絕緣層和該第二層間絕緣層以連接該第二主動層的一第二源極以及一第二汲極；以及一重疊圖案，設置於該隔離絕緣層上且連接該閘極線；其中，該重疊圖案包含：一第一重疊圖案，設置於該隔離絕緣層上且由與該第二主動層相同的材料形成；以及一第二重疊圖案，設置於該第一重疊圖案上。
  2. 如請求項1所述之顯示裝置，其中用以將該第一重疊圖案與該閘極線彼此連接的至少一接觸孔設置於該隔離絕緣層中。
  3. 如請求項2所述之顯示裝置，其中該至少一接觸孔設置於該有效區中。
  4. 如請求項1所述之顯示裝置，其中該第一重疊圖案與該第二主動層由一氧化物半導體所形成。
  5. 如請求項1所述之顯示裝置，其中該第二重疊圖案由鉬/鈦、鉬鈦合金/銅/鉬鈦合金、鉬/鋁/鉬和鈦/鋁/鈦至少其中一者所形成。
  6. 如請求項1所述之顯示裝置，其中該重疊圖案的寬度小於該閘極線的寬度以與該閘極線完全重疊。
  7. 如請求項6所述之顯示裝置，其中該重疊圖案更包含一重疊圖案線以及一重疊圖案電極，其中： 該重疊圖案電極重疊該第一閘極；以及 該重疊圖案線重疊該閘極線。
  8. 如請求項1所述之顯示裝置，其中該閘極線的寬度小於該重疊圖案的寬度以與該重疊圖案完全重疊。
  9. 如請求項1所述之顯示裝置，其中： 該重疊圖案與該閘極線彼此分隔並彼此平行設置； 該閘極線包含用以自該閘極線的一長度方向朝該重疊圖案突出的多個閘極分支部；以及 用以將各該閘極分支部連接於該重疊圖案的一接觸孔形成於各該閘極分支部與部分的該重疊圖案重疊的區域中。
  10. 如請求項1所述之顯示裝置，其中：該重疊圖案與該閘極線彼此分隔並彼此平行設置，且該閘極線包含用以自該閘極線的一長度方向朝該重疊圖案突出的多個閘極分支部；以及多個連接圖案與該第二閘極形成於同一層；其中，各該連接圖案用以：透過一第一接觸孔連接對應的其中一該閘極分支部，其中各該連接圖案於一第一重疊區中重疊於該對應的其中一該閘極分支部，且該第一接觸孔形成於該第一重疊區中；以及透過一第二接觸孔連接該重疊圖案，其中各該連接圖案在一第二重疊區中重疊於該重疊圖案，且該第二接觸孔形成於該第二重疊區中。
  11. 如請求項10所述之顯示裝置，其中各該連接圖案的一側在該第二重疊區中連接於該重疊圖案的該第二重疊圖案。
  12. 如請求項10所述之顯示裝置，其中該第一接觸孔在該第一重疊區中穿過該第二閘極絕緣層和該隔離絕緣層。
  13. 如請求項10所述之顯示裝置，其中該第二接觸孔在該第二重疊區中穿過該第二閘極絕緣層，且該重疊圖案與各該連接圖案在該第二重疊區中彼此重疊。
  14. 如請求項10所述之顯示裝置，其中該第二閘極與該些連接圖案設置於該第二閘極絕緣層上。
  15. 如請求項10所述之顯示裝置，其中該些連接圖案將該閘極線與該重疊圖案彼此連接。
  16. 如請求項10所述之顯示裝置，更包含： 一第一延伸線以及一第二延伸線，用以自設置於該有效區中的該閘極線朝該非有效區延伸； 一延伸重疊圖案，用以自設置於該有效區中以重疊該閘極線的該重疊圖案延伸朝該非有效區延伸以重疊該第一延伸線；以及 一連結線，設置於該非有效區的一連結區中以重疊該第二延伸線； 其中，該連結區包含： 一第三接觸孔，用以將該連結線連接於該第二延伸線；以及 一第四接觸孔，用以將該延伸重疊圖案連接於該第一延伸線。
  17. 如請求項16所述之顯示裝置，其中該第三接觸孔與該第四接觸孔穿過該隔離絕緣層。
  18. 如請求項16所述之顯示裝置，其中： 該第一延伸線連接該閘極線；以及 該第二延伸線連接該第一延伸線。
TW110136231A 2020-11-10 2021-09-29 顯示裝置 TWI802028B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200149302A KR20220063448A (ko) 2020-11-10 2020-11-10 표시장치
KR10-2020-0149302 2020-11-10

Publications (2)

Publication Number Publication Date
TW202219609A TW202219609A (zh) 2022-05-16
TWI802028B true TWI802028B (zh) 2023-05-11

Family

ID=81405183

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110136231A TWI802028B (zh) 2020-11-10 2021-09-29 顯示裝置
TW112113964A TW202332042A (zh) 2020-11-10 2021-09-29 顯示裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW112113964A TW202332042A (zh) 2020-11-10 2021-09-29 顯示裝置

Country Status (5)

Country Link
US (2) US20220149145A1 (zh)
JP (2) JP7242809B2 (zh)
KR (1) KR20220063448A (zh)
CN (1) CN114464647A (zh)
TW (2) TWI802028B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275038A1 (en) * 2004-06-14 2005-12-15 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
TW201613105A (en) * 2010-12-28 2016-04-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW347477B (en) * 1994-09-30 1998-12-11 Sanyo Electric Co Liquid crystal display with storage capacitors for holding electric charges
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5702689B2 (ja) 2010-08-31 2015-04-15 株式会社半導体エネルギー研究所 半導体装置の駆動方法、及び半導体装置
KR102097171B1 (ko) 2012-01-20 2020-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102519678B1 (ko) * 2016-08-01 2023-04-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102558973B1 (ko) * 2017-01-18 2023-07-24 삼성디스플레이 주식회사 트랜지스터 표시판
CN109671721A (zh) * 2018-12-10 2019-04-23 武汉华星光电半导体显示技术有限公司 显示装置及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275038A1 (en) * 2004-06-14 2005-12-15 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
TW201613105A (en) * 2010-12-28 2016-04-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20240057419A1 (en) 2024-02-15
TW202219609A (zh) 2022-05-16
JP2022077032A (ja) 2022-05-20
US20220149145A1 (en) 2022-05-12
KR20220063448A (ko) 2022-05-17
JP7242809B2 (ja) 2023-03-20
JP2023088927A (ja) 2023-06-27
CN114464647A (zh) 2022-05-10
TW202332042A (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
US11765937B2 (en) Display device
US20240090266A1 (en) Display Device
CN108206192B (zh) 用于显示装置的基板以及包括该基板的显示装置
US11063068B2 (en) Display apparatus
US9379170B2 (en) Organic light emitting diode display device and method of fabricating the same
US20090278452A1 (en) Double-sided emission type organic light emitting diode display
US7948167B2 (en) Organic light emitting device and manufacturing method thereof
US20200168638A1 (en) Display Device
US8330353B2 (en) Organic light emitting device and manufacturing method thereof
KR20090050765A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20210000383A (ko) 전계 발광 표시 장치
KR20210086247A (ko) 표시 장치
US20230189580A1 (en) Display Apparatus Having an Oxide Semiconductor
TWI802028B (zh) 顯示裝置
TW202228281A (zh) 顯示裝置
US20240172493A1 (en) Thin film transistor substrate, display device including the same, and manufacturing methods thereof
US20240224631A1 (en) Display Device
US20240071315A1 (en) Display apparatus
KR101057776B1 (ko) 유기전계발광소자 및 그 제조방법
KR20240108042A (ko) 발광 표시 장치
KR20230024322A (ko) 표시 장치
KR20210004794A (ko) 표시 장치
CN116347931A (zh) 有机发光显示装置和薄膜晶体管阵列基板
CN116154002A (zh) 驱动薄膜晶体管和包括该驱动薄膜晶体管的显示装置
KR20200061757A (ko) 표시장치