TWI794016B - 線路板及其製造方法 - Google Patents
線路板及其製造方法 Download PDFInfo
- Publication number
- TWI794016B TWI794016B TW111105897A TW111105897A TWI794016B TW I794016 B TWI794016 B TW I794016B TW 111105897 A TW111105897 A TW 111105897A TW 111105897 A TW111105897 A TW 111105897A TW I794016 B TWI794016 B TW I794016B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- insulating layer
- circuit
- conductive
- metal
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 239000002184 metal Substances 0.000 claims description 137
- 229910052751 metal Inorganic materials 0.000 claims description 137
- 239000000758 substrate Substances 0.000 claims description 80
- 238000000034 method Methods 0.000 claims description 47
- 238000005530 etching Methods 0.000 claims description 37
- 230000008569 process Effects 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 239000011888 foil Substances 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 564
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000000654 additive Substances 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 239000002861 polymer material Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
- H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
- H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
一種線路板包括絕緣層、線路層與多個導電柱。絕緣層具有第一表面與相對第一表面的第二表面。線路層配置於絕緣層中,並具有第三表面與相對第三表面的第四表面。絕緣層覆蓋第三表面,而絕緣層的第二表面與線路層的第四表面切齊。這些導電柱配置於絕緣層中,並連接線路層。這些導電柱從線路層的第三表面朝向絕緣層的第一表面延伸,並凸出於第一表面。
Description
本發明是有關於一種線路板及其製造方法,且特別是有關於一種具有多根凸出於絕緣層表面的導電柱之線路板以及此線路板的製造方法。
現今有的線路板具有多個導電盲孔(blind via),其中有的導電盲孔會連接兩個接墊。受到一般製程機台的對位能力限制,各個接墊的寬度通常會大於導電盲孔的寬度(即直徑),以確保導電盲孔能連接這些接墊。因此,接墊通常會凸出於導電盲孔的側壁,以至於這些接墊因具有較大的尺寸而在線路板的表面上佔據較多的面積,造成線路板在提高線路密度的發展上受到限制。
本發明至少一實施例提供一種線路板,其所包括的多根導電柱有助於提高線路密度。
本發明至少一實施例提供一種上述線路板的製造方法。
本發明至少一實施例所提供的線路板包括第一絕緣層、第一線路層與多個第一導電柱。第一絕緣層具有第一表面與相對第一表面的第二表面。第一線路層配置於第一絕緣層中,並具有第三表面與相對第三表面的第四表面,其中第一絕緣層覆蓋第三表面,而第一絕緣層的第二表面與第一線路層的第四表面切齊。這些第一導電柱配置於第一絕緣層中,並連接第一線路層,其中這些第一導電柱從第一線路層的第三表面朝向第一絕緣層的第一表面延伸,且這些第一導電柱凸出於第一表面。
在本發明至少一實施例中,各個第一導電柱具有側壁與相對於第三表面的端面,其中側壁連接端面的邊緣,並從端面的邊緣延伸至第一線路層。各個第一導電柱與第一線路層重疊而形成重疊面積,其中在同一個第一導電柱中,端面的寬度等於重疊面積的寬度。
在本發明至少一實施例中,上述端面的寬度與重疊面積的寬度之間的比值介於0.7至1之間。
在本發明至少一實施例中,至少一個第一導電柱的側壁與第三表面垂直。
在本發明至少一實施例中,至少一個第一導電柱的側壁的至少一部分與第一線路層的側邊的至少一部分切齊。
在本發明至少一實施例中,這些第一導電柱與第一線路層一體成型。
在本發明至少一實施例中,線路板還包括第二線路層、第二絕緣層與多個第二導電柱。第二絕緣層配置於第一線路層與第二線路層之間。這些第二導電柱配置於第二絕緣層中,並連接第一線路層與第二線路層。
在本發明至少一實施例中,各個第二導電柱的寬度從第一線路層朝向第二線路層遞增。
本發明至少一實施例所提供的線路板的製造方法包括在初始絕緣層上形成第一遮罩層,其中第一遮罩層具有第一鏤空圖案。在第一遮罩層上形成第二遮罩層,其中第二遮罩層具有不同於第一鏤空圖案的第二鏤空圖案,而部分第一鏤空圖案與部分第二鏤空圖案重疊。之後,以第一遮罩層與第二遮罩層作為遮罩,蝕刻初始絕緣層,以形成具有多個凹槽與多條溝渠的第一絕緣層,其中這些凹槽與這些溝渠連通,且這些凹槽從這些溝渠的底部朝向遠離這些溝渠的方向延伸。之後,沉積導電材料於這些凹槽內與這些溝渠內,以在這些凹槽內形成多個第一導電柱,以及在這些溝渠內形成第一線路層。之後,移除鄰接這些第一導電柱的部分第一絕緣層,以使這些第一導電柱凸出於第一絕緣層的表面。
在本發明至少一實施例中,上述線路板的製造方法還包括提供承載板,其包括支撐基板、多層金屬層與離型層。這些金屬層配置於支撐基板上,其中一層金屬層連接支撐基板,而離型層配置於相鄰兩層金屬層之間。在這些金屬層上形成初始絕緣層,其中另一層金屬層連接初始絕緣層。在形成這些第一導電柱與第一線路層之後,利用離型層,剝離支撐基板以及支撐基板所連接的其中一層金屬層,並保留連接第一絕緣層的另一層金屬層。在剝離支撐基板以及支撐基板所連接的金屬層之後,移除連接第一絕緣層的金屬層。
在本發明至少一實施例中,在沉積導電材料於這些凹槽內與這些溝渠內的過程中,更在第一絕緣層上形成導電層,其中導電層連接第一線路層,而第一線路層位於導電層與這些第一導電柱之間。上述線路板的製造方法更包括在剝離支撐基板以及支撐基板所連接的金屬層之前,移除導電層。
在本發明至少一實施例中,各個第一導電柱具有端面。在移除鄰接這些第一導電柱的部分第一絕緣層之前,這些第一導電柱的端面分別位於這些凹槽的底部,而第一絕緣層的一部分覆蓋這些第一導電柱的端面。
在本發明至少一實施例中,上述第一遮罩層為金屬圖案層,而在初始絕緣層上形成第一遮罩層的方法包括在初始絕緣層上形成金屬層。之後,圖案化金屬層。
在本發明至少一實施例中,在初始絕緣層上形成金屬層的方法包括在初始絕緣層上貼合金屬箔片。
在本發明至少一實施例中,上述第二遮罩層為光阻圖案層,而蝕刻初始絕緣層的方法包括以第一遮罩層作為遮罩,灰化第二遮罩層與部分初始絕緣層。
在本發明至少一實施例中,上述線路板的製造方法更包括在形成這些第一導電柱與第一線路層之後,在第一線路層上形成第二絕緣層、第二線路層與多個第二導電柱,其中第二絕緣層配置於第一線路層與第二線路層之間,而這些第二導電柱配置於第二絕緣層中,並連接第一線路層與第二線路層。
在本發明至少一實施例中,上述線路板的製造方法還包括提供承載板,其包括支撐基板、多層金屬層與離型層。這些金屬層配置於支撐基板上,其中一層金屬層連接支撐基板。離型層配置於相鄰兩層金屬層之間。之後,在這些金屬層上形成蝕刻終止層與初始絕緣層,其中另一層金屬層連接蝕刻終止層。在形成這些第一導電柱與第一線路層之後,利用離型層,剝離支撐基板以及支撐基板所連接的其中一層金屬層,並保留連接第一絕緣層的另一層金屬層。在剝離支撐基板以及支撐基板所連接的金屬層之後,移除連接第一絕緣層的金屬層。
在本發明至少一實施例中,在蝕刻初始絕緣層之後,這些凹槽從這些溝渠的底部延伸至蝕刻終止層。
在本發明至少一實施例中,各個第一導電柱具有端面。在移除鄰接這些第一導電柱的部分第一絕緣層之前,上述線路板的製造方法更包括移除蝕刻終止層,以暴露各個第一導電柱的端面。
基於上述,由於這些第一導電柱凸出於第一絕緣層的第一表面,因此各個第一導電柱凸出於第一表面的部分能作為接墊,以電性連接外部電子元件。此外,利用上述第一導電柱,可以有助於提高線路密度,以滿足目前線路板的高線路密度的發展趨勢。
在以下的內文中,為了清楚呈現本案的技術特徵,圖式中的元件(例如層、膜、基板以及區域等)的尺寸(例如長度、寬度、厚度與深度)會以不等比例的方式放大,而且有的元件數量會減少。因此,下文實施例的說明與解釋不受限於圖式中的元件數量以及元件所呈現的尺寸與形狀,而應涵蓋如實際製程及/或公差所導致的尺寸、形狀以及兩者的偏差。例如,圖式所示的平坦表面可以具有粗糙及/或非線性的特徵,而圖式所示的銳角可以是圓的。所以,本案圖式所呈示的元件主要是用於示意,並非旨在精準地描繪出元件的實際形狀,也非用於限制本案的申請專利範圍。
其次,本案內容中所出現的「約」、「近似」或「實質上」等這類用字不僅涵蓋明確記載的數值與數值範圍,而且也涵蓋發明所屬技術領域中具有通常知識者所能理解的可允許偏差範圍,其中此偏差範圍可由測量時所產生的誤差來決定,而此誤差例如是起因於測量系統或製程條件兩者的限制。此外,「約」可表示在上述數值的一個或多個標準偏差內,例如±30%、±20%、±10%或±5%內。本案文中所出現的「約」、「近似」或「實質上」等這類用字可依光學性質、蝕刻性質、機械性質或其他性質來選擇可以接受的偏差範圍或標準偏差,並非單以一個標準偏差來套用以上光學性質、蝕刻性質、機械性質以及其他性質等所有性質。
圖1至圖8是本發明至少一實施例的線路板的製造方法的剖面示意圖。請參閱圖1,在本實施例的製造方法中,首先,可提供承載板10,其可包括至少兩層金屬層11、一塊支撐基板13以及至少一層離型層12。這些金屬層11皆配置於支撐基板13上,而離型層12配置於相鄰兩層金屬層11之間。金屬層11可為金屬箔片,例如銅箔,而支撐基板13的材料可包括高分子材料,例如樹脂。
在圖1所示的實施例中,承載板10可以包括四層金屬層11、至少兩層離型層12以及一塊支撐基板13。這些金屬層11皆配置於支撐基板13上,其中兩層金屬層11位於支撐基板13的一側,而其他兩層金屬層11位於支撐基板13的另一側。所以,支撐基板13位於這些金屬層11之間。至少一層金屬層11連接支撐基板13。
以圖1為例,其中兩層金屬層11分別連接於支撐基板13的相對兩側,並且可以黏合於支撐基板13。各層離型層12配置於相鄰兩層金屬層11之間,以使各層離型層12能被兩層金屬層11所夾置。此外,支撐基板13也位於兩層離型層12之間,如圖1所示。
在其他實施例中,承載板10可包括兩層金屬層11、一塊支撐基板13以及一層離型層12,其中離型層12與這兩層金屬層11皆配置於支撐基板13的同一側。換句話說,在圖1所示的實施例中,位於支撐基板13同一側的兩層金屬層11與離型層12可省略,所以圖1不限制承載板10所包括的金屬層11與離型層12兩者之數量。
之後,在這些金屬層11上形成至少一層初始絕緣層110,其中一層金屬層11連接初始絕緣層110。以圖1為例,可以在承載板10的相對兩側上分別形成兩層初始絕緣層110,以使承載板10位在這些初始絕緣層110之間,其中各層初始絕緣層110形成於相鄰兩層金屬層11的一側,如圖1所示。因此,相鄰兩層金屬層11可位在支撐基板13與其中一層初始絕緣層110之間。
位在支撐基板13同一側的這些金屬層11中,其中一層金屬層11連接支撐基板13,而另一層金屬層11連接初始絕緣層110。例如,相鄰兩層金屬層11可以分別黏合於支撐基板13與初始絕緣層110,如圖1所示。此外,初始絕緣層110的材料可以是高分子材料,例如ABF(Ajinomoto Film)樹脂。
值得一提的是,在其他實施例中,位於支撐基板13同一側的這些金屬層11與離型層12可以省略,以使離型層12與金屬層11僅配置於支撐基板13的同一側。當離型層12與金屬層11僅配置於支撐基板13的一側,未配置於支撐基板13的另一側時,可以僅形成一層初始絕緣層110,其中初始絕緣層110與這些金屬層11都在支撐基板13的同一側。換句話說,在圖1中,位於支撐基板13其中一側的這些金屬層11、離型層12與初始絕緣層110皆可省略,而位於支撐基板13另一側的這些金屬層11、離型層12與初始絕緣層110皆可保留。
請參閱圖2,之後,在初始絕緣層110上形成金屬層210。在本實施例中,金屬層210可為金屬箔片,例如銅箔,所以形成金屬層210的方法可以是在初始絕緣層110上貼合金屬箔片。由於在圖1的實施例中,兩層初始絕緣層110可分別形成於承載板10的相對兩側,因此在圖2所示的實施例中,可以在這些初始絕緣層110上分別形成兩層金屬層210。不過,須說明的是,在其他實施例中,由於初始絕緣層110可以只形成一層,因此可以僅形成一層金屬層210於唯一的初始絕緣層110上。換句話說,金屬層210可以僅形成一層。
請參閱圖3,之後,圖案化這些金屬層210,以在這些初始絕緣層110上分別形成兩層第一遮罩層311與312,其中圖案化這些金屬層210的方法可以是微影與蝕刻。由於第一遮罩層311與312是由圖案化金屬層210而形成,所以第一遮罩層311與312皆為金屬圖案層。
值得一提的是,在其他實施例中,金屬層210也可以是透過沉積而形成的金屬膜層,其中前述沉積例如是有電電鍍(electroplating)或無電電鍍(electroless plating)。所以,第一遮罩層311與312不限制是由金屬箔片所製成。此外,在其他實施例中,第一遮罩層311與312也可以是利用半加成法或加成法而形成。具體而言,可以在這些初始絕緣層110上分別形成兩層圖案層(未繪示),其例如是經曝光與顯影之後的光阻圖案。之後,以這些圖案層作為遮罩,進行有電電鍍或無電電鍍。如此,這些第一遮罩層311與312得以形成。在第一遮罩層311與312形成之後,移除這些圖案層。
這些第一遮罩層311與312分別具有第一鏤空圖案311p與312p。第一鏤空圖案311p與312p皆為第一遮罩層311與312的圖案化開口,並且分別局部暴露這些初始絕緣層110,其中第一鏤空圖案311p與312p兩者形狀可以相同或相異。以圖3為例,第一鏤空圖案311p與312p兩者形狀可以彼此不同。
之後,在這些第一遮罩層311與312上分別形成兩層第二遮罩層321與322,其中第二遮罩層321與322分別具有第二鏤空圖案321p與322p。第二鏤空圖案321p與322p皆為第二遮罩層321與322的圖案化開口,其中第二鏤空圖案321p與322p各自不同於第一鏤空圖案311p與312p。以圖3為例,第二鏤空圖案321p與第一鏤空圖案311p不會完全重疊,而第二鏤空圖案322p與第一鏤空圖案312p不會完全重疊。因此,第二鏤空圖案321p與第一鏤空圖案311p彼此不同,而第二鏤空圖案322p與第一鏤空圖案312p彼此不同。
在本實施例中,部分第一鏤空圖案311p與部分第二鏤空圖案321p重疊,而部分第一鏤空圖案312p與部分第二鏤空圖案322p重疊。由於第一鏤空圖案311p、312p與第二鏤空圖案321p、322p皆為圖案化開口,因此部分重疊的第一鏤空圖案311p與第二鏤空圖案321p兩者的至少一部分會彼此連通,而部分重疊的第一鏤空圖案312p與第二鏤空圖案322p兩者的至少一部分也會彼此連通,以使這些第二鏤空圖案321p與322p能分別局部暴露這些初始絕緣層110,如圖3所示。
請參閱圖3與圖4,之後,以這些第一遮罩層311、312與這些第二遮罩層321、322作為遮罩,蝕刻這些初始絕緣層110,以形成多個第一絕緣層110a與110b。第一絕緣層110a具有多個凹槽R32a與多條溝渠T31a,而第一絕緣層110b具有多個凹槽R32b與多條溝渠T31b。在第一絕緣層110a中,這些凹槽R32a與這些溝渠T31a連通,且這些凹槽R32a皆從這些溝渠T31a的底部朝向遠離這些溝渠T31a的方向延伸。在第一絕緣層110b中,這些凹槽R32b與這些溝渠T31b連通,且這些凹槽R32b皆從這些溝渠T31b的底部朝向遠離這些溝渠T31b的方向延伸。
這些第二遮罩層321與322可以皆為光阻圖案層。也就是說,第二遮罩層321與322每一者可以是由光阻層經曝光及顯影而形成。蝕刻這些初始絕緣層110的方法可以是乾蝕刻,也就是利用電漿來蝕刻這些初始絕緣層110。前述乾蝕刻所採用的氣體可包括氧氣與四氟化碳,所以乾蝕刻所用的電漿是游離化(ionizating)氧氣與四氟化碳而形成。因此,被蝕刻的部分初始絕緣層110會被電漿灰化(plasma ashing)而移除。
由於第二遮罩層321與322可皆為光阻圖案層,所以在蝕刻這些初始絕緣層110的過程中,第二遮罩層321與322也會被電漿灰化而移除。此外,第一遮罩層311與312可皆為金屬圖案層,所以上述電漿難以蝕刻第一遮罩層311與312,以使第一遮罩層311與312可以作為蝕刻用的遮罩。因此,蝕刻這些初始絕緣層110的方法可以是以這些第一遮罩層311與312作為遮罩,灰化第二遮罩層321、322與這些初始絕緣層110的一部分。
在蝕刻這些初始絕緣層110的過程中,電漿會先蝕刻位於最外側的第二遮罩層321與322以及未被第一遮罩層311、312與第二遮罩層321、322所遮蓋的部分初始絕緣層110,從而形成這些凹槽R32a、R32b與這些溝渠T31a、T31b,其中第二遮罩層321與322用於形成這些凹槽R32a與R32b,而第一遮罩層311與312用於形成這些溝渠T31a與T31b。
須說明的是,在本實施例中,第一遮罩層311與312皆為金屬圖案層,而第二遮罩層321與322皆為光阻圖案。然而,在其他實施例中,第一遮罩層311與312以及第二遮罩層321與322可以皆為光阻圖案,其中第一遮罩層311與312的光阻成分可以不同於第二遮罩層321與322的光阻成分,以使在蝕刻初始絕緣層110期間,第一遮罩層311與312的蝕刻速率(etching rate)可以不同於第二遮罩層321與322的蝕刻速率,從而形成這些凹槽R32a、R32b與這些溝渠T31a、T31b。因此,第一遮罩層311與312不限制是金屬圖案層。
值得一提的是,這些凹槽R32a與R32b每一者並未延伸至承載板10的任一層金屬層11。換句話說,在蝕刻這些初始絕緣層110的過程中,蝕刻介質(etching media),例如上述電漿,並未將任一層初始絕緣層110貫穿,以使各個凹槽R32a的底部B32a位於第一絕緣層110a內,各個凹槽R32b的底部B32b位於第一絕緣層110b內。因此,這些凹槽R32a、R32b與這些溝渠T31a、T31b不會暴露任何金屬層11,如圖4所示。
請參閱圖5,之後,沉積導電材料於這些凹槽R32a、R32b內與這些溝渠T31a、T31b內,以在這些凹槽R32a與R32b內形成多個第一導電柱141,以及在這些溝渠T31a與T31b內形成第一線路層121與121’。第一線路層121與121’包括多個接墊121p與多條走線121t,其中這些第一導電柱141可分別連接這些接墊121p。沉積導電材料的方法可以包括有電電鍍以及無電電鍍,而上述導電材料可以是金屬材料,例如銅。
由於凹槽R32a與溝渠T31a連通,因此在沉積導電材料之後,位於第一絕緣層110a內的這些第一導電柱141會連接第一線路層121’,而且這些第一導電柱141與第一線路層121’一體成型(be integrally formed into one)。也就是說,在第一絕緣層110a中,各個第一導電柱141與第一線路層121’之間不會存有接縫(seam)或連接件(joint)。縱使將第一導電柱141與第一線路層121’剖面,各個第一導電柱141與第一線路層121’之間的剖面結構也不會存有接縫或連接件。同理,由於凹槽R32b與溝渠T31b連通,因此位於第一絕緣層110b內的這些第一導電柱141會連接第一線路層121,而且這些第一導電柱141與第一線路層121一體成型。
須說明的是,在圖5中,會用虛線區隔各個第一導電柱141與第一線路層121或121’,以使圖5能清楚呈現第一導電柱141、第一線路層121與121’。然而,在第一線路層121與121’兩者分別與對應的這些第一導電柱141一體成型的條件下,圖5所示的虛線並非是實際存在且看得見的界線(boundary),例如接縫或連接件。因此,圖5所示的虛線是虛設的,且僅供清楚呈現第一導電柱141以及第一線路層121與121’。
在沉積導電材料於這些凹槽R32a、R32b內與這些溝渠T31a、T31b內的過程中,更會在這些第一絕緣層110a與110b上分別形成兩層導電層51與52。在圖5所示的實施例中,導電層51連接第一線路層121’,其中第一線路層121’位於導電層51以及第一絕緣層110a內的這些第一導電柱141之間。導電層52連接第一線路層121,其中第一線路層121位於導電層52以及第一絕緣層110b內的這些第一導電柱141之間。這些導電層51與52兩者的一部分可以是由第一遮罩層311與312經有電電鍍而形成,而導電層51與52可皆為金屬層。
各個第一導電柱141具有端面141t,其中這些第一導電柱141的端面141t分別位於這些凹槽R32a與R32b的底部B32a、B32b。由於這些凹槽R32a與R32b每一者並未延伸至承載板10的任一層金屬層11,因此第一絕緣層110a與110b兩者的一部分會覆蓋這些第一導電柱141的端面141t。以圖5為例,這些第一絕緣層110a與110b皆具有覆蓋部P11,其中各個覆蓋部P11位於承載板10與這些第一導電柱141之間,並將各個第一導電柱141與金屬層11隔開,以使這些第一導電柱141不會直接接觸到金屬層11。
請參閱圖6,在形成這些第一導電柱141與第一線路層121、121’之後,在這些第一線路層121與121’上分別形成兩層第二絕緣層112與112’、兩層第二線路層122與122’以及多個第二導電柱142,其中第二線路層122與122’包括多個接墊122p與多條走線122t。第二絕緣層112與112’、第二線路層122與122’以及這些第二導電柱142可以用半加成法來形成。在形成第二絕緣層112與112’、第二線路層122與122’以及第二導電柱142以前,可移除這些導電層51與52(請參考圖5),其中這些導電層51與52可用蝕刻或研磨來移除。
第二絕緣層112’配置於第二線路層122’與第一線路層121’之間,而第二絕緣層112配置於第二線路層122與第一線路層121之間。這些第二導電柱142配置於這些第二絕緣層112與112’中,其中第二絕緣層112’內的第二導電柱142連接第一線路層121’與第二線路層122’,而第二絕緣層112內的第二導電柱142連接第一線路層121與第二線路層122。
請參閱圖6與圖7,在形成第一導電柱141、第二導電柱142、第一線路層121’、121以及第二線路層122’、122之後,利用這些離型層12,剝離支撐基板13及支撐基板13所連接的金屬層11,以使連接第一絕緣層110a與110b的這兩層金屬層11能與支撐基板13分離。
在剝離支撐基板13以及支撐基板13所連接的金屬層11之後,第一絕緣層110a、第一絕緣層110a內的這些第一導電柱141、第一線路層121’、第二絕緣層112’、第二絕緣層112’內的這些第二導電柱142以及第二線路層122’可用來製作成一塊線路板。第一絕緣層110b、第一絕緣層110b內的這些第一導電柱141、第一線路層121、第二絕緣層112、第二絕緣層112內的這些第二導電柱142以及第二線路層122可用來製作成另一塊線路板。因此,一塊承載板10可製造出兩塊線路板。
圖7是以圖6中支撐基板13下方的膜層結構作為舉例說明,以說明後續的流程,所以圖7繪示出圖6中的第一絕緣層110b、第一絕緣層110b內的第一導電柱141、第一線路層121、第二絕緣層112、第二絕緣層112內的這些第二導電柱142以及第二線路層122,但未繪示圖6中的第一絕緣層110a、第一絕緣層110a內的第一導電柱141、第一線路層121’、第二絕緣層112’、第二絕緣層112’內的第二導電柱142以及第二線路層122’。
須說明的是,圖6中的第一絕緣層110a、第一絕緣層110a內的第一導電柱141、第一線路層121’、第二絕緣層112’、第二絕緣層112’內的第二導電柱142以及第二線路層122’也可以進行如圖7與圖8所揭示的步驟,從而形成另一塊線路板。因此,圖6所示的支撐基板13上方的膜層結構也可進行後續流程而製成另一塊線路板。
請參閱圖7與圖8,在剝離支撐基板13以及支撐基板13所連接的金屬層11之後,移除連接第一絕緣層110b的金屬層11,以裸露出第一絕緣層110b,其中移除金屬層11的方法可以是蝕刻或研磨。由於第一絕緣層110b一部分(即覆蓋部P11)覆蓋第一導電柱141的端面141t,因此在以蝕刻方式移除金屬層11的過程中,覆蓋部P11可作為蝕刻終止層,以避免蝕刻介質(例如蝕刻液)傷害第一導電柱141。
在移除金屬層11之後,移除鄰接這些第一導電柱141的部分第一絕緣層110b,即移除覆蓋部P11,以形成第一絕緣層111。至此,一種包括第一絕緣層111、第一線路層121、第二絕緣層112、第二線路層122、多個第一導電柱141與多個第二導電柱142的線路板100大致上已製造完成。
這些第一導電柱141凸出於第一絕緣層111的表面。以圖8為例,第一絕緣層111具有第一表面111a以及相對於第一表面111a的第二表面111b。第一表面111a可為第一絕緣層111的上表面,而第二表面111b可為第一絕緣層111的下表面,其中第一導電柱141凸出於第一表面111a。如此,第一導電柱141具有端面141t的末端可作為接墊,以電性連接外部電子元件,其例如是離散元件、未封裝的裸晶或封裝後的晶片。
移除鄰接第一導電柱141的部分第一絕緣層110b的方法可以是蝕刻,其中可選用不傷害金屬的蝕刻介質來蝕刻第一絕緣層110b,以避免在蝕刻第一絕緣層110b的過程中,傷害第一導電柱141。另外,在移除鄰接這些第一導電柱141的部分第一絕緣層110b之後,可於第二絕緣層112上形成絕緣保護層130,其例如是防焊層,其中絕緣保護層130覆蓋第二絕緣層112,並具有暴露出這些接墊122p的多個開口130h,以使這些接墊122p能電性連接外部電子元件,例如離散元件、未封裝的裸晶或封裝後的晶片。
值得一提的是,在其他實施例中,當承載板10只包括兩層金屬層11、一塊支撐基板13以及一層離型層12,而初始絕緣層110僅形成一層時,僅承載板10的一側可以用來製作線路板100,而承載板10的另一側不會用來製作線路板100。因此,在前述圖1至圖6所揭示的步驟中,位於支撐基板13上方的膜層,例如金屬層11、第一絕緣層110a、第一線路層121’、第二絕緣層112’與第二線路層122’,可以省略,而圖1至圖6所揭示的流程不限制線路板100的製造方法。
在圖8所示的實施例中,線路板100所包括的線路層之數量為兩層,即第一線路層121與第二線路層122。然而,在其他實施例中,線路板100所包括的線路層可以僅只有第一線路層121。或者,線路板100可以包括三層或三層以上的線路層。例如,在其他實施例中,線路板100可以包括第一線路層121、第二線路層122與第三線路層(未繪示),其中第二線路層122位於第一線路層121與第三線路層之間,而第三線路層可以透過半加成法而形成於第二線路層122上。
此外,這些第二線路層122、122’、這些第二導電柱142與上述第三線路層也可以採用與這些第一線路層121、121’及這些第一導電柱141相同的製作方法來製成。或者,第三線路層也可採用與這些第一線路層121、121’相同的製作方法來製成,但第二線路層122、122’與這些第二導電柱142可採用半加成法來形成。因此,第三線路層的製作方法可以相同於或不同於第二線路層122、122’與第二導電柱142的製作方法。
由此可知,線路板100所包括的線路層之數量可以是僅一層、兩層或兩層以上,而圖8不限制線路板100的線路層之數量。此外,當線路板100所包括的線路層僅只有第一線路層121時,線路板100可以不包括第二絕緣層112、第二線路層122、這些第二導電柱142以及絕緣保護層130。換句話說,圖8中的第二絕緣層112、第二線路層122、第二導電柱142與絕緣保護層130可以省略。
請參閱圖8,第一線路層121配置於第一絕緣層111中,並具有第三表面121a與一相對第三表面121a的第四表面121b,其中第一絕緣層111覆蓋第三表面121a。在以上線路板100的製造方法中,當導電層51與52(請參考圖5)以研磨方式移除時,第一絕緣層111的第二表面111b與第一線路層121的第四表面121b切齊。換句話說,第二表面111b與第四表面121b可以是共平面(coplanar),如圖8所示。
第二絕緣層112配置於第一線路層121與第二線路層122之間。這些第一導電柱141配置於第一絕緣層111中,其中這些第一導電柱141從第一線路層121的第三表面121a朝向第一絕緣層111的第一表面111a延伸,並且凸出於第一表面111a,以使第一導電柱141的末端(具有端面141t)可作為接墊,從而讓線路板100能透過這些第一導電柱141而電性連接外部電子元件。
各個第一導電柱141不僅具有相對於第三表面121a的端面141t,而且還具有側壁141s,其中側壁141s連接端面141t的邊緣,並從端面141t的邊緣延伸至第一線路層121。此外,這些第一導電柱141其中至少一根的側壁141s可以與第一線路層121的第三表面121a垂直,如圖8中位於最左邊的第一導電柱141。至少一根第一導電柱141的側壁141s的至少一部分能與第一線路層121的側邊121s的至少一部分切齊,如圖8所示。
各個第一導電柱141會與第一線路層121重疊而形成重疊面積R11。在同一個第一導電柱141中,端面141t的寬度W11可以實質上等於重疊面積R11的寬度,其中重疊面積R11的寬度相當於第一導電柱141的底部寬度。具體而言,在可允許的公差範圍內,寬度W11可不等於重疊面積R11的寬度,而寬度W11與重疊面積R11的寬度W22之間的比值可以介於0.7至1之間,例如是0.7、0.8或1。因此,各個第一導電柱141實質上可具有均勻的寬度,其相當於寬度W11。
由於各個第一導電柱141實質上具有均勻的寬度,因此第一導電柱141凸出於第一表面111a的部分可作為沒有孔環(annular ring)的接墊,以減少第一導電柱141在線路板100表面(例如第一表面111a)上所佔據的面積。如此,有助於提高線路板100的線路密度,以滿足目前線路板的高線路密度的發展趨勢。
特別一提的是,在本實施例中,各個第二導電柱142可以是導電盲孔,並可利用雷射鑽孔、無電電鍍與有電電鍍而形成。因此,有別於第一導電柱141,各個第二導電柱142具有不均勻的寬度,其中各個第二導電柱142的寬度可以是從第一線路層121朝向第二線路層122遞增,如圖8所示。
圖9至圖13是本發明另一實施例的線路板的製造方法的剖面示意圖,其中本實施例的製造方法與前述實施例的製造方法相似,且本實施例的製造方法基本上也能製造出上述線路板100。以下主要介紹與描繪本實施例與前述實施例之間的差異,兩者相同特徵基本上不再重複敘述。
請參閱圖9,首先,可提供承載板10。之後,可在基板10的金屬層11上形成蝕刻終止層91與初始絕緣層110,其中初始絕緣層110可覆蓋蝕刻終止層91。以圖9為例,可在承載板10的相對兩側上分別形成兩層蝕刻終止層91與兩層初始絕緣層110,以使承載板10位在這些初始絕緣層110之間以及這些蝕刻終止層91之間。
各層蝕刻終止層91形成於相鄰兩層金屬層11的一側。因此,相鄰兩層金屬層11可以位在支撐基板13與其中一層蝕刻終止層91之間,其中一層金屬層11連接支撐基板13,而另一層金屬層11連接蝕刻終止層91。此外,蝕刻終止層91可以是金屬層或絕緣層,例如鎳金屬層、高分子材料層或無機絕緣層。
請參閱圖10,接著,在這些初始絕緣層110上分別形成兩層第一遮罩層311與312以及兩層第二遮罩層321與322,其中第一遮罩層311與312以及第二遮罩層321與322形成方法已揭露於前述實施例中,在此不再重複敘述。
請參閱圖10與圖11,之後,以第一遮罩層311、312與第二遮罩層321、322作為遮罩,蝕刻這些初始絕緣層110,以形成第一絕緣層110a與110b,其中第一絕緣層110a具有多個凹槽R32a與多條溝渠T31a,而第一絕緣層110b具有多個凹槽R32b與多條溝渠T31b。
有別於前述實施例,在本實施例的第一絕緣層110a中,這些凹槽R32a皆從這些溝渠T31a的底部延伸至其中一層蝕刻終止層91。同樣地,在本實施例的第一絕緣層110b中,這些凹槽R32b皆從這些溝渠T31b的底部延伸至另一層蝕刻終止層91。因此,在蝕刻這些初始絕緣層110之後,這些凹槽R32a、R32b與這些溝渠T31a、T31b會局部暴露這些蝕刻終止層91的表面。換句話說,各個凹槽R32a的底部B32a等於其中一層蝕刻終止層91的表面,而各個凹槽R32b的底部B32b等於另一層蝕刻終止層91的表面。
請參閱圖11與圖12,之後,在這些凹槽R32a與R32b內形成多個第一導電柱141,以及在這些溝渠T31a與T31b內形成第一線路層121與121’,其中這些第一導電柱141分別連接這些第一線路層121與121’。各個第一導電柱141具有端面141t,其中這些第一導電柱141的端面141t分別位於這些凹槽R32a與R32b的底部B32a、B32b。
由於這些凹槽R32a與R32b皆分別延伸至這些蝕刻終止層91,因此這些端面141t皆位於這些蝕刻終止層91上。換句話說,這些第一導電柱141都會延伸到這些蝕刻終止層91,並可接觸蝕刻終止層91,而這些蝕刻終止層91會覆蓋這些第一導電柱141的端面141t。因此,各個蝕刻終止層91可以位於承載板10與這些第一導電柱141之間,並且將各個第一導電柱141與金屬層11隔開,以使這些第一導電柱141不會直接接觸到金屬層11。接著,在這些第一線路層121與121’上分別形成兩層第二絕緣層112與112’、兩層第二線路層122與122’以及多個第二導電柱142。
請參閱圖12與圖13,在形成這些第一導電柱141與第一線路層121、121’之後,利用這些離型層12,剝離支撐基板13及支撐基板13所連接的金屬層11,以使連接第一絕緣層110a與110b的這兩層金屬層11能與支撐基板13分離,其中圖13是以圖12中支撐基板13下方的膜層結構作為舉例說明,以說明後續流程。此外,圖12所示的支撐基板13上方的膜層結構也可進行以上後續流程而製成另一塊線路板。
請參閱圖13與圖14,在剝離支撐基板13與支撐基板13所連接的金屬層11之後,移除連接蝕刻終止層91的金屬層11,以裸露出蝕刻終止層91,其中移除金屬層11的方法可為蝕刻或研磨。由於蝕刻終止層91覆蓋端面141t,因此在以蝕刻方式移除金屬層11的過程中,蝕刻終止層91能保護第一導電柱141不受蝕刻介質(例如蝕刻液)傷害。例如,蝕刻終止層91可為鎳金屬層,而金屬層11可為銅金屬層,所以可以選用氫氧化鈉作為蝕刻介質來移除金屬層11。由於鎳金屬不易被氫氧化鈉腐蝕,因此以鎳製成的蝕刻終止層91能保護第一導電柱141不受氫氧化鈉的傷害。
請參閱圖14與圖15,在移除金屬層11之後,移除這些蝕刻終止層91,以暴露各個第一導電柱141的端面141t,其中移除這些蝕刻終止層91的方法可以是蝕刻或研磨。之後,移除鄰接這些第一導電柱141的部分第一絕緣層110b,以使這些第一導電柱141凸出於第一絕緣層111的表面。至此,線路板100大致上已製造完成。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,本發明所屬技術領域中具有通常知識者,在不脫離本發明精神和範圍內,當可作些許更動與潤飾,因此本發明保護範圍當視後附的申請專利範圍所界定者為準。
10:承載板
11、210:金屬層
12:離型層
13:支撐基板
51、52:導電層
91:蝕刻終止層
100:線路板
110:初始絕緣層
110a、110b、111:第一絕緣層
111a:第一表面
111b:第二表面
112、112’:第二絕緣層
121、121’:第一線路層
121a:第三表面
121b:第四表面
121s:側邊
122、122’:第二線路層
121p、122p:接墊
121t、122t:走線
130:絕緣保護層
130h:開口
141:第一導電柱
141s:側壁
141t:端面
142:第二導電柱
311、312:第一遮罩層
311p、312p:第一鏤空圖案
321、322:第二遮罩層
321p、322p:第二鏤空圖案
B32a、B32b:底部
P11:覆蓋部
R11:重疊面積
R32a、R32b:凹槽
T31a、T31b:溝渠
W11、W22:寬度
圖1至圖8是本發明至少一實施例的線路板的製造方法的剖面示意圖。
圖9至圖15是本發明另一實施例的線路板的製造方法的剖面示意圖。
100:線路板
111:第一絕緣層
111a:第一表面
111b:第二表面
112:第二絕緣層
121:第一線路層
121a:第三表面
121b:第四表面
121s:側邊
122:第二線路層
121p、122p:接墊
121t:走線
130:絕緣保護層
130h:開口
141:第一導電柱
141s:側壁
141t:端面
142:第二導電柱
R11:重疊面積
W11、W22:寬度
Claims (19)
- 一種線路板,包括: 一第一絕緣層,具有一第一表面與一相對該第一表面的第二表面; 一第一線路層,配置於該第一絕緣層中,並具有一第三表面與一相對該第三表面的第四表面,其中該第一絕緣層覆蓋該第三表面,而該第一絕緣層的該第二表面與該第一線路層的該第四表面切齊;以及 多個第一導電柱,配置於該第一絕緣層中,並連接該第一線路層,其中該些第一導電柱從該第一線路層的該第三表面朝向該第一絕緣層的該第一表面延伸,且該些第一導電柱凸出於該第一表面。
- 如請求項1所述的線路板,其中各該第一導電柱具有一側壁與一相對於該第三表面的端面,其中該側壁連接該端面的邊緣,並從該端面的邊緣延伸至該第一線路層,各該第一導電柱與該第一線路層重疊而形成一重疊面積,其中在同一該第一導電柱中,該端面的寬度等於該重疊面積的寬度。
- 如請求項2所述的線路板,其中該端面的寬度與該重疊面積的寬度之間的比值介於0.7至1之間。
- 如請求項2所述的線路板,其中至少一該第一導電柱的該側壁與該第三表面垂直。
- 如請求項2所述的線路板,其中至少一該第一導電柱的該側壁的至少一部分與該第一線路層的側邊的至少一部分切齊。
- 如請求項1所述的線路板,其中該些第一導電柱與該第一線路層一體成型。
- 如請求項1所述的線路板,還包括: 一第二線路層; 一第二絕緣層,配置於該第一線路層與該第二線路層之間;以及 多個第二導電柱,配置於該第二絕緣層中,並連接該第一線路層與該第二線路層。
- 如請求項7所述的線路板,其中各該第二導電柱的寬度從該第一線路層朝向該第二線路層遞增。
- 一種線路板的製造方法,包括: 在一初始絕緣層上形成一第一遮罩層,其中該第一遮罩層具有一第一鏤空圖案; 在該第一遮罩層上形成一第二遮罩層,其中該第二遮罩層具有一不同於該第一鏤空圖案的第二鏤空圖案,而部分該第一鏤空圖案與部分該第二鏤空圖案重疊; 以該第一遮罩層與該第二遮罩層作為遮罩,蝕刻該初始絕緣層,以形成具有多個凹槽與多條溝渠的一第一絕緣層,其中該些凹槽與該些溝渠連通,且該些凹槽從該些溝渠的底部朝向遠離該些溝渠的方向延伸; 沉積一導電材料於該些凹槽內與該些溝渠內,以在該些凹槽內形成多個第一導電柱,以及在該些溝渠內形成一第一線路層;以及 移除鄰接該些第一導電柱的部分第一絕緣層,以使該些第一導電柱凸出於該第一絕緣層的表面。
- 如請求項9所述的線路板的製造方法,還包括: 提供一承載板,其包括: 一支撐基板; 多層金屬層,配置於該支撐基板上,其中一該金屬層連接該支撐基板;以及 一離型層,配置於相鄰兩層金屬層之間; 在該些金屬層上形成該初始絕緣層,其中另一該金屬層連接該初始絕緣層; 在形成該些第一導電柱與該第一線路層之後,利用該離型層,剝離該支撐基板以及該支撐基板所連接的其中一該金屬層,並保留連接該第一絕緣層的另一該金屬層;以及 在剝離該支撐基板以及該支撐基板所連接的該金屬層之後,移除連接該第一絕緣層的該金屬層。
- 如請求項10所述的線路板的製造方法,其中在沉積該導電材料於該些凹槽內與該些溝渠內的過程中,更在該第一絕緣層上形成一導電層,其中該導電層連接該第一線路層,而該第一線路層位於該導電層與該些第一導電柱之間,該線路板的製造方法更包括: 在剝離該支撐基板以及該支撐基板所連接的該金屬層之前,移除該導電層。
- 如請求項9所述的線路板的製造方法,其中各該第一導電柱具有一端面,在移除鄰接該些第一導電柱的部分第一絕緣層之前,該些第一導電柱的該端面分別位於該些凹槽的底部,而該第一絕緣層的一部分覆蓋該些第一導電柱的該端面。
- 如請求項9所述的線路板的製造方法,其中該第一遮罩層為一金屬圖案層,而在該初始絕緣層上形成該第一遮罩層的方法包括: 在該初始絕緣層上形成一金屬層;以及 圖案化該金屬層。
- 如請求項13所述的線路板的製造方法,其中在該初始絕緣層上形成該金屬層的方法包括在該初始絕緣層上貼合一金屬箔片。
- 如請求項9所述的線路板的製造方法,其中該第二遮罩層為一光阻圖案層,蝕刻該初始絕緣層的方法包括: 以該第一遮罩層作為遮罩,灰化該第二遮罩層與部分該初始絕緣層。
- 如請求項9所述的線路板的製造方法,更包括: 在形成該些第一導電柱與該第一線路層之後,在該第一線路層上形成一第二絕緣層、一第二線路層與多個第二導電柱,其中該第二絕緣層配置於該第一線路層與該第二線路層之間,而該些第二導電柱配置於該第二絕緣層中,並連接該第一線路層與該第二線路層。
- 如請求項9所述的線路板的製造方法,還包括; 提供一承載板,其包括: 一支撐基板; 多層金屬層,配置於該支撐基板上,其中一該金屬層連接該支撐基板;以及 一離型層,配置於相鄰兩層金屬層之間; 在該些金屬層上形成一蝕刻終止層與該初始絕緣層,其中另一該金屬層連接該蝕刻終止層; 在形成該些第一導電柱與該第一線路層之後,利用該離型層,剝離該支撐基板以及該支撐基板所連接的其中一該金屬層,並保留連接該第一絕緣層的另一該金屬層;以及 在剝離該支撐基板以及該支撐基板所連接的該金屬層之後,移除連接該第一絕緣層的該金屬層。
- 如請求項17所述的線路板的製造方法,其中在蝕刻該初始絕緣層之後,該些凹槽從該些溝渠的底部延伸至該蝕刻終止層。
- 如請求項18所述的線路板的製造方法,其中各該第一導電柱具有一端面,在移除鄰接該些第一導電柱的部分第一絕緣層之前,更包括: 移除該蝕刻終止層,以暴露各該第一導電柱的該端面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/654,405 US11637060B2 (en) | 2019-07-18 | 2022-03-11 | Wiring board and method of manufacturing the same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108125490A TWI728410B (zh) | 2019-07-18 | 2019-07-18 | 電路板結構及其製作方法 |
US17/234,826 | 2021-04-20 | ||
US17/234,826 US11315865B2 (en) | 2019-07-18 | 2021-04-20 | Circuit board structure and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202245566A TW202245566A (zh) | 2022-11-16 |
TWI794016B true TWI794016B (zh) | 2023-02-21 |
Family
ID=74344032
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108125490A TWI728410B (zh) | 2019-07-18 | 2019-07-18 | 電路板結構及其製作方法 |
TW111105897A TWI794016B (zh) | 2019-07-18 | 2022-02-17 | 線路板及其製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108125490A TWI728410B (zh) | 2019-07-18 | 2019-07-18 | 電路板結構及其製作方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US11011458B2 (zh) |
CN (1) | CN115226301A (zh) |
TW (2) | TWI728410B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11637060B2 (en) | 2019-07-18 | 2023-04-25 | Unimicron Technology Corp. | Wiring board and method of manufacturing the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW466895B (en) * | 1997-06-30 | 2001-12-01 | Matsushita Electric Ind Co Ltd | Printed-circuit board having projection electrodes and method for producing the same |
TW573448B (en) * | 2001-08-20 | 2004-01-21 | Nec Electronics Corp | Manufacturing method of printed circuit board having plating conductive layer with bumps |
TWI393233B (zh) * | 2009-08-18 | 2013-04-11 | Unimicron Technology Corp | 無核心層封裝基板及其製法 |
US20170338174A1 (en) * | 2016-05-23 | 2017-11-23 | Phoenix Pioneer Technology Co., Ltd. | Packaging substrate and method of fabricating the same |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5246817A (en) | 1985-08-02 | 1993-09-21 | Shipley Company, Inc. | Method for manufacture of multilayer circuit board |
TW502392B (en) | 2001-09-28 | 2002-09-11 | Taiwan Semiconductor Mfg | Manufacturing method of solder bumps |
CN101902884B (zh) | 2009-05-26 | 2012-11-07 | 欣兴电子股份有限公司 | 形成复合材料电路板结构的方法 |
TWI556382B (zh) | 2014-08-26 | 2016-11-01 | 矽品精密工業股份有限公司 | 封裝基板及其製法 |
CN107872929B (zh) | 2016-09-27 | 2021-02-05 | 欣兴电子股份有限公司 | 线路板与其制作方法 |
TWI644598B (zh) | 2017-04-21 | 2018-12-11 | 南亞電路板股份有限公司 | 電路板結構及其形成方法 |
JP2019062113A (ja) | 2017-09-27 | 2019-04-18 | 日立化成株式会社 | 配線層の製造方法 |
JP7378910B2 (ja) | 2017-10-31 | 2023-11-14 | 株式会社アドテックエンジニアリング | 両面露光装置及び両面露光方法 |
TWI693872B (zh) * | 2018-10-29 | 2020-05-11 | 欣興電子股份有限公司 | 電路板製造方法 |
-
2019
- 2019-07-18 TW TW108125490A patent/TWI728410B/zh active
- 2019-09-23 US US16/579,812 patent/US11011458B2/en active Active
-
2021
- 2021-04-20 US US17/234,826 patent/US11315865B2/en active Active
-
2022
- 2022-02-17 TW TW111105897A patent/TWI794016B/zh active
- 2022-02-22 CN CN202210161006.1A patent/CN115226301A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW466895B (en) * | 1997-06-30 | 2001-12-01 | Matsushita Electric Ind Co Ltd | Printed-circuit board having projection electrodes and method for producing the same |
TW573448B (en) * | 2001-08-20 | 2004-01-21 | Nec Electronics Corp | Manufacturing method of printed circuit board having plating conductive layer with bumps |
TWI393233B (zh) * | 2009-08-18 | 2013-04-11 | Unimicron Technology Corp | 無核心層封裝基板及其製法 |
US20170338174A1 (en) * | 2016-05-23 | 2017-11-23 | Phoenix Pioneer Technology Co., Ltd. | Packaging substrate and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
US20210242123A1 (en) | 2021-08-05 |
TW202106137A (zh) | 2021-02-01 |
US11011458B2 (en) | 2021-05-18 |
TWI728410B (zh) | 2021-05-21 |
US20210020561A1 (en) | 2021-01-21 |
US11315865B2 (en) | 2022-04-26 |
TW202245566A (zh) | 2022-11-16 |
CN115226301A (zh) | 2022-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100142170A1 (en) | Chip embedded printed circuit board and manufacturing method thereof | |
JP2006229115A (ja) | 配線基板製造用金属部材と、それを用いた配線基板の製造方法 | |
KR20170009128A (ko) | 회로 기판 및 그 제조 방법 | |
TW201511626A (zh) | 晶片封裝基板及其製作方法 | |
TWI794016B (zh) | 線路板及其製造方法 | |
TW201720259A (zh) | 柔性電路板及其製作方法 | |
TWI736918B (zh) | 電路板及其製造方法 | |
TW202036817A (zh) | 散熱基板及其製作方法 | |
TWI519221B (zh) | 電路板及其製造方法 | |
KR20040023773A (ko) | 도체 배선 패턴의 형성 방법 | |
KR20170041530A (ko) | 인쇄회로기판 및 인쇄회로기판의 제조방법 | |
US11637060B2 (en) | Wiring board and method of manufacturing the same | |
TW202011786A (zh) | 線路基板及其製作方法 | |
TWI679926B (zh) | 基板結構及其製作方法 | |
TWI580331B (zh) | 具有凹槽的多層線路板與其製作方法 | |
JP2009016806A (ja) | 埋め込みパターン基板及びその製造方法 | |
TW202234962A (zh) | 具導通孔之電路板線路結構製作方法及所製成的具導通孔之電路板線路結構 | |
US20140174791A1 (en) | Circuit board and manufacturing method thereof | |
KR101320451B1 (ko) | 인쇄회로기판의 pth 도금방법 | |
TW201735755A (zh) | 軟性電路板及其製作方法 | |
TWI792566B (zh) | 電路板的製作方法 | |
TWI812074B (zh) | 封裝基板及其製法 | |
KR20130039080A (ko) | 인쇄회로기판 및 그 제조 방법 | |
TWM653530U (zh) | 線路板 | |
KR100652132B1 (ko) | 인쇄 회로 기판 및 이의 제작 방법 |