TWI792819B - 電腦裝置、記憶體模組的設定方法以及主機板 - Google Patents
電腦裝置、記憶體模組的設定方法以及主機板 Download PDFInfo
- Publication number
- TWI792819B TWI792819B TW110149522A TW110149522A TWI792819B TW I792819 B TWI792819 B TW I792819B TW 110149522 A TW110149522 A TW 110149522A TW 110149522 A TW110149522 A TW 110149522A TW I792819 B TWI792819 B TW I792819B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- extreme
- user interface
- custom
- module
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0611—Improving I/O performance in relation to response time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Security & Cryptography (AREA)
- Stored Programmes (AREA)
- Debugging And Monitoring (AREA)
Abstract
本發明提供一種電腦裝置、記憶體模組的設定方法以及主機板。電腦裝置包括記憶體模組、處理器以及主機板。主機板的基本輸入輸出系統儲存自訂極致記憶體設定檔。當處理器執行基本輸入輸出系統,以使電腦裝置顯示使用者介面時,基本輸入輸出系統透過使用者介面顯示記憶體模組中的多個預設極致記憶體設定檔以及自訂極致記憶體設定檔。基本輸入輸出系統根據使用者介面所顯示的此些預設極致記憶體設定檔以及自訂極致記憶體設定檔的其中之一的選擇結果將此些預設極致記憶體設定檔以及自訂極致記憶體設定檔的此其中之一儲存至記憶體模組中。
Description
本發明是有關於一種電腦裝置、設定方法以及設置於電腦裝置中的主機板,且特別是有關於一種能夠執行超頻的電腦裝置、記憶體模組的設定方法以及主機板。
使用者可對電腦裝置中的記憶體模組進行超頻(overclocking),以提升電腦裝置的工作效能。一般而言,關於超頻的記憶體設定參數被表列為極致記憶體設定檔(Extreme Memory Profile,XMP),並且被儲存在記憶體模組中。使用者可透過電腦裝置中的基本輸入輸出系統(Basic Input Output System,BIOS)來設定XMP中的各種記憶體設定參數。然而,記憶體設定參數相當繁雜,因此使用者無法以快速且便捷的方式來進行超頻。
本發明提供一種電腦裝置,能夠以快速且便捷的方式來設定記憶體模組,以對記憶體模組超頻。
本發明的電腦裝置包括記憶體模組、處理器以及基本輸入輸出系統。記憶體模組具有序列存在檢測模組。處理器耦接記憶體模組。基本輸入輸出系統耦接處理器。基本輸入輸出系統儲存自訂極致記憶體設定檔。當處理器執行基本輸入輸出系統,以使電腦裝置顯示使用者介面時,基本輸入輸出系統讀取記憶體模組儲存在序列存在檢測模組中的多個預設極致記憶體設定檔,並且基本輸入輸出系統透過使用者介面顯示此些預設極致記憶體設定檔以及自訂極致記憶體設定檔。基本輸入輸出系統根據使用者介面所顯示的此些預設極致記憶體設定檔以及自訂極致記憶體設定檔的其中之一的選擇結果將此些預設極致記憶體設定檔以及自訂極致記憶體設定檔的此其中之一儲存至序列存在檢測模組中的自訂儲存空間。
本發明實施例另提供一種記憶體模組的設定方法。設定方法包括以下的步驟:藉由處理器執行基本輸入輸出系統,以藉由電腦裝置顯示使用者介面;藉由基本輸入輸出系統讀取記憶體模組儲存在序列存在檢測模組中的多個預設極致記憶體設定檔;藉由基本輸入輸出系統透過使用者介面顯示此些預設極致記憶體設定檔以及自訂極致記憶體設定檔;以及藉由基本輸入輸出系統根據使用者介面所顯示的此些預設極致記憶體設定檔以及自訂極致記憶體設定檔的其中之一的選擇結果將此些預設極致記憶體設定檔以及自訂極致記憶體設定檔的此其中之一儲存至序列存在檢測模組中的自訂儲存空間。
本發明實施例另提供一種主機板。主機板設置在電腦裝置中。主機板包括基本輸入輸出系統。基本輸入輸出系統儲存自訂極致記憶體設定檔,並且耦接設置在主機板上的記憶體模組以及處理器。當處理器執行基本輸入輸出系統,以使電腦裝置顯示使用者介面時,基本輸入輸出系統讀取記憶體模組儲存在序列存在檢測模組中的多個預設極致記憶體設定檔,並且基本輸入輸出系統透過使用者介面顯示此些預設極致記憶體設定檔以及自訂極致記憶體設定檔。基本輸入輸出系統根據使用者介面所顯示的此些預設極致記憶體設定檔以及自訂極致記憶體設定檔的其中之一的選擇結果將此些預設極致記憶體設定檔以及自訂極致記憶體設定檔的此其中之一儲存至序列存在檢測模組中的自訂儲存空間。
基於上述,本發明實施例的電腦裝置、記憶體模組的設定方法以及主機板能夠透過使用者介面來將預設極致記憶體設定檔或自訂極致記憶體設定檔寫入記憶體模組中。因此,使用者能夠以快速且便捷的方式,透過使用者介面來實現對記憶體模組進行超頻。
本發明的部份實施例接下來將會配合附圖來詳細描述,以下的描述所引用的元件符號,當不同附圖出現相同的元件符號將視為相同或相似的元件。這些實施例只是本發明的一部份,並未揭示所有本發明的可實施方式。更確切的說,這些實施例只是本發明的專利申請範圍中的範例。
圖1是本發明的一實施例的電腦裝置的示意圖。參考圖1,電腦裝置100包括記憶體模組110、處理器120以及主機板130。在本實施例中,電腦裝置100應用於計算機操作系統(Computer Operating System)。主機板130具有記憶體模連接座(Memory Socket)以及處理器連接座(CPU Socket),以分別設置記憶體模組110以及處理器120。
在本實施例中,記憶體模組110耦接處理器120。記憶體模組110具有序列存在檢測(Serial Presence Detect,SPD)模組111。序列存在檢測模組111具有多個儲存空間11a_1~11a_n。本實施例的儲存空間11a_1~11a_n的數量僅為範例,並不以此為限。儲存空間11a_1~11a_n可分別儲存基礎記憶體設定檔以及多個預設極致記憶體設定檔(Extreme Memory Profile,XMP)。在本實施例中,基礎記憶體設定檔為製造記憶體模組110的製造商所設定的。基礎記憶體設定檔具有對應於基本效能的多個記憶體設定參數。處理器120能夠根據基礎記憶體設定檔來操作記憶體模組110,以使電腦裝置100以基本效能來操作。在本實施例中,預設XMP為儲存於序列存在檢測模組111中的記憶體設定檔。預設XMP具有對應於高於基本效能的多個記憶體設定參數,以對記憶體模組110進行超頻。處理器120能夠根據預設XMP來操作記憶體模組110,以使電腦裝置100以較高的效能來操作。
在本實施例中,主機板130還包括基本輸入輸出系統(Basic Input Output System,BIOS)131。BIOS 131耦接處理器120。在本實施例中,BIOS 131儲存自訂極致記憶體設定檔(自訂XMP)131a。在本實施例中,自訂XMP 131a為製造主機板130的製造商所設定的。自訂XMP 131a具有對應於高於基本效能的多個記憶體設定參數,以對記憶體模組110進行超頻。處理器120能夠根據自訂XMP 131a來操作記憶體模組110,以使電腦裝置100以較高的效能來操作。應注意的是,自訂XMP 131a的數量可大於一個。不同的自訂XMP 131a具有對應於不同記憶體顆粒(晶片)的多個記憶體設定參數,以分別對所對應的記憶體模組110進行超頻。
在本實施例中,主機板130還包括儲存裝置。儲存裝置可為一種快閃記憶體(Flash Memory)。儲存裝置可儲存BIOS 131。在本實施例中,BIOS 131為一種韌體(Firmware)形式嵌入在電腦裝置100中。
在本實施例中,電腦裝置100可以是個人電腦(Personal Computer)、筆記型電腦(Notebook Computer)、平板型電腦(Tablet Computer)等,具有運算功能的裝置。在本實施例中,處理器120可以是一種中央處理器(Central Processing Unit,CPU)。
在本實施例中,記憶體模組110可以是隨機存取記憶體(Dynamic Random Access Memory,DRAM),例如是同步動態隨機存取記憶體(Synchronous Dynamic Random-Access Memory,SDRAM)。應注意的是,在本實施例中,記憶體模組110為第五代雙倍資料率同步動態隨機存取記憶體(DDR5 SDRAM)。因此,序列存在檢測模組111的儲存空間11a_1~11a_n中的二者例如是儲存空間11a_4、11a_5,在記憶體模組110出廠時尚未儲存任何的XMP,而是保留空間以儲存使用者所自訂的XMP。
圖2是本發明的一實施例的記憶體模組的設定方法的流程圖。參考圖1以及圖2,電腦裝置100可執行如以下步驟S210~S240來設定記憶體模組110。當電腦裝置100啟動後,使用者可透過電腦裝置100的快捷鍵來進入BIOS 131。在步驟S210,藉由處理器120執行基本輸入輸出系統(BIOS)131,以藉由電腦裝置100顯示使用者介面。在本實施例中,電腦裝置100的顯示器可顯示使用者介面。使用者可透過使用者介面來操作BIOS 131,以設定對記憶體模組110操作的記憶體設定參數。
在步驟S220,藉由基本輸入輸出系統(BIOS)131讀取記憶體模組110儲存在序列存在檢測模組111中的多個預設極致記憶體設定檔(預設XMP)。在本實施例中,BIOS 131還可讀取儲存在序列存在檢測模組111中的基礎記憶體設定檔以及當前記憶體設定檔。當前記憶體設定檔為前一次啟動電腦裝置100時,關於記憶體模組110操作的記憶體設定檔。
在步驟S230,藉由基本輸入輸出系統(BIOS)131透過使用者介面顯示預設極致記憶體設定檔(預設XMP)以及自訂極致記憶體設定檔(自訂XMP)。在一些實施例中,BIOS 131還透過使用者介面顯示基礎記憶體設定檔以及當前記憶體設定檔。應注意的是,預設XMP、基礎記憶體設定檔以及當前記憶體設定檔是儲存在記憶體模組110中,而自訂XMP則是儲存在BIOS 131中。因此,使用者介面能夠顯示儲存在不同儲存空間中的多種記憶體設定檔。
在步驟S240,藉由基本輸入輸出系統(BIOS)131根據使用者介面所顯示的預設極致記憶體設定檔(預設XMP)以及自訂極致記憶體設定檔(自訂XMP)的其中之一的選擇結果將預設極致記憶體設定檔(預設XMP)以及自訂極致記憶體設定檔(自訂XMP)的此其中之一儲存至序列存在檢測模組111中的自訂儲存空間。換言之,使用者透過使用者介面選擇預設XMP或自訂XMP。使用者透過使用者介面將所選擇的XMP儲存至序列存在檢測模組111。在本實施例中,自訂儲存空間為儲存空間11a_1~11a_n中的任意至少一者。應注意的是,應用於DDR5 SDRAM的記憶體模組110具有特定的儲存空間11a_4、11a_5,以儲存非屬於記憶體模組110的製造商所提供的極致記憶體設定檔。
在此值得一提的是,使用者能夠透過使用者介面來瀏覽以及選擇所需的極致記憶體設定檔(預設XMP或自訂XMP),並透過使用者介面來將所選擇的極致記憶體設定檔寫入記憶體模組110的序列存在檢測模組111中,以實現對記憶體模組110進行超頻。如此一來,使用者不需知道各種極致記憶體設定檔實際上所儲存的位址,也不需自行重複調整極致記憶體設定檔的內容。因此,電腦裝置100提供了快速且便捷的方式來進行超頻。
圖3是本發明的一實施例的使用者介面的示意圖。參考圖1以及圖3,當電腦裝置100在執行BIOS 131時,電腦裝置100透過顯示器來顯示使用者介面331b,以供使用者透過使用者介面331b來操作BIOS 131。
在本實施例中,使用者介面331b顯示多種記憶體設定檔的內容,並透過表格式的視窗331c來顯示此些記憶體設定檔的內容。在本實施例中,視窗331c的橫軸為記憶體設定檔的檔名。視窗331c的縱軸為記憶體設定檔所包括的資料項目。
舉例來說,如圖3所示,視窗331c顯示了當前記憶體設定檔、基礎記憶體設定檔、多個預設極致記憶體設定檔以及多個自訂極致記憶體設定檔的內容。在視窗331c中,當前記憶體設定檔以及基礎記憶體設定檔的檔名分別以”當前”以及”JEDEC”的名稱來表示。預設極致記憶體設定檔的檔名以”預設XMP1”、”XMP4”以及”XMP5”的名稱來表示。應注意的是,以”XMP4”以及”XMP5”表示的預設極致記憶體設定檔為空白,表示尚未在序列存在檢測模組111的儲存空間11a_4、11a_5中儲存任何數值。在本實施例中,自訂極致記憶體設定檔的檔名以”自訂XMP1”、”自訂XMP2”、”自訂XMP3”以及”自訂XMP4”的名稱來表示。應注意的是,自訂極致記憶體設定檔(”自訂XMP1”至”自訂XMP4”)中的任一者皆可被寫入至序列存在檢測模組111的儲存空間11a_4、11a_5中(即,”XMP4”或”XMP5”)。本實施例的各種記憶體設定檔的數量以及排列方式僅為範例,並不以此為限。
在本實施例中,各種記憶體設定檔在使用者介面331b的視窗331c中所顯示的資料項目為記憶體設定參數。在本實施例中,記憶體設定參數包括記憶體模組110的操作頻率(以”Frequency”表示)、列地址選通延遲參數(Column Address Strobe or Signal(CAS)Latency)(以”tCL”表示)、行位址到列位址延遲參數及/或行預充電時間參數(SDRAM RAS to CAS Delay Time/SDRAM Row Precharge Delay Time)(以”tRCD/tRP”表示)、行地址活動時間參數(SDRAM Active to Precharge Delay Time)(以”tRAS”表示)、内核供電的電壓參數(SDRAM Nominal Voltage)(以”Vdd”表示)、輸入輸出緩衝供電的電壓參數(SDRAM Nominal Voltage)(以”Vddq”表示)、最大字線電壓峰值參數(SDRAM Nominal Voltage)(以”Vpp”表示)、記憶體控制器電壓參數(Memory Controller Voltage)(以”Vimc”表示)、行周期時間參數(SDRAM Active to Active/Refresh Delay Time)(以”tRC”表示)、寫入恢復時間參數(SDRAM Write Recovery Time)(以”tWR”表示)、多個刷新命令之間的時間參數(SDRAM Refresh Recovery Delay Time)(以”tRFC”以及”tRFC2”表示)、同儲存庫刷新命令的時間參數(Same Bank Refresh command (REFsb) Delay time)(以”tRFCsb”表示)、行地址間延遲參數(row-to-row delay--long)(以”tRRD_L”表示)、讀取不同儲存庫之間的延遲參數(Column to Column Delay--long)(以”tCCD_L”表示)、多個讀取不同儲存庫之間的延遲_寫入恢復時間參數(Column to Column Delay_long write to write delay time_write recovery)(以”tCCD_L_WR”以及”tCCD_L_WR2”表示)、同一記憶體秩(Rank)上記憶體從讀取命令發出到行預充電時間之前的間隔時間參數(SDRAM Read to Precharge Command Delay Time)(以”tRTP”表示)、同一記憶體秩上記憶體從讀取命令發出到行預充電時間之前的間隔時間_長_記憶體寫-讀延遲參數(Column to Column Delay--long write to read delay time)(以”tCCD_L_WTR”表示)、以及同一記憶體秩上記憶體從讀取命令發出到行預充電時間之前的間隔時間_短_記憶體寫-讀延遲參數(Column to Column Delay--short write to read delay time)(以”tCCD_S_WTR”表示)。在本實施例中,關於記憶體模組110的操作電壓的記憶體設定參數包括内核供電的電壓參數、輸入輸出緩衝供電的電壓參數、最大字線電壓峰值參數以及記憶體控制器電壓參數。
在本實施例中,使用者介面331b還顯示對應於各種記憶體設定檔的多個效能分數。在本實施例中,BIOS 131根據當前記憶體設定檔、基礎記憶體設定檔、預設極致記憶體設定檔以及自訂極致記憶體設定檔分別的記憶體設定參數的一部分或全部,來計算所對應的效能分數。效能分數正相關於處理器120根據對應的各種記憶體設定檔來操作記憶體模組110所產生的效能。
在本實施例中,使用者介面331b還透過圖表331d來顯示效能分數以及對應的操作頻率。應注意的是,使用者可透過視窗331c勾選部分的記憶體設定檔,以顯示對應的效能分數以及對應的操作頻率。舉例來說,圖表331d以長條圖表示。圖表331d的橫軸為記憶體設定參數中的操作頻率。圖表331d的縱軸為效能分數。如圖3所示,當前記憶體設定檔、基礎記憶體設定檔以及第一個預設XMP(即,”預設XMP1”)被勾選,因此使用者介面331b透過長條圖的多個長條顯示當前記憶體設定檔、基礎記憶體設定檔以及第一個預設XMP的效能分數以及對應的操作頻率。
在本實施例中,使用者介面331b還透過視窗331e來顯示執行設定的操作圖標,以供使用者設定視窗331c中的各種記憶體設定檔的內容。具體來說,使用者介面331b透過視窗331c或視窗331e來選擇自訂極致記憶體設定檔,以將所選擇的自訂極致記憶體設定檔中的檔名及/或記憶體設定參數進行刪除或修改。使用者介面331b可透過視窗331c的”清除(clear)”圖標來刪除所選擇的內容。使用者介面331b可透過視窗331c的”設定(set)”圖標來修改所選擇的內容。因此,BIOS 131根據使用者介面331b的多個參數輸入操作(即,”清除”及/或”設定”圖標)而取得經修改後的自訂極致記憶體設定檔的檔名及對應的記憶體設定參數。
在本實施例中,使用者介面331b還透過視窗331f中的”檔案載入操作(Load SPD Profile)”圖標,來直接將儲存於BIOS 131的自訂極致記憶體設定檔寫入至序列存在檢測模組111中。因此,BIOS 131根據使用者介面331b的檔案載入操作(即,”檔案載入操作”圖標)而取得預先儲存在BIOS 131的自訂極致記憶體設定檔的記憶體設定參數。接著,使用者介面331b還可透過視窗331c顯示經載入的自訂極致記憶體設定檔。例如,BIOS 131會將圖3中所示的第二個預設XMP(即,以空白表格表示的”XMP4”)複寫為經載入的自訂極致記憶體設定檔的內容。
在本實施例中,使用者介面331b還透過視窗331f中的”檔案儲存操作(Save SPD Profile)”圖標,來儲存上述關於BIOS 131的操作的設定。
圖4是本發明的另一實施例的使用者介面的示意圖。參考圖3及圖4,圖表431d為圖表331d的另一種實施方式。假設使用者透過使用者介面331b選擇當前記憶體設定檔、基礎記憶體設定檔、第一個預設XMP(即,”預設XMP1”)以及第四個自訂XMP(即,”自訂XMP4”),圖表431d的多個長條顯示前述各種記憶體設定檔所對應的效能分數以及對應的操作頻率。應注意的是,在圖表431d中,長條可以不同的顏色來顯示,並且長條所顯示的顏色分別根據所對應的效能分數來決定。例如,效能分數越高,則所對應的顏色的灰階值越高。
圖5是本發明的另一實施例的記憶體模組的設定方法的流程圖。參考圖1以及圖5,電腦裝置100可執行如以下步驟S510~S570來設定記憶體模組110,並且電腦裝置100根據經設定的自訂極致記憶體設定檔來操作記憶體模組110。在步驟S510,使用者開機電腦裝置100,以啟動電腦裝置100。在步驟S520,藉由處理器120執行BIOS 131,並且藉由操作電腦裝置100的快捷鍵以顯示對應於BIOS 131的使用者介面。在本實施例中,使用者可透過使用者介面來操作BIOS 131,以設定對記憶體模組110操作的記憶體設定參數。
在本實施例中,使用者介面透過多個視窗以及圖表來顯示當前記憶體設定檔、基礎記憶體設定檔、預設極致記憶體設定檔以及自訂極致記憶體設定檔的內容及對應的效能分數。在步驟S530,藉由使用者介面來修改、載入或清除預設極致記憶體設定檔以及自訂極致記憶體設定檔的其中之一,以操作預設極致記憶體設定檔以及自訂極致記憶體設定檔的此其中之一。例如在步驟S530是以載入的方式來操作自訂極致記憶體設定檔,因此藉由使用者介面來選擇此自訂極致記憶體設定檔。在步驟S540,藉由使用者介面來將所選擇的預設極致記憶體設定檔或自訂極致記憶體設定檔寫入至記憶體模組110的序列存在檢測模組111中。被寫入的預設極致記憶體設定檔或自訂極致記憶體設定檔被作為記憶體模組110中的最新預設的記憶體設定檔,以使電腦裝置100在下一次啟動時根據此記憶體設定檔來操作。
在步驟S550,BIOS 131判斷關於BIOS 131的操作的設定是否已儲存並是否要求離開BIOS 131。在本實施例中,BIOS 131根據視窗中的”檔案儲存操作(Save SPD Profile)”圖標的回應,來判斷關於BIOS 131的操作的設定是否已被儲存,以及使用者是否要求結束執行BIOS 131。
若否,則表示當前對於BIOS 131的操作的設定尚未完成。電腦裝置100從步驟S520重新開始執行。也就是說,藉由處理器120繼續執行BIOS 131,並且藉由使用者介面來繼續操作BIOS 131。
若是,則表示當當前對於BIOS 131的操作的設定已完成,並且處理器120結束執行BIOS 131。因此,在步驟S560,使用者重新開機電腦裝置100,或者電腦裝置100自行重新開機,以重新啟動電腦裝置100。在步驟S570,電腦裝置100根據序列存在檢測模組111所儲存的極致記憶體設定檔(即,在步驟S540中所儲存的最新預設的記憶體設定檔)來操作,以使電腦裝置100以高於基本效能的效能來操作。
綜上所述,本發明實施例的電腦裝置、記憶體模組的設定方法以及主機板能夠透過使用者介面來操作基本輸入輸出系統,並且將基本輸入輸出系統所儲存的自訂極致記憶體設定檔寫入記憶體模組的序列存在檢測模組中。在一些實施例中,基本輸入輸出系統能夠透過使用者介面來修改或刪除自訂極致記憶體設定檔的部分記憶體設定參數。在一些實施例中,基本輸入輸出系統能夠透過使用者介面來瀏覽預設極致記憶體設定檔以及自訂極致記憶體設定檔的效能分數以及對應的操作頻率。因此,使用者能夠以快速且便捷的方式,透過使用者介面實現對記憶體模組進行超頻。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:電腦裝置
110:記憶體模組
111:序列存在檢測模組
11a_1、11a_n:儲存空間
120:處理器
130:主機板
131:基本輸入輸出系統(BIOS)
131a:自訂極致記憶體設定檔(自訂XMP)
331b:使用者介面
331c、331e、331f:視窗
331d、431d:圖表
S210~S240、S510~S570:步驟
圖1是本發明的一實施例的電腦裝置的示意圖。
圖2是本發明的一實施例的記憶體模組的設定方法的流程圖。
圖3是本發明的一實施例的使用者介面的示意圖。
圖4是本發明的另一實施例的使用者介面的示意圖。
圖5是本發明的另一實施例的記憶體模組的設定方法的流程圖。
100:電腦裝置
110:記憶體模組
111:序列存在檢測模組
11a_1、11a_n:儲存空間
120:處理器
130:主機板
131:基本輸入輸出系統(BIOS)
131a:自訂極致記憶體設定檔(自訂XMP)
Claims (20)
- 一種電腦裝置,包括:一記憶體模組,具有一序列存在檢測模組,其中該序列存在檢測模組具有多個儲存空間以分別儲存多個預設極致記憶體設定檔:一處理器,耦接該記憶體模組;以及一基本輸入輸出系統,耦接該處理器,並且儲存一自訂極致記憶體設定檔,其中當該處理器執行該基本輸入輸出系統,以使該電腦裝置顯示一使用者介面時,該基本輸入輸出系統讀取該記憶體模組儲存在該序列存在檢測模組中的該些預設極致記憶體設定檔,並且該基本輸入輸出系統透過該使用者介面顯示該些預設極致記憶體設定檔以及該自訂極致記憶體設定檔,其中該基本輸入輸出系統根據該使用者介面所顯示的該些預設極致記憶體設定檔以及該自訂極致記憶體設定檔的其中之一的一選擇結果將該些預設極致記憶體設定檔以及該自訂極致記憶體設定檔的該其中之一儲存至該序列存在檢測模組中的一自訂儲存空間,其中該自訂儲存空間是該些儲存空間中的任意至少一者。
- 如請求項1所述的電腦裝置,其中該記憶體模組為一第五代雙倍資料率同步動態隨機存取記憶體模組。
- 如請求項1所述的電腦裝置,其中該使用者介面顯示該些預設極致記憶體設定檔以及該自訂極致記憶體設定檔分別的 多個記憶體設定參數,並且還顯示對應於該使用者介面顯示該些預設極致記憶體設定檔以及該自訂極致記憶體設定檔的多個效能分數。
- 如請求項3所述的電腦裝置,其中該基本輸入輸出系統根據該使用者介面的多個參數輸入操作而取得該自訂極致記憶體設定檔的該些記憶體設定參數。
- 如請求項3所述的電腦裝置,其中該基本輸入輸出系統根據該使用者介面的一檔案載入操作而取得該自訂極致記憶體設定檔的該些記憶體設定參數。
- 如請求項3所述的電腦裝置,其中該基本輸入輸出系統根據該些預設極致記憶體設定檔以及該自訂極致記憶體設定檔分別的該些記憶體設定參數的一部分計算該些效能分數,並且透過一長條圖的多個長條顯示該些效能分數以及對應的多個操作頻率。
- 如請求項6所述的電腦裝置,其中該些記憶體設定參數的一部分包括一記憶體、一記憶體操作頻率、一列地址選通延遲參數、一行位址到列位址延遲參數、一行預充電時間參數、一行地址活動時間參數以及一記憶體操作電壓的至少其中之一。
- 如請求項6所述的電腦裝置,其中該些長條所顯示的多個顏色分別根據該些效能分數來決定。
- 如請求項1所述的電腦裝置,其中當該基本輸入輸出系統完成將該些預設極致記憶體設定檔以及該自訂極致記憶體設 定檔的該其中之一儲存至該記憶體模組該序列存在檢測模組中的該自訂儲存空間後,該基本輸入輸出系統重新啟動該電腦裝置,並且該處理器透過該基本輸入輸出系統讀取儲存在該序列存在檢測模組中的該自訂儲存空間的多個記憶體設定參數來操作該記憶體模組。
- 一種記憶體模組的設定方法,包括:藉由一處理器執行一基本輸入輸出系統,以藉由一電腦裝置顯示一使用者介面;藉由該基本輸入輸出系統讀取一記憶體模組儲存在一序列存在檢測模組中的多個預設極致記憶體設定檔,其中該序列存在檢測模組具有多個儲存空間以分別儲存該些預設極致記憶體設定檔;藉由該基本輸入輸出系統透過該使用者介面顯示該些預設極致記憶體設定檔以及一自訂極致記憶體設定檔;以及藉由該基本輸入輸出系統根據該使用者介面所顯示的該些預設極致記憶體設定檔以及該自訂極致記憶體設定檔的其中之一的一選擇結果將該些預設極致記憶體設定檔以及該自訂極致記憶體設定檔的該其中之一儲存至該序列存在檢測模組中的一自訂儲存空間,其中該自訂儲存空間是該些儲存空間中的任意至少一者。
- 如請求項10所述的記憶體模組的設定方法,其中該記憶體模組為一第五代雙倍資料率同步動態隨機存取記憶體模組。
- 如請求項10所述的記憶體模組的設定方法,其中顯示該使用者介面的步驟包括:藉由該使用者介面顯示該些預設極致記憶體設定檔以及該自訂極致記憶體設定檔分別的多個記憶體設定參數,並且還顯示對應於該使用者介面顯示該些預設極致記憶體設定檔以及該自訂極致記憶體設定檔的多個效能分數。
- 如請求項12所述的記憶體模組的設定方法,還包括:藉由該基本輸入輸出系統根據該使用者介面的多個參數輸入操作而取得該自訂極致記憶體設定檔的該些記憶體設定參數。
- 如請求項12所述的記憶體模組的設定方法,還包括:藉由該基本輸入輸出系統根據該使用者介面的一檔案載入操作而取得該自訂極致記憶體設定檔的該些記憶體設定參數。
- 如請求項12所述的記憶體模組的設定方法,其中顯示該使用者介面的步驟還包括:藉由該基本輸入輸出系統根據該些預設極致記憶體設定檔以及該自訂極致記憶體設定檔分別的該些記憶體設定參數的一部分計算該些效能分數;以及透過該使用者介面中的一長條圖的多個長條顯示該些效能分數以及對應的多個操作頻率。
- 如請求項15所述的記憶體模組的設定方法,其中該些記憶體設定參數的一部分包括一記憶體顆粒類型、一記憶體操作頻率、一列地址選通延遲參數、一行位址到列位址延遲參數、一行預充電時間參數、一行地址活動時間參數以及一記憶體操作電壓的至少其中之一。
- 如請求項15所述的記憶體模組的設定方法,其中該些長條所顯示的多個顏色分別根據該些效能分數來決定。
- 如請求項10所述的記憶體模組的設定方法,還包括:當該基本輸入輸出系統完成將該些預設極致記憶體設定檔以及該自訂極致記憶體設定檔的該其中之一儲存至該記憶體模組該序列存在檢測模組中的該自訂儲存空間後,藉由該基本輸入輸出系統重新啟動該電腦裝置;以及藉由該處理器透過該基本輸入輸出系統讀取儲存在該序列存在檢測模組中的該自訂儲存空間的多個記憶體設定參數來操作該記憶體模組。
- 一種主機板,設置在一電腦裝置中,其中該主機板包括:一基本輸入輸出系統,儲存一自訂極致記憶體設定檔,並且耦接設置在該主機板上的一記憶體模組以及一處理器,其中當該處理器執行該基本輸入輸出系統,以使該電腦裝置顯示一使用者介面時,該基本輸入輸出系統讀取該記憶體模組儲 存在一序列存在檢測模組中的多個預設極致記憶體設定檔,並且該基本輸入輸出系統透過該使用者介面顯示該些預設極致記憶體設定檔以及該自訂極致記憶體設定檔,其中該序列存在檢測模組具有多個儲存空間以分別儲存該些預設極致記憶體設定檔,其中該基本輸入輸出系統根據該使用者介面所顯示的該些預設極致記憶體設定檔以及該自訂極致記憶體設定檔的其中之一的一選擇結果將該些預設極致記憶體設定檔以及該自訂極致記憶體設定檔的該其中之一儲存至該序列存在檢測模組中的一自訂儲存空間,其中該自訂儲存空間是該些儲存空間中的任意至少一者。
- 如請求項19所述的主機板,其中該記憶體模組為一第五代雙倍資料率同步動態隨機存取記憶體模組。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110149522A TWI792819B (zh) | 2021-12-30 | 2021-12-30 | 電腦裝置、記憶體模組的設定方法以及主機板 |
US17/695,861 US11977756B2 (en) | 2021-12-30 | 2022-03-16 | Computer device, setting method for memory module, and mainboard |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110149522A TWI792819B (zh) | 2021-12-30 | 2021-12-30 | 電腦裝置、記憶體模組的設定方法以及主機板 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI792819B true TWI792819B (zh) | 2023-02-11 |
TW202326452A TW202326452A (zh) | 2023-07-01 |
Family
ID=86689079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110149522A TWI792819B (zh) | 2021-12-30 | 2021-12-30 | 電腦裝置、記憶體模組的設定方法以及主機板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11977756B2 (zh) |
TW (1) | TWI792819B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090030857A1 (en) * | 2002-06-28 | 2009-01-29 | Microsoft Corporation | Multiattribute specification of preferences about people, priorities, and privacy for guiding messaging and communications |
TW201610850A (zh) * | 2014-09-08 | 2016-03-16 | 廣達電腦股份有限公司 | 用於管理電腦系統中之基本輸入輸出系統組態之方法、管理裝置、及電腦可讀取媒體 |
TWI526847B (zh) * | 2012-09-28 | 2016-03-21 | 微盟電子(昆山)有限公司 | 計算機及其硬體參數設定方法 |
TWI635382B (zh) * | 2016-12-30 | 2018-09-11 | 技嘉科技股份有限公司 | 記憶體超頻方法及電腦裝置 |
CN111381964A (zh) * | 2020-02-28 | 2020-07-07 | 苏州浪潮智能科技有限公司 | 一种内存执行速度的动态调整***、方法及存储介质 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6851032B2 (en) * | 2002-08-16 | 2005-02-01 | Micron Technology, Inc. | Latency reduction using negative clock edge and read flags |
US7707369B2 (en) * | 2006-09-29 | 2010-04-27 | Netapp, Inc. | System for creating and tracking unique identifications of electronic components |
KR100894251B1 (ko) * | 2006-12-28 | 2009-04-21 | 삼성전자주식회사 | 다중화된 에스피디 롬을 가지는 메모리 모듈 시스템 및 그부팅 방법 |
US8006062B1 (en) * | 2007-05-10 | 2011-08-23 | Nvidia Corporation | Apparatus, system, and method for extended serial presence detect for memory performance optimization |
US8312444B2 (en) * | 2007-07-30 | 2012-11-13 | Ocz Technology Group, Inc. | Method for optimizing memory modules for user-specific environments |
US8225031B2 (en) * | 2008-10-30 | 2012-07-17 | Hewlett-Packard Development Company, L.P. | Memory module including environmental optimization |
TW201039233A (en) * | 2009-04-28 | 2010-11-01 | Micro Star Int Co Ltd | A computer motherboard in which the configuration display function is embedded in the basic input output system |
TWI552096B (zh) * | 2015-06-26 | 2016-10-01 | 東元電機股份有限公司 | 用於管理馬達零組配件之即時工作資訊之系統 |
TWI635383B (zh) * | 2016-12-30 | 2018-09-11 | 技嘉科技股份有限公司 | 記憶體時脈頻率調整方法、主機板及計算機操作系統 |
-
2021
- 2021-12-30 TW TW110149522A patent/TWI792819B/zh active
-
2022
- 2022-03-16 US US17/695,861 patent/US11977756B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090030857A1 (en) * | 2002-06-28 | 2009-01-29 | Microsoft Corporation | Multiattribute specification of preferences about people, priorities, and privacy for guiding messaging and communications |
TWI526847B (zh) * | 2012-09-28 | 2016-03-21 | 微盟電子(昆山)有限公司 | 計算機及其硬體參數設定方法 |
TW201610850A (zh) * | 2014-09-08 | 2016-03-16 | 廣達電腦股份有限公司 | 用於管理電腦系統中之基本輸入輸出系統組態之方法、管理裝置、及電腦可讀取媒體 |
TWI635382B (zh) * | 2016-12-30 | 2018-09-11 | 技嘉科技股份有限公司 | 記憶體超頻方法及電腦裝置 |
CN111381964A (zh) * | 2020-02-28 | 2020-07-07 | 苏州浪潮智能科技有限公司 | 一种内存执行速度的动态调整***、方法及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
US11977756B2 (en) | 2024-05-07 |
US20230214141A1 (en) | 2023-07-06 |
TW202326452A (zh) | 2023-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7496719B2 (en) | Universal nonvolatile memory boot mode | |
TWI359426B (en) | Method for recording parameter of memory and metho | |
KR20190134163A (ko) | 메모리 장치, 메모리 시스템, 및 메모리 장치의 동작 방법 | |
US10235259B2 (en) | Memory overclocking method and computer device | |
CN101473438A (zh) | 具有单个接口的混合存储器设备 | |
US9147461B1 (en) | Semiconductor memory device performing a refresh operation, and memory system including the same | |
KR20170030305A (ko) | 메모리 장치의 리프레쉬 방법 | |
JP2002184174A (ja) | 半導体記憶装置 | |
US20140122775A1 (en) | Memory controller for memory device | |
CN115223649A (zh) | 信息检测方法及装置、电子设备 | |
US7894290B2 (en) | Method and apparatus for performing internal hidden refreshes while latching read/write commands, address and data information for later operation | |
JP2007087375A (ja) | メモリ制御システムおよびメモリ制御回路 | |
TWI792819B (zh) | 電腦裝置、記憶體模組的設定方法以及主機板 | |
US6501699B2 (en) | Refresh control for semiconductor memory device | |
US20050198542A1 (en) | Method and apparatus for a variable memory enable deassertion wait time | |
US20230273668A1 (en) | Semiconductor memory device, electronic device and method for setting the same | |
TWI787027B (zh) | 電腦裝置、記憶體模組的設定方法以及主機板 | |
CN116417045A (zh) | 电脑装置、存储器模块的设定方法以及主机板 | |
KR20200047814A (ko) | 스토리지 모듈, 스토리지 모듈의 동작 방법, 및 스토리지 모듈을 제어하는 호스트의 동작 방법 | |
CN116414187A (zh) | 电脑装置、存储器模块的设定方法以及主机板 | |
US20240211142A1 (en) | Extended Training for Memory | |
JPH0844622A (ja) | 情報処理装置 | |
US20240220108A1 (en) | Automated Memory Overclocking | |
US20240143445A1 (en) | Stability Testing for Memory Overclocking | |
CN101393522B (zh) | 记录存储器参数方法与最佳化存储器方法 |