TWI786387B - 結晶氧化物薄膜、積層體及薄膜電晶體 - Google Patents

結晶氧化物薄膜、積層體及薄膜電晶體 Download PDF

Info

Publication number
TWI786387B
TWI786387B TW109110506A TW109110506A TWI786387B TW I786387 B TWI786387 B TW I786387B TW 109110506 A TW109110506 A TW 109110506A TW 109110506 A TW109110506 A TW 109110506A TW I786387 B TWI786387 B TW I786387B
Authority
TW
Taiwan
Prior art keywords
thin film
film
crystalline oxide
oxide thin
less
Prior art date
Application number
TW109110506A
Other languages
English (en)
Other versions
TW202044539A (zh
Inventor
川嶋絵美
井上一吉
大山正嗣
柴田雅敏
Original Assignee
日商出光興產股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商出光興產股份有限公司 filed Critical 日商出光興產股份有限公司
Publication of TW202044539A publication Critical patent/TW202044539A/zh
Application granted granted Critical
Publication of TWI786387B publication Critical patent/TWI786387B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Laminated Bodies (AREA)

Abstract

本發明之結晶氧化物薄膜係包含In元素、Ga元素及Ln元素者，且In元素為主成分，Ln元素為選自由La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu所組成之群中之一種以上之元素，平均晶體粒徑D1 為0.05 μm以上0.5 μm以下。

Description

結晶氧化物薄膜、積層體及薄膜電晶體
本發明係關於一種結晶氧化物薄膜、積層體及薄膜電晶體。
非晶形(amorphous)氧化物半導體之問題在於因氧缺陷而導致之電子載子不穩定。
相對於此，於文獻1(日本專利第5373212號公報)及文獻2(日本專利特開2018-107316號公報)中，藉由以包含In(銦)及Ga(鎵)之組成為主，且濺鍍氣體中加入水(H2 O)而進行成膜，能夠將結晶氧化物半導體材料用於通道，而製作高遷移率且穩定之TFT(Thin Film Transistor，薄膜電晶體)。
於濺鍍氣體中加入水而進行成膜之情形時，製程裝置相關之問題係配管之腐蝕，TFT特性相關之問題係因氫原子之影響而造成之閾值電壓Vth之面內不均及可靠性劣化。
針對該等問題，於文獻3(日本專利第6097458號公報)、文獻4(日本專利第6334598號公報)及文獻5(日本專利第6289693號公報)中，記載有：應用於In-Ga-O中加入有Ln(鑭系元素)之組成，即便利用加入氧氣(O2 )之成膜，亦可製作高遷移率且穩定之TFT。
於文獻6(國際公開第2018/043323號)中，記載有TFT之特性。文獻6中所記載之TFT具有使用濺鍍靶而成膜之氧化物薄膜，該濺鍍靶包含含有銦、鎵及釤之氧化物燒結體。
近年來，TFT元件有逐漸小型化之傾向，小型TFT中之特性較為重要。此處之小型TFT係指通道長度L為50 μm以下之TFT。
若將文獻1、文獻2、文獻3及文獻5中所記載之氧化物薄膜、以及文獻4中所記載之一部分氧化物薄膜應用於小型TFT中，則存在陷阱限制傳導區域特性變差之問題。陷阱限制傳導區域特性係定義為於閘極施加電壓Vg為低電壓之區域中，以氧化物半導體之傳導特性為主之陷阱限制傳導發揮作用之遷移率。若TFT之尺寸變小，則陷阱限制傳導區域特性趨於下降。
於文獻6中，記載有利用金屬遮罩將電極圖案化所得之通道長度L超過50 μm之TFT。於文獻6中所記載之TFT中，獲得了良好之TFT特性，但未獲得小型TFT中之陷阱限制傳導區域特性。
本發明之目的在於提供一種於小型TFT中亦表現出良好之遷移率之結晶氧化物薄膜、具有該結晶氧化物薄膜之積層體、及具有該結晶氧化物薄膜之薄膜電晶體。
[1] 一種結晶氧化物薄膜，其係包含In元素、Ga元素及Ln元素者，且In元素為主成分，Ln元素為選自由La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu所組成之群中之一種以上之元素，平均晶體粒徑D1 為0.05 μm以上0.5 μm以下。
[2] 如[1]所記載之結晶氧化物薄膜，其中上述結晶氧化物薄膜之薄膜表面與薄膜中之晶界所成之平均晶界角度θ為70°以上110°以下。
[3] 如[1]或[2]所記載之結晶氧化物薄膜，其中上述結晶氧化物薄膜之薄膜中之晶界彼此之平均間隔D2 為0.05 μm以上0.40 μm以下。
[4] 如[1]至[3]中任一項所記載之結晶氧化物薄膜，其中於上述結晶氧化物薄膜之平面TEM-EDS(Transmission Electron Microscopy-Energy dispersive x-ray spectroscopy，穿透式電子顯微鏡-能量色散X射線光譜)解析時，構成上述結晶氧化物薄膜之金屬元素於薄膜中之晶界處未偏析。
[5] 如[1]至[4]中任一項所記載之結晶氧化物薄膜，其滿足下述(1)、(2)及(3)所表示之原子組成比之範圍。 0.85＜In/(In＋Ga＋Ln)≦0.98      (1) 0.01≦Ga/(In＋Ga＋Ln)＜0.11          (2) 0.01≦Ln/(In＋Ga＋Ln)＜0.04          (3)
[6] 如[1]至[5]中任一項所記載之結晶氧化物薄膜，其包含於上述結晶氧化物薄膜之電子束繞射時為方鐵錳礦構造之晶粒。
[7] 如[1]至[6]中任一項所記載之結晶氧化物薄膜，其中Ln元素為Sm元素。
[8] 一種積層體，其具有：如[1]至[7]中任一項所記載之結晶氧化物薄膜；及支持體，其支持上述結晶氧化物薄膜；且上述支持體之表面與上述結晶氧化物薄膜中之晶界所成之平均晶界角度θsub為70°以上110°以下，薄膜中之晶界彼此之平均間隔D2 為0.05 μm以上0.40 μm以下。
[9] 一種薄膜電晶體，其係具有電極及結晶氧化物薄膜者，且於上述薄膜電晶體之剖面TEM(Transmission Electron Microscopy，穿透式電子顯微鏡)觀察時，上述電極與上述結晶氧化物薄膜之接觸區域長度Ls、及上述結晶氧化物薄膜中之晶界彼此之平均間隔D2 滿足式(4)及式(5)之關係。 1 μm≦Ls≦50 μm        (4) 10≦Ls/D2 ≦1000        (5)
[10] 如[9]所記載之薄膜電晶體，其中上述結晶氧化物薄膜包含In元素、Ga元素及Ln元素，In元素為主成分，且Ln元素為選自由La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu所組成之群中之一種以上之元素，上述結晶氧化物薄膜中之平均晶體粒徑D1 為0.05 μm以上0.5 μm以下。
[11] 如[9]或[10]所記載之薄膜電晶體，其中上述結晶氧化物薄膜之薄膜表面與薄膜中之晶界所成之平均晶界角度θ為70°以上110°以下，薄膜中之晶界彼此之平均間隔D2 為0.05 μm以上0.40 μm以下。
[12] 一種薄膜電晶體，其係具有結晶氧化物薄膜者，且上述結晶氧化物薄膜包含In元素、Ga元素及Ln元素，且In元素為主成分，Ln元素為選自由La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu所組成之群中之一種以上之元素，且上述結晶氧化物薄膜中之平均晶體粒徑D1 為0.05 μm以上0.5 μm以下，上述結晶氧化物薄膜之薄膜表面與薄膜中之晶界所成之平均晶界角度θ為70°以上110°以下，薄膜中之晶界彼此之平均間隔D2 為0.05 μm以上0.40 μm以下。
[13] 如[12]所記載之薄膜電晶體，其中於上述結晶氧化物薄膜之平面TEM-EDS解析時，構成上述結晶氧化物薄膜之金屬元素於薄膜中之晶界處未偏析。
[14] 如[12]或[13]所記載之薄膜電晶體，其中上述結晶氧化物薄膜滿足下述(1)、(2)及(3)所表示之原子組成比之範圍。 0.85＜In/(In＋Ga＋Ln)≦0.98      (1) 0.01≦Ga/(In＋Ga＋Ln)＜0.11          (2) 0.01≦Ln/(In＋Ga＋Ln)＜0.04          (3)
[15] 如[12]至[14]中任一項所記載之薄膜電晶體，其中上述結晶氧化物薄膜包含於電子束繞射時為方鐵錳礦構造之晶粒。
[16] 如[12]至[15]中任一項所記載之薄膜電晶體，其中Ln元素為Sm元素。
根據本發明之一態樣，可提供一種於小型TFT中亦表現出良好之遷移率之結晶氧化物薄膜、具有該結晶氧化物薄膜之積層體、及具有該結晶氧化物薄膜之薄膜電晶體。
以下，一面參照圖式等，一面對實施形態進行說明。但，若為業者，則能夠容易地理解實施形態能以多種不同之態樣來實施，可不脫離主旨及其範圍地對該形態及詳細情況進行各種變更。因而，本發明不可限定於以下之實施形態之記載內容而進行解釋。
於圖式中，關於大小、層厚度及區域等，有時為了明確化而誇張地表示。因此，本發明並不限定於所圖示之大小、層厚度及區域等。再者，圖式係模式性地表示理想例者，本發明不限定於圖式所示之形狀及值等。
本說明書中所使用之「第1」、「第2」、「第3」之序數詞係為了避免構成要素之混淆而標註，關於無以數字進行特定之意旨之記載之構成要素，於數值上不受到限定。
於本說明書等中，「膜」或「薄膜」之用語與「層」之用語視情形可相互替換。
於本說明書等之燒結體及氧化物薄膜中，「化合物」之用語與「結晶相」之用語視情形可相互替換。
於本說明書中，有時將「氧化物燒結體」簡稱為「燒結體」。
於本說明書中，有時將「濺鍍靶」簡稱為「靶」。
於本說明書等中，「電性連接」包含經由「某些具有電性作用之構件」而連接之情形。此處，「某些具有電性作用之構件」只要為能夠進行連接對象間之電信號之授受者，則不特別受到限制。例如，「某些具有電性作用之構件」包含電極、配線、開關元件(電晶體等)、電阻元件、電感器、電容器、及其他具有各種功能之元件等。
於本說明書等中，電晶體所具有之源極或汲極之功能存在於採用不同極性之電晶體之情形或於電路動作中電流方向發生變化之情形等時進行替換之情況。因此，於本說明書等中，源極或汲極之用語可替換而使用。
於本說明書中，使用「～」而表示之數值範圍意指包含記載於「～」之前之數值作為下限值，包含記載於「～」之後之數值作為上限值之範圍。
本發明者等人獲得了如下見解：於包含In(銦)元素、Ga(鎵)元素及Ln(鑭系)元素且In元素為主成分之結晶氧化物薄膜中，藉由將平均晶體粒徑控制為較小，即便於小型TFT中亦能獲得良好之遷移率。
又，本發明者等人獲得了如下見解：例如，藉由將結晶氧化物薄膜中之In元素、Ga元素及Ln元素之組成比率控制於特定範圍、或將小型TFT製作製程中之條件控制於特定範圍等，而即便濺鍍氣體不含有水，亦可獲得將平均晶體粒徑控制為較小之結晶氧化物薄膜。
本發明者等人基於該等見解，而發明了本發明。
1.結晶氧化物薄膜 本實施形態之結晶氧化物薄膜包含In元素(銦元素)、Ga元素(鎵元素)及Ln元素(鑭系元素)。
於本實施形態之結晶氧化物薄膜中，In元素為主成分，Ln元素為選自由La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu所組成之群中之一種以上之元素。
本實施形態之結晶氧化物薄膜亦可實質上僅包含In元素(銦元素)、Ga元素(鎵元素)、Ln元素(鑭系元素)及O元素(氧元素)。此處，「實質上」意指亦可於產生由上述In元素(銦元素)、Ga元素(鎵元素)、Ln元素(鑭系元素)及O元素(氧元素)之組合所引起之本發明之效果之範圍內，使本實施形態之結晶氧化物薄膜包含其他成分。
(平均晶體粒徑D1 ) 於本實施形態之結晶氧化物薄膜中，平均晶體粒徑D1 為0.05 μm以上0.5 μm以下，較佳為0.05 μm以上0.4 μm以下。
於本說明書中，結晶氧化物薄膜中之平均晶體粒徑D1 係基於平面TEM觀察圖像(有時稱為「平面TEM像」)而進行測定。即，藉由對利用平面TEM所觀察到之晶粒之直徑進行解析而算出，該平面TEM係使用穿透式電子顯微鏡放大至倍率200,000倍而進行觀察。又，作為平均晶體粒徑D1 之另一測定方法，如下述實施例中所記載，利用關於鎵離子束照射後且平面TEM觀察前之樣品之EBSP(Electron Backscatter diffraction Pattern，電子背向散射繞射像)，亦能進行同樣之解析。
(薄膜表面與薄膜中之晶界所成之角度) 於本實施形態之結晶氧化物薄膜中，薄膜表面與薄膜中之晶界所成之平均晶界角度θ較佳為70°以上110°以下。
若薄膜表面與薄膜中之晶界所成之平均晶界角度θ為70°以上110°以下，則即便於與電極之接觸區域長度較短之小型TFT中，晶界亦不會相對於電極面過度傾斜，而可使晶界於接觸區域長度之長度方向上緊密地存在，其結果為具有本實施形態之結晶氧化物薄膜之薄膜電晶體表示更良好之遷移率。
於本說明書中，薄膜表面與薄膜中之晶界所成之平均晶界角度θ係基於剖面TEM觀察圖像(有時稱為「剖面TEM像」)而進行測定。即，藉由對利用剖面TEM所觀察到之晶界與薄膜表面所成之角進行解析而算出，該剖面TEM係使用穿透式電子顯微鏡放大至倍率200,000倍而進行觀察。
(薄膜中之晶界彼此之平均間隔D2 ) 於本實施形態之結晶氧化物薄膜中，薄膜中之晶界彼此之平均間隔D2 較佳為0.05 μm以上0.40 μm以下，更佳為0.08 μm以上0.30 μm以下。
於本說明書中，薄膜中之晶界彼此之平均間隔D2 係基於剖面TEM觀察圖像而測定。即，藉由如下方法而算出，即，於使用穿透式電子顯微鏡以倍率200,000倍所觀測到之圖像中，以通道方向上1 μm且氧化物膜厚50 nm之尺寸，於薄膜電晶體中之L長度方向上，以觀測點不重疊之方式擷取任意3個視野，對利用剖面TEM像所觀察到之晶粒間隔進行解析。
(向晶界之偏析狀態) 於針對本實施形態之結晶氧化物薄膜之平面TEM-EDS解析時，構成該結晶氧化物薄膜之金屬元素較佳為於薄膜中之晶界處未偏析。於本說明書中，「於薄膜中之晶界處未偏析」意指各金屬元素均勻地分佈，於晶界處亦無偏倚。藉由構成結晶氧化物薄膜之金屬元素於晶界處未偏析，而陷阱限制傳導區域特性提高。
(薄膜之組成) 本實施形態之結晶氧化物薄膜較佳為滿足下述(1)、(2)及(3)所表示之原子組成比之範圍。 0.85＜In/(In＋Ga＋Ln)≦0.98      (1) 0.01≦Ga/(In＋Ga＋Ln)＜0.11          (2) 0.01≦Ln/(In＋Ga＋Ln)＜0.04          (3)
於本實施形態之結晶氧化物薄膜中，若In/(In＋Ga＋Ln)超過0.85，則於小型TFT驅動時，作為載子之電子不易受到氧化物薄膜中之缺陷所致之能量電位障壁之影響，其結果為能獲得陷阱限制傳導區域特性優異之小型TFT。
於本實施形態之結晶氧化物薄膜中，若In/(In＋Ga＋Ln)為0.98以下，則於小型TFT中，當施加負之閘極電壓時不易產生漏電流，能獲得導通/斷開(ON/OFF)優異電晶體特性。
In/(In＋Ga＋Ln)較佳為超過0.86且為0.98以下。進而較佳為，In/(In＋Ga＋Ln)超過0.87且為0.98以下。
於本實施形態之結晶氧化物薄膜中，若Ga/(In＋Ga＋Ln)為0.01以上，則能將粒徑控制為較小。
於本實施形態之結晶氧化物薄膜中，若Ga/(In＋Ga＋Ln)未達0.11，則於小型TFT驅動時，作為載子之電子不易受到氧化物薄膜中之Ln(例如，Sm)所形成之電位障壁之影響，其結果為可獲得陷阱限制傳導區域特性優異之小型TFT。
Ga/(In＋Ga＋Ln)較佳為0.01以上且未達0.11，進而較佳為0.03以上且未達0.10。
於本實施形態之結晶氧化物薄膜中，若Ln/(In＋Ga＋Ln)為0.01以上，則於氧化物薄膜退火後，相對於支持體於垂直方向上形成柱狀結晶，其結果為可獲得陷阱限制傳導區域特性優異之小型TFT。
於本實施形態之結晶氧化物薄膜中，若Ln/(In＋Ga＋Ln)未達0.04，則於小型TFT驅動時，作為載子之電子不易受到氧化物薄膜中之Ln(例如，Sm)所形成之電位障壁之影響，其結果為可獲得陷阱限制傳導區域特性優異之小型TFT。
Ln/(In＋Ga＋Ln)較佳為0.01以上且未達0.04，進而較佳為0.02以上且未達0.04。
關於本實施形態之結晶氧化物薄膜中所使用之Ln元素，已知由於在6s軌道具有最外殼電子，故一般而言，包含Ln元素之化合物各者之電氣性質彼此相似。因此，Ln元素並無特別限定，但較佳為Sm元素(釤元素)。Sm元素係與其他Ln元素相比，即便於結晶氧化物薄膜中之含量較少，亦可形成相對於支持體於垂直方向上延伸之柱狀結晶。又，作為Ln元素，關於除釤元素以外之元素，亦可認為只要為與釤相同程度之離子半徑，便發揮與包含釤元素作為Ln元素之結晶氧化物薄膜相同之效果。
於本實施形態中，於Ln元素為Sm元素(釤元素)之情形時，本實施形態之結晶氧化物薄膜較佳為滿足下述(1A)、(2A)及(3A)所表示之原子組成比之範圍。 0.85＜In/(In＋Ga＋Sm)≦0.98          (1A) 0.01≦Ga/(In＋Ga＋Sm)＜0.11         (2A) 0.01≦Sm/(In＋Ga＋Sm)＜0.04    (3A)
於本說明書中，「In元素為主成分」或「以銦元素為主成分」意指構成結晶氧化物薄膜或下述濺鍍靶之金屬元素之總原子數中之50 at%以上為銦元素。較佳為，構成結晶氧化物薄膜之金屬元素之總原子數中之70 at%以上為銦元素，更佳為，80 at%以上為銦元素，進而較佳為，85 at%以上為銦元素。若構成結晶氧化物薄膜之金屬元素之總原子數中之50 at%以上為銦元素，則於在TFT中採用本實施形態之結晶氧化物薄膜之情形時，能發揮足夠高之飽和遷移率。
結晶氧化物薄膜中之各金屬元素之含量(原子比)可藉由利用ICP(Inductive Coupled Plasma，感應耦合電漿)測定或XRF(X-ray Fluorescence，X射線螢光)測定，測定各元素之存在量而求出。於ICP測定中，可使用感應耦合電漿發光分析裝置。於XRF測定中，可使用薄膜螢光X射線分析裝置。
又，小型TFT元件中之結晶氧化物薄膜中之各金屬元素之含量(原子比)可藉由使用電子顯微鏡之TEM-EDS測定、使用感應耦合電漿發光分析裝置之ICP測定、及使用扇形動態二次離子質譜儀之SIMS(Secondary Ion Mass Spectroscopy，二次離子質譜)分析，以2原子%以內之誤差精度進行分析。首先，利用剖面TEM-EDS鑑定結晶氧化物薄膜中之金屬元素，並且利用半定量分析以10原子%左右之誤差範圍鑑定組成比率。其次，根據半定量分析結果，製作於20原子%之範圍內金屬元素之原子比包含已知之10種組成比率之標準氧化物薄膜。針對標準氧化物薄膜，將利用感應耦合電漿發光分析裝置或薄膜螢光X射線分析裝置測定所得之值設為組成比率之絕對值。進而，於標準氧化物薄膜之上表面，製作以與TFT元件相同之材料及相同之通道長度形成之源極、汲極電極，將其作為標準材料，利用扇形動態二次離子質譜儀SIMS(IMS 7f-Auto，AMETEK公司製造)，進行氧化物半導體層之分析，而獲得各元素之質量光譜強度，從而製作已知之元素濃度及質量光譜強度之校準曲線。其次，若根據對從面板取出之實際TFT元件之氧化物薄膜部分藉由使用扇形動態二次離子質譜儀進行之SIMS分析所得之光譜強度，使用上述校準曲線，而算出原子比，則所算出之原子比能以另外藉由薄膜螢光X射線分析裝置或感應耦合電漿發光分析裝置所測得之氧化物薄膜之原子比之2原子%以內之精度確認出。
本實施形態之結晶氧化物薄膜較佳為包含為方鐵錳礦構造之晶粒。結晶氧化物薄膜包含為方鐵錳礦構造之晶粒可藉由電子束繞射而確認。
於結晶氧化物薄膜包含為方鐵錳礦構造之晶粒之情形時，為方鐵錳礦構造之晶粒係對稱性良好之立方晶狀，因此即便跨晶界亦能抑制TFT特性(遷移率)之下降。
根據本實施形態之結晶氧化物薄膜，含有特定之元素(In、Ga、Ln及O)，將平均晶體粒徑D1 控制為0.05 μm以上0.5 μm以下。因此，具有本實施形態之結晶氧化物薄膜之小型TFT表現出良好之陷阱限制傳導區域特性，即便為低電壓亦能流通較多之電流。藉此，於組裝有小型TFT之顯示器中，能夠提高開口率，且使消耗電力降低。
本發明之一態樣之結晶氧化物薄膜係作為液晶顯示器及有機EL(Electroluminescence，電致發光)顯示器等顯示裝置等中所使用之小型TFT而有用。
2.結晶氧化物薄膜之製造方法 本實施形態之結晶氧化物薄膜例如可使用包含氧化物燒結體之濺鍍靶而成膜，該氧化物燒結體包含In元素、Ga元素及Ln元素。有時將該濺鍍靶稱為本實施形態之濺鍍靶。有時將本實施形態之濺鍍靶所包含之氧化物燒結體稱為本實施形態之氧化物燒結體。
於本實施形態之氧化物燒結體中，Ln元素係選自由La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu所組成之群中之一種以上之元素。
於本實施形態之氧化物燒結體中，較佳為In元素為主成分。
作為本實施形態之結晶氧化物薄膜之製造方法，可列舉具有如下步驟之製造方法，即，使用本實施形態之濺鍍靶，藉由濺鍍而成膜氧化物薄膜。於利用濺鍍之成膜步驟中，將選自由實質上不包含雜質氣體之氬氣及氧氣所組成之群中之1種以上之氣體用作濺鍍氣體。濺鍍氣體中所包含之「雜質」係非有意添加之元素，意指不會對濺鍍性能產生實際影響之微量元素。
藉由濺鍍法所獲得之氧化物薄膜之原子組成比反映濺鍍靶中之氧化物燒結體之原子組成比。因此，較佳為使用包含如下氧化物燒結體之濺鍍靶而成膜，該氧化物燒結體具有與所期望之氧化物薄膜之原子組成比相同之原子組成比。
濺鍍法中所使用之靶之雜質金屬較佳為500 ppm以下，更佳為100 ppm以下。尤其是，藉由將四價之Sn於靶中之含量設為500 ppm以下、更佳為100 ppm以下，而即便靶中所包含之Sn以雜質之形式殘留於氧化物膜中，亦不會於本實施形態之結晶氧化物半導體中成為電子散射源，能獲得良好之TFT特性。靶中之雜質金屬之含量係與結晶氧化物薄膜同樣，可藉由ICP或SIMS而進行測定。靶中所包含之「雜質」係於原料或製造步驟中混入之非有意添加之元素，意指不會對靶及半導體之性能產生實質影響之微量元素，「雜質金屬」意指作為「雜質」之元素中之金屬元素。
又，本實施形態之結晶氧化物薄膜例如亦可製造成包含結晶氧化物薄膜及保護膜之積層體之一部分。
作為該積層體之製造方法，可列舉包括如下步驟之製造方法：使用本實施形態之濺鍍靶，將選自由實質上不包含雜質氣體之氬氣及氧氣所組成之群中之1種以上之氣體用作濺鍍氣體，藉由濺鍍而成膜氧化物薄膜；對上述氧化物薄膜，不進行氧化氛圍下之加熱處理，而於上述氧化物薄膜之上形成保護膜；及對包含上述氧化物薄膜及上述保護膜之積層體實施加熱處理。
使用以氧化銦為主成分之濺鍍靶，將選自由實質上不包含雜質之氬氣及氧氣所組成之群中之1種以上之氣體用作濺鍍氣體，藉由濺鍍進行成膜而獲得之氧化物薄膜為非晶形氧化物薄膜。將該氧化物薄膜利用光微影法圖案化成島狀，於形成保護膜之前進行加熱而結晶化，藉此可獲得表面結晶具有單一之結晶方位之結晶氧化物薄膜。
以下，對各步驟進行說明。
(氧化物薄膜成膜步驟) 於氧化物薄膜成膜步驟中，使用本實施形態之濺鍍靶，將選自由實質上不包含雜質氣體之氬氣及氧氣所組成之群中之1種以上之氣體用作濺鍍氣體，藉由濺鍍而成膜氧化物薄膜(例如，參照圖2A)。於圖2A中，表示於玻璃基板81上形成有氧化物薄膜83之狀態。
濺鍍氣體「實質上不包含雜質氣體」意指除了伴隨氣體之充入所帶入之吸附水、及腔室之漏氣或吸附氣體等無法排除之氣體(不可避免之雜質氣體)以外，不會主動地加入除氬氣及氧氣以外之雜質氣體。於本實施形態中，作為濺鍍氣體，例如，可使用市售之高純度氬氣及高純度氧氣之混合氣體。雜質較佳為儘可能從濺鍍氣體排除。
濺鍍氣體中之雜質氣體之比率較佳為0.1體積%以下，更佳為0.05體積%以下。若雜質氣體之比率為0.1體積%以下，則氧化物薄膜之結晶化無問題地進行。
高純度氬氣及高純度氧氣之純度較佳為99體積%以上，更佳為99.9體積%以上，進而較佳為99.99體積%以上。
氬氣及氧氣之混合氣體中之氧分壓較佳為超過0體積%且為10體積%以下，更佳為超過0體積%且為5體積%以下。若氧分壓超過0體積%且為10體積%以下，則於加熱時容易結晶化，從而半導體化。藉由改變氧分壓，可調節氧化物薄膜之氧化程度、即結晶化程度。氧分壓只要視需要而適當選擇即可。
濺鍍中之磁通密度較佳為700 G以上。若濺鍍中之磁通密度為700 G以上，則能夠提高濺鍍成膜時之電漿密度，而氧化物薄膜之密度提高，於圖案化後之退火時容易形成結晶核，其結果為可將晶粒控制為較小。
即便濺鍍中之磁通密度未達700 G，亦可藉由將濺鍍時之功率密度設為2.5 kW/cm2 以上而提高濺鍍成膜時之電漿密度，其結果為能夠將氧化物薄膜中之晶粒控制為較小。
於氧化物薄膜成膜步驟中，較佳為將本實施形態之濺鍍靶安裝於RF(radio frequency，射頻)磁控濺鍍裝置或DC(direct current，直流)磁控濺鍍裝置而進行濺鍍。
本實施形態之濺鍍靶較佳為含有銦元素、鎵元素及鑭系元素。
於濺鍍靶中，藉由不僅添加銦元素，還添加鎵元素及鑭系元素，能夠於氧化物薄膜之形成時設為均勻之非晶形構造。
藉由使本實施形態之濺鍍靶含有銦元素、鎵元素及鑭系元素(例如，釤元素)，即便不將除稀有氣體及氧氣以外之其他(例如，水等)導入至濺鍍氣體中，亦可於成膜時獲得非晶形氧化物薄膜。藉由利用下述加熱處理步驟對該氧化物薄膜進行加熱，可相對於支持體使柱狀之結晶生長。藉由將如上所述般成膜之氧化物薄膜應用於小型TFT，可獲得於驅動時電子載子之注入性優異，其結果為陷阱限制傳導區域特性優異之小型TFT元件。
(保護膜形成步驟) 於在結晶氧化物薄膜之上形成保護膜之情形時，較佳為於對所獲得之氧化物薄膜進行氧化氛圍下之加熱處理之後，於氧化物薄膜之上形成保護膜。藉由在保護膜形成之前進行退火，而因於氧化物薄膜之表面共有氧，從而可於保護膜形成後，獲得界面電子陷阱能階較少且陷阱限制傳導區域特性優異之小型TFT元件。
作為保護膜之材料，例如可列舉：SiO2 、SiNx 、SiONx 、Al2 O3 及Ga2 O3 等。保護膜之厚度通常為50 nm以上500 nm以下。
作為保護膜之成膜方法，例如可列舉：CVD(Chemical Vapor Deposition，化學氣相沈積)法、濺鍍法及塗佈法等。於圖2B中，表示於圖2A之氧化物薄膜83上形成有SiO2 膜85之狀態。
(加熱處理步驟) 其次，於成膜氧化物薄膜之後或成膜保護膜之後，進行加熱處理。有時將該加熱處理稱為退火。
加熱處理之溫度較佳為250℃以上500℃以下，更佳為280℃以上470℃以下，進而較佳為300℃以上450℃以下。
若氧化物薄膜之成膜後之加熱處理溫度為250℃以上，則氧化物薄膜容易結晶化。
若氧化物薄膜之成膜後之加熱處理溫度為500℃以下，則能防止結晶異常生長而晶粒變大，從而能將粒徑控制為較小。
加熱處理步驟中之加熱時間較佳為0.1小時以上5小時以下，更佳為0.3小時以上3小時以下，進而較佳為0.5小時以上2小時以下。
若加熱處理步驟中之加熱時間為0.1小時以上，則不會發生不結晶化等情況，氧化物薄膜容易結晶化。
若加熱處理步驟中之加熱時間為5小時以下，則經濟性優異。
「加熱時間」係指於加熱處理時維持特定之最高溫度之時間(保持時間)。
加熱處理步驟中之升溫速度較佳為2℃/分鐘以上40℃/分鐘以下，更佳為3℃/分鐘以上20℃/分鐘以下。
若加熱處理步驟中之升溫速度為2℃/分鐘以上，則與未達1℃/分鐘之情形時相比，氧化物薄膜之製造效率提高。
若加熱處理步驟中之升溫速度為40℃/分鐘以下，則於結晶化時，金屬元素均勻地擴散，可形成金屬於晶界處未偏析之結晶。
又，加熱處理步驟中之升溫速度與根據爐之設定溫度及設定時間所算出之值不同，為使氧化物薄膜之實際溫度除以時間所得之值。氧化物薄膜之實際溫度例如可藉由從爐中之氧化物薄膜對1 cm以內之區域利用熱電偶進行測定而求出。
加熱處理步驟較佳為於大氣氛圍下實施。
加熱處理步驟較佳為於氧化物薄膜之圖案化後進行。藉由在圖案化後進行，能夠一面使於成膜時存在於膜中之過剩之氧、及於圖案化時所附著之有機物脫離，一面促進結晶化。其結果為，能形成於晶粒內無有機物或過剩氧之結晶缺陷較少之膜，能形成電子陷阱較少且具有良好之傳導特性之氧化物薄膜。
較佳為於閘極絕緣膜形成後且接觸孔形成前、或閘極絕緣膜及接觸孔形成後，進一步進行加熱處理步驟。有時將於氧化物薄膜之圖案化後進行之加熱處理步驟稱為第1加熱處理步驟，將於閘極絕緣膜形成後且接觸孔形成前、或閘極絕緣膜及接觸孔形成後進行之加熱處理步驟稱為第2加熱處理步驟。第2加熱處理步驟較佳為以較第1加熱處理步驟更高之退火溫度進行。藉由在閘極絕緣膜形成後進行退火，而閘極絕緣膜中所包含之氫擴散至氧化物薄膜，使存在於氧化物薄膜表面之結晶缺陷以羥基終止，其結果為，可形成電子陷阱較少且具有良好之傳導特性之氧化物薄膜。
根據本實施形態之結晶氧化物薄膜之製造方法，可獲得平均晶體粒徑控制於0.05 μm以上0.5 μm以下之結晶氧化物薄膜。其結果，具有藉由本實施形態之結晶氧化物薄膜之製造方法而成膜之結晶氧化物薄膜之小型TFT表現出良好之陷阱限制傳導區域特性。
3.積層體 本實施形態之積層體具有：本實施形態之結晶氧化物薄膜；及支持體，其支持結晶氧化物薄膜。
於圖1中，表示作為本實施形態之一例之積層體10之剖面概略圖。積層體10具有：結晶氧化物薄膜11；及支持體12，其支持結晶氧化物薄膜11。
於積層體10中，較佳為，支持體12之表面與結晶氧化物薄膜11中之晶界所成之平均晶界角度θsub為70°以上110°以下，結晶氧化物薄膜11中之晶界彼此之平均間隔D2 為0.01 μm以上0.5 μm以下。
藉由支持體12之表面與結晶氧化物薄膜11中之晶界所成之平均晶界角度θsub及晶界彼此之平均間隔D2 滿足上述範圍，而使晶界緊密地存在於與結晶氧化物薄膜11相接之支持體12之表面。其結果，於結晶氧化物薄膜11與作為支持體之電極(例如，源極電極)相接之情形時，晶界緊密地存在於該電極面。其結果，即便於與電極之接觸區域較窄之情形(例如，小型TFT)時，亦能確保向結晶氧化物薄膜之電子注入，而能抑制遷移率之下降。
4.薄膜電晶體及電子機器 本實施形態之薄膜電晶體(TFT)具有電極、結晶氧化物薄膜及絕緣膜。作為電極，可列舉源極電極、汲極電極及閘極電極，作為絕緣膜，可列舉閘極絕緣膜及保護膜。
於沿著本實施形態之薄膜電晶體之通道長度方向切割之剖面TEM觀察時，電極與結晶氧化物薄膜之接觸區域長度Ls及結晶氧化物薄膜中之晶界彼此之平均間隔D2 滿足式(4)及式(5)之關係。 1 μm≦Ls≦50 μm        (4) 10≦Ls/D2 ≦1000        (5)
於本實施形態之薄膜電晶體中，結晶氧化物薄膜較佳為與作為電極之源極電極相接。與源極電極相接之接觸區域長度Ls較佳為滿足上述式(4)之關係。進而，源極電極與和源極電極相接之結晶氧化物薄膜較佳為滿足上述式(5)之關係。
於本實施形態之薄膜電晶體中，結晶氧化物薄膜較佳為本實施形態之結晶氧化物薄膜。
於薄膜電晶體中，藉由滿足上述式(4)及式(5)之關係，而即便電極與氧化物半導體層之接觸區域較小，亦表現出優異之遷移率。
先前技術中所製作之TFT係使用金屬遮罩而於氧化物薄膜之上形成有源極電極及汲極電極，結果例如源極電極與氧化物薄膜之接觸區域長度為100 μm左右。因此，即便氧化物薄膜中之粒徑為1 μm以上，亦於與源極電極之接觸區域中存在100個左右之晶界，充足數量之作為導電區域之晶界與源極電極相接，就遷移率之觀點而言，不存在較大問題。
然而，近年來，為了提高OLED(organic light emitting diode，有機發光二極體)等顯示器中之開口率，使TFT之元件尺寸較小。因此，必須進行並非如先前般使用金屬遮罩來成膜而是藉由光微影法進行圖案化而成之小型TFT中之特性控制。於小型TFT構造中，使源極電極與氧化物薄膜之接觸區域長度變短。為了於接觸區域長度較短之TFT構造中亦獲得充分之遷移率，必須於與源極電極之接觸區域中存在充足數量之晶界，根據本實施形態之TFT，滿足上述式(4)及式(5)，因此遷移率優異。
接觸區域長度Ls更佳為滿足下述式(4A)，進而較佳為滿足下述式(4B)。 2 μm≦Ls≦50 μm        (4A) 2 μm≦Ls≦10 μm        (4B)
Ls/D2 更佳為滿足下述式(5A)，進而較佳為滿足下述式(5B)。 10≦Ls/D2 ≦1000        (5A) 10≦Ls/D2 ≦250          (5B)
本實施形態之薄膜電晶體較佳為具有源極電極、汲極電極、閘極電極、閘極絕緣膜、保護絕緣膜及氧化物半導體層。
氧化物半導體層位於閘極絕緣膜與保護絕緣膜之間。氧化物半導體層包含本實施形態之結晶氧化物薄膜。
作為本實施形態之TFT之構成，例如可採用先前公知之構成。
本實施形態之TFT可藉由採用本實施形態之結晶氧化物薄膜之製造方法而製造。即包括如下步驟之製造方法：使用本實施形態之濺鍍靶，使用選自由實質上不包含雜質氣體之氬氣及氧氣所組成之群中之1種以上之氣體作為濺鍍氣體，藉由濺鍍而成膜氧化物薄膜之步驟(有時稱為成膜步驟)；及對氧化物薄膜實施加熱處理之步驟(有時稱為加熱處理步驟)。成膜步驟及加熱處理步驟之各條件等係如上所述。源極電極、汲極電極、閘極電極及閘極絕緣膜可藉由公知之材料及形成方法而形成。
本實施形態之結晶氧化物薄膜表示出良好之陷阱限制傳導區域特性。藉由將此種結晶氧化物薄膜用於TFT之氧化物半導體層(通道層)，而具有較高之陷阱限制傳導區域特性。此處之陷阱限制傳導區域特性為施加Vg＝5 V時之遷移率。求出施加Vg＝0.1 V時之遷移率作為線性遷移率，將施加Vg＝10 V時或施加Vg＝20 V時之遷移率之飽和遷移率定義為指標。
具體而言，陷阱限制傳導區域特性可藉由如下方法而算出，即，製作施加各種Vd時之轉移特性Id-Vg曲線圖，算出各Vg之跨導(Gm)，使用線性區域或飽和區域之式求出遷移率。電流Id為源極、汲極電極間之電流，電壓Vd為施加於源極電極與汲極電極之間之電壓(汲極電壓)，電壓Vg為施加於源極電極與閘極電極之間之電壓(閘極電壓)。陷阱限制傳導區域特性較佳為17 cm2 /(V·s)以上，進而較佳為19 cm2 /(V·s)以上。
又，本實施形態之結晶氧化物薄膜亦可藉由在其一面配置金屬、ITO(Indium Tin Oxides，氧化銦錫)或IZO(Indium Zinc Oxide，氧化銦鋅)等歐姆電極，於另一面配置功函數4.8 eV以上之金屬或氧化物電極等肖特基電極，而構成肖特基障壁二極體。
本實施形態之薄膜電晶體之形狀並無特別限定，但較佳為背通道蝕刻型電晶體、蝕刻終止層型電晶體、或頂閘極型電晶體等。
於圖3及圖4中表示具體之薄膜電晶體之例。
如圖3所示，薄膜電晶體100具備矽晶圓20、閘極絕緣膜30、氧化物薄膜40、源極電極50、汲極電極60及層間絕緣膜70、70A。
矽晶圓20為閘極電極，以隔著閘極絕緣膜30與氧化物薄膜40對向之方式設置於閘極絕緣膜30。閘極絕緣膜30係遮斷閘極電極與氧化物薄膜40之導通之絕緣膜，設置於矽晶圓20上，且設置於氧化物薄膜40之一面。
氧化物薄膜40為通道層，設置於閘極絕緣膜30上。氧化物薄膜40可使用本實施形態之結晶氧化物薄膜。於本實施形態中，於薄膜電晶體100為小型TFT之情形時，作為相對於源極電極50及汲極電極60之通道層的氧化物薄膜40之通道長度(L長度)為1 μm以上50 μm以下，通道寬度(W長度)為1 μm以上80 μm以下。
源極電極50及汲極電極60係用以使源極電流及汲極電流流向氧化物薄膜40之導電端子，分別設置為接觸於氧化物薄膜40之兩端附近，且電性連接於氧化物薄膜40。
層間絕緣膜70係遮斷除源極電極50及汲極電極60與氧化物薄膜40之間之接觸部分以外之導通的絕緣膜。
層間絕緣膜70A係遮斷除源極電極50及汲極電極60與氧化物薄膜40之間之接觸部分以外之導通的絕緣膜。層間絕緣膜70A亦為遮斷源極電極50與汲極電極60之間之導通之絕緣膜。層間絕緣膜70A亦為通道層保護層。
如圖4所示，薄膜電晶體100A之構造與薄膜電晶體100相同，但設置為使源極電極50及汲極電極60接觸於閘極絕緣膜30及氧化物薄膜40之兩者之點與薄膜電晶體100不同。薄膜電晶體100A亦於以覆蓋閘極絕緣膜30、氧化物薄膜40、源極電極50及汲極電極60之方式一體地設置有層間絕緣膜70B之點與薄膜電晶體100不同。
形成汲極電極60、源極電極50及閘極電極之材料並無特別限制，可任意地選擇通常使用之材料。於圖3及圖4中所列舉之例中，將矽晶圓用作基板，矽晶圓亦作為電極發揮作用，但電極材料並不限定於矽。
例如，可使用氧化銦錫(ITO)、氧化銦鋅(IZO)、ZnO、及SnO2 等透明電極；Al、Ag、Cu、Cr、Ni、Mo、Au、Ti、及Ta等金屬電極、或包含其等之合金之金屬電極；或積層電極。
又，於圖3及圖4中，亦可於玻璃等基板上形成閘極電極。
形成層間絕緣膜70、70A、70B之材料亦無特別限制，可任意地選擇通常使用之材料。作為形成層間絕緣膜70、70A、70B之材料，具體而言，例如可使用SiO2 、SiNx 、Al2 O3 、Ta2 O5 、TiO2 、MgO、ZrO2 、CeO2 、K2 O、Li2 O、Na2 O、Rb2 O、Sc2 O3 、Y2 O3 、HfO2 、CaHfO3 、PbTiO3 、BaTa2 O6 、SrTiO3 、Sm2 O3 、及AlN等化合物。
於本實施形態之薄膜電晶體為背通道蝕刻型(底閘極型)之情形時，較佳為於汲極電極、源極電極及通道層上設置保護膜。藉由設置保護膜，而即便於TFT之長時間驅動之情形時亦易於提高耐久性。再者，於頂閘極型TFT之情形時，例如成為於通道層上形成有閘極絕緣膜之構造。
保護膜或絕緣膜可藉由例如CVD而形成，但此時存在變成利用高溫度所進行之製程之情形。又，保護膜或絕緣膜多數情況下於剛成膜後含有雜質氣體，較佳為進行加熱處理(退火處理)。藉由利用加熱處理去除雜質氣體，而變成穩定之保護膜或絕緣膜，容易形成耐久性較高之TFT元件。又，藉由在閘極絕緣膜形成後進行退火，而閘極絕緣膜中所包含之氫擴散至氧化物薄膜，存在於氧化物薄膜表面之結晶缺陷以羥基終止，其結果為可形成電子陷阱較少且具有良好之傳導特性之氧化物薄膜。
藉由使用本實施形態之氧化物薄膜，而變得不易受到CVD製程中之溫度之影響、及其後之加熱處理所產生之影響，因此即便於形成有保護膜或絕緣膜之情形時，亦能提高TFT特性之穩定性。
閾值電壓(Vth)較佳為-3.0 V以上3.0 V以下，更佳為-2.0 V以上2.0 V以下，進而較佳為-1.0 V以上1.0 V以下。若閾值電壓(Vth)為-3.0 V以上3.0 V以下，則可藉由在TFT上搭載Vth修正電路而進行對Vth＝0 V之修正。於將藉此所獲得之TFT搭載於面板時，能不產生亮度不均及殘像地驅動顯示器。
關於閾值電壓(Vth)，可根據轉移特性之曲線圖，以Id＝10-9 A下之Vg來定義。
開關比(on/off ratio)較佳為106 以上1012 以下，更佳為107 以上1011 以下，進而較佳為108 以上1010 以下。若開關比為106 以上，則可進行液晶顯示器之驅動。若開關比為1012 以下，則可進行對比度較大之有機EL元件之驅動。又，若開關比為1012 以下，則可將斷態電流(Off-state current)設為10-12 A以下，於用於CMOS(Complementary Metal Oxide Semiconductor，互補金氧半導體)影像感測器之傳輸電晶體或重設電晶體之情形時，能使圖像之保持時間變長、或使感度提高。
開關比係藉由將Vg＝-10 V之Id之值設為斷態電流值，將Vg＝20 V之Id之值設為通態電流(On-state current)值，而決定比[通態電流值/斷態電流值]，從而求出。
斷態電流值較佳為10-10 A以下，更佳為10-11 A以下，進而較佳為10-12 A以下。若斷態電流值為10-10 A以下，則能驅動對比度較大之有機EL。又，於用於CMOS影像感測器之傳輸電晶體或重設電晶體之情形時，能使圖像之保持時間變長、或使感度提高。
＜量子隧道場效電晶體＞ 本實施形態之結晶氧化物薄膜亦可用於量子隧道場效電晶體(FET)。
於圖5中，表示本實施形態之量子隧道場效電晶體(FET)之模式圖(縱剖視圖)。
量子隧道場效電晶體501具備p型半導體層503、n型半導體層507、閘極絕緣膜509、閘極電極511、源極電極513及汲極電極515。
p型半導體層503、n型半導體層507、閘極絕緣膜509及閘極電極511依序積層。
源極電極513設置於p型半導體層503上。汲極電極515設置於n型半導體層507上。
p型半導體層503為p型IV族半導體層，此處為p型矽層。
n型半導體層507於此處為用於本實施形態之影像感測器之n型氧化物薄膜。源極電極513及汲極電極515為導電膜。
於圖5中雖未圖示，但於p型半導體層503上亦可形成有絕緣層。於該情形時，p型半導體層503與n型半導體層507經由作為將絕緣層局部地開口所得之區域之接觸孔而連接。於圖5中雖未圖示，但量子隧道場效電晶體501亦可具備覆蓋其上表面之層間絕緣膜。
量子隧道場效電晶體501係利用閘極電極511之電壓控制隧穿過由p型半導體層503及n型半導體層507形成之能量障壁之電流的進行電流之開關之量子隧道場效電晶體(FET)。於該構造中，構成n型半導體層507之氧化物半導體之帶隙變大，能使斷態電流變小。
於圖6中，表示另一態樣之量子隧道場效電晶體501A之模式圖(縱剖視圖)。
量子隧道場效電晶體501A之構成與量子隧道場效電晶體501相同，但於p型半導體層503與n型半導體層507之間形成有氧化矽層505之點不同。藉由具有氧化矽層，能使斷態電流變小。
氧化矽層505之厚度較佳為10 nm以下。藉由設為10 nm以下，能防止隧道電流不流動、難以形成要形成之能量障壁、或障壁高度改變，而能防止穿隧電流下降或變化。較佳為8 nm以下，更佳為5 nm以下，進而較佳為3 nm以下，進而更佳為1 nm以下。
於圖7中，表示於p型半導體層503與n型半導體層507之間形成有氧化矽層505之部分之TEM照片。
量子隧道場效電晶體501及501A之n型半導體層507均為n型氧化物半導體。
構成n型半導體層507之氧化物半導體亦可為非晶質。藉由為非晶質，而能利用草酸等有機酸進行蝕刻，與其他層之蝕刻速度之差變大，亦不會對配線等金屬層產生影響，而能良好地進行蝕刻。
構成n型半導體層507之氧化物半導體亦可為結晶。藉由構成n型半導體層507之氧化物半導體為結晶，而與非晶質之情形時相比帶隙變大，可使斷態電流變小。由於亦可使功函數變大，故而易於控制隧穿過由p型IV族半導體材料及n型半導體層507形成之能量障壁之電流。
量子隧道場效電晶體501之製造方法並無特別限定，可例示以下方法。
首先，如圖8A所示，於p型半導體層503上形成絕緣膜505A，藉由蝕刻等將絕緣膜505A之一部分開口而形成接觸孔505B。
其次，如圖8B所示，於p型半導體層503及絕緣膜505A上形成n型半導體層507。此時，經由接觸孔505B將p型半導體層503與n型半導體層507連接。
繼而，如圖8C所示，於n型半導體層507上，依序形成閘極絕緣膜509及閘極電極511。
繼而，如圖8D所示，以覆蓋絕緣膜505A、n型半導體層507、閘極絕緣膜509及閘極電極511之方式，設置層間絕緣膜519。
繼而，如圖8E所示，將p型半導體層503上之絕緣膜505A及層間絕緣膜519之一部分開口而形成接觸孔519A，於接觸孔519A設置源極電極513。
進而，如圖8E所示，將n型半導體層507上之閘極絕緣膜509及層間絕緣膜519之一部分開口而形成接觸孔519B，於接觸孔519B形成汲極電極515。
藉由以上步序可製造量子隧道場效電晶體501。
再者，於在p型半導體層503上形成n型半導體層507之後，以150℃以上600℃以下之溫度進行熱處理，藉此可於p型半導體層503與n型半導體層507之間形成氧化矽層505。藉由追加該步驟，能製造量子隧道場效電晶體501A。
本實施形態之TFT可較佳地用於太陽電池；液晶元件、有機電致發光元件、無機電致發光元件等顯示元件；或功率半導體元件、觸控面板等電子機器。
本實施形態之薄膜電晶體亦可應用於場效型電晶體、邏輯電路、記憶體電路、及差動放大電路等各種積體電路，且可將其等應用於電子機器等。進而，本實施形態之薄膜電晶體亦可除了應用於場效型電晶體以外，還應用於靜電感應型電晶體及肖特基障壁型電晶體。
本實施形態之薄膜電晶體可較佳地用於攜帶用或車載用顯示裝置等顯示裝置及固體攝像元件等。進而，本實施形態之薄膜電晶體亦可較佳地用作醫療用途之X射線影像感測器用平板檢測器用電晶體。
又，本實施形態之結晶氧化物薄膜亦可應用於肖特基二極體、電阻變化型記憶體及電阻元件。
以下，對將本實施形態之薄膜電晶體用於顯示裝置及固體攝像元件之情形進行說明。
首先，參照圖9對將本實施形態之薄膜電晶體用於顯示裝置之情形進行說明。
圖9A係本實施形態之顯示裝置之俯視圖。圖9B係用以對將液晶元件應用於本實施形態之顯示裝置之像素部之情形時之像素部之電路進行說明的電路圖。又，圖9C係用以對將有機EL元件應用於本實施形態之顯示裝置之像素部之情形時之像素部之電路進行說明的電路圖。
配置於像素部之電晶體可使用本實施形態之薄膜電晶體。由於本實施形態之薄膜電晶體容易設為n通道型，故而將可由n通道型電晶體構成之驅動電路之一部分與像素部之電晶體形成於同一基板上。藉由將本實施形態所示之薄膜電晶體用於像素部或驅動電路，可提供可靠性較高之顯示裝置。
於圖9A中表示主動矩陣型顯示裝置之俯視圖之一例。於顯示裝置之基板300上，形成像素部301、第1掃描線驅動電路302、第2掃描線驅動電路303及信號線驅動電路304。於像素部301中，從信號線驅動電路304延伸而配置有複數條信號線，從第1掃描線驅動電路302及第2掃描線驅動電路303延伸而配置有複數條掃描線。於掃描線與信號線之交叉區域，分別呈矩陣狀地設置有具有顯示元件之像素。顯示裝置之基板300經由FPC(Flexible Printed Circuit，可撓性印刷電路)等連接部連接於時序控制電路(亦稱為控制器、控制IC(Integrated Circuit，積體電路))。
於圖9A中，第1掃描線驅動電路302、第2掃描線驅動電路303、信號線驅動電路304與像素部301形成於同一基板300上。因此，由於設置於外部之驅動電路等零件之數量減少，故而可謀求降低成本。又，於在基板300外部設置有驅動電路之情形時，需要使配線延伸，而配線間之連接數增加。於在同一基板300上設置有驅動電路之情形時，能減少其配線間之連接數，而能謀求可靠性之提高、或良率之提高。
又，於圖9B中表示像素之電路構成之一例。此處，表示可應用於VA(Vertical Alignment，垂直配向)型液晶顯示裝置之像素部的像素部之電路。
該像素部之電路可應用於一個像素中具有複數個像素電極之構成。構成為，各個像素電極連接於不同之電晶體，各電晶體可由不同之閘極信號驅動。藉此，能夠獨立地控制施加於多疇(multi-domain)設計之像素之各個像素電極之信號。
電晶體316之閘極配線312與電晶體317之閘極配線313係以被賦予不同之閘極信號之方式分離。另一方面，作為資料線發揮功能之源極電極或汲極電極314係於電晶體316與電晶體317中共通地使用。電晶體316及電晶體317可使用本實施形態之電晶體。藉此，可提高可靠性較高之液晶顯示裝置。
於電晶體316電性連接有第1像素電極，於電晶體317電性連接有第2像素電極。第1像素電極與第2像素電極分離。第1像素電極及第2像素電極之形狀並無特別限定。例如，第1像素電極只要設為V字狀即可。
電晶體316之閘極電極與閘極配線312連接，電晶體317之閘極電極與閘極配線313連接。可對閘極配線312與閘極配線313賦予不同之閘極信號，而使電晶體316與電晶體317之動作時序不同，從而控制液晶之配向。
又，亦可由電容配線310、作為介電體發揮功能之閘極絕緣膜、及與第1像素電極或第2像素電極電性連接之電容電極形成保持電容。
多疇構造係於一像素中具備第1液晶元件318及第2液晶元件319。第1液晶元件318包含第1像素電極、對向電極及其間之液晶層，第2液晶元件319包含第2像素電極、對向電極及其間之液晶層。
像素部並不限定於圖9B所示之構成。亦可於圖9B所示之像素部中追加開關、電阻元件、電容元件、電晶體、感測器、或邏輯電路。
於圖9C中表示像素之電路構成之另一例。此處，表示使用有機EL元件之顯示裝置之像素部之構造。
圖9C係表示能夠應用之像素部320之電路之一例的圖。此處，表示於1個像素中使用2個n通道型電晶體之例。本實施形態之結晶氧化物薄膜可用於n通道型電晶體之通道形成區域。該像素部之電路可應用數位時間灰階驅動。
開關用電晶體321及驅動用電晶體322可使用本實施形態之薄膜電晶體。藉此，可提供可靠性較高之有機EL顯示裝置。
像素部之電路之構成並不限定於圖9C所示之構成。亦可於圖9C所示之像素部之電路中追加開關、電阻元件、電容元件、感測器、電晶體或邏輯電路。
又，於使用本實施形態之薄膜電晶體之顯示裝置中，亦可搭載Si系電晶體及本實施形態之結晶氧化物電晶體之兩者。
以上係將本實施形態之薄膜電晶體用於顯示裝置之情形時之說明。
其次，參照圖10對將本實施形態之薄膜電晶體用於固體攝像元件之情形進行說明。
CMOS(Complementary Metal Oxide Semiconductor，互補金氧半導體)影像感測器係於信號電荷儲存部中保持電位，將該電位經由放大電晶體輸出至垂直輸出線之固體攝像元件。若CMOS影像感測器中所包含之重設電晶體及/或傳輸電晶體中存在漏電流，則會因該漏電流而引起充電或放電，從而信號電荷儲存部之電位發生變化。若信號電荷儲存部之電位改變，則放大電晶體之電位亦改變，變成偏離原本之電位之值，所拍攝到之影像劣化。
對將本發明之一態樣之薄膜電晶體應用於CMOS影像感測器之重設電晶體及傳輸電晶體之情形時之動作效果進行說明。放大電晶體亦可應用薄膜電晶體及塊狀電晶體(bulk transistor)中之任一者。
圖10係表示CMOS影像感測器之像素構成之一例之圖。像素包含作為光電轉換元件之光電二極體3002、傳輸電晶體3004、重設電晶體3006、放大電晶體3008及各種配線，且呈矩陣狀配置有複數個，從而構成感測器。亦可設置與放大電晶體3008電性連接之選擇電晶體。電晶體記號中所記載之「OS」表示氧化物半導體(Oxide Semiconductor)，「Si」表示矽，表示較佳地應用於各個電晶體之材料。關於下文中之圖式亦相同。
光電二極體3002連接於傳輸電晶體3004之源極側，於傳輸電晶體3004之汲極側形成有信號電荷儲存部3010(亦稱為FD(Floating Diffusion)：浮動擴散)。於信號電荷儲存部3010連接有重設電晶體3006之源極、及放大電晶體3008之閘極。作為另一構成，亦可刪除重設電源線3110。例如，存在將重設電晶體3006之汲極連接於電源線3100或垂直輸出線3120而非重設電源線3110之方法。
再者，又，可將本發明之氧化物半導體膜用於光電二極體3002，亦可使用與傳輸電晶體3004、重設電晶體3006中所使用之氧化物半導體膜相同之材料。
以上係將本實施形態之薄膜電晶體用於固體攝像元件之情形時之說明。 實施例
以下，基於實施例對本發明具體地進行說明。本發明並不限定於實施例。
＜小型TFT之製造＞ (實施例1) 藉由以下步驟，製造薄膜電晶體。
(1)氧化物半導體層之成膜 使用由表1所示之饋入組成比率之原料混合物所獲得之濺鍍靶。將氧化物濺鍍靶中之金屬組成比率(單位：at%)示於表1。
使用該氧化物濺鍍靶，於厚度100 nm之附熱氧化膜(閘極絕緣膜)之矽晶圓(閘極電極)上，藉由濺鍍而形成厚度50 nm之氧化物半導體薄膜(氧化物半導體層)。成膜條件係如表1所示。作為濺鍍氣體，使用高純度氬氣及高純度氧氣之混合氣體(雜質氣體濃度：0.01體積%)。
(2)半導體圖案化 其次，將所成膜之氧化物半導體層藉由光微影法而圖案化成島狀。
首先，於氧化物半導體層上形成光阻劑之膜。作為光阻劑，使用AZ1500(AZ Electronic Materials公司製造)。經由以14 μm×4 μm尺寸形成有圖案之光罩進行曝光。曝光之後，利用氫氧化四甲基銨(TMAH)進行顯影。顯影之後，利用草酸對氧化物半導體層進行蝕刻。蝕刻之後，將光阻劑剝離，而獲得經圖案化後之附氧化物薄膜之基板。所獲得之半導體區域藉由蝕刻液之回流而變得較光罩之圖案更小，如表1及圖11般，為12 μm×2.8 μm之尺寸。
(3)退火 其次，將經圖案化後之附氧化物薄膜之基板放入爐中，於大氣中，以10℃/分鐘升溫至350℃之後，保持1小時。將爐之內部以350℃保持1小時之後，自然放冷，於爐之內部溫度恢復至室溫之後，將附氧化物薄膜之基板從爐中取出。
(4)蝕刻終止層圖案化 繼而，於退火後之附氧化物薄膜之基板之半導體圖案化面，旋轉塗佈圖像反轉抗蝕劑(Image Reversal Resist)。作為圖像反轉抗蝕劑，使用AZ5214(AZ Electronic Materials公司製造)。旋轉塗佈後，使用以6 μm×6 μm尺寸形成有圖案之光罩進行曝光。將圖像反轉抗蝕劑AZ5214於反轉烘烤步驟後進行整面曝光，利用TMAH進行顯影。對經圖案化後之附抗蝕劑之基板，藉由濺鍍而成膜膜厚100 nm之SiO2 。濺鍍條件係如下所述。 基板溫度：25℃ 到達壓力：8.5×10-5 Pa 氛圍氣體：Ar＋O2 (O2 流量30%) 濺鍍壓力(全壓)：0.4 Pa 施加電壓：RF100 W S(基板)-T(靶)間距離：70 mm
其後，藉由將成膜有SiO2 之基板於丙酮中進行拉離，而將SiO2 圖案化。
(5)閘極絕緣膜接觸孔之形成 進而，對將SiO2 圖案化所得之附氧化物薄膜之基板，使用光阻劑AZ1500(AZ Electronic Materials公司製造)，經由光罩進行曝光後，利用氫氧化四甲基銨(TMAH)進行顯影。顯影之後，利用緩衝氫氟酸(BHF)對附熱氧化膜之Si(矽晶圓)進行蝕刻，而形成閘極電極取出用之接觸孔。於形成接觸孔之後，於大氣中，以400℃實施1小時之退火。
(6)源極、汲極電極形成 繼而，使用圖像反轉抗蝕劑AZ5214及光罩，藉由拉離製程對源極、汲極電極層進行圖案化。經由形成為可將圖像反轉抗蝕劑AZ5214圖案化成表1之最終元件形狀(L長度：6 μm，W長度：2.8 μm，源極電極及汲極電極各者之Ls長度：3 μm)之光罩進行曝光，於反轉烘烤步驟後進行整面曝光，利用TMAH進行顯影。對經圖案化後之附抗蝕劑之基板，按以下之濺鍍條件成膜厚度150 nm之Ti層。 基板溫度：25℃ 到達壓力：8.5×10-5 Pa 氛圍氣體：Ar 濺鍍壓力(全壓)：0.4 Pa 施加電壓：DC100 W S(基板)-T(靶)間距離：70 mm
其後，藉由將成膜有Ti層之基板於丙酮中進行拉離，而將歐姆電極層進行圖案化。
(7)最終退火 最後，於大氣中，以200℃進行1小時之退火。
所獲得之元件(小型TFT)之最終形狀係如表1所述。
(實施例2～3) 實施例2～3之小型TFT係如表1所示變更濺鍍靶之饋入組成比率及小型TFT製作條件，除此以外與實施例1同樣地製造。
(比較例1～4) 比較例1～4之小型TFT係如表1所示變更濺鍍靶之饋入組成比率及小型TFT製作條件，除此以外與實施例1同樣地製造。
(實施例4～8) 實施例4～8之小型TFT係如表2所示變更濺鍍靶之饋入組成比率及小型TFT製作條件，除此以外與實施例1同樣地製造。
(比較例5～10) 比較例5～10之小型TFT係如表2及表3所示變更濺鍍靶之饋入組成比率及小型TFT製作條件，除此以外與實施例1同樣地製造。
[表1]
   實施例1 實施例2 實施例3 比較例1 比較例2 比較例3 比較例4
氧化物濺鍍靶 饋入組成比率[mass%] In2 O3 92.0 91.0 90.0 90.0 90.0 95.0 44.2
Ga2 O3 5.0 6.8 7.0 5.0 7.0 5.0 29.9
Sm2 O3 3.0 2.2 3.0 5.0 3.0 0.0 -
ZnO - - - - - - 25.9
金屬組成比率[at%] In 90.4 88.5 87.6 88.8 87.6 92.8 33
Ga 7.3 9.8 10.1 7.3 10.1 7.2 33
Sm 2.3 1.7 2.3 3.9 2.3 0.0 -
Zn - - - - - - 34
小型TFT製作 氧化物半導體之濺鍍成膜條件 氛圍氣體 Ar＋O2 Ar＋O2 Ar＋O2 Ar＋O2 Ar＋O2 Ar＋O2 Ar＋O2
成膜前之背壓[Pa] 4×10- 4 以下 4×10- 4 以下 4×10- 4 以下 4×10- 4 以下 4×10- 4 以下 4×10- 4 以下 4×10- 4 以下
成膜時之壓力[Pa] 0.5 0.5 0.5 0.5 0.5 0.5 0.5
成膜時之氧流量比[%] 10 10 10 10 10 30 10
成膜時之水分壓[Pa] - - - - - - -
磁通密度[G] 1000 1000 1000 1000 600 1000 1000
膜厚[nm] 50 50 50 50 50 50 50
半導體圖案化 抗蝕劑 AZ1500 AZ1500 AZ1500 AZ1500 AZ1500 AZ1500 AZ1500
半導體蝕刻 草酸 草酸 草酸 草酸 草酸 草酸 草酸
退火 升溫模式[℃/分鐘] 10 10 10 10 10 10 10
最高溫度[℃] 350 350 350 350 350 350 350
保持時間[小時] 1 1 1 1 1 1 1
氛圍 大氣 大氣 大氣 大氣 大氣 大氣 大氣
蝕刻終止層圖案化 蝕刻終止層 SiO2 SiO2 SiO2 SiO2 SiO2 SiO2 SiO2
抗蝕劑 AZ5214 AZ5214 AZ5214 AZ5214 AZ5214 AZ5214 AZ5214
閘極絕緣膜接觸孔形成 抗蝕劑 AZ1500 AZ1500 AZ1500 AZ1500 AZ1500 AZ1500 AZ1500
蝕刻劑 BHF BHF BHF BHF BHF BHF BHF
退火 最高溫度[℃] 400 400 400 400 400 400 400
保持時間[小時] 1 1 1 1 1 1 1
氛圍 大氣中 大氣中 大氣中 大氣中 大氣中 大氣中 大氣中
電極形成 電極 Ti Ti Ti Ti Ti Ti Ti
抗蝕劑 AZ5214 AZ5214 AZ5214 AZ5214 AZ5214 AZ5214 AZ5214
最終退火 最高溫度[℃] 200 200 200 200 200 200 200
保持時間[小時] 1 1 1 1 1 1 1
氛圍 大氣中 大氣中 大氣中 大氣中 大氣中 大氣中 大氣中
最終形狀 L長度[μm] 6.0 6.0 6.0 6.0 6.0 6.0 6.0
W長度[μm] 2.8 2.8 2.8 2.8 2.8 2.8 2.8
閘極絕緣膜膜厚[nm] 100 100 100 100 100 100 100
半導體/汲極電極接觸區域長度[μm] 3.0 3.0 3.0 3.0 3.0 3.0 3.0
半導體/源極電極接觸區域長度[μm] 3.0 3.0 3.0 3.0 3.0 3.0 3.0
[表2]
   實施例4 實施例5 實施例6 實施例7 實施例8 比較例5 比較例6 比較例7
氧化物濺鍍靶 饋入組成比率[mass%] In2 O3 88.0 89.0 89.0 90.0 92.0 86.0 87.0 92.0
Ga2 O3 8.0 9.0 7.0 6.0 6.0 10.0 7.0 7.0
Sm2 O3 4.0 2.0 4.0 4.0 2.0 3.0 6.0 1.0
ZnO - - - - - - - -
金屬組成比率[at%] In 85.4 85.6 86.8 88.2 89.8 83.3 85.2 89.2
Ga 11.5 12.8 10.1 8.7 8.7 14.4 10.1 10.0
Sm 3.1 1.5 3.1 3.1 1.6 2.3 4.7 0.8
Zn - - - - - - - -
小型TFT製作 氧化物半導體之濺鍍成膜條件 氛圍氣體 Ar＋O2 Ar＋O2 Ar＋O2 Ar＋O2 Ar＋O2 Ar＋O2 Ar＋O2 Ar＋O2
成膜前之背壓[Pa] 4×10- 4 以下 4×10- 4 以下 4×10-4 以下 4×10- 4 以下 4×10- 4 以下 4×10- 4 以下 4×10- 4 以下 4×10- 4 以下
成膜時之壓力[Pa] 0.5 0.5 0.5 0.5 0.5 0.5 0.5 0.5
成膜時之氧流量比[%] 10 10 10 10 10 10 10 10
成膜時之水分壓[Pa] - - - - - - - -
磁通密度[G] 1000 1000 1000 1000 1000 1000 1000 1000
膜厚[nm] 50 50 50 50 50 50 50 50
半導體圖案化 抗蝕劑 AZ1500 AZ1500 AZ1500 AZ1500 AZ1500 AZ1500 AZ1500 AZ1500
半導體蝕刻 草酸 草酸 草酸 草酸 草酸 草酸 草酸 草酸
退火 升溫模式[℃/分鐘] 10 10 10 10 10 10 10 10
最高溫度[℃] 350 350 350 350 350 350 350 350
保持時間[小時] 1 1 1 1 1 1 1 1
氛圍 大氣 大氣 大氣 大氣 大氣 大氣 大氣 大氣
蝕刻終止層圖案化 蝕刻終止層 SiO2 SiO2 SiO2 SiO2 SiO2 SiO2 SiO2 SiO2
抗蝕劑 AZ5214 AZ5214 AZ5214 AZ5214 AZ5214 AZ5214 AZ5214 AZ5214
閘極絕緣膜接觸孔形成 抗蝕劑 AZ1500 AZ1500 AZ1500 AZ1500 AZ1500 AZ1500 AZ1500 AZ1500
蝕刻劑 BHF BHF BHF BHF BHF BHF BHF BHF
退火 最高溫度[℃] 400 400 400 400 400 400 400 400
保持時間[小時] 1 1 1 1 1 1 1 1
氛圍 大氣中 大氣中 大氣中 大氣中 大氣中 大氣中 大氣中 大氣中
電極形成 電極 Ti Ti Ti Ti Ti Ti Ti Ti
抗蝕劑 AZ5214 AZ5214 AZ5214 AZ5214 AZ5214 AZ5214 AZ5214 AZ5214
最終退火 最高溫度[℃] 200 200 200 200 200 200 200 200
保持時間[小時] 1 1 1 1 1 1 1 1
氛圍 大氣中 大氣中 大氣中 大氣中 大氣中 大氣中 大氣中 大氣中
最終形狀 L長度[μm] 6.0 6.0 6.0 6.0 6.0 6.0 6.0 6.0
W長度[μm] 2.8 2.8 2.8 2.8 2.8 2.8 2.8 2.8
閘極絕緣膜膜厚[nm] 100 100 100 100 100 100 100 100
半導體/汲極電極接觸區域長度[μm] 3.0 3.0 3.0 3.0 3.0 3.0 3.0 3.0
半導體/源極電極接觸區域長度[μm] 3.0 3.0 3.0 3.0 3.0 3.0 3.0 3.0
[表3]
   比較例8 比較例9 比較例10
氧化物濺鍍靶 饋入組成比率[mass%] In2 O3 92.0 91.0 90.0
Ga2 O3 5.0 6.8 7.0
Sm2 O3 3.0 2.2 3.0
ZnO - - -
金屬組成比率[at%] In 90.4 88.5 87.6
Ga 7.3 9.8 10.1
Sm 2.3 1.7 2.3
Zn - - -
小型TFT製作 氧化物半導體之濺鍍成膜條件 氛圍氣體 Ar＋O2 Ar＋O2 Ar＋O2
成膜前之背壓[Pa] 4×10- 4 以下 4×10- 4 以下 4×10- 4 以下
成膜時之壓力[Pa] 0.5 0.5 0.5
成膜時之氧流量比[%] 10 10 10
成膜時之水分壓[Pa] - - -
磁通密度[G] 1000 1000 1000
膜厚[nm] 50 50 50
半導體圖案化 抗蝕劑 AZ1500 AZ1500 AZ1500
半導體蝕刻 草酸 草酸 草酸
退火 升溫模式[℃/分鐘] 10 10 10
最高溫度[℃] 350 350 350
保持時間[小時] 1 1 1
氛圍 大氣 大氣 大氣
蝕刻終止層圖案化 蝕刻終止層 SiO2 SiO2 SiO2
抗蝕劑 AZ5214 AZ5214 AZ5214
閘極絕緣膜接觸孔形成 抗蝕劑 AZ1500 AZ1500 AZ1500
蝕刻劑 BHF BHF BHF
退火 最高溫度[℃] 600 600 600
保持時間[小時] 1 1 1
氛圍 大氣中 大氣中 大氣中
電極形成 電極 Ti Ti Ti
抗蝕劑 AZ5214 AZ5214 AZ5214
最終退火 最高溫度[℃] 200 200 200
保持時間[小時] 1 1 1
氛圍 大氣中 大氣中 大氣中
最終形狀 L長度[μm] 6.0 6.0 6.0
W長度[μm] 2.8 2.8 2.8
閘極絕緣膜膜厚[nm] 100 100 100
半導體/汲極電極接觸區域長度[μm] 3.0 3.0 3.0
半導體/源極電極接觸區域長度[μm] 3.0 3.0 3.0
＜氧化物薄膜及小型TFT之評估＞ 對實施例1～8及比較例1～10之小型TFT及該小型TFT所具有氧化物薄膜之特性等進行了評估。
評估方法係如下所述，評估結果示於表4、表5及表6。
(1)半導體圖案化後之狀態 利用光學顯微鏡確認抗蝕劑剝離後之半導體圖案化形狀。
於圖11中表示利用顯微鏡觀察抗蝕劑剝離後之半導體圖案所得之圖像。於實施例1～3、比較例4之氧化物薄膜中，確認到無殘渣且形成有所期望之圖案。另一方面，於比較例3之氧化物薄膜中，確認到圖案化殘餘誤差。
(2)小型TFT製作後之半導體膜之狀態 (2-1)利用剖面TEM之氧化物薄膜剖面之結晶狀態之測定方法 關於TFT元件中之氧化物薄膜之剖面之結晶狀態，藉由如下方法進行測定，即，使用聚焦離子束裝置(FIB：Focused Ion Beam)對該氧化物薄膜進行預處理，利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)對該預處理後之氧化物薄膜之剖面進行觀察。
具體而言，首先，針對TFT元件之氧化物半導體薄膜經圖案化後之區域之膜表面，於與其垂直之方向上，使用FIB(日立高新技術公司(Hitachi High-Technologies Corporation)製造之「FB2100型」)裝置照射離子束，取樣出尺寸16 μm×4 μm之試片。其後，針對所取樣出之試片，於通道長度方向上從源極電極或汲極電極與氧化物薄膜重疊(over lap)之區域之端朝向不重疊之區域針對3 μm之區域擷取2個樣品。對所擷取之2個樣品，於相對於通道長度及膜厚方向垂直之通道寬度方向上，進行Ar離子研磨直至薄片之厚度變為大致100 nm左右為止，而使所擷取之2個樣品之厚度變薄。於因FIB加工時之離子濺鍍損傷而無法確認晶粒之情形時，利用Ar離子研磨(Gatan公司製造之「Model691」)以離子槍電壓4 keV反覆實施蝕刻直至能確認晶粒為止。
剖面TEM像係使用穿透式電子顯微鏡(日本電子製造之「JEM-2800型」)設為加速電壓200 kV，實施觀察倍率200,000倍(約4 μm見方之區域)、觀察倍率500,000倍(約800 nm見方之區域)、觀察倍率2,000,000倍(約200 nm見方之區域)、及觀察倍率10,000,000倍(約40 nm見方之區域)區域之觀察。
(a)相對於薄膜表面之平均晶界角度θ 觀察氧化物薄膜之剖面時之相對於薄膜表面之平均晶界角度θ可藉由對利用剖面TEM進行觀察之晶界與薄膜表面所成之角進行解析而算出。於以觀察倍率200,000倍所觀測到之圖像之中，以通道方向上1 μm且氧化物膜厚50 nm之尺寸，於薄膜電晶體中之L長度方向上以觀測點不重疊之方式擷取任意3個視野，觀測剖面TEM像。針對所獲得之3個視野之剖面TEM像，藉由使用Image Metorology公司製造之「SPIP，Version4.3.2.0」進行圖像解析，而算出薄膜表面與晶界所成之角。詳細情況如下所述。
針對剖面TEM圖像，於晶界處畫出色碼H0、S0、V10之線。進一步使用圖像解析軟體將對比度數值化，將(最大濃度－最小濃度)×1/4之高度設定為閾值。其次，將表示閾值以下之對比度之區域定義為晶界，求出各薄膜表面與晶界所成之角。使所獲得之各薄膜表面與晶界所成之角之合計值除以粒子之數量，進一步將以3個視野所求出之角度之平均值設為相對於薄膜表面之平均晶界角度θ。
其結果，關於實施例1～8、比較例1、2、5～7，為70°＜θ＜110°之範圍。
(b)相對於支持體之平均晶界角度θsub 藉由與相對於薄膜表面之平均晶界角度θ同樣之剖面TEM像及解析方法擷取晶界，求出相對於支持體所成之角。使所獲得之各支持體表面與晶界所成之角之合計值除以粒子之數量，進一步將利用3個視野所求出之角度之平均值設為相對於支持體表面之平均晶界角度θsub。
其結果，關於實施例1～8、比較例1、2、5～7，為70°＜θsub＜110°之範圍。
(c)晶界之平均間隔D2 觀察氧化物薄膜之剖面時之平均間隔D2 可藉由對利用剖面TEM進行觀察之晶粒之間隔進行解析而算出。於以觀察倍率200,000倍觀測到之圖像之中，以通道方向上1 μm且氧化物膜厚50 nm之尺寸，於薄膜電晶體中之L長度方向上以觀測點不重疊之方式擷取任意3個視野，對剖面TEM像進行觀測。針對所獲得之3個視野之剖面TEM像，藉由使用Image Metorology公司製造之「SPIP，Version4.3.2.0」進行圖像解析，而算出晶界之平均間隔D2 。詳細情況如下所述。
針對剖面TEM圖像，於晶界處畫出色碼H0、S0、V10之線。進一步使用圖像解析軟體將對比度數值化，將(最大濃度－最小濃度)×1/4之高度設定為閾值。其次，將表示閾值以下之對比度之區域定義為晶界，求出各晶界與最接近粒子之間隔，設為晶界之間隔。求出使所獲得之各晶界之間隔之合計值除以測定間隔之部位數所得者作為晶界之平均間隔，求出於3個視野各者中所獲得之晶界之平均間隔之平均值作為D2 。
其結果，於實施例1～3、7、8中為D2 ＜0.40 μm，於比較例1、2、5～7中為0.40 μm＜D2 。
(d)利用電子束繞射之非晶形、結晶之判定方法 關於非晶形、結晶之判定方法，藉由如下方法進行判斷，即，對藉由剖面TEM像之觀察所獲得之樣品，觀察電子束繞射圖案。
具體而言，使用電子顯微鏡(日本電子製造之「JEM-2800型」)，對利用剖面TEM像所觀察到之氧化物薄膜區域，利用選區光闌(selected area aperture)以照射區域約100 nm
Figure 02_image001
、加速電壓200 kV照射電子束，將相機長度設定為2 m而測定繞射圖案。將於在剖面TEM像樣品中之L長度方向上以觀測點不重疊之方式擷取之任意3個視野中，未獲得明確之繞射點之氧化物薄膜判斷為「非晶形」。另一方面，將從繞射圖案中觀察到具有對稱性之繞射點之氧化物薄膜判斷為「結晶」。
其結果，將實施例1～8、比較例1、2、3、5～7之氧化物薄膜判斷為「結晶」，將比較例4之氧化物薄膜判斷為「非晶形」。
(2-2)利用平面TEM之氧化物薄膜之結晶狀態之測定方法 關於對TFT元件中之氧化物薄膜之膜面從垂直方向觀察所得之結晶狀態，使用聚焦離子束裝置(FIB：Focused Ion Beam)，對該氧化物薄膜之膜面進行預處理，利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察該預處理後之膜面而進行測定。
具體而言，首先，針對TFT元件之氧化物半導體薄膜經圖案化後之區域之膜表面，於與其平行之方向上，使用FIB(日立高新技術股份有限公司製造之「FB2100型」)裝置照射離子束，取樣出尺寸12 μm×4 μm之試片。其後，針對所取樣出之試片，從源極電極或汲極電極與氧化物薄膜重疊之區域之端朝向不重疊之區域，於通道方向上擷取3處2 μm(2 μm×2 μm之尺寸)之範圍(樣品)，對所擷取之3處範圍，照射鎵離子束直至薄片之厚度變為大致100 nm左右，而使樣品(所擷取之3處範圍)之厚度變薄。平面TEM像係使用穿透式電子顯微鏡(日本電子股份有限公司製造之「JEM-2800型」)，設為加速電壓200 kV，提高倍率直至分別可觀測到5個以上之晶粒為止而實施觀察。
(e)平均晶體粒徑D1 從氧化物薄膜之膜厚方向觀察時之平均晶體粒徑D1 可藉由如下方法而算出，即，對針對3個樣品利用放大至倍率200,000倍而進行觀察之平面TEM所觀察到之晶粒之直徑進行解析。藉由使用Image Metorology公司製造之「SPIP，Version4.3.2.0」對平面TEM像進行圖像解析，而算出平均晶體粒徑D1 。
針對平面TEM圖像，於晶界處畫出色碼H0、S0、V10之線。進一步使用圖像解析軟體將對比度數值化，將(最大濃度－最小濃度)×1/4之高度設定為閾值。其次，將表示閾值以上之對比度之區域定義為晶粒，求出各粒子之面積。求出所獲得之各粒子之面積之合計值，除以測定所獲得之面積之粒子之數量而獲得平均粒子面積S1 。進一步將晶粒假定為圓，根據平均粒子面積S1 及式(A)求出直徑，將該直徑設為晶粒之平均晶體粒徑。算出3個樣品中之平均晶體粒徑之平均值，設為最終之平均晶體粒徑D1 。
Figure 02_image003
其結果，於實施例1～8中為D1 ＜0.50 μm，於比較例1、2、5～10中為0.50 μm＜D1 ，於比較例3中為D1 ＜0.05 μm。
(f)金屬元素之偏析(利用平面TEM-EDS之氧化物薄膜之金屬元素之偏析的測定方法) 氧化物薄膜之金屬分散狀態(金屬元素之偏析)係藉由如下方法而測定，即，利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)/能量分散型X射線光譜法(EDS： Energy Dispersive X-ray Spectroscopy)觀察藉由平面TEM觀察所獲得之樣品之3個視野。
具體而言，使用電子顯微鏡(日本電子製造之「JEM-2800型」)，以加速電壓200 kV對觀察平面TEM像所得之氧化物薄膜區域中之包含5個以上之晶粒之觀測範圍照射電子束，實施各元素之EDS映射測定。其結果，將於各元素之映射中，於晶粒間未觀察到金屬元素之偏倚之情形判斷為「無偏析」，將於映射中於每個晶粒都觀察到偏倚之情形時判斷為「有偏析」。
關於金屬偏倚之有無，藉由使用Image Metorology公司製造之「SPIP，Version4.3.2.0」對各樣品、各元素之平面TEM-EDS映射進行圖像解析而進行數值化，從而進行判斷。具體而言，首先，將各映射像之對比度數值化，以265像素×265像素表示。其次，針對全部視野，求出每1像素之平均濃度Iave 。繼而，對平面TEM像與平面TEM-EDS映射進行比較，從各視野針對5個以上之晶粒，於晶粒內選定各平均晶體粒徑D1 之1/2之尺寸見方之區域。求出所選定之區域之平均濃度Igrain 。將就此種藉由圖像解析而獲得之平均濃度Iave 與區域平均濃度Igrain 而言，滿足Iave ＜Igrain 之關係之區域於大約1個視野中有2個以上之情形判斷為「有偏析」，將未達2個之情形判斷為「無偏析」。
藉此，於實施例1～實施例3、及比較例1中，未確認到偏析。另一方面，關於比較例2，藉由In之EDS映射之解析而判斷為有金屬偏析，關於比較例3，藉由Ga之EDS映射之解析而判斷為有金屬偏析。
(2-3)金屬組成比率 針對所獲得之樣品之氧化物薄膜，利用感應耦合電漿發光分析裝置(ICP-AES，島津製作所股份有限公司製造)進行分析。
(2-4)利用電子束繞射之結晶構造之鑑定 藉由對利用剖面TEM像之觀察所獲得之樣品之電子束繞射圖案進行觀察，而評估氧化物薄膜之結晶構造是否為方鐵錳礦構造。將評估結果示於表4、表5及表6。
具體而言，使用電子顯微鏡(日本電子製造之「JEM-2800型」)，對利用剖面TEM像所觀察到之氧化物薄膜區域，利用選區光闌以照射區域約100 nm
Figure 02_image005
、加速電壓200 kV照射電子束，將相機長度設定為2 m而測定繞射圖案。
進而，為了鑑定結晶構造，使用電子束繞射模擬軟體ReciPro(自由軟體 ver4.641(2019/03/04))，實施In2 O3 之方鐵錳礦構造之電子束繞射圖案之模擬。於模擬中，方鐵錳礦構造之結晶構造資料係使用ICSD(Inorganic Crystal Structure Database：化學資訊協會)之14388，使用空間群：Ia-3，晶格常數：a＝10.17700Å，原子座標In位置(0.250, 0.250, 0.250)、In位置(0.466, 0.000, 0.250)、O位置(0.391, 0.156, 0.380)。
進而，作為相機長度2 mm，將11種倒格子向量(100)、(111)、(110)、(211)、(311)、(221)、(331)、(210)、(310)、(321)、及(230)設為入射電子束方向而實施模擬。
針對氧化物薄膜之電子束繞射圖案與所獲得之模擬圖案，比較繞射點之結果，於與11種模擬圖案中之任一者一致之情形時，判斷為於氧化物薄膜中包含為方鐵錳礦構造之晶粒。
其結果，於實施例1～8、比較例1～3、5～7中，判斷為元件內之氧化物膜之結晶構造為「方鐵錳礦」構造。
(3)小型TFT特性 小型TFT特性係針對如表1、表2及表3之最終形狀般獲得之小型TFT元件，使用半導體參數分析儀(Agilent股份有限公司製造之「B1500」)，於室溫、遮光環境下(遮蔽箱(shield box)內)進行測定。再者，以0.1 V、10 V或20 V來施加汲極電壓(Vd)。藉由相對於各Vd施加，使閘極電壓(Vg)自5 V至20 V為止，並且每0.2 V逐級地測定電流值Id，而獲得Id-Vg特性。
關於實施例1～8、比較例1～10，於表1、表2或表3所示之製作條件下製作小型TFT，關於為表4、表5及表6所示之半導體膜之狀態之小型TFT元件，將施加Vd＝20 V時之Id-Vg特性示於圖31A～35A、37A中，將根據Id-Vg特性求出飽和遷移率(μsat)所得之結果作為Vg-μsat特性示於圖31B～35B、37B中。再者，於圖36中，表示比較例3之小型TFT相關之轉移特性Id-Vg曲線圖。
進而，將根據Id-Vg特性所算出之各種參數(Vg＝0～20 V下之線性遷移率之最大值、陷阱限制傳導區域特性、S值、Vth、漏電流)示於表4、表5及表6中。再者，各參數之算出方法係如以下所記載。
(3-1) (a)Vd＝0.1 V、Vg＝0～20 V下之線性遷移率之最大值 施加Vd＝0.1 V時之線性遷移率之最大值係製作Id-Vg特性之曲線圖，算出各Vg之跨導(Gm)，使用線性區域之式而導出線性遷移率(μlin)。具體而言，Gm係藉由∂(Id)/∂(Vg)而算出。進而，根據線性區域之式(b)算出μlin。 μlin＝(Gm·L)/(W·Ci·Vd)         (b)
又，式(b)之Ci為閘極絕緣膜之電容，使用基於膜厚100 nm之SiO2 之相對介電常數3.9、及真空之介電常數8.85×10-14 [F/cm]所算出之Ci＝3.45×10-8 [F/cm2 ]之值。式(b)中之L為通道長度(L長度)，W為通道寬度(W長度)。
進而，根據各Vg-μlin之曲線圖，算出Vg＝0～20 V下之μlin之最大值。
其結果，實施例1～8、比較例7之Vd＝0.1 V、Vg＝0～20 V下之線性遷移率之最大值為30 cm2 /(V·s)以上，於比較例1、2、4～6、8～10中未達30 cm2 /(V·s)。
(b)Vd＝10 V、Vg＝0～10 V下之飽和遷移率之最大值 施加Vd＝10 V時之飽和遷移率之最大值係製作Id-Vg特性之曲線圖，算出各Vg之跨導(Gm)，使用飽和區域之式而導出飽和遷移率(μsat)。具體而言，Gm係根據下述數式(c1)而算出。
Figure 02_image007
進而，根據飽和區域之下述式(c)而算出μsat。 μsat＝(2·Gm·L)/(W·Ci)      (c)
式(c)中之L為通道長度(L長度)，W為通道寬度(W長度)。
進而，根據各Vg-μsat之曲線圖，算出Vg＝0～10 V下之μsat之最大值。
(c)Vd＝20 V、Vg＝0～20 V下之飽和遷移率之最大值 施加Vd＝20 V時之飽和遷移率之最大值係製作Id-Vg特性之曲線圖，算出各Vg之跨導(Gm)，使用飽和區域之式而導出飽和遷移率(μsat)。具體而言，根據上述數式(c1)而算出。進而，根據飽和區域之上述式(c)而算出μsat。進而，根據各Vg-μsat之曲線圖，算出Vg＝0～20 V下之μsat之最大值。
其結果，實施例1～8、比較例7之Vd＝20 V、Vg＝0～20 V下之飽和遷移率之最大值為25 cm2 /(V·s)以上，於比較例1、2、4～6、8～10中未達25 cm2 /(V·s)。
(3-2)陷阱限制傳導區域特性 陷阱限制傳導區域特性係根據藉由與(3-1)相同之方法所求出之Vg-μlin(Vd＝0.1 V)及Vg-μsat(Vd＝10 V或20 V)之曲線圖而求出。具體而言，將Vg＝5 V之μlin或μsat定義為陷阱限制傳導區域特性，於Vd＝0.1 V下將μlin定義為陷阱限制傳導區域特性，於Vd＝10 V或20 V下將μsat之值定義為陷阱限制傳導區域特性。
其結果，關於Vd＝0.1 V下之陷阱限制傳導區域特性，實施例1～8為16 cm2 /(V·s)以上，於比較例1、2、4～10中未達16 cm2 /(V·s)。
進而，關於Vd＝20 V下之陷阱限制特性，實施例1～8為23 cm2 /(V·s)以上，於比較例1、2及4～10中未達20 cm2 /(V·s)。
於任一Vd下，陷阱限制傳導區域特性均為，實施例1～8與比較例1、2、4～10相比更高，更良好，小型TFT特性優異。
(3-3)S值及閾值電壓(Vth) 根據各個Id-Vg特性之曲線圖，評估S值及閾值電壓(Vth)。具體而言，於電流值Id＝10-11 ～10-10 [A]區域中，算出根據下述式(d)所求出之值作為S值。進而，算出電流值Id＝10-8 [A]下之Vg之值作為閾值電壓(Vth)。
Figure 02_image009
其結果，於實施例1～8、比較例1、2、4、5中，S值為0.5[V/decade]以下。
(3-4)漏電流 根據各個Id-Vg特性之曲線圖，評估漏電流。漏電流係設為藉由針對Vg＝-5 V～-2 V之範圍求出Id之合計值，使合計值除以測定個數而獲得之平均值，並導出。
其結果，於實施例1～8、比較例1、2、4～6、8～10中，漏電流為1.0×10-14 [A]以下。另一方面，於比較例3、及比較例7中，漏電流為10-4 [A]以上，作為電晶體，未確認導通/斷開。
[表4]
   實施例1 實施例2 實施例3 比較例1 比較例2 比較例3 比較例4
半導體圖案化後之膜狀態 顯微鏡像觀察結果 顯微鏡像 圖11 圖11 圖11 圖11 - 圖11 圖11
圖案化殘渣 無 無 無 無 - 有 無
小型TFT製作後之半導體膜之狀態 剖面TEM 剖面TEM像 圖12 圖13 圖14 圖15 圖16 圖17 圖18
相對於薄膜表面之平均晶界角度θ[°] 94.6 92.4 103.7 99.0 98.7 於膜厚方向上 複層結晶化 非晶形
相對於支持體之平均晶界角度θsub[°] 94.6 92.4 103.7 99.0 98.7
晶界之平均間隔D2 [μm] 0.11 0.20 0.22 0.43 0.43
Ls/D2 28 15 14 7 7
結晶狀態 柱狀結晶 柱狀結晶 柱狀結晶 柱狀結晶 柱狀結晶
電子束繞射 結晶相 方鐵錳礦 方鐵錳礦 方鐵錳礦 方鐵錳礦 方鐵錳礦 方鐵錳礦
平面TEM 平面TEM像 圖19 圖20 圖21 圖22 圖23 圖24 圖25
平均晶體粒徑D1 [μm] 0.18 0.21 0.21 0.56 0.59 0.04 非晶形
平面TEM-EDS TEM-EDS像 圖26 - 圖27 圖28 圖29 圖30
金屬元素之偏析 無 無 無 無 有 有
金屬組成比率[at%] In 90.5 88.5 87.7 88.8 87.7 93.0 36
Ga 7.2 9.8 9.9 7.2 9.9 7.0 35
Sm 2.3 1.7 2.4 4.0 2.4 0.0 -
Zn - - - - - - 29
小型TFT特性 Vd＝0.1 V Vg＝0～20 V線性遷移率之最大值[cm2 /(V·s)] 39.5 40.3 38.0 29.8 28.0 導電膜 13
陷阱限制傳導區域特性[cm2 /(V·s)] 20 20 19 12 13 10
S值[V/decade] 0.41 0.37 0.40 0.36 0.46 0.25
Vth[V] 1.6 2.0 2.2 2.4 2.3 2.6
漏電流[A] 1.0×10-14 以下 1.0×10-14 以下 1.0×10-14 以下 1.0×10-14 以下 1.0×10-14 以下 1.0×10-14 以下
Vd＝10 V Vg＝0～10 V飽和遷移率之最大值[cm2 (V·s)] 22.0 21.8 20.4 16.3 16.1 12
陷阱限制傳導區域特性[cm2 /(V·s)] 20 20 19 14 14 10
S值[V/decade] 0.24 0.25 0.30 0.31 0.36 0.34
Vth[V] 1.2 0.7 1.4 1.5 1.5 1.6
漏電流[A] 1.0×10-14 以下 1.0×10-14 以下 1.0×10-14 以下 1.0×10-14 以下 1.0×10-14 以下 1.0×10-14 以下
Vd＝20 V Id-Vg特性 圖31A、31B 圖32A、32B 圖33A、33B 圖34A、34B 圖35A、35B 圖36 圖37A、37B
Vg＝0～20 V飽和遷移率之最大值[cm2 (V·s)] 33.3 34.3 31.6 22.7 21.7 導電膜 12
陷阱限制傳導區域特性[cm2 /(V·s)] 29 28 26 16 15 11
S值[V/decade] 0.27 0.33 0.40 0.30 0.45 0.32
Vth[V] 0.7 1.2 1.4 1.5 1.4 1.8
漏電流[A] 1.0×10-14 以下 1.0×10-14 以下 1.0×10- 14 以下 1.0×10- 14 以下 1.0×10- 14 以下 1.0×10- 14 以下
[表5]
   實施例4 實施例5 實施例6 實施例7 實施例8 比較例5 比較例6 比較例7
半導體圖案化後之膜狀態 顯微鏡像觀察結果 顯微鏡像 - - - - - - - -
圖案化殘渣 無 無 無 無 無 無 無 無
小型TFT製作後之半導體膜之狀態 剖面TEM 相對於薄膜表面之平均晶界角度θ[°] 95.2 96.9 89.1 90.1 92.5 100.2 102.5 99.9
相對於支持體之平均晶界角度θsub[°] 95.2 96.9 89.1 90.1 92.5 100.2 102.5 99.9
晶界之平均間隔D2 [μm] - - - 0.15 0.21 0.75 0.70 0.60
Ls/D2 - - - 20 14 4 4 5
結晶狀態 柱狀結晶 柱狀結晶 柱狀結晶 柱狀結晶 柱狀結晶 柱狀結晶 柱狀結晶 柱狀結晶
電子束繞射 結晶相 方鐵錳礦 方鐵錳礦 方鐵錳礦 方鐵錳礦 方鐵錳礦 方鐵錳礦 方鐵錳礦 方鐵錳礦
平面TEM 平均晶體粒徑D1 [μm] 0.45 0.42 0.44 0.18 0.24 0.79 0.83 0.61
小型TFT特性 Vd＝0.1 V Vg＝0～20 V線性遷移率之最大值[cm2 /(V·s)] 34.2 35.1 33.2 38.5 36.2 25.2 21.5 35.1
陷阱限制傳導區域特性[cm2 /(V·s)] 17.7 18.3 17.1 18.5 16.2 11.3 9.9 15.7
S值[V/decade] 0.32 0.35 0.31 0.37 0.32 0.42 0.57 0.80
Vth[V] 1.58 1.32 2.21 1.11 1.31 2.81 3.10 -8.00
漏電流[A] 1.0×10-14 以下 1.0×10-14 以下 1.0×10-14 以下 1.0×10-14 以下 1.0×10-14 以下 1.0×10- 14 以下 1.0×10-14 以下 1.0×10-12
Vd＝10 V Vg＝0～10 V飽和遷移率之最大值[cm2 /(V·s)] 19.5 20.0 19.4 22.3 19.5 13.6 11.1 19.3
陷阱限制傳導區域特性[cm2 /(V·s)] 17.9 18.6 17.5 20.1 18.2 12.7 10.7 17.2
S值[V/decade] 0.25 0.28 0.22 0.30 0.29 0.40 0.52 0.92
Vth[V] 1.31 1.02 1.99 0.35 1.08 2.72 2.70 -12.00
漏電流[A] 1.0×10-14 以下 1.0×10- 14 以下 1.0×10-14 以下 1.0×10-14 以下 1.0×10-14 以下 1.0×10- 14 以下 1.0×10-14 以下 1.0×10-11
Vd＝20 V Vg＝0～20 V飽和遷移率之最大值[cm2 /(V·s)] 28.7 29.8 29.2 34.3 30.4 20.4 17.8 28.8
陷阱限制傳導區域特性[cm2 /(V·s)] 23.8 23.6 23.7 27.4 24.6 14.5 11.2 19.9
S值[V/decade] 0.22 0.25 0.20 0.29 0.28 0.40 0.53 0.85
Vth[V] 1.30 1.02 1.95 0.32 1.04 0.39 2.81 -14.50
漏電流[A] 1.0×10-14 以下 1.0×10- 14 以下 1.0×10-14 以下 1.0×10-14 以下 1.0×10-14 以下 1.0×10- 14 以下 1.0×10-14 以下 5.0×10-11
[表6]
   比較例8 比較例9 比較例10
半導體圖案化後之膜狀態 顯微鏡像觀察結果 顯微鏡像 - - -
圖案化殘渣 - - -
小型TFT製作後之半導體膜之狀態 剖面TEM 相對於薄膜表面之平均晶界角度θ[°] - - -
相對於支持體之平均晶界角度θsub[°] - - -
晶界之平均間隔D2 [μm] - - -
Ls/D2 - - -
結晶狀態 - - -
電子束繞射 結晶相 方鐵錳礦 方鐵錳礦 方鐵錳礦
平面TEM 平均晶體粒徑D1 [μm] 2.94 2.34 1.90
小型TFT特性 Vd＝0.1 V Vg＝0～20 V線性遷移率之最大值[cm2 /(V·s)] 13.1 11.3 10.3
陷阱限制傳導區域特性[cm2 /(V·s)] 5.5 4.8 3.2
S值[V/decade] 1.44 1.49 1.67
Vth[V] 2.68 2.72 2.90
漏電流[A] 1.0×10-14 以下 1.0×10-14 以下 1.0×10-14 以下
Vd＝10 V Vg＝0～10 V飽和遷移率之最大值[cm2 /(V·s)] 6.9 6.6 5.2
陷阱限制傳導區域特性[cm2 /(V·s)] 6 5.9 4.3
S值[V/decade] 1.37 1.40 1.58
Vth[V] 2.48 2.50 2.85
漏電流[A] 1.0×10-14 以下 1.0×10-14 以下 1.0×10-14 以下
Vd＝20 V Vg＝0～20 V飽和遷移率之最大值[cm2 /(V·s)] 7.1 7.7 8.6
陷阱限制傳導區域特性[cm2 /(V·s)] 6.4 6.7 7.9
S值[V/decade] 1.41 1.62 1.55
Vth[V] 1.99 2.05 2.21
漏電流[A] 1.0×10-14 以下 1.0×10-14 以下 1.0×10-14 以下
於實施例1～8之結晶氧化物薄膜中，與平均晶體粒徑為0.5 μm以下且超過0.5 μm之平均晶體粒徑之比較例1、2、5～10之氧化物薄膜相比，汲極電壓(Vd)為0.1 V、10 V及20 V下之陷阱限制傳導區域特性優異。
於實施例1～8之結晶氧化物薄膜中，列舉了使用釤元素作為Ln元素之例，但可認為關於除釤以外之元素，亦只要為與釤相同程度之離子半徑，便發揮與包含釤元素作為Ln元素之結晶氧化物薄膜相同之效果。
10:積層體 11:結晶氧化物薄膜 12:支持體 20:矽晶圓 30:閘極絕緣膜 40:氧化物薄膜 50:源極電極 60:汲極電極 70:層間絕緣膜 70A:層間絕緣膜 70B:層間絕緣膜 81:玻璃基板 83:氧化物薄膜 85:SiO2膜 100:薄膜電晶體 100A:薄膜電晶體 300:基板 301:像素部 302:第1掃描線驅動電路 303:第2掃描線驅動電路 304:信號線驅動電路 310:電容配線 312:閘極配線 313:閘極配線 314:源極電極或汲極電極 316:電晶體 317:電晶體 318:第1液晶元件 319:第2液晶元件 320:像素部 321:開關用電晶體 322:驅動用電晶體 501:量子隧道場效電晶體 501A:量子隧道場效電晶體 503:p型半導體層 505:氧化矽層 505A:絕緣膜 505B:接觸孔 507:n型半導體層 509:閘極絕緣膜 511:閘極電極 513:源極電極 515:汲極電極 519:層間絕緣膜 519A:接觸孔 519B:接觸孔 3002:光電二極體 3004:傳輸電晶體 3006:重設電晶體 3008:放大電晶體 3010:信號電荷儲存部 3100:電源線 3110:重設電源線 3120:垂直輸出線
圖1係表示本發明之一態樣之積層體之縱剖視圖。 圖2A係表示於玻璃基板上形成有氧化物薄膜之狀態之縱剖視圖。 圖2B係表示於圖2A之氧化物薄膜上形成有SiO2 膜之狀態之圖。 圖3係表示本發明之一態樣之薄膜電晶體之縱剖視圖。 圖4係表示本發明之一態樣之薄膜電晶體之縱剖視圖。 圖5係表示本發明之一態樣之量子隧道場效電晶體之縱剖視圖。 圖6係表示量子隧道場效電晶體之另一例之縱剖視圖。 圖7係於圖5中在p型半導體層與n型半導體層之間形成有氧化矽層之部分之TEM(穿透式電子顯微鏡)照片。 圖8A係用以說明量子隧道場效電晶體之製造步序之縱剖視圖。 圖8B係用以說明量子隧道場效電晶體之製造步序之縱剖視圖。 圖8C係用以說明量子隧道場效電晶體之製造步序之縱剖視圖。 圖8D係用以說明量子隧道場效電晶體之製造步序之縱剖視圖。 圖8E係用以說明量子隧道場效電晶體之製造步序之縱剖視圖。 圖9A係表示使用本發明之一態樣之薄膜電晶體的顯示裝置之俯視圖。 圖9B係用以對使用本發明之一態樣之薄膜電晶體的顯示裝置之像素部之電路進行說明之電路圖。 圖9C係用以對使用本發明之一態樣之薄膜電晶體的顯示裝置之像素部之電路進行說明之電路圖。 圖10係表示使用本發明之一態樣之薄膜電晶體的固體攝像元件之像素部之電路圖。 圖11係實施例及比較例之半導體圖案化後之膜狀態之顯微鏡像。 圖12係實施例1之氧化物薄膜之剖面TEM圖像。 圖13係實施例2之氧化物薄膜之剖面TEM圖像。 圖14係實施例3之氧化物薄膜之剖面TEM圖像。 圖15係比較例1之氧化物薄膜之剖面TEM圖像。 圖16係比較例2之氧化物薄膜之剖面TEM圖像。 圖17係比較例3之氧化物薄膜之剖面TEM圖像。 圖18係比較例4之氧化物薄膜之剖面TEM圖像。 圖19係實施例1之氧化物薄膜之平面TEM圖像。 圖20係實施例2之氧化物薄膜之平面TEM圖像。 圖21係實施例3之氧化物薄膜之平面TEM圖像。 圖22係比較例1之氧化物薄膜之平面TEM圖像。 圖23係比較例2之氧化物薄膜之平面TEM圖像。 圖24係比較例3之氧化物薄膜之平面TEM圖像。 圖25係比較例4之氧化物薄膜之平面TEM圖像。 圖26係實施例1之氧化物薄膜之平面TEM-EDS圖像。 圖27係實施例3之氧化物薄膜之平面TEM-EDS圖像。 圖28係比較例1之氧化物薄膜之平面TEM-EDS圖像。 圖29係比較例2之氧化物薄膜之平面TEM-EDS圖像。 圖30係比較例3之氧化物薄膜之平面TEM-EDS圖像。 圖31A係實施例1之小型TFT相關之轉移特性Id-Vg曲線圖。 圖31B係表示實施例1之小型TFT相關之Vg與遷移率μsat之關係的曲線圖。 圖32A係實施例2之小型TFT相關之轉移特性Id-Vg曲線圖。 圖32B係表示實施例2之小型TFT相關之Vg與遷移率μsat之關係的曲線圖。 圖33A係實施例3之小型TFT相關之轉移特性Id-Vg曲線圖。 圖33B係表示實施例3之小型TFT相關之Vg與遷移率μsat之關係的曲線圖。 圖34A係比較例1之小型TFT相關之轉移特性Id-Vg曲線圖。 圖34B係表示比較例1之小型TFT相關之Vg與遷移率μsat之關係的曲線圖。 圖35A係比較例2之小型TFT相關之轉移特性Id-Vg曲線圖。 圖35B係表示比較例2之小型TFT相關之Vg與遷移率μsat之關係的曲線圖。 圖36係比較例3之小型TFT相關之轉移特性Id-Vg曲線圖。 圖37A係比較例4之小型TFT相關之轉移特性Id-Vg曲線圖。 圖37B係表示比較例4之小型TFT相關之Vg與遷移率μsat之關係的曲線圖。
10:積層體
11:結晶氧化物薄膜
12:支持體

Claims (13)

  1. 一種結晶氧化物薄膜，其係包含In元素、Ga元素及Ln元素者，且In元素為主成分，Ln元素為Sm元素，平均晶體粒徑D1為0.05μm以上0.5μm以下。
  2. 如請求項1之結晶氧化物薄膜，其中上述結晶氧化物薄膜之薄膜表面與薄膜中之晶界所成之平均晶界角度θ為70°以上110°以下。
  3. 如請求項1之結晶氧化物薄膜，其中上述結晶氧化物薄膜之薄膜中之晶界彼此之平均間隔D2為0.05μm以上0.40μm以下。
  4. 如請求項1之結晶氧化物薄膜，其中於上述結晶氧化物薄膜之平面TEM-EDS解析時，構成上述結晶氧化物薄膜之金屬元素於薄膜中之晶界處未偏析。
  5. 如請求項1之結晶氧化物薄膜，其滿足下述(1)、(2)及(3)所表示之原子組成比之範圍：0.85<In/(In+Ga+Ln)≦0.98 (1) 0.01≦Ga/(In+Ga+Ln)<0.11 (2) 0.01≦Ln/(In+Ga+Ln)<0.04 (3)。
  6. 如請求項1之結晶氧化物薄膜，其包含於上述結晶氧化物薄膜之電子束繞射時為方鐵錳礦構造之晶粒。
  7. 一種積層體，其具有：如請求項1至6中任一項之結晶氧化物薄膜；及支持體，其支持上述結晶氧化物薄膜；且上述支持體之表面與上述結晶氧化物薄膜中之晶界所成之平均晶界角度θsub為70°以上110°以下，薄膜中之晶界彼此之平均間隔D2為0.05μm以上0.40μm以下。
  8. 一種薄膜電晶體，其係具有電極及結晶氧化物薄膜者，且上述結晶氧化物薄膜包含In元素、Ga元素及Ln元素，In元素為主成分，Ln元素為Sm元素，上述結晶氧化物薄膜中之平均晶體粒徑D1為0.05μm以上0.5μm以下，於上述薄膜電晶體之剖面TEM觀察時，上述電極與上述結晶氧化物薄膜之接觸區域長度Ls及上述結晶氧化物薄膜中之晶界彼此之平均間隔D2滿足式(4)及式(5)之關係；1μm≦Ls≦50μm (4) 10≦Ls/D2≦1000 (5)。
  9. 如請求項8之薄膜電晶體，其中上述結晶氧化物薄膜之薄膜表面與薄膜中之晶界所成之平均晶界角度θ為70°以上110°以下，薄膜中之晶界彼此之平均間隔D2為0.05μm以上0.40μm以下。
  10. 一種薄膜電晶體，其係具有結晶氧化物薄膜者，且上述結晶氧化物薄膜包含In元素、Ga元素及Ln元素，In元素為主成分，Ln元素為Sm元素，上述結晶氧化物薄膜中之平均晶體粒徑D1為0.05μm以上0.5μm以下，上述結晶氧化物薄膜之薄膜表面與薄膜中之晶界所成之平均晶界角度θ為70°以上110°以下，薄膜中之晶界彼此之平均間隔D2為0.05μm以上0.40μm以下。
  11. 如請求項10之薄膜電晶體，其中於上述結晶氧化物薄膜之平面TEM-EDS解析時，構成上述結晶氧化物薄膜之金屬元素於薄膜中之晶界處未偏析。
  12. 如請求項10之薄膜電晶體，其中上述結晶氧化物薄膜滿足下述(1)、(2)及(3)所表示之原子組成比之範圍： 0.85<In/(In+Ga+Ln)≦0.98 (1) 0.01≦Ga/(In+Ga+Ln)<0.11 (2) 0.01≦Ln/(In+Ga+Ln)<0.04 (3)。
  13. 如請求項10之薄膜電晶體，其中上述結晶氧化物薄膜包含於電子束繞射時為方鐵錳礦構造之晶粒。
TW109110506A 2019-03-28 2020-03-27 結晶氧化物薄膜、積層體及薄膜電晶體 TWI786387B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019064561 2019-03-28
JP2019-064561 2019-03-28

Publications (2)

Publication Number Publication Date
TW202044539A TW202044539A (zh) 2020-12-01
TWI786387B true TWI786387B (zh) 2022-12-11

Family

ID=72611061

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109110506A TWI786387B (zh) 2019-03-28 2020-03-27 結晶氧化物薄膜、積層體及薄膜電晶體

Country Status (6)

Country Link
US (1) US20220199784A1 (zh)
JP (1) JP6853421B2 (zh)
KR (1) KR102428977B1 (zh)
CN (1) CN113614276B (zh)
TW (1) TWI786387B (zh)
WO (1) WO2020196716A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115084275A (zh) * 2021-03-15 2022-09-20 京东方科技集团股份有限公司 金属氧化物TFT及制造方法、x射线探测器和显示面板
KR20240073052A (ko) 2021-10-14 2024-05-24 이데미쓰 고산 가부시키가이샤 결정 산화물 박막, 적층체 및 박막 트랜지스터
JPWO2023063352A1 (zh) 2021-10-14 2023-04-20

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102160182A (zh) * 2008-09-17 2011-08-17 出光兴产株式会社 具有结晶质氧化铟半导体膜的薄膜晶体管
TW201841865A (zh) * 2017-03-30 2018-12-01 日本商出光興產股份有限公司 石榴石化合物、氧化物燒結體、氧化物半導體薄膜、薄膜電晶體、電子機器、及影像感測器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10165107B3 (de) * 2000-09-20 2015-06-18 Hitachi Metals, Ltd. Substrat mit Siliciumnitrid-Sinterkörper und Leiterplatte
JPWO2010047077A1 (ja) * 2008-10-23 2012-03-22 出光興産株式会社 薄膜トランジスタ及びその製造方法
JP5189674B2 (ja) * 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
JP5186611B2 (ja) 2010-12-28 2013-04-17 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
JP6284710B2 (ja) * 2012-10-18 2018-02-28 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
KR20230152795A (ko) * 2012-11-08 2023-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
US20160343554A1 (en) 2013-12-27 2016-11-24 Idemitsu Kosan Co., Ltd. Oxide sintered body, method for producing same and sputtering target
JP2016201458A (ja) * 2015-04-09 2016-12-01 出光興産株式会社 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ
JP6097458B1 (ja) 2015-07-30 2017-03-15 出光興産株式会社 結晶質酸化物半導体薄膜、結晶質酸化物半導体薄膜の製造方法及び薄膜トランジスタ
KR102475939B1 (ko) 2016-08-31 2022-12-08 이데미쓰 고산 가부시키가이샤 신규 가닛 화합물, 그것을 함유하는 소결체 및 스퍼터링 타깃
JP2018107316A (ja) 2016-12-27 2018-07-05 住友金属鉱山株式会社 酸化物半導体薄膜及びその製造方法、並びに薄膜トランジスタ
WO2018143073A1 (ja) * 2017-02-01 2018-08-09 出光興産株式会社 結晶質酸化物半導体薄膜、積層体の製造方法、薄膜トランジスタ、薄膜トランジスタの製造方法、電子機器、車載用表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102160182A (zh) * 2008-09-17 2011-08-17 出光兴产株式会社 具有结晶质氧化铟半导体膜的薄膜晶体管
TW201841865A (zh) * 2017-03-30 2018-12-01 日本商出光興產股份有限公司 石榴石化合物、氧化物燒結體、氧化物半導體薄膜、薄膜電晶體、電子機器、及影像感測器

Also Published As

Publication number Publication date
WO2020196716A1 (ja) 2020-10-01
KR102428977B1 (ko) 2022-08-03
JPWO2020196716A1 (ja) 2021-04-08
US20220199784A1 (en) 2022-06-23
KR20210144707A (ko) 2021-11-30
CN113614276B (zh) 2022-10-11
CN113614276A (zh) 2021-11-05
JP6853421B2 (ja) 2021-03-31
TW202044539A (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
US11824124B2 (en) Liquid crystal display device including transistor comprising oxide semiconductor
TWI786387B (zh) 結晶氧化物薄膜、積層體及薄膜電晶體
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
KR101436766B1 (ko) 산화물 반도체 박막층을 갖는 적층 구조 및 박막 트랜지스터
CN102945857B (zh) 无定形氧化物和场效应晶体管
KR101446230B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃과 박막 트랜지스터
CN101882630A (zh) 半导体装置及半导体装置的制造方法
TW201308611A (zh) 薄膜電晶體
JP5795551B2 (ja) 電界効果型トランジスタの製造方法
JP6178733B2 (ja) 積層構造、その製造方法及び薄膜トランジスタ
JP2014229666A (ja) 薄膜トランジスタ
JP2015032655A (ja) 薄膜トランジスタ
WO2023063348A1 (ja) 結晶酸化物薄膜、積層体及び薄膜トランジスタ
WO2023063352A1 (ja) 結晶酸化物薄膜及びその製造方法、並びに薄膜トランジスタ及びその製造方法
WO2023234163A1 (ja) 積層構造及び薄膜トランジスタ
CN118103994A (zh) 晶体氧化物薄膜、层叠体及薄膜晶体管
WO2023234164A1 (ja) 積層構造及び薄膜トランジスタ
WO2023234165A1 (ja) 積層構造及び薄膜トランジスタ
CN118103963A (zh) 晶体氧化物薄膜及其制造方法、以及薄膜晶体管及其制造方法
JP2022076351A (ja) 酸化物半導体層を有する薄膜トランジスタ及びスパッタリングターゲット