TWI785831B - 顯示裝置 - Google Patents
顯示裝置 Download PDFInfo
- Publication number
- TWI785831B TWI785831B TW110137214A TW110137214A TWI785831B TW I785831 B TWI785831 B TW I785831B TW 110137214 A TW110137214 A TW 110137214A TW 110137214 A TW110137214 A TW 110137214A TW I785831 B TWI785831 B TW I785831B
- Authority
- TW
- Taiwan
- Prior art keywords
- terminal
- pull
- control
- transistor
- voltage level
- Prior art date
Links
Images
Landscapes
- Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
- Vehicle Body Suspensions (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本發明提供一種顯示裝置，其包括畫素電路及電壓調整電路。畫素電路包括一顯示單元及開關。開關用以接收資料訊號以驅動顯示單元。電壓調整電路耦接開關的控制端。電壓調整電路接收閘極控制訊號，其中閘極控制訊號在第一電壓準位及第二電壓準位間轉態。電壓調整電路依據第三電壓準位以將閘極控制訊號轉換為開關控制訊號，其中開關控制訊號在第一電壓準位及第三電壓準位間轉態，且第二電壓準位介於第一電壓準位及第三電壓準位之間。
Description
本發明是有關於一種裝置，且特別是有關於一種顯示裝置。
隨著電子裝置的盛行，人們對於顯示裝置的顯示品質越來越要求。而在顯示裝置中，電濕潤顯示裝置又以高顯示品質受到消費者的青睞。
本發明提供一種顯示裝置，用以改善顯示品質。
本發明的顯示裝置包括畫素電路及電壓調整電路。畫素電路包括一顯示單元及開關。開關用以接收資料訊號以驅動顯示單元。電壓調整電路耦接開關的控制端。電壓調整電路接收閘極控制訊號，其中閘極控制訊號在第一電壓準位及第二電壓準位間轉態。電壓調整電路依據第三電壓準位以將閘極控制訊號轉換為開關控制訊號，其中開關控制訊號在第一電壓準位及第三電壓準位間轉態，且第二電壓準位介於第一電壓準位及第三電壓準位之間。
基於上述，本發明的顯示裝置可改善畫素電路中的漏電流，故有效改善顯示品質。
1、2:顯示裝置
10:閘極訊號電路
11、31、41:電壓調整電路
12、22:畫素電路
120、220:開關
121、221:顯示單元
311、411:上拉電路
312、412:下拉電路
313、413:上拉開關
314、414:下拉開關
315、415:上拉控制電路
316:預充電電路
317、416:下拉控制電路
318:穩壓電路
C1~C3、C31、C41:電容
Gn-2~Gn+2:閘極訊號線
M1~M4、M51、M52、M6~M7、M41~M46:電晶體
N31~N34、N41~N42:節點
NO:輸出節點
R1~R3:電阻
REF:參考電壓線
T31~T35:時間區間
VC:開關控制訊號
VGn-2~VGn+2、VN31~VN34、VN41~VN42:電壓
VCOM:共同電壓
VD:資料訊號
VG:閘極控制訊號
VR:第三電壓準位
VSS:參考電壓準位
圖1為本發明實施例一顯示裝置的方塊示意圖。
圖2A為本發明實施例一顯示裝置的方塊示意圖。
圖2B為本發明實施例一畫素電路進行極性反轉時所施加的電壓示意圖。
圖2C為圖2B的畫素電路進行極性反轉時所施加的等效電壓示意圖。
圖3A為本發明實施例一電壓調整電路的示意圖。
圖3B為圖3A的電壓調整電路的操作波型示意圖。
圖4A為本發明實施例一電壓調整電路的示意圖。
圖4B為圖4A的電壓調整電路的操作波型示意圖。
圖1為本發明實施例一顯示裝置1的方塊示意圖。顯示裝置1包括閘極訊號電路10、電壓調整電路11及畫素電路12。
詳細來說，畫素電路12包括互相串聯連接的開關120及顯示單元121。開關120可接收資料訊號VD來驅動顯示單元121，而顯示單元121可在每次的畫框時間中進行極性反轉。為了控制
開關120，閘極訊號電路10可以產生在第一電壓準位及第二電壓準位間轉態的閘極控制訊號VG。電壓調整電路11可接收閘極控制訊號VG及第三參考電壓準位VR並將閘極控制訊號VG轉換為在第一電壓準位及第三電壓準位間轉態的開關控制訊號VC，並以開關控制訊號VC來控制開關120的導通(conduct)或截止(cutoff)。由於第二電壓準位會界於第一電壓準位及第三電壓準之間，故開關120可依據更大振幅的開關控制訊號VC來進行操作，進而避免在對顯示單元121進行極性反轉的電壓操作時，導致開關120的漏電，因而影響顯示裝置1的顯示品質。
圖2A為本發明實施例一顯示裝置2的方塊示意圖。圖2A所繪示的顯示裝置2相似於圖1所繪示的顯示裝置1，故相同元件沿用相同的符號表示。顯示裝置2與顯示裝置1的差別在於，顯示裝置2中具有畫素電路22，而畫素電路22是以電晶體220及電濕潤顯示(Electrowetting Display,EWD)單元221來實現的。
詳細而言，電晶體220可例如為n型金氧半場效電晶體(n type metal-oxide-silicon field effect transistor,nMOSFET)。電晶體220的第一端(例如是源極)可接收資料訊號VD，電晶體220的第二端(例如是汲極)可耦接電濕潤顯示單元221，電晶體220的控制端(例如是閘極)可接收開關控制訊號VC。
電濕潤顯示單元221可為多層結構所形成的顯示單元，具體來說，電濕潤顯示單元221的底層可例如是透明導電層，其包含有例如是氧化銦錫(Indium Tin Oxide,ITO)或其他適合的材
料。透明導電層上可設置有絕緣層。絕緣層上可設置有親油層。親油層上可乘載油墨，而油墨上則覆蓋有水。而電濕潤顯示單元221可透過上下兩端所施加的電壓差來改變油墨的表面張力以及油墨表面上的弧度，也就是說電濕潤顯示單元221可依據所施加的電壓來進行相對應的顯示操作。
在一些實施例中，電濕潤顯示單元221由於絕緣層上可能會累積殘存電荷的緣故，故需對電濕潤顯示單元221進行極性反轉的操作，來消除電濕潤顯示單元221中的殘存電荷。在此情況下，對電濕潤顯示單元221進行極性反轉的操作可能會造成電晶體220的漏電。
圖2B為本發明實施例一畫素電路22進行極性反轉時所施加的電壓示意圖；圖2C為圖2B的畫素電路22進行極性反轉時所施加的等效電壓示意圖。
在此實施例中，電晶體220的致能電壓準位可例如是25V且禁能電壓準位可例如是-20V。在施加如圖2B所繪示電壓的前一個畫框時間中，電濕潤顯示單元221的上方可例如被施加-15V的資料訊號VD，且電濕潤顯示單元221的下方可例如被施加15V的共同電壓VCOM以進行顯示操作。
接著，在下一個畫框時間的起始中，如圖2B所示，電濕潤顯示單元221下方所施加的共同電壓VCOM可由15V反轉為-15V。如此一來，電濕潤顯示單元221的上方同時也會被下拉-30V，使的電晶體220的第二端的電壓被改變為-45V。同時，電晶體220
的控制端可接收禁能電壓準位，且電晶體220的第一端所接收到的資料訊號VD可改變為15V。
圖2B中對畫素電路22所施加的電壓示意圖可等效為如圖2C所繪示的電壓示意圖。詳細來說，若將畫素電路22的施加電壓進行45V的偏移，電晶體220的第一端、第二端及控制端所施加的電壓可分別為60V、0V、25V。在此情況下，電晶體220的控制端與第二端之間的電壓差並無法有效控制電晶體220在截止，而導致漏電流。
圖3A為本發明實施例一電壓調整電路31的示意圖。電壓調整電路31包括上拉開關313、下拉開關314、上拉控制電路315、預充電電路316、下拉控制電路317、穩壓電路318及電容C1。
電壓調整電路31可接收閘極訊號線VGn-2~VGn+1切換於致能電壓準位(即第一電壓準位)及禁能電壓準位(即第二電壓準位)的訊號，以及接收參考電壓線Ref的參考電壓VSS(即第三電壓準位)。在一些實施例中，第一電壓準位可例如是25V，第二電壓準位可例如是-20V，第三電壓準位可例如是-50V。進一步，電壓調整電路31可依據閘極訊號線VGn-2~VGn+1的控制，來將在第一電壓準位及第二電壓準位間轉態的訊號，轉換為在第一電壓準位及第三電壓準位間轉態的訊號。透過調降禁能電壓準位來加大致能電壓準位及禁能電壓準位間的電壓差，故電壓調整電路31可改善上述關於畫素電路中的漏電流問題。
上拉開關313及下拉開關314互相串聯連接，並於輸出節點NO上產生開關控制訊號VC。電容C1耦接於閘極訊號線Gn及上拉開關313的控制端之間。
上拉控制電路315耦接閘極訊號線Gn-1、Gn+1，並據以控制上拉開關313的控制端的電壓。預充電電路316耦接閘極訊號線Gn-2，並據以對上拉控制電路315進行預充電。
下拉控制電路317耦接閘極訊號線Gn+1，並據以控制下拉開關314的控制端的電壓。另外，穩壓電路318耦接閘極訊號線Gn-1、Gn，並據以下拉開關314的控制端的電壓耦接至參考電壓線Ref上，使參考電壓線Ref上的參考電壓VSS可被提供至下拉電路314的控制端上，進而對輸出節點NO進行穩壓。
因此，上拉開關313可依據上拉控制電路315的控制來對輸出節點NO上的電壓進行上拉，下拉開關314可依據下拉控制電路317來對輸出節點NO上的電壓進行下拉。而預充電電路316可針對上拉控制電路315進行預充電，穩壓電路318可針對保持下拉開關314的禁能，使開關電路31整體可有效運作。
在一實施例中，上拉開關313包括電晶體M3，電晶體M3的第一端(例如是汲極)耦接閘極訊號線Gn，電晶體M3的第二端(例如是源極)耦接輸出節點NO。電容C1耦接於電晶體M3的第一端及控制端(例如是閘極)之間。
上拉控制電路315包括電晶體M1、M2及電容C4。電晶體M1的第一端(例如是汲極)耦接閘極訊號線Gn-1，電晶體M1
的第二端(例如是源極)耦接電晶體M3的控制端。電晶體M2的第一端(例如是汲極)耦接電晶體M1的第二端，電晶體M2的第二端(例如是源極)耦接參考電壓線Ref，電晶體M2的控制端(例如是閘極)耦接於閘極訊號線Gn+1。電容C4耦接電晶體M1於電晶體M1的第一端及控制端之間。
預充電電路316包括電晶體M7及電阻R1。電晶體M7的第一端(例如是汲極)及控制端(例如是閘極)耦接於閘極訊號線Gn-2，電晶體M7的第二端(例如是源極)耦接於電晶體M1的控制端。電阻R1耦接於電晶體M1的控制端與參考電壓線Ref之間。
下拉開關314包括電晶體M4。電晶體M4的第一端(例如是汲極)耦接輸出節點NO，電晶體M4的第二端(例如是源極)耦接參考電壓線Ref。
下拉控制電路317包括電晶體M6及電容C2。電晶體M6的第一端(例如是汲極)耦接電晶體M4的控制端，電晶體M6的第二端(例如是源極)及控制端(例如是閘極)耦接閘極訊號Gn+1。電容C2耦接於電晶體M4的控制端(例如是閘極)及閘極訊號線Gn+1之間。
穩壓電路318包括電晶體M51、M52、電阻R2、R3及電容C3、C31。電晶體M51的第一端(例如是汲極)耦接電晶體M4的控制端，電晶體M51的第二端(例如是源極)耦接參考電壓線Ref。電容C3耦接於閘極訊號Gn-1及電晶體M51的控制端(例
如是閘極)之間。電阻R2耦接於電晶體M51的控制端及第二端之間。電晶體M52的第一端(例如是汲極)耦接電晶體M4的控制端，電晶體M52的第二端(例如是源極)耦接參考電壓線Ref。電容C31耦接於閘極訊號Gn及電晶體M52的控制端(例如是閘極)之間。電阻R3耦接於電晶體M52的控制端及第二端之間。
圖3B為圖3A的電壓調整電路31的操作波型示意圖，故接下來請共同參考圖3A，3B來理解下方關於電壓調整電路31的操作說明。電壓VGn-2~VGn+1分別為閘極訊號線Gn-2~Gn+1上所提供的電壓。電壓VN31~VN34分別為圖3A中節點N31~N34的電壓。開關控制訊號VOUT即為電壓調整電路31在輸出節點NO所產生的電壓。
在時間區間T31中，電壓VGn-2會被切換為致能電壓準位(例如是25V)，而其他電壓VGn-1~VGn+1則保持在禁能電壓準位(例如是-20V)。預充電電路316中的電晶體M7可被電壓VGn-2致能，以將節點N31上的電壓VN31稍微上拉，以對上拉控制電路315中的電晶體M1的控制端以及上拉開關313中的電晶體M3的控制端進行預充電。
在時間區間T32中，電壓VGn-1會被切換為致能電壓準位，而其他電壓VGn-2、VGn、VGn+1則為禁能電壓準位。電壓VGn-1會將電容C4第二端的電壓相對應的上拉，進而控制上拉開關313來對輸出節點NO進行預充電。
同時，電壓VGn-1也會將電容C3第二端的電壓VN34相
對應的上拉，進而控制穩壓電路318中的電晶體M51導通，以將參考電壓線Ref上的參考電壓VSS可被提供至下拉開關314的控制端，進而保持下拉開關314的截止。
在時間區間T33中，電壓VGn會被切換為致能電壓準位，而其他電壓VGn-2、VGn-1、VGn+1則為禁能電壓準位。電壓VGn會將電容C1第二端的電壓VN32相對應的上拉，使閘極訊號線Gn上的致能電壓準位可透過上拉開關313被提供至輸出節點NO。
同時，電壓VGn會將電容C31第二端的電壓相對應的上拉，進而控制穩壓電路318中的電晶體M52導通，以將參考電壓線Ref上的參考電壓VSS可被提供至下拉開關314的控制端，進而保持下拉開關314的截止。
在時間區間T34中，電壓VGn+1會被切換為致能電壓準位，而其他電壓VGn-2、VGn-1、VGn則為禁能電壓準位。下拉控制電路317中的電晶體M6可被電壓VGn+1導通，閘極訊號線Gn+1上的致能電壓準位可被提供至下拉開關314的控制端，使控制下拉開關314導通。據此，輸出節點NO上的電壓可被下拉開關314的導通下拉至參考電壓VSS。
同時，上拉控制電路315中的電晶體M2可被電壓VGn+1導通，據此將上拉開關313控制端的電壓下拉至參考電壓VSS，使上拉開關313截止。
在時間區間T35中，電壓VGn-2~VGn+1皆為禁能電壓準位。電容C2第一端的電壓會被下拉，使下拉開關314截止，並
使輸出節點NO上的開關控制訊號VC保持在參考電壓VSS的準位。
因此，電壓調整電路31可接收閘極訊號線VGn-2~VGn+1上電壓的控制，以將在第一電壓準位及第二電壓準位間轉態的電壓轉換為在第一電壓準位及第三電壓準位間轉態的開關控制訊號VC，用以控制如圖1中所繪示的開關120。透過將開關控制訊號VC的禁能電電壓準位調降至第三電壓準位，使開關120可不受到極性反轉的干擾而漏電，進而改善顯示品質。
一般來說，當電晶體需要長時間承受高壓操作(例如是電晶體的跨壓大於等於60V)時，會需要使用特殊製程的高壓電晶體元件來實現，而這些高壓電晶體元件往往具有較大的尺寸並具有較高的製造成本。相較之下，在一些實施例中，在電壓調整電路31的整體操作時，電壓調整電路31可避免其中的電晶體的兩端跨壓長時間承受高壓，如此一來，電壓調整電路31即可避免使用特殊製程的高壓電晶體元件來實現，並且避免整合不同電晶體製程的需求，進而在改善整體的製造成本的同時，有效避免晶片設計流程的複雜化。
圖4A為本發明實施例一電壓調整電路41的示意圖。電壓調整電路41包括上拉電路411及下拉電路412。上拉電路411包括上拉開關413、上拉控制電路415及電容C41。下拉電路412包括下拉開關414、下拉控制電路416。上拉開關413及下拉開關414可分別接受上拉控制電路415及下拉控制電路416的控制而
被導通或截止。
在上拉電路411中，上拉開關413包括電晶體M43，上拉控制電路415包括電晶體M41、M42。電晶體M43的第一端(例如是汲極)耦接閘極訊號線Gn，電晶體M43的第二端(例如是源極)耦接輸出節點NO。電容C41耦接於電晶體M43的第一端及控制端之間(例如是閘極)。電晶體M41的第一端(例如是汲極)及控制端(例如是閘極)耦接閘極訊號線Gn-1。電晶體M42的第一端(例如是汲極)耦接電晶體M41的第二端(例如是源極)，電晶體M42的第二端(例如是源極)耦接參考電壓線Ref，電晶體M42的控制端(例如是閘極)耦接閘極訊號線Gn+1。
在下拉電路中，下拉開關414包括電晶體M44，下拉控制電路416包括電晶體M45、M46。電晶體M44的第一端(例如是汲極)耦接輸出節點NO，電晶體M44的第二端(例如是源極)耦接參考電壓線Ref。電晶體M45的第一端(例如是汲極)及控制端(例如是閘極)耦接閘極訊號線Gn+1，電晶體M45的第二端(例如是源極)耦接電晶體M44的控制端(例如是閘極)。電晶體M46的第一端(例如是汲極)耦接電晶體M45的第二端，電晶體M46的第二端(例如是源極)耦接參考電壓線Ref，電晶體M46的控制端(例如是閘極)耦接閘極訊號線Gn+2。
圖4B為圖4A的電壓調整電路41的操作波型示意圖，故接下來請共同參考圖4A，4B來理解下方關於電壓調整電路41的操作說明。電壓VGn-1~VGn+2分別為閘極訊號線Gn-1~Gn+2
上所提供的電壓。電壓VN41、VN42分別為圖4A中節點N41、N42的電壓。開關控制訊號VOUT即為電壓調整電路41在輸出節點NO所產生的電壓。
在時間區間T41中，電壓VGn-1會被切換為致能電壓準位(例如是25V)，而其他電壓VGn~VGn+2則保持在禁能電壓準位(例如是-20V)。上拉控制電路415中的電晶體M41可被電壓VGn-1致能，以將節點N41上的電壓VN41上拉，以對上拉開關313中的電晶體M3的控制端進行預充電。
在時間區間T42中，電壓VGn會被切換為致能電壓準位，而其他電壓VGn-1、VGn+1、VGn+2則為禁能電壓準位。電壓VGn會將電容C41第二端的電壓相對應的上拉，進而控制上拉開關413來對輸出節點NO進行預充電。電壓VGn會將電容C41第二端的電壓VN41相對應的上拉，使閘極訊號線Gn上的致能電壓準位可透過上拉開關413被提供至輸出節點NO。
在時間區間T43中，電壓VGn+1會被切換為致能電壓準位，而其他電壓VGn-1、VGn、VGn+2則為禁能電壓準位。上拉控制電路415中的電晶體M42可受控於電壓VGn+1而被致能，因而將參考電壓線Ref的參考電壓VSS提供至上拉開關413的控制端，使上拉開關413禁能。另外，下拉控制電路416中的電晶體M45亦會受控於電壓VGn+1而被致能，因而將致能電壓準位提供至下拉開關414的控制端，使下拉開關導414導通，故參考電壓VSS可透過下拉開關414而被提供至輸出節點NO上。
在時間區間T44中，電壓VGn+2會被切換為致能電壓準位，而其他電壓VGn-1~VGn+1則為禁能電壓準位。下拉控制電路416中的電晶體M46可受控於第壓VGn+2而被導通，使參考電壓VSS被提供至下拉開關414的控制端上，進而控制下拉開關414為截止。
在時間區間T45中，電壓VGn-1~VGn+1皆為禁能電壓準位。上拉開關413的控制端及下拉開關414的控制端皆為截止，故可有效保持輸出節點NO的電壓保持在參考電壓VSS的準位。
因此，電壓調整電路41可接收閘極訊號線VGn-1~VGn+2上電壓的控制，以將在第一電壓準位及第二電壓準位間轉態的電壓轉換為在第一電壓準位及第三電壓準位間轉態的開關控制訊號VC，用以控制如圖1中所繪示的開關120。透過將開關控制訊號VC的禁能電電壓準位調降至第三電壓準位，使開關120可不受到極性反轉的干擾而漏電，進而改善顯示品質。
一般來說，當電晶體需要長時間承受高壓操作(例如是電晶體的跨壓大於等於60V)時，會需要使用特殊製程的高壓電晶體元件來實現，而這些高壓電晶體元件往往具有較大的尺寸並具有較高的製造成本。相較之下，在一些實施例中，在電壓調整電路41的整體操作時，電壓調整電路41可避免其中的電晶體的兩端跨壓長時間承受高壓，如此一來，電壓調整電路41即可避免使用特殊製程的高壓電晶體元件來實現，並且避免整合不同電晶體製程的需求，進而在改善整體的製造成本的同時，有效避免晶片設計流程
的複雜化。
雖然上述的實施方式僅是以開關120為nMOSFET的實施方式下來進行說明，也就是開關120可在高電壓下被導通，且在低電壓下被禁能，並且搭配電壓調整電路31、41以nMOSFET的實施方式來進行說明，但本發明不限於此，本領域具通常知識者當然可依據不同的設計需求來對上述進行變更或修改，其皆屬與本發明之範疇。舉例來說，開關120亦可為pMOSFET的實施方式，也就是說開關120可在較低的致能電壓準位下導通，並在較高的禁能電壓準位下截止。而電壓調整電路可將禁能電壓準位調升，以加大致能電壓準位與禁能電壓準位間的電壓差，進而改善開關120漏電流的問題。
綜上所述，本發明的顯示裝置及電壓調整電路可有效改善應用於電濕潤顯示單元的漏電流問題，有效改善顯示裝置的顯示品質。並且，顯示裝置及電壓調整電路可有效避免電路中的電晶體被長時間承受高壓操作，故可有效避免使用特殊製程的高壓電晶體，有效降低顯示裝置及電壓調整電路的製造成本。
1:顯示裝置
10:閘極訊號電路
11:電壓調整電路
12:畫素電路
120:開關
121:顯示單元
VC:開關控制訊號
VD:資料訊號
VG:閘極控制訊號
VR:第三電壓準位
VCOM:共同電壓
Claims (13)
- 一種顯示裝置，包括：一畫素電路，包括：一顯示單元；以及一開關，用以接收一資料訊號以驅動該顯示單元；一電壓調整電路，耦接該開關的控制端，該電壓調整電路接收多個閘極控制訊號，該些閘極控制訊號在一第一電壓準位及一第二電壓準位間轉態，該電壓調整電路依據一第三電壓準位以將該些閘極控制訊號轉換為一開關控制訊號，該開關控制訊號在該第一電壓準位及一第三電壓準位間轉態，且該第二電壓準位介於該第一電壓準位及該第三電壓準位之間。
- 如請求項1所述的顯示裝置，其中該顯示單元為一電濕潤顯示(Electrowetting Display,EWD)單元。
- 如請求項1所述的顯示裝置，還包括一閘極訊號電路，耦接該電壓調整電路，該閘極訊號電路用以產生在該第一電壓準位及該第二電壓準位間轉態的該些閘極控制訊號。
- 如請求項1所述的顯示裝置，其中該第一電壓準位為一致能電壓準位且該第二電壓準位為一禁能電壓準位，該電壓調整電路將該第二電壓準位調升或調降至該第三電壓準位，以加大該致能電壓準位與該禁能電壓準位間的電壓差。
- 如請求項1所述的顯示裝置，其中當該開關為一第一導通型態時，該第一電壓準位大於該第二電壓準位且該第二電壓準位大於該第三電壓準位，當該開關為一第二導通型態時，該第一電壓準位小於該第二電壓準位且該第二電壓準位小於該第三電壓準位。
- 如請求項1所述的顯示裝置，其中該電壓調整電路包括：一上拉電路，耦接一輸出端，該上拉電路依據依序致能的多個閘極控制訊號以控制該開關控制訊號的上拉；以及一下拉電路，耦接該輸出端，該下拉電路依據該些閘極控制訊號，以控制該開關控制訊號的下拉。
- 如請求項6所述的顯示裝置，其中該上拉電路包括：一上拉開關，具有第一端、第二端及控制端，該上拉開關的第一端接收一第n級閘極訊號，該上拉開關的第二端耦接該輸出端；一第一上拉電容，耦接該上拉開關的第一端及控制端之間；以及一上拉控制電路，耦接該上拉開關的控制端，該上拉控制電路依據一第n-1級閘極訊號來對該上拉開關的控制端預充電，並且該上拉控制電路依據一第n+1級閘極訊號來對該上拉開關的控制端放電。
- 如請求項7所述的顯示裝置，其中該上拉控制電路包括：一第一電晶體，具有第一端、第二端及控制端，該第一電晶體的第一端接收該第n-1級閘極訊號，該第一電晶體的第二端耦接該上拉開關的控制端，該第一電晶體的控制端接收該第n-1級閘極訊號；以及一第二電晶體，具有第一端、第二端及控制端，該第二電晶體的第一端耦接該上拉開關的控制端，該第二電晶體的第二端接收該第三電壓準位，該第二電晶體的控制端接收該第n+1級閘極訊號。
- 如請求項8所述的顯示裝置，其中該上拉電路還包括一預充電電路，該預充電電路包括：一第三電晶體，具有第一端、第二端及控制端，該第三電晶體的第一端接收一第n-2級閘極控制訊號，該第三電晶體的第二端耦接該第一電晶體的控制端，該第三電晶體的控制端接收該第n-2級閘極控制訊號；以及一上拉電阻，具有第一端及第二端，該上拉電阻的第一端耦接該第一電晶體的控制端，該上拉電阻的第二端接收該第三電壓準位，其中該上拉控制電路還包括一第二上拉電容，耦接該第一電晶體的第一端及控制端之間。
- 如請求項6所述的顯示裝置，其中該下拉電路包括：一下拉開關，具有第一端、第二端及控制端，該下拉開關的第一端耦接該輸出端，該下拉開關的第二端接收該第三電壓準位；以及一下拉控制電路，耦接該下拉開關的控制端，該下拉控制電路依據該些閘極控制訊號來控制該下拉開關的導通或截止。
- 如請求項10所述的顯示裝置，其中該下拉控制電路包括：一第四電晶體，具有第一端、第二端及控制端，該第四電晶體的第一端耦接該下拉開關的控制端，該第四電晶體的第二端及控制端接收一第n+1級閘極控制訊號。
- 如請求項11所述的顯示裝置，其中該下拉電路還包括一穩壓電路，耦接該下拉開關的控制端，該穩壓電路包括；一第五電晶體，具有第一端、第二端及控制端，該第五電晶體的第一端耦接該下拉開關的控制端，該第五電晶體的第二端接收該第三電壓準位；一第一下拉電容，具有第一端及第二端，該第一下拉電容的第一端接收一第n-1級閘極控制訊號，該第一下拉電容的第二端耦接該第五電晶體的控制端；一第一下拉電阻，耦接該第五電晶體的控制端與第二端之間； 一第六電晶體，具有第一端、第二端及控制端，該第六電晶體的第一端耦接該下拉開關的控制端，該第五電晶體的第二端接收該第三電壓準位；一第二下拉電容，具有第一端及第二端，該第二下拉電容的第一端接收一第n級閘極控制訊號，該第二下拉電容的第二端耦接該第六電晶體的控制端；以及一第二下拉電阻，耦接該第六電晶體的控制端與第二端之間，其中該下拉控制電路還包括一第三下拉電容，耦接該第四電晶體的第一端及控制端之間。
- 如請求項11所述的顯示裝置，其中該下拉控制電路包括一第七電晶體，具有第一端、第二端及控制端，該第七電晶體的第一端耦接該下拉開關的控制端，該第七電晶體的第二端接收該第三電壓準位，該第七電晶體的控制端接收一第n+2級閘極控制訊號。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110137214A TWI785831B (zh) | 2021-10-06 | 2021-10-06 | 顯示裝置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110137214A TWI785831B (zh) | 2021-10-06 | 2021-10-06 | 顯示裝置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI785831B true TWI785831B (zh) | 2022-12-01 |
| TW202316397A TW202316397A (zh) | 2023-04-16 |
Family
ID=85794767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110137214A TWI785831B (zh) | 2021-10-06 | 2021-10-06 | 顯示裝置 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI785831B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201123140A (en) * | 2009-12-31 | 2011-07-01 | Au Optronics Corp | Driving device of light emitting unit |
| US20160196783A1 (en) * | 2013-12-27 | 2016-07-07 | Boe Technology Group Co., Ltd. | Pixel drive circuit, array substrate, display device and pixel drive method |
| CN106856082A (zh) * | 2015-12-09 | 2017-06-16 | 三星显示有限公司 | 供电源及其驱动方法 |
| US20210134222A1 (en) * | 2018-05-14 | 2021-05-06 | Boe Technology Group Co., Ltd. | Pixel circuit, compensation assembly, display apparatus and driving method thereof |
| US20210231992A1 (en) * | 2020-01-27 | 2021-07-29 | Lapis Semiconductor Co., Ltd. | Output circuit, display driver, and display device |
-
2021
- 2021-10-06 TW TW110137214A patent/TWI785831B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201123140A (en) * | 2009-12-31 | 2011-07-01 | Au Optronics Corp | Driving device of light emitting unit |
| US20160196783A1 (en) * | 2013-12-27 | 2016-07-07 | Boe Technology Group Co., Ltd. | Pixel drive circuit, array substrate, display device and pixel drive method |
| CN106856082A (zh) * | 2015-12-09 | 2017-06-16 | 三星显示有限公司 | 供电源及其驱动方法 |
| US20210134222A1 (en) * | 2018-05-14 | 2021-05-06 | Boe Technology Group Co., Ltd. | Pixel circuit, compensation assembly, display apparatus and driving method thereof |
| US20210231992A1 (en) * | 2020-01-27 | 2021-07-29 | Lapis Semiconductor Co., Ltd. | Output circuit, display driver, and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202316397A (zh) | 2023-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6567327B2 (en) | Driving circuit, charge/discharge circuit and the like | |
| WO2020019381A1 (zh) | 一种goa电路、显示面板及显示装置 | |
| US8686987B2 (en) | Output circuit, data driver and display device | |
| KR101818383B1 (ko) | 게이트 드라이버 온 어레이 회로 | |
| US8680917B2 (en) | Analog circuit and display device and electronic device | |
| KR101944641B1 (ko) | Igzo 프로세스 기반인 게이트 전극 구동회로 | |
| US10210944B2 (en) | Inverter and method for driving the inverter, gate on array unit and gate on array circuit | |
| US10460652B2 (en) | Scan driver circuit and liquid crystal display device having the circuit | |
| WO2017107286A1 (zh) | 基于ltps半导体薄膜晶体管的goa电路 | |
| US9583065B2 (en) | Gate driver and display device having the same | |
| US10297203B2 (en) | Scanning driving circuit and flat display apparatus having the scanning driving circuit | |
| GB2543707A (en) | Gate electrode drive circuit based on igzo process | |
| US11308859B2 (en) | Shift register circuit and method of driving the same, gate driver circuit, array substrate and display device | |
| US7498841B2 (en) | Level shifter and display device including the same | |
| US6801186B2 (en) | Analog buffer and method of driving the same | |
| JPH09222591A (ja) | オフ電圧発生回路 | |
| US11410629B2 (en) | Output voltage regulating circuit and liquid crystal display device | |
| US20090302903A1 (en) | Driving apparatus, liquid crystal display having the same and driving method thereof | |
| WO2019140803A1 (en) | Gate driving circuit, driving method thereof, and display apparatus | |
| WO2019085192A1 (zh) | 一种单型goa电路及显示装置 | |
| TWI785831B (zh) | 顯示裝置 | |
| JP2007072079A (ja) | 信号レベル変換回路及び平面表示装置 | |
| TWI570684B (zh) | 畫素電路 | |
| TWI670702B (zh) | 雙閘極電晶體電路、畫素電路及其閘極驅動電路 | |
| CN112365847B (zh) | 数据驱动电路、驱动方法及显示装置 |