TWI783417B - 半導體結構和操作電路 - Google Patents

Abstract

一種半導體結構，包括一基板、一第一井區、一第二井區、一第一摻雜區、一第二摻雜區、一閘極電極層、一絕緣層、一場板以及一可調電路。第一井區及第二井區形成於基板之上。第一摻雜區形成於第一井區之中。第二摻雜區形成於第二井區之中。閘極電極層位於基板之上。閘極電極層、第一摻雜區及第二摻雜區構成一電晶體。絕緣層位於基板之上，並重疊部分閘極電極層。場板重疊絕緣層及閘極電極層。可調電路在場板與閘極電極層之間提供一第一短路路徑，或是在場板與第一摻雜區之間提供一第二短路路徑。

Description

半導體結構和操作電路

本發明係有關於一種半導體結構，特別是有關於一種高壓半導體裝置。

高壓半導體裝置是利用閘極電壓來產生通道，並控制流經源極與汲極之間的電流。在傳統的高壓半導體裝置中，為了防止源極與汲極之間的擊穿效應(punch-through effect)，必須延長電晶體的通道長度。然而，如此一來會增加裝置的尺寸而使晶片面積增加且會使電晶體的導通電阻(on-resistance，Ron)上升。

本發明之一實施例提供一種半導體結構，包括一基板、一第一井區、一第二井區、一第一摻雜區、一第二摻雜區、一閘極電極層、一絕緣層、一場板以及一可調電路。基板具有一第一導電型。第一井區形成於基板之上，並具有第一導電型。第二井區形成於基板之上，並具有一第二導電型。第一摻雜區形成於第一井區之中，並具有第二導電型。第二摻雜區形成於第二井區之中，並具有第二導電型。閘極電極層位於基板之上。閘極電極層、第一摻雜區及第二摻雜區構成一電晶體。絕緣層位於基板之上，並重疊部分閘極電極層。場板重疊絕緣層及閘極電極層。可調電路耦接場板、閘極電極層及第一摻雜區，並在場板與閘極電極層之間提供第一短路路徑，或是在場板與第一摻雜區之間提供第二短路路徑。

本發明另提供一種操作電路，包括一第一電晶體、一第一可調電路、一第二電晶體以及一第二可調電路。第一電晶體形成於一基板的一第一區域之中，並包括一第一場板接觸端、一第一閘極接觸端、一第一源極接觸端。第一可調電路在第一場板接觸端與第一閘極接觸端之間形成一第一短路路徑，或是在第一場板接觸端與第一源極接觸端之間形成一第二短路路徑。第二電晶體形成於基板的一第二區域之中，並包括一第二場板接觸端、一第二閘極接觸端、一第二源極接觸端。第二可調電路在第二場板接觸端與第二閘極接觸端之間形成一第三短路路徑，或是在第二場板接觸端與第二源極接觸端之間形成一第四短路路徑。

為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出實施例，並配合所附圖式，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。另外，實施例中圖式標號之部分重覆，係為了簡化說明，並非意指不同實施例之間的關聯性。

第1圖為本發明之半導體結構的示意圖。如圖所示，半導體結構100包括一基板101、井區111、112、摻雜區121、122、一閘極結構140、一絕緣層150以及一場板160。在本實施例中，半導體結構100係為一高壓半導體結構，舉例而言，可接收18V以上的電壓。

基板101可為一半導體基板，例如是矽基板、磊晶III-V族基板、矽鍺基板、碳化矽基板或矽覆絕緣（silicon-on-insulator, SOI）基板等。另外，基板101可能包括矽、鍺化矽(SiGe)或III-V族元素的半導體材料。在本實施例中，基板101具有一第一導電型。在其它實施例中，一埋層（buried layer：BL)120、第一井區111以及第二井區112設置在基板101內。

井區111及112形成於基板101之中，其中，井區111具有第一導電型。井區112形成於井區111之中，其中井區112具有第二導電型。第一導電型與第二導電型相異。於一實施例中，埋層120例如具有該第二導電類型（如P型）位於井區111與基板101之間，且其摻雜濃度較佳係高於井區112的摻雜濃度。在一可能實施例中，井區111圍繞井區112。

摻雜區121形成於井區111之中，並具有第二導電型。在本實施例中，摻雜區121的摻雜濃度高於井區112的摻雜濃度。在一些實施例中，半導體結構100更包括一摻雜區123。摻雜區123形成於井區111之中，並具有第一導電型。摻雜區123的摻雜濃度高於井區111的摻雜濃度。在其它實施例中，可利用一淺溝槽隔離製程(STI)形成一溝槽隔離物131於井區111之中，用以分隔摻雜區121及123。然而，亦可以其它任何適合之方式分隔摻雜區121及123，例如亦可以傳統的區域氧化法(LOCOS)形成場氧化層，用以在井區111隔離摻雜區121及123。

摻雜區122形成於井區112之中，並具有第二導電型。在本實施例中，摻雜區122的摻雜濃度高於井區112的摻雜濃度。在一些實施例中，利用淺溝槽隔離製程形成一溝槽隔離物132於井區112及111之中，用以分隔井區111與摻雜區122。在其它實施例中，也可利用區域氧化法形成一場氧化層於井區111與摻雜區123之間。

閘極結構140位於基板101之上，並重疊部分的井區111及112。閘極結構140包括一閘極介電層141以及一閘極電極層142。在本實施例中，閘極介電層141係形成於井區111及112之部分表面上。閘極介電層141可包括例如氧化物(oxide)、氮化物(nitride)、氮氧化物(oxynitride)、碳氧化物(oxycarbide)、上述之組合或高介電常數(high-k，介電常數大於8)之介電材料。接著，於閘極介電層141上形成閘極電極層142。在一些實施例中，閘極電極層142係包括矽或多晶矽(polysilicon)。閘極電極層142較佳為摻雜摻質以降低其片電阻(sheet resistance)。在其他實施例中，閘極電極層142係包括非晶矽(amorphous silicon)。此外，閘極電極層142表面也可以具有金屬氮化物或金屬矽化物。在一些實施例中，閘極結構140與摻雜區122之間具有一間隙GP。換句話說，閘極結構140並未接觸摻雜區122。

在本實施例中，閘極電極層142、摻雜區121及122構成一電晶體102。本發明並不限定電晶體102的種類。在一可能實施例中，電晶體102係為一橫向擴散金屬氧化物半導體(lateral diffused MOS；LDMOS)電晶體。在此例中，閘極電極層142作為電晶體102的閘極(gate)，摻雜區121作為電晶體102的源極(source)，摻雜區122作為電晶體102的汲極(drain)。在其它實施例中，電晶體102更包括摻雜區123。在此例中，摻雜區123作為電晶體102的基極(bulk)。

絕緣層150位於基板101之上，並重疊部分的閘極結構140。在本實施例中，絕緣層150重疊並直接接觸部分的摻雜區122、部分的井區122以及部分的閘極電極層142。絕緣層150之材料包括氧化物、氮化物、氮氧化物、低介電常數材料、其它任何適合之絕緣材料、或上述之組合，且可藉由上述化學氣相沉積步驟形成。在一些實施例中，絕緣層150與閘極介電層141係在不同的步驟形成，但並非用以限制本發明。在其它實施例中，絕緣層150與閘極介電層141係在同一步驟(如化學氣相沉積步驟)形成。在本實施例中，絕緣層150的厚度大於閘極介電層141的厚度。

場板160位於絕緣層150之上，並重疊部分的摻雜區122及閘極介電層141。在本實施例中，場板160直接接觸絕緣層150並重疊部分的絕緣層150。場板160用以均勻化電場的分佈。在一可能實施例中，場板160的係為一導體，其材料包括金屬(metal)或矽。

在一些實施例中，半導體結構100更包括一絕緣層170。絕緣層170覆蓋井區111、112、摻雜區121~123、溝槽隔離物131、132、閘極結構140、絕緣層150及場板160。因此，場板160與閘極介電層141位於同一絕緣層之中。在一些實施例中，絕緣層150與170係在不同的步驟形成。舉例而言，在形成絕緣層150後，先在絕緣層150之上形成場板160後，才形成絕緣層170。

在一些實施例中，半導體結構100更包括線路層190。線路層190具有一可調電路(tunable circuit)191、內連線L1~L3以及電極E1~E5。電極E1透過貫孔(through hole)181，電性連接摻雜區122。在一可能實施例中，電極E1作為電晶體102的汲極接觸端。電極E2透過貫孔182，電性連接場板160。在一可能實施例中，電極E2作為電晶體102的場板接觸端。電極E3透過貫孔183，電性連接閘極電極層142。在一可能實施例中，電極E3作為電晶體102的閘極接觸端。電極E4透過貫孔184，電性連接摻雜區121。在一可能實施例中，電極E4作為電晶體102的源極接觸端。電極E5透過貫孔185，電性連接摻雜區123。在一可能實施例中，電極E5作為電晶體102的基極接觸端。

在本實施例中，可調電路191透過內連線L1~L3，電性連接電極E2~E4。在此例中，可調電路191可能在場板160與閘極電極層142之間提供一第一短路路徑，或是在場板160與摻雜區121之間提供一第二短路路徑。當場板160與閘極電極層142之間具有第一短路路徑時，場板160的電位將相同於閘極電極層142的電位。此時，電晶體102具有第一導通電阻(Ron)以及第一閘極電荷值(Gate charge；Qg)。當場板160與摻雜區121之間具有第二短路路徑時，場板160的電位將相同於摻雜區121的電壓。此時，電晶體102具有第二導通電阻以及第二閘極電荷值。在此例中，第一導通電阻小於第二導通電阻，第二閘極電荷值小於第一閘極電荷值。

本發明並不限定可調電路191的架構。在一可能實施例中，可調電路191根據一控制信號(未顯示)，導通電極E2與E3之間的第一短路路徑，或是導通電極E2與E4之間的第二短路路徑。當可調電路191導通電極E2與E3之間的第一短路路徑時，場板160的電位等於閘極電極層142的電位。當可調電路191導通電極E2與E4之間的第二短路路徑時，場板160的電位等於摻雜區121的電位。

在其它實施例中，線路層190更包括一內連線L4。內連線L4可能電性連接電極E4及E5。在一些實施例中，內連線L1~L4的材料可包括銅、鋁、鎢、摻雜多晶矽、其它任何適合之導電材料、或上述之組合。

第2圖為本發明之半導體結構100的等效電路示意圖。如圖所示，半導體結構100包括一電晶體102以及一可調電路191。電晶體102的摻雜區122電性連接電極E1(或稱汲極接觸端)。在本實施例中，電極E1耦接一接觸墊(pad)210。接觸墊210用以接收一控制電壓。在一可能實施例中，控制電壓約為40V。

電晶體102的場板160電性連接電極E2(或稱場板接觸端)。電極E2耦接可調電路191。電晶體102的閘極電極層142電性連接電極E3(或稱閘極接觸端)。電極E3耦接一控制電路220。控制電路220用以提供一閘極電壓予電極E3。藉由控制電極E1、E3及E4的電位，便可導通或不導通電晶體102。電晶體102的摻雜區121電性連接電極E4(或稱源極接觸端)。電極E4接收一接地電壓GND。電晶體102的摻雜區123電性連接電極E5(或稱基極接觸端)。電極E5耦接電極E4。

在本實施例中，可調電路191可能根據一控制信號SIG，導通電極E2與E3之間的一第一短路路徑，或是導通電極E2與E4之間的一第二短路路徑。本發明並不限定控制信號SIG的來源。在一可能實施例中，控制信號SIG可能來自一次性寫入記憶體(one time programmable；OTP)電路或是多次寫入記憶體(multiple time programmable；MTP)電路。

另外，本發明並不限定可調電路191的架構。任何可根據一控制信號，提供兩不同的短路路徑的電路，均可作為可調電路191。在一可能實施例中，可調電路191包括開關電路SW1及SW2。開關電路SW1耦接於電極E2與E3之間，用以在電極E2與E3之間形成一第一短路路徑。開關電路SW2耦接於電極E2與E4之間，用以在電極E2與E4之間提供一第二短路路徑。在一些實施例中，可調電路191不會同時導通第一及第二短路路徑。

舉例而言，當控制信號SIG等於一第一位準(如高位準)時，開關電路SW1導通，開關電路SW2不導通。在此例中，由於開關電路SW1導通，故在電極E2與E3之間具有一第一短路路徑。因此，電極E2與E3具有相同的電位。此時，電晶體102具有第一導通電阻以及第一閘極電荷值。在此例中，由於開關電路SW2不導通，故開關電路SW2並未在電極E2與E4之間提供第二短路路徑。

當控制信號SIG等於一第二位準(如低位準)時，開關電路SW1不導通，開關電路SW2導通。在此例中，由於開關電路SW2導通，故電極E2與E4之間具有一第二短路路徑。因此，電極E2的電位等於電極E4的電位，並且電晶體102具有第二導通電阻以及第二閘極電荷值。在一可能實施例中，第一導通電阻小於第二導通電阻，第二閘極電荷值小於第一閘極電荷值。在電極E2與E4之間具有第二短路路徑時，開關電路SW1不導通。因此，開關電路SW1並未在電極E2與E3之間形成第一短路路徑。

在本實施例中，開關電路SW1及SW2接收同一控制信號，但並非用以限制本發明。在其它實施例中，開關電路SW1及SW2接收不同的控制信號。在此例中，當開關電路SW1於電極E2及E3間提供第一短路路徑時，開關電路SW2不在電極E2與E4之間提供第二短路路徑。當開關電路SW2於電極E2及E4間提供第二短路路徑時，開關電路SW1不在電極E2與E3之間提供第一短路路徑。

第3圖為本發明之可調電路的一可能實施例。在本實施例中，開關電路SW1包括一反相器IV1、開關T1及T2。反相器IV1反相控制信號SIG，用以產生一反相信號SV1。開關T1耦接於電極E2與E3之間，並接收反相信號SV1。開關T2耦接於電極E2與E3之間，並接收控制信號SIG。本發明並不限定開關T1與T2的種類。在一可能實施例中，開關T1為一N型電晶體，開關T2為一P型電晶體。在此例中，開關T1的基極接收一接地電壓GND，開關T2的基極接收一高操作電壓VP。當控制信號SIG等於第一位準(如高位準)時，開關T1與T2不導通。當控制信號SIG等於第二位準(如低位準)時，開關T1與T2導通。因此，電極E2的電位等於電極E3的電位。

開關電路SW2包括一反相器IV2、開關T3及T4。反相器IV2反相控制信號SIG，用以產生一反相信號SV2。開關T3耦接於電極E2與E4之間，並接收控制信號SIG。開關T4耦接於電極E2與E4之間，並接收反相信號SV2。本發明並不限定開關T3與T4的種類。在一可能實施例中，開關T3為一N型電晶體，開關T4為一P型電晶體。在此例中，開關T3的基極接收接地電壓GND，開關T4的基極接收高操作電壓VP。當控制信號SIG等於第一位準(如高位準)時，開關T3與T4導通。因此，電極E2的電位等於電極E4的電位。當控制信號SIG等於第二位準(如低位準)時，開關T3與T4不導通。

第4圖為本發明之半導體結構的另一示意圖。半導體結構400包括一基板410。基板410具有區域411~414。本發明並不限定區域的數量。在其它實施例中，基板410被劃分成更多或更少的區域。在本實施例中，區域411~414之每一者的結構相似於第1圖所示的半導體結構100。

區域411~414之每一者具有複數電晶體。為方便說明，第4圖僅顯示電晶體420、430、440及450。電晶體420、430、440及450分別位於區域411~414之中。在一可能實施例中，電晶體420、430、440及450係為矽電晶體(silicon MOS)，例如橫向擴散金屬氧化物半導體電晶體，或高電子遷移率電晶體(HEMT)， 例如氮化鎵高電子遷移率電晶體。在本實施例中，由於電晶體420、430、440及450的結構相同於第1圖的電晶體102的結構，故不再贅述。

電晶體420位於區域411之中，並具有一閘極接觸端G1、一汲極接觸端D1、一源極接觸端S1、一基極接觸端B1以及一場板接觸端F1。電晶體420根據閘極接觸端G1、汲極接觸端D1以及源極接觸端S1的電位而動作。在一些實施例中，基極接觸端B1可能電性連接源極接觸端S1。在此例中，一第一可調電路(未顯示)於場板接觸端F1和閘極接觸端G1之間設置一短路路徑。因此，場板接觸端F1電性連接閘極接觸端G1，但並非用以限制本發明。在其它實施例中，第一可調電路可能在場板接觸端F1與源極接觸端S1之間設置一短路路徑。在一些實施例中，第一可調電路可能位於區域411之中。

電晶體430位於區域412之中，並具有一閘極接觸端G2、一汲極接觸端D2、一源極接觸端S2、一基極接觸端B2以及一場板接觸端F2。電晶體430根據閘極接觸端G2、汲極接觸端D2以及源極接觸端S2的電位而動作。在一些實施例中，基極接觸端B2可能電性連接源極接觸端S2。在此例中，一第二可調電路(未顯示)於場板接觸端F2和源極接觸端S2之間設置一短路路徑。因此，場板接觸端F2電性連接源極接觸端S2。在此例中，導通電晶體430所需的閘極電荷值小於導通電晶體420所需的閘極電荷值。因此，電晶體430具有較快的切換速度。在其它實施例中，第二可調電路可能於場板接觸端F2和閘極接觸端G2之間設置一短路路徑。在一些實施例中，第二可調電路可能位於區域412之中。

電晶體440位於區域413之中，並具有一閘極接觸端G3、一汲極接觸端D3、一源極接觸端S3、一基極接觸端B3以及一場板接觸端F3。電晶體440根據閘極接觸端G3、汲極接觸端D3以及源極接觸端S3的電位而動作。在一些實施例中，基極接觸端B3可能電性連接源極接觸端S3。在本實施例中，一第三可調電路(未顯示)於場板接觸端F3和閘極接觸端G3之間設置一短路路徑。因此，場板接觸端F3電性連接閘極接觸端G3。在此例中，電晶體440的導通電阻及閘極電荷值相似於電晶體420的導通電阻及閘極電荷值。在一可能實施例中，電晶體440的導通電阻小於電晶體430的導通電阻。因此，電晶體440的功耗低於電晶體430。在其它實施例中，第三可調電路可能在場板接觸端F3與源極接觸端S3之間設置一短路路徑。在一些實施例中，第三可調電路可能位於區域413之中。

電晶體450位於區域414之中，並具有一閘極接觸端G4、一汲極接觸端D4、一源極接觸端S4、一基極接觸端B4以及一場板接觸端F4。電晶體450根據閘極接觸端G4、汲極接觸端D4以及源極接觸端S4的電位而動作。在一些實施例中，基極接觸端B4可能電性連接源極接觸端S4。在本實施例中，一第四可調電路(未顯示)於場板接觸端F4和源極接觸端S4之間設置一短路路徑。因此，場板接觸端F4電性連接源極接觸端S4。在此例中，電晶體450的導通電阻及閘極電荷值相似於電晶體430的導通電阻及閘極電荷值。另外，電晶體450的閘極電荷值小於電晶體420及440的閘極電荷值。在其它實施例中，第四可調電路可能在場板接觸端F4與閘極接觸端G4之間設置一短路路徑。第四可調電路可能位於區域414之中。

在第4圖中，由於基板410被切分成區域411~414，並且區域411及413的電晶體的場板接觸端電性連接至閘極接觸端，故在基板410中，大約有50%的電晶體係屬於金屬至閘極(metal to gate；MTG)架構。另外，由於區域412及414的電晶體的場板接觸端電性連接至源極接觸端，故在基板410中，大約有50%的電晶體係屬於金屬至源極(metal to source；MTS)架構。

由於金屬至閘極(MTG)架構的電晶體具有較低的導通電阻，故金屬至閘極架構的電晶體的功耗較低。金屬至源極(MTS)架構的電晶體具有較低的閘極電荷值，故金屬至源極架構的電晶體的切換速度較快。由於品質因素(figure of merit；FOM)正比於導通電阻及閘極電荷值的乘積，故基板410具有較佳的品質因素。

在其它實施例中，可能只有單一區域的電晶體的場板接觸端電性連接至閘極接觸端。在此例中，具有MTG架構的電晶體的數量約為所有電晶體的25%。在另一可能實施例中，如果有三區域的電晶體的場板接觸端電性連接至閘極接觸端，則具有MTG架構的電晶體的數量約為所有電晶體的75%。如果所有區域(如411~414)的電晶體的場板接觸端電性連接至閘極接觸端，則具有MTG架構的電晶體的數量約為所有電晶體的100%。然而，如果區域411~414的電晶體的場板接觸端均未電性連接至閘極接觸端，則具有MTG架構的電晶體的數量約為所有電晶體的0%。因此，使用者可依照實際應用，可調整MTG及MTS架構的電晶體數量，進而優化品質因素，使得元件具有較高的效率。

本發明並不限定MTG架構的電晶體的所在區域。如果具有MTG架構的電晶體的數量被限制在50%時，則可藉由調整前述之控制信號SIG，使得在區域411~414之任兩區域中具有MTG架構的電晶體。在本實施例中，由於區域411及413的可調電路(未顯示)根據控制信號SIG，導通場板接觸端F1與閘極接觸端G1之間的短路路徑以及場板接觸端F3與閘極接觸端G3之間的短路路徑，故區域411及413具有MTG架構的電晶體。在其它實施例中，如果區域411及412的可調電路(未顯示)根據控制信號SIG，導通場板接觸端F1與閘極接觸端G1之間的短路路徑以及場板接觸端F2與閘極接觸端G2之間的短路路徑，則區域411及412具有MTG架構的電晶體。同樣地，如果區域411及414可調電路(未顯示)根據控制信號SIG，導通場板接觸端F1與閘極接觸端G1之間的短路路徑以及場板接觸端F4與閘極接觸端G4之間的短路路徑，則區域411及414具有MTG架構的電晶體。換言之，MTG架構或MTS架構可隨相對應的可調電路的控制信號SIG不同而做動態調整。

在一些實施例中，每一區域裡的短路路徑並非固定不變。舉例而言，當MTG架構的電晶體的數量被限制在50%時，則區域411及413的可調電路(未顯示)根據控制信號SIG，導通場板接觸端F1與閘極接觸端G1之間的短路路徑以及場板接觸端F3與閘極接觸端G3之間的短路路徑。然而，當MTG架構的電晶體的數量被改變限制在25%時，則區域411及413之一者的可調電路根據控制信號SIG，導通場板接觸端與閘極接觸端之間的短路路徑。在此例中，區域411及413的另一者的可調電路可能根據控制信號SIG，導通場板接觸端與源極接觸端之間的短路路徑。在一些實施例中，區域411及413的另一者的可調電路可能不導通場板接觸端與源極接觸端之間的短路路徑以及場板接觸端與閘極接觸端之間的短路路徑。

除非另作定義，在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外，除非明白表示，詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致，而不應解釋為理想狀態或過分正式之語態。雖然“第一”、“第二”等術語可用於描述各種元件，但這些元件不應受這些術語的限制。這些術語只是用以區分一個元件和另一個元件。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾。舉例來說，本發明實施例所述之系統、裝置或是方法可以硬體、軟體或硬體以及軟體的組合的實體實施例加以實現。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、400：半導體結構 101、410：基板 111、112：井區 121~123：摻雜區 140：閘極結構 150、170：絕緣層 160：場板 131、132：溝槽隔離物 141：閘極介電層 142：閘極電極層 GP：間隙 102、420、430、440、450：電晶體 190：線路層 191：可調電路 L1~L4：內連線 E1~E5：電極 181~185：貫孔 210：接觸墊 220：控制電路 SIG：控制信號 SW1、SW2：開關電路 GND：接地電壓 T1~T4：開關 IV1、IV2：反相器 SV1、SV2：反相信號 VP：高操作電壓 411~414：區域 F1~F4：場板接觸端 S1~S4：源極接觸端 G1~G4：閘極接觸端 D1~D4：汲極接觸端 B1~B4：基極接觸端

第1圖為本發明之半導體結構的示意圖。 第2圖為本發明之半導體結構的等效電路示意圖。 第3圖為本發明之可調電路的一可能實施例。 第4圖為本發明之半導體結構的另一示意圖。

102：電晶體 191：可調電路 210：接觸墊 220：控制電路 SIG：控制信號 SW1、SW2：開關電路 GND：接地電壓 E1~E5：電極

Claims (12)

1. 一種半導體結構，包括：一基板，具有一第一導電型；一第一井區，形成於該基板之中，並具有該第一導電型；一第二井區，形成於該基板之中，並具有一第二導電型，該第二導電型與該第一導電型互補；一第一摻雜區，形成於該第一井區之中，並具有該第二導電型；一第二摻雜區，形成於該第二井區之中，並具有該第二導電型；一閘極電極層，位於該基板之上，其中該閘極電極層、該第一摻雜區及該第二摻雜區構成一電晶體；一閘極介電層，位於該基板與該閘極電極層之間；一場板，重疊該絕緣層及該閘極電極層；一可調電路，耦接該場板、該閘極電極層及該第一摻雜區，提供可選之一第一短路路徑或一第二短路路徑，其中該第一短路路徑位在該場板與該閘極電極層之間，該第二短路路徑位在該場板與該第一摻雜區之間；以及一絕緣層，位於該閘極電極層之上，並位於該閘極電極層與該場板之間。
2. 如請求項1之半導體結構，其中該可調電路包括：一第一開關電路，耦接於該場板與該閘極電極層之間；以及一第二開關電路，耦接於該場板與該第一摻雜區之間。
3. 如請求項2之半導體結構，其中該第一開關電路包括： 一第一反相器，反相一控制信號，用以產生一第一反相信號；一第一開關，耦接於該場板與該閘極電極層之間，並接收該第一反相信號；以及一第二開關，耦接於該場板與該閘極電極層之間，並接收該控制信號。
4. 如請求項3之半導體結構，其中該第二開關電路包括：一第二反相器，反相該控制信號，用以產生一第二反相信號；一第三開關，耦接於該場板與該第一摻雜區之間，並接收該控制信號；以及一第四開關，耦接於該場板與該第一摻雜區之間，並接收該第二反相信號。
5. 如請求項4之半導體結構，其中該第一及第三開關均為N型電晶體，該第二及第四開關均為P型電晶體。
6. 如請求項1之半導體結構，其中該電晶體係為一橫向擴散金屬氧化物半導體電晶體。
7. 一種操作電路，包括：一第一電晶體，形成於一基板的一第一區域之中，並包括一第一場板接觸端、一第一閘極接觸端、一第一源極接觸端；一第一可調電路，在該第一場板接觸端與該第一閘極接觸端之間形成一第一短路路徑，或是在該第一場板接觸端與該第一源極接觸端之間形成一第二短路路徑；一第二電晶體，形成於該基板的一第二區域之中，並包括一第 二場板接觸端、一第二閘極接觸端、一第二源極接觸端；以及一第二可調電路，在該第二場板接觸端與該第二閘極接觸端之間形成一第三短路路徑，或是在該第二場板接觸端與該第二源極接觸端之間形成一第四短路路徑。
8. 如請求項7之操作電路，其中該第一可調電路包括：一第一開關電路，耦接於該第一場板接觸端與該第一閘極接觸端之間；以及一第二開關電路，耦接於該第一場板接觸端與該第一源極接觸端之間。
9. 如請求項8之操作電路，其中該第一開關電路包括：一第一反相器，反相一控制信號，用以產生一第一反相信號；一第一開關，耦接於該第一場板接觸端與該第一閘極接觸端之間，並接收該第一反相信號；以及一第二開關，耦接於該第一場板接觸端與該第一閘極接觸端之間，並接收該控制信號。
10. 如請求項9之操作電路，其中該第二開關電路包括：一第二反相器，反相該控制信號，用以產生一第二反相信號；一第三開關，耦接於該第一場板接觸端與該第一源極接觸端之間，並接收該控制信號；以及一第四開關，耦接於該第一場板接觸端與該第一源極接觸端之 間，並接收該第二反相信號。
11. 如請求項10之操作電路，其中該第一及第三開關均為N型電晶體，該第二及第四開關均為P型電晶體。
12. 如請求項7之操作電路，其中該第一及第二電晶體係為矽電晶體或高電子遷移率電晶體。

Images