TWI779831B - 電路板及其製作方法與電子裝置 - Google Patents
電路板及其製作方法與電子裝置 Download PDFInfo
- Publication number
- TWI779831B TWI779831B TW110134181A TW110134181A TWI779831B TW I779831 B TWI779831 B TW I779831B TW 110134181 A TW110134181 A TW 110134181A TW 110134181 A TW110134181 A TW 110134181A TW I779831 B TWI779831 B TW I779831B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- substrate
- conductive
- circuit
- base material
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0215—Grounding of printed circuits by connection to external grounding means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
Abstract
一種電路板,包括一第一基材、一第二基材、一第三基材、一第四基材、多個導電結構以及一導通孔結構。第二基材配置於第一基材與第三基材之間。第三基材配置於第二基材與第四基材之間。第三基材具有一開口且包括一第一介電層。開口貫穿第三基材,且第一介電層填滿開口。導通孔結構貫穿第一基材、第二基材、第三基材的第一介電層以及第四基材,且電性連接第一基材與第四基材而定義出一訊號路徑。第一基材、第二基材、第三基材以及第四基材透過導電結構電性連接而定義出一接地路徑,且接地路徑環繞訊號路徑。
Description
本發明是有關於一種基板結構及其製作方法,且特別是有關於一種電路板及其製作方法與採用此電路板的電子裝置。
在現有電路板中,同軸穿孔(coaxial via)的設計在內部導體層與外部導體層之間需要有一層或一層以上的絕緣層來作阻絕,其中形成絕緣層的方式是透過壓合增層的方式來達成。因此在同軸穿孔的兩端會有阻抗不匹配且會出現電磁干擾(electromagnetic interference,EMI)屏蔽缺口,進而影響高頻訊號完整性。此外,在同軸穿孔的設計中,訊號路徑的兩端分別接地路徑的兩端位於不同平面上,且無法減少雜訊干擾。
本發明提供一種電路板,其具有良好的訊號迴路,可具有較佳的訊號完整性。
本發明提供一種電路板的製作方法,用以製作上述的電
路板。
本發明提供一種電子裝置,其包括上述的電路板,具有較佳的訊號傳輸可靠度。
本發明的電路板,其包括一第一基材、一第二基材、一第三基材、一第四基材、多個導電結構以及一導通孔結構。第二基材配置於第一基材與第三基材之間。第三基材配置於第二基材與第四基材之間。第三基材具有一開口且包括一第一介電層。開口貫穿第三基材,且第一介電層填滿開口。導通孔結構貫穿第一基材、第二基材、第三基材的第一介電層以及第四基材,且電性連接第一基材與第四基材而定義出一訊號路徑。第一基材、第二基材、第三基材以及第四基材透過導電結構電性連接而定義出一接地路徑,且接地路徑環繞訊號路徑。
在本發明的一實施例中,上述的第一基材包括一第一核心層、一第一外部線路層、一第一線路層以及導電結構的多個第一導通孔。第一外部線路層與第一線路層分別配置於第一核心層的相對兩側。第一導通孔貫穿第一核心層且電性連接第一外部線路層與第一線路層。第三基材更包括一第二核心層、一第二線路層、一第三線路層以及一導電連接層。第二線路層與第三線路層分別配置於第二核心層的相對兩側。第二核心層具有開口,而導電連接層配置於開口的內壁且位於第一介電層與第二核心層之間。導電連接層電性連接第二線路層與第三線路層。第四基材包括一絕緣層、一第二外部線路層以及導電結構的多個第二導通
孔。絕緣層位於第二外部線路層與第三基材的第三線路層之間。第二導通孔貫穿絕緣層且電性連接第三線路層與第二外部線路層。導通孔結構包括一貫孔以及一導電材料層。貫孔貫穿第一基材的第一核心層、第二基材、第三基材的第一介電層以及第四基材的絕緣層。導電材料層覆蓋貫孔的內壁且電性連接第一外部線路層與第二外部線路層。
在本發明的一實施例中,上述的第二基材包括一基底以及貫穿基底的多個導電柱。導電柱電性連接第一線路層與第二線路層。
在本發明的一實施例中,上述的第一外部線路層包括一第一訊號線路與一第一接地線路,而第二外部線路層包括一第二訊號線路與一第二接地線路。第一訊號線路、導電材料層以及第二訊號線路定義出訊號路徑。第一接地線路、第一導通孔、第一線路層、導電柱、第二線路層、導電連接層、第三線路層、第二導通孔以及第二接地線路定義出接地路徑。
在本發明的一實施例中,上述的導電結構的多個第三導通孔,貫穿第一基材的第一核心層與第二基材,且電性連接第一外部線路層與第二線路層。
在本發明的一實施例中,上述的第一外部線路層包括一第一訊號線路與一第一接地線路,而第二外部線路層包括一第二訊號線路與一第二接地線路。第一訊號線路、導電材料層以及第二訊號線路定義出訊號路徑。第一接地線路、第三導通孔、第二
線路層、導電連接層、第三線路層、第二導通孔以及第二接地線路定義出接地路徑。
在本發明的一實施例中,上述的導通孔結構更包括一第二介電層,填滿貫孔。第二介電層彼此相對的一第一表面與一第二表面分別切齊於第一外部線路層的一上表面與第二外部線路層的一下表面。
在本發明的一實施例中,上述的導通孔結構更包括一第二介電層,填滿貫孔。第一外部線路層與第二外部線路層分別覆蓋第二介電層彼此相對的一第一表面與一第二表面。
本發明的電路板的製作方法,其包括以下步驟。提供一第一基材、一第二基材、一第三基材以及一第四基材。第三基材具有一開口且包括一第一介電層。開口貫穿第三基材,且第一介電層填滿開口。壓合第一基材、第二基材、第三基材以及第四基材,以使第二基材位於第一基材與第三基材之間,而第三基材位於第二基材與第四基材之間。形成多個導電結構,以使而第一基材、第二基材、第三基材以及第四基材透過導電結構電性連接而定義出一接地路徑。形成一導通孔結構以貫穿第一基材、第二基材、第三基材的第一介電層以及第四基材。導通孔結構電性連接第一基材與第四基材以定義出一訊號路徑,其中接地路徑環繞訊號路徑。
在本發明的一實施例中,上述提供第一基材、第二基材、第三基材以及第四基材的步驟,包括提供第一基材。第一基材包
括一第一核心層、一第一導電層以及一第一線路層。第一導電層與第一線路層分別配置於第一核心層的相對兩側。提供第二基材。第二基材包括一基底以及貫穿基底的多個導電柱。提供第三基材。第三基材更包括一第二核心層、一第二線路層、一第三線路層以及一導電連接層。第二線路層與第三線路層分別配置於第二核心層的相對兩側。第二基材的導電柱電性連接第一線路層與第二線路層。第二核心層具有開口,而導電連接層覆蓋開口的內壁且位於第一介電層與第二核心層之間。導電連接層電性連接第二線路層與第三線路層。提供第四基材。第四基材包括一絕緣層以及一第二導電層。絕緣層位於第三線路層與第二導電層之間。
在本發明的一實施例中,上述於壓合第一基材、第二基材、第三基材以及第四基材之後,同時形成導電結構與導通孔結構。
在本發明的一實施例中,上述形成導電結構與導通孔結構的步驟,包括形成多個第一盲孔、多個第二盲孔以及一貫孔。第一盲孔從第一導電層延伸至第一線路層。第二盲孔從第二導電層延伸至第三線路層。貫孔貫穿第一基材的第一核心層、第二基材、第三基材的第一介電層以及第四基材的絕緣層。形成一導電材料層,以填滿第一盲孔與第二盲孔,且延伸覆蓋第一導電層、第二導電層以及貫孔的內壁。貫孔及覆蓋貫孔的導電材料層定義出導通孔結構。填滿第一盲孔的導電材料層定義出導電結構的多個第一導通孔。填滿第二盲孔的導電材料層定義出導電結構的多
個第二導通孔。
在本發明的一實施例中,上述的電路板的製作方法還包括形成導電結構與導通孔結構之後,圖案化導電材料層、第一導電層以及第二導電層,而形成一第一外部線路層與一第二外部線路層。第一外部線路層位於第一基材的第一核心層上,而第二外部線路層位於第四基材的絕緣層上。
在本發明的一實施例中,上述的第一外部線路層包括一第一訊號線路與一第一接地線路,而第二外部線路層包括一第二訊號線路與一第二接地線路。第一訊號線路、導電材料層以及第二訊號線路定義出訊號路徑。第一接地線路、第一導通孔、第一線路層、導電柱、第二線路層、導電連接層、第三線路層、第二導通孔以及第二接地線路定義出接地路徑。
在本發明的一實施例中,上述形成導通孔結構的步驟,還包括填充一第二介電層於貫孔內。第二介電層填滿貫孔,且第二介電層彼此相對的一第一表面與一第二表面分別切齊於導電材料層的一上表面與一下表面。
在本發明的一實施例中,上述的電路板的製作方法還包括形成導通孔結構之後,形成一罩蓋層(capping)於導電材料層上。罩蓋層覆蓋導電材料層以及第二介電層的第一表面與第二表面。圖案化罩蓋層、導電材料層、第一導電層以及第二導電層,而形成一第一外部線路層與一第二外部線路層。第一外部線路層位於第一基材的第一核心層上及第二介電層的第一表面上。第二
外部線路層位於第四基材的絕緣層上及第二介電層的第二表面上。
在本發明的一實施例中,上述提供第一基材、第二基材、第三基材以及第四基材的步驟,包括提供第一基材。第一基材包括一第一核心層、一第一導電層以及一第一線路層。第一導電層與第一線路層分別配置於第一核心層的相對兩側。提供第二基材。第二基材包括一基底。提供第三基材。第三基材更包括一第二核心層、一第二線路層、一第三線路層以及一導電連接層。第二線路層與第三線路層分別配置於第二核心層的相對兩側。第二核心層具有開口,而導電連接層覆蓋開口的內壁且位於第一介電層與第二核心層之間。導電連接層電性連接第二線路層與第三線路層。提供第四基材。第四基材包括一絕緣層以及一第二導電層。絕緣層位於第三線路層與第二導電層之間。
在本發明的一實施例中,上述於壓合第一基材、第二基材、第三基材以及第四基材之後,同時形成導電結構與導通孔結構。
在本發明的一實施例中,上述形成導電結構與導通孔結構的步驟,包括形成多個第一盲孔、多個第二盲孔、多個第三盲孔以及一貫孔。第一盲孔從第一導電層延伸至第一線路層。第二盲孔從第二導電層延伸至第三線路層。第三盲孔從第一導電層延伸至第二線路層。貫孔貫穿第一基材的第一核心層、第二基材、第三基材的第一介電層以及第四基材的絕緣層。形成一導電材料
層,以填滿第一盲孔、第二盲孔以及第三盲孔,且延伸覆蓋第一導電層、第二導電層以及貫孔的內壁。貫孔及覆蓋貫孔的導電材料層定義出導通孔結構。填滿第一盲孔的導電材料層定義出導電結構的多個第一導通孔。填滿第二盲孔的導電材料層定義出導電結構的多個第二導通孔。填滿第三盲孔的導電材料層定義出導電結構的多個第三導通孔。
在本發明的一實施例中,上述的電路板的製作方法還包括形成導電結構與導通孔結構之後,圖案化導電材料層、第一導電層以及第二導電層,而形成一第一外部線路層與一第二外部線路層。第一外部線路層位於第一基材的第一核心層上,而第二外部線路層位於第四基材的絕緣層上。
在本發明的一實施例中,上述的第一外部線路層包括一第一訊號線路與一第一接地線路,而第二外部線路層包括一第二訊號線路與一第二接地線路。第一訊號線路、導電材料層以及第二訊號線路定義出訊號路徑。第一接地線路、第三導通孔、第二線路層、導電連接層、第三線路層、第二導通孔以及第二接地線路定義出接地路徑。
在本發明的一實施例中,上述形成導通孔結構的步驟,還包括填充一第二介電層於貫孔內。第二介電層填滿貫孔,且第二介電層彼此相對的一第一表面與一第二表面分別切齊於導電材料層的一上表面與一下表面。
在本發明的一實施例中,上述的電路板的製作方法,還
包括形成導通孔結構之後,形成一罩蓋層於導電材料層上。罩蓋層覆蓋導電材料層以及第二介電層的第一表面與第二表面。圖案化罩蓋層、導電材料層、第一導電層以及第二導電層,形成一第一外部線路層與一第二外部線路層。第一外部線路層位於第一基材的第一核心層上及第二介電層的第一表面上。第二外部線路層位於第四基材的絕緣層上及第二介電層的第二表面上。
本發明的電子裝置,其包括一電路板以及一電子元件。電路板包括一第一基材、一第二基材、一第三基材、一第四基材、多個導電結構以及一導通孔結構。第二基材配置於第一基材與第三基材之間。第三基材配置於第二基材與第四基材之間。第三基材具有一開口且包括一第一介電層。開口貫穿第三基材,且第一介電層填滿開口。導通孔結構貫穿第一基材、第二基材、第三基材的第一介電層以及第四基材,且電性連接第一基材與第四基材而定義出一訊號路徑。第一基材、第二基材、第三基材以及第四基材透過導電結構電性連接而定義出一接地路徑,且接地路徑環繞訊號路徑。電子元件電性連接電路板。
在本發明的一實施例中,上述的電子裝置還包括多個連接件,配置於電路板的第四基材與電子元件之間。電子元件透過連接件與電路板電性連接。
基於上述,在本發明的電路板的設計中,導通孔結構貫穿第一基材、第二基材、第三基材的第一介電層以及第四基材,且電性連接第一基材與第四基材而定義出訊號路徑,而第一基
材、第二基材、第三基材以及第四基材透過導電結構電性連接而定義出接地路徑,其中接地路徑環繞訊號路徑。藉此,可形成良好的高頻高速訊號迴路,且後續在積體電路與天線的應用上,亦可解決同一平面訊號干擾的問題,可降低訊號能量損失及減少雜訊干擾,進而可提升訊號傳輸可靠度。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
10:電子裝置
100a、100b、100c、100d、100e、100f:電路板
110、110a、110c、110d、110f:第一基材
112:第一核心層
113:第一導電層
114、114c、114d、114f:第一外部線路層
114a1、114d1:第一訊號線路
114a2、114d2:第一接地線路
115:第一盲孔
116:第一線路層
118、118d:第一導通孔
120、120d:第二基材
122:基底
124:導電柱
130:第三基材
132:第二核心層
133:開口
134:第二線路層
135:第一介電層
136:第三線路層
138:導電連接層
140、140a、140c、140d、140f:第四基材
142:絕緣層
143:第二導電層
144、144c、144d、144f:第二外部線路層
144a1、144d1:第二訊號線路
144a2、144d2:第二接地線路
145:第二盲孔
148、148d:第二導通孔
150、150’:導電材料層
155、155’:罩蓋層
160a、160b、160d、160e:導通孔結構
162:第二介電層
163:第一表面
165:第二表面
170:第三導通孔
200:電子元件
210:接墊
300:連接件
B:第三盲孔
L1、L1’:訊號路徑
L2、L2’:接地路徑
S1:上表面
S2:下表面
T:貫孔
圖1A至圖1H是依照本發明的一實施例的一種電路板的製作方法的剖面示意圖。
圖1I是圖1H的電路板的俯視示意圖。
圖2A至圖2B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。
圖3A至圖3B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。
圖4A至圖4D是依照本發明的另一實施例的另一種電路板的製作方法的剖面示意圖。
圖5A至圖5B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。
圖6A至圖6B是依照本發明的另一實施例的另一種電路板的
製作方法的局部步驟的剖面示意圖。
圖7是依照本發明的一實施例的一種電子裝置的剖面示意圖。
圖1A至圖1H是依照本發明的一實施例的一種電路板的製作方法的剖面示意圖。圖1I是圖1H的電路板的俯視示意圖。關於本實施例的電路板的製作方法,首先,請同時參考圖1A、圖1B、圖1C以及圖1D,提供一第一基材110、一第二基材120、一第三基材130以及一第四基材140。
詳細來說,請參考圖1A,在本實施例中,第一基材110包括一第一核心層112、一第一導電層113以及一第一線路層116。第一導電層113與第一線路層116分別配置於第一核心層112的相對兩側,其中第一導電層113未圖案化,且完全覆蓋第一核心層112的一側表面,而第一線路層116暴露出第一核心層112的部分另一側表面。此處,第一基材110例如是介電層,而第一導電層113與第一線路層116的材質例如是銅。
接著,請參考圖1B,第二基材120包括一基底122以及貫穿基底122的多個導電柱124。提供第二基材120的步驟包括先提供基底122,其中基底122於此時處於一B階段狀態,意即尚未完全固化。接著,可於基底122的相對兩側貼附離型膜,其中離型膜的材質如是聚酯聚合物(PET)。之後,對基底122進行鑽
孔程序,而形成通孔,其中鑽孔程序例如是雷射鑽孔或機械鑽孔,但不以此為限。最後,以印刷(printing)或注入(injection)的方式,於通孔內填充導電膠材,而形成導電柱124。之後,移除貼附在基底122相對兩側的離型膜,而使導電柱124的相對兩表面分別突出於基底122的相對兩表面,而完成第二基材120的製作。
接著,請參考圖1C,第三基材130包括一第二核心層132、一第二線路層134、一第一介電層135、一第三線路層136以及一導電連接層138。第二核心層132具有開口133,且開口133貫穿第三基材130,而第一介電層135填滿開口133。此處,第一介電層135彼此相對的兩側實質上切齊於開口133彼此相對的兩端。第二線路層134與第三線路層136分別配置於第二核心層132的相對兩側。導電連接層138覆蓋開口133的內壁且位於第一介電層135與第二核心層132之間,其中導電連接層138電性連接第二線路層134與第三線路層136。
接著,請參考圖1D,第四基材140包括一絕緣層142以及一第二導電層143。此處,第二導電層143未圖案化,且完全覆蓋絕緣層142的一表面。
接著,請參考圖1E,壓合第一基材110、第二基材120、第三基材130以及第四基材140,以使第二基材120位於第一基材110與第三基材130之間,而第三基材130位於第二基材120與第四基材140之間。此處,由於採用是熱壓合的製程,因此此時的第二基材120的基底122會由原來的B階段狀態轉變成一C階段
狀態,意即呈現完全固化狀態,而使第一基材110與第三基材130連接固定在第二基材120上。第二基材120的導電柱124因抵接第一線路層116與第二線路層134而產生變形,且導電柱124電性連接第一基材110的第一線路層116與第三基材130的第二線路層134。第四基材140的絕緣層142位於第三線路層136與第二導電層143之間。
接著,請參考圖1F,形成多個第一盲孔115、多個第二盲孔145以及一貫孔T。第一盲孔115從第一導電層113延伸至第一線路層116。第二盲孔145從第二導電層143延伸至第三線路層136。貫孔T貫穿第一基材110的第一核心層112、第二基材120的基底122、第三基材130的第一介電層135以及第四基材140的絕緣層142。此處,形成第一盲孔115與第二盲孔145的方式例如是雷射鑽孔,而形成貫孔T的方式例如是機械鑽孔,但不以此為限。
之後,請參考圖1G,形成一導電材料層150,以填滿第一盲孔115與第二盲孔145,且延伸覆蓋第一導電層113、第二導電層143以及貫孔T的內壁。此處,貫孔T及覆蓋貫孔T的導電材料層150定義出導通孔結構160a。填滿第一盲孔115的導電材料層150定義出導電結構的多個第一導通孔118。填滿第二盲孔145的導電材料層150定義出導電結構的多個第二導通孔148。此處,形成導電材料層150的方式例如是電鍍法(plating),而導電材料層150例如是銅,但不以此為限。
換言之,在本實施例中,於壓合第一基材110、第二基材120、第三基材130以及第四基材140之後,可同時形成導電結構(即第一導通孔118與第二導通孔148)與導通孔結構160a。
最後,請同時參考圖1G與圖1H,透過微影製程,以圖案化導電材料層150、第一導電層113以及第二導電層143,而形成一第一外部線路層114與一第二外部線路層144。第一外部線路層114位於第一基材110a的第一核心層112上,而第二外部線路層144位於第四基材140a的絕緣層142上。此處,導通孔結構160a電性連接第一基材110a與第四基材140a而定義出一訊號路徑L1,而第一基材110a、第二基材120、第三基材130以及第四基材140a可透過導電結構(即第一導通孔118與第二導通孔148)電性連接而定義出一接地路徑L2,其中接地路徑L2環繞訊號路徑L1。至此,已完成電路板100a的製作。
在結構上,請同時參考圖1H與圖11,電路板100a包括第一基材110a、第二基材120、第三基材130、第四基材140a、導電結構以及導通孔結構160a。第二基材120配置於第一基材110a與第三基材130之間。第三基材130配置於第二基材120與第四基材140a之間。第三基材130具有開口133且包括第一介電層135。開口133貫穿第三基材130,且第一介電層135填滿開口133。導通孔結構160a貫穿第一基材110a、第二基材120、第三基材130的第一介電層135以及第四基材140a,且電性連接第一基材110a與第四基材140而定義出訊號路徑L1。第一基材110a、
第二基材120、第三基材130以及第四基材140a透過導電結構電性連接而定義出接地路徑L2,且接地路徑L2環繞訊號路徑L1。
詳細來說,在本實施例中,第一基材110a包括第一核心層112、第一外部線路層114、第一線路層116以及導電結構的第一導通孔118。第一外部線路層114與第一線路層116分別配置於第一核心層112的相對兩側。第一導通孔118貫穿第一核心層112且電性連接第一外部線路層114與第一線路層116。第二基材120包括基底122以及貫穿基底122的導電柱124。第三基材130還包括第二核心層132、第二線路層134、第三線路層136以及導電連接層138。第二線路層134與第三線路層136分別配置於第二核心層132的相對兩側。第二基材120的導電柱124電性連接第一基材110a的第一線路層116與第二線路層134。第二核心層132具有開口133,而導電連接層138配置於開口133的內壁且位於第一介電層135與第二核心層132之間。導電連接層138電性連接第二線路層134與第三線路層136。第四基材140a包括絕緣層142、第二外部線路層144以及導電結構的第二導通孔148。絕緣層142位於第二外部線路層144與第三基材130的第三線路層136之間。第二導通孔148貫穿絕緣層142且電性連接第三線路層136與第二外部線路層144。導通孔結構160a包括貫孔T以及導電材料層150。貫孔T貫穿第一基材110a的第一核心層112、第二基材120、第三基材130的第一介電層135以及第四基材140a的絕緣層142。導電材料層150覆蓋貫孔T的內壁且電性連接第一外部線路層114
與第二外部線路層144。
請再參考圖1H,本實施例的第一外部線路層114包括一第一訊號線路114a1與一第一接地線路114a2,而第二外部線路層144包括一第二訊號線路144a1與一第二接地線路144a2。特別是,第一訊號線路114a1、導電材料層150以及第二訊號線路144a1定義出訊號路徑L1。第一接地線路114a2、第一導通孔118、第一線路層116、導電柱124、第二線路層134、導電連接層138、第三線路層136、第二導通孔148以及第二接地線路144a2定義出接地路徑L2。由於訊號路徑L1被接地路徑L2所環繞且呈封閉性包圍,因此可形成良好的高頻高速迴路。此外,訊號路徑L1的兩側分別接地路徑L2的兩側位於同一平面上,且由於本實施例的電路板100a具有第一導通孔118、導電柱124、第二導通孔148的設置可將屏蔽缺口補起來,而形成完整的屏蔽,可有效的降低訊號能量損失及減少雜訊干擾,進而可提升訊號傳輸可靠度。
簡言之,本實例由第一訊號線路114a1、導電材料層150以及第二訊號線路144a1所定義出的訊號路徑L1被由第一接地線路114a2、第一導通孔118、第一線路層116、導電柱124、第二線路層134、導電連接層138、第三線路層136、第二導通孔148以及第二接地線路144a2所定義出的接地路徑L2環繞包圍住。意即,可傳輸5G等高頻高速訊號的訊號路徑L1的周圍設置封閉性佳的接地路徑L2,藉此可形成良好的高頻高速迴路,而使得本實施例的電路板100a可具有較佳的訊號完整性。此處,所述的高頻
是指頻率大於1GHz;而所述的高速是指資料傳輸的速度大於100Mbps。再者,本實施例所提供的第二基材120與第三基材130為線路板完成品,而第一基材110與第四基材140則屬於線路板的半成品,且以壓合的方式將第一基材110、第二基材120、第三基材130及第四基材140整合在一起。相較於現有技術中以壓合絕緣層的增層法方式來形成電路板結構而言,本實施例的電路板100a的製作方法可避免影響高頻訊號的完整性。此外,本實施例的第一導通孔118、導電柱124、第二導通孔148沒有位於同一軸線上,因此可改善疊孔的熱應力可靠度不佳的問題。
在此必須說明的是,下述實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例,下述實施例不再重複贅述。
圖2A至圖2B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。請先參考圖1G以及圖2A,本實施例的電路板的製作方法與上述的電路板的製作方法相似,兩者差異在於:在圖1G形成導電材料層150的步驟之後,請參考圖2A,進行塞孔(plugging)程序,填充一第二介電層162於貫孔T內,其中第二介電層162填滿貫孔T,較佳地,第二介電層162彼此相對的一第一表面163與一第二表面165分別切齊於導電材料層150的一上表面S1與一下表面S2。若第二介電層162高於導電材料層150的上表面S1與下表面S2,則可選擇性地
透過研磨的方式,而使第二介電層162的第一表面163與第二表面165分別切齊於導電材料層150的上表面S1與下表面S2。第二介電層162的材質例如是樹脂,可視為塞孔劑。此處,導通孔結構160b包括貫孔T、導電材料層150以及位於貫孔T內的第二介電層162。
之後,請同時參考圖2A與圖2B,進行微影程序,以圖案化導電材料層150、第一導電層113以及第二導電層143,而形成一第一外部線路層114與一第二外部線路層144。第一外部線路層114位於第一基材110a的第一核心層112上,而第二外部線路層144位於第四基材140a的絕緣層142上。至此,已完成電路板100b的製作。
圖3A至圖3B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。請先參考圖2A以及圖3A,本實施例的電路板的製作方法與上述的電路板的製作方法相似,兩者差異在於:在圖2A填充第二介電層162於貫孔T內的步驟之後,請參考圖3A,形成一罩蓋層155於導電材料層150上。罩蓋層155覆蓋導電材料層150以及第二介電層162的第一表面163與第二表面165。此處,罩蓋層155的材質例如是銅,但不以此為限。
之後,請同時參考圖3A與圖3B,進行微影程序,以圖案化罩蓋層155、導電材料層150、第一導電層113以及第二導電層143,而形成一第一外部線路層114c與一第二外部線路層
144c。第一外部線路層114c位於第一基材110c的第一核心層112上及第二介電層162的第一表面163上。第二外部線路層144c位於第四基材140c的絕緣層142上及第二介電層162的第二表面165上。至此,已完成電路板100c的製作。
圖4A至圖4D是依照本發明的另一實施例的另一種電路板的製作方法的剖面示意圖。請先參考圖1E以及圖4A,本實施例的電路板的製作方法與上述的電路板的製作方法相似,兩者差異在於:本實施例的第二基材120d僅有基底122,而沒有圖1E中的導電柱124。詳細來說,請參考圖4A,提供第一基材110、第二基材120d、第三基材130以及第四基材140,並壓合第一基材110、第二基材120d、第三基材130以及第四基材140,以使第二基材120d位於第一基材110與第三基材130之間,而第三基材130位於第二基材120d與第四基材140之間。
接著,請參考圖4B,形成第一盲孔115、第二盲孔145、多個第三盲孔B以及貫孔T。第一盲孔115從第一導電層113延伸至第一線路層116。第二盲孔145從第二導電層143延伸至第三線路層136。第三盲孔B從第一導電層113延伸至第二線路層134。貫孔T貫穿第一基材110的第一核心層112、第二基材120d的基底122、第三基材130的第一介電層135以及第四基材140的絕緣層142。此處,形成第一盲孔115、第二盲孔145及第三盲孔B的方式例如是雷射鑽孔,而形成貫孔T的方式例如是機械鑽孔,但不以此為限。
之後,請參考圖4C,形成一導電材料層150’,以填滿第一盲孔115、第二盲孔145以及第三盲孔B,且延伸覆蓋第一導電層113、第二導電層143以及貫孔T的內壁。此處,貫孔T及覆蓋貫孔T的導電材料層150’定義出導通孔結構160d。填滿第一盲孔115的導電材料層150’定義出導電結構的多個第一導通孔118d。填滿第二盲孔145的導電材料層150’定義出導電結構的多個第二導通孔148d。填滿第三盲孔B的導電材料層150’定義出導電結構的多個第三導通孔170。此處,形成導電材料層150’的方式例如是電鍍法(plating),而導電材料層150’例如是銅,但不以此為限。
換言之,在本實施例中,於壓合第一基材110、第二基材120d、第三基材130以及第四基材140之後,可同時形成導電結構(即第一導通孔118d、第二導通孔148d以及第三導通孔170)與導通孔結構160d。
最後,請同時參考圖4C與圖4D,透過微影製程,以圖案化導電材料層150’、第一導電層113以及第二導電層143,而形成一第一外部線路層114d與一第二外部線路層144d。第一外部線路層114d位於第一基材110d的第一核心層112上,而第二外部線路層144d位於第四基材140d的絕緣層142上。此處,導通孔結構160d電性連接第一基材110d與第四基材140d而定義出一訊號路徑L1’,而第一基材110d、第二基材120d、第三基材130以及第四基材140d可透過導電結構(即第一導通孔118d、第二導通
孔148d以及第三導通孔170)電性連接而定義出一接地路徑L2’,其中接地路徑L2’環繞訊號路徑L1’,且訊號路徑L1’的兩側分別接地路徑L2’的兩側位於同一平面上。至此,已完成電路板100d的製作。
在結構上,請同時參考圖1H與圖4D,本實施例的電路板100d與上述的電路板100a相似,兩者差異在於:本實施例的第二基材120d僅包括基底122,而無導電柱124,且導電結構還包括第三導通孔170,貫穿第一基材110d的第一核心層112與第二基材120d,且電性連接第一外部線路層114d與第二線路層134。更進一步來說,本實施例的第一外部線路層114d包括一第一訊號線路114d1與一第一接地線路114d2,而第二外部線路層144d包括一第二訊號線路144d1與一第二接地線路144d2。第一訊號線路114d1、導電材料層150’以及第二訊號線路144d1定義出訊號路徑L1’。第一接地線路114d2、第三導通孔170、第二線路層134、導電連接層138、第三線路層136、第二導通孔148d以及第二接地線路144d2定義出接地路徑L2’。
簡言之,本實施例由第一訊號線路114d1、導電材料層150’以及第二訊號線路144d1所定義出的訊號路徑L1’被由第一接地線路114d2、第三導通孔170、第二線路層134、導電連接層138、第三線路層136、第二導通孔148d以及第二接地線路144d2所定義出的接地路徑L2’環繞包圍住。意即,可傳輸5G等高頻高速訊號的訊號路徑L1’的周圍設置封閉性佳的接地路徑L2’,藉此可
形成良好的高頻高速迴路,而使得本實施例的電路板100d可具有較佳的訊號完整性。
圖5A至圖5B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。請先參考圖4C以及圖5A,本實施例的電路板的製作方法與上述的電路板的製作方法相似,兩者差異在於:在圖4C形成導電材料層150’的步驟之後,請參考圖5A,進行塞孔(plugging)程序,填充一第二介電層162於貫孔T內,其中第二介電層162填滿貫孔T,且第二介電層162彼此相對的一第一表面163與一第二表面165分別切齊於導電材料層150’的一上表面S1與一下表面S2。若第二介電層162高於導電材料層150’的上表面S1與下表面S2,則可選擇性地透過研磨的方式,而使第二介電層162的第一表面163與第二表面165分別切齊於導電材料層150’的上表面S1與下表面S2。第二介電層162的材質例如是樹脂,可視為塞孔劑。此處,導通孔結構160e包括貫孔T、導電材料層150’以及位於貫孔T內的第二介電層162。
之後,請同時參考圖5A與圖5B,進行微影程序,以圖案化導電材料層150’、第一導電層113以及第二導電層143,而形成一第一外部線路層114d與一第二外部線路層144d。第一外部線路層114d位於第一基材110d的第一核心層112上,而第二外部線路層144d位於第四基材140d的絕緣層142上。至此,已完成電路板100d的製作。
圖6A至圖6B是依照本發明的另一實施例的另一種電路
板的製作方法的局部步驟的剖面示意圖。請先參考圖5A以及圖6A,本實施例的電路板的製作方法與上述的電路板的製作方法相似,兩者差異在於:在圖5A填充第二介電層162於貫孔T內的步驟之後,請參考圖6A,形成一罩蓋層155’於導電材料層150’上。罩蓋層155’覆蓋導電材料層150’以及第二介電層162的第一表面163與第二表面165。此處,罩蓋層155’的材質例如是銅,但不以此為限。
之後,請同時參考圖6A與圖6B,進行微影程序,以圖案化罩蓋層155’、導電材料層150’、第一導電層113以及第二導電層143,而形成一第一外部線路層114f與一第二外部線路層144f。第一外部線路層114f位於第一基材110f的第一核心層112上及第二介電層162的第一表面163上。第二外部線路層144f位於第四基材140f的絕緣層142上及第二介電層162的第二表面165上。至此,已完成電路板100f的製作。
圖7是依照本發明的一實施例的一種電子裝置的剖面示意圖。請參考圖7,在本實施例中,電子裝置10包括上述例如是圖3C的電路板100c以及一電子元件200,其中電子元件200電性連接電路板100c,且電子元件200包括多個接墊210。此外,本實施例的電子裝置10還包括多個連接件300,配置於電路板100c的第四基材140c與電子元件200之間,其中電子元件200透過連接件300與電路板100c電性連接。此處,連接件300例如是銲球,但不以此為限。在應用上,可在電路板100c相對於電子元
件200的另一側上設置天線結構,並使天線結構與電路板100c電性連接。在積體電路與天線的應用上,本實施例的電路板100c可解決同一平面訊號干擾的問題,可降低訊號能量損失及減少雜訊干擾,進而可提升訊號傳輸可靠度。
綜上所述,在本發明的電路板的設計中,導通孔結構貫穿第一基材、第二基材、第三基材的第一介電層以及第四基材,且電性連接第一基材與第四基材而定義出訊號路徑,而第一基材、第二基材、第三基材以及第四基材透過導電結構電性連接而定義出接地路徑,其中接地路徑環繞訊號路徑。藉此,可形成良好的高頻高速訊號迴路,且後續在積體電路與天線的應用上,亦可解決同一平面訊號干擾的問題,可降低訊號能量損失及減少雜訊干擾,進而可提升訊號傳輸可靠度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100a:電路板
110a:第一基材
112:第一核心層
114:第一外部線路層
114a1:第一訊號線路
114a2:第一接地線路
116:第一線路層
118:第一導通孔
120:第二基材
122:基底
124:導電柱
130:第三基材
132:第二核心層
133:開口
134:第二線路層
135:第一介電層
136:第三線路層
138:導電連接層
140a:第四基材
142:絕緣層
144:第二外部線路層
144a1:第二訊號線路
144a2:第二接地線路
148:第二導通孔
150:導電材料層
160a:導通孔結構
T:貫孔
L1:訊號路徑
L2:接地路徑
Claims (25)
- 一種電路板,包括一第一基材、一第二基材、一第三基材、一第四基材、多個導電結構以及一導通孔結構,其中 該第二基材配置於該第一基材與該第三基材之間; 該第三基材配置於該第二基材與該第四基材之間; 該第三基材具有一開口且包括一第一介電層,該開口貫穿該第三基材,且該第一介電層填滿該開口; 該導通孔結構貫穿該第一基材、該第二基材、該第三基材的該第一介電層以及該第四基材,且電性連接該第一基材與該第四基材,而定義出一訊號路徑;以及 該第一基材、該第二基材、該第三基材以及該第四基材透過該些導電結構電性連接而定義出一接地路徑,其中該接地路徑環繞該訊號路徑。
- 如請求項1所述的電路板,其中 該第一基材包括一第一核心層、一第一外部線路層、一第一線路層以及該些導電結構的多個第一導通孔,該第一外部線路層與該第一線路層分別配置於該第一核心層的相對兩側,該些第一導通孔貫穿該第一核心層且電性連接該第一外部線路層與該第一線路層; 該第三基材更包括一第二核心層、一第二線路層、一第三線路層以及一導電連接層,該第二線路層與該第三線路層分別配置於該第二核心層的相對兩側,該第二核心層具有該開口,而該導電連接層配置於該開口的內壁且位於該第一介電層與該第二核心層之間,該導電連接層電性連接該第二線路層與該第三線路層; 該第四基材包括一絕緣層、一第二外部線路層以及該些導電結構的多個第二導通孔,該絕緣層位於該第二外部線路層與該第三基材的該第三線路層之間,該些第二導通孔貫穿該絕緣層且電性連接該第三線路層與該第二外部線路層;以及 該導通孔結構包括一貫孔以及一導電材料層,該貫孔貫穿該第一基材的該第一核心層、該第二基材、該第三基材的該第一介電層以及該第四基材的該絕緣層,而該導電材料層覆蓋該貫孔的內壁且電性連接該第一外部線路層與該第二外部線路層。
- 如請求項2所述的電路板,其中該第二基材包括一基底以及貫穿該基底的多個導電柱,且該些導電柱電性連接該第一線路層與該第二線路層。
- 如請求項3所述的電路板,其中該第一外部線路層包括一第一訊號線路與一第一接地線路,而該第二外部線路層包括一第二訊號線路與一第二接地線路,該第一訊號線路、該導電材料層以及該第二訊號線路定義出該訊號路徑,該第一接地線路、該些第一導通孔、該第一線路層、該些導電柱、該第二線路層、該導電連接層、該第三線路層、該些第二導通孔以及該第二接地線路定義出該接地路徑。
- 如請求項2所述的電路板,其中該些導電結構的多個第三導通孔,貫穿該第一基材的該第一核心層與該第二基材,且電性連接該第一外部線路層與該第二線路層。
- 如請求項5所述的電路板,其中該第一外部線路層包括一第一訊號線路與一第一接地線路,而該第二外部線路層包括一第二訊號線路與一第二接地線路,該第一訊號線路、該導電材料層以及該第二訊號線路定義出該訊號路徑,該第一接地線路、該些第三導通孔、該第二線路層、該導電連接層、該第三線路層、該些第二導通孔以及該第二接地線路定義出該接地路徑。
- 如請求項2所述的電路板,其中該導通孔結構更包括一第二介電層,填滿該貫孔,且該第二介電層彼此相對的一第一表面與一第二表面分別切齊於該第一外部線路層的一上表面與該第二外部線路層的一下表面。
- 如請求項2所述的電路板,其中該導通孔結構更包括一第二介電層,填滿該貫孔,且該第一外部線路層與該第二外部線路層分別覆蓋該第二介電層彼此相對的一第一表面與一第二表面。
- 一種電路板的製作方法,包括: 提供一第一基材、一第二基材、一第三基材以及一第四基材,其中該第三基材具有一開口且包括一第一介電層,該開口貫穿該第三基材,且該第一介電層填滿該開口; 壓合該第一基材、該第二基材、該第三基材以及該第四基材,以使該第二基材位於該第一基材與該第三基材之間,而該第三基材位於該第二基材與該第四基材之間; 形成多個導電結構,以使而該第一基材、該第二基材、該第三基材以及該第四基材透過該些導電結構電性連接而定義出一接地路徑;以及 形成一導通孔結構,以貫穿該第一基材、該第二基材、該第三基材的該第一介電層以及該第四基材,其中該導通孔結構電性連接該第一基材與該第四基材而定義出一訊號路徑,且該接地路徑環繞該訊號路徑。
- 如請求項9所述的電路板的製作方法,其中提供該第一基材、該第二基材、該第三基材以及該第四基材的步驟,包括: 提供該第一基材,該第一基材包括一第一核心層、一第一導電層以及一第一線路層,該第一導電層與該第一線路層分別配置於該第一核心層的相對兩側; 提供該第二基材,該第二基材包括一基底以及貫穿該基底的多個導電柱; 提供該第三基材,該第三基材更包括一第二核心層、一第二線路層、一第三線路層以及一導電連接層,該第二線路層與該第三線路層分別配置於該第二核心層的相對兩側,該第二基材的該些導電柱電性連接該第一線路層與該第二線路層,該第二核心層具有該開口,而該導電連接層覆蓋該開口的內壁且位於該第一介電層與該第二核心層之間,該導電連接層電性連接該第二線路層與該第三線路層;以及 提供該第四基材,該第四基材包括一絕緣層以及一第二導電層,該絕緣層位於該第三線路層與該第二導電層之間。
- 如請求項10所述的電路板的製作方法,其中於壓合該第一基材、該第二基材、該第三基材以及該第四基材之後,同時形成該些導電結構與該導通孔結構。
- 如請求項11所述的電路板的製作方法,其中形成該些導電結構與該導通孔結構的步驟,包括: 形成多個第一盲孔、多個第二盲孔以及一貫孔,其中該些第一盲孔從該第一導電層延伸至該第一線路層,而該些第二盲孔從該第二導電層延伸至該第三線路層,該貫孔貫穿該第一基材的該第一核心層、該第二基材、該第三基材的該第一介電層以及該第四基材的該絕緣層;以及 形成一導電材料層,以填滿該些第一盲孔與該些第二盲孔,且延伸覆蓋該第一導電層、該第二導電層以及該貫孔的內壁,其中該貫孔及覆蓋該貫孔的該導電材料層定義出該導通孔結構,而填滿該些第一盲孔的該導電材料層定義出該些導電結構的多個第一導通孔,且填滿該些第二盲孔的該導電材料層定義出該些導電結構的多個第二導通孔。
- 如請求項12所述的電路板的製作方法,更包括: 形成該些導電結構與該導通孔結構之後,圖案化該導電材料層、該第一導電層以及該第二導電層,而形成一第一外部線路層與一第二外部線路層,其中該第一外部線路層位於該第一基材的該第一核心層上,而該第二外部線路層位於該第四基材的該絕緣層上。
- 如請求項13所述的電路板的製作方法,其中該第一外部線路層包括一第一訊號線路與一第一接地線路,而該第二外部線路層包括一第二訊號線路與一第二接地線路,該第一訊號線路、該導電材料層以及該第二訊號線路定義出該訊號路徑,該第一接地線路、該些第一導通孔、該第一線路層、該些導電柱、該第二線路層、該導電連接層、該第三線路層、該些第二導通孔以及該第二接地線路定義出該接地路徑。
- 如請求項12所述的電路板的製作方法,其中形成該導通孔結構的步驟,更包括; 填充一第二介電層於該貫孔內,該第二介電層填滿該貫孔,且該第二介電層彼此相對的一第一表面與一第二表面分別切齊於該導電材料層的一上表面與一下表面。
- 如請求項15所述的電路板的製作方法,更包括: 形成該導通孔結構之後,形成一罩蓋層於該導電材料層上,其中該罩蓋層覆蓋該導電材料層以及該第二介電層的該第一表面與該第二表面;以及 圖案化該罩蓋層、該導電材料層、該第一導電層以及該第二導電層,而形成一第一外部線路層與一第二外部線路層,其中該第一外部線路層位於該第一基材的該第一核心層上及該第二介電層的該第一表面上,而該第二外部線路層位於該第四基材的該絕緣層上及該第二介電層的該第二表面上。
- 如請求項9所述的電路板的製作方法,其中提供該第一基材、該第二基材、該第三基材以及該第四基材的步驟,包括: 提供該第一基材,該第一基材包括一第一核心層、一第一導電層以及一第一線路層,該第一導電層與該第一線路層分別配置於該第一核心層的相對兩側; 提供該第二基材,該第二基材包括一基底; 提供該第三基材,該第三基材更包括一第二核心層、一第二線路層、一第三線路層以及一導電連接層,該第二線路層與該第三線路層分別配置於該第二核心層的相對兩側,該第二核心層具有該開口,而該導電連接層覆蓋該開口的內壁且位於該第一介電層與該第二核心層之間,該導電連接層電性連接該第二線路層與該第三線路層;以及 提供該第四基材,該第四基材包括一絕緣層以及一第二導電層,該絕緣層位於該第三線路層與該第二導電層之間。
- 如請求項17所述的電路板的製作方法,其中於壓合該第一基材、該第二基材、該第三基材以及該第四基材之後,同時形成該些導電結構與該導通孔結構。
- 如請求項18所述的電路板的製作方法,其中形成該些導電結構與該導通孔結構的步驟,包括: 形成多個第一盲孔、多個第二盲孔、多個第三盲孔以及一貫孔,其中該些第一盲孔從該第一導電層延伸至該第一線路層,而該些第二盲孔從該第二導電層延伸至該第三線路層,該些第三盲孔從該第一導電層延伸至該第二線路層,該貫孔貫穿該第一基材的該第一核心層、該第二基材、該第三基材的該第一介電層以及該第四基材的該絕緣層;以及 形成一導電材料層,以填滿該些第一盲孔、該些第二盲孔以及該些第三盲孔,且延伸覆蓋該第一導電層、該第二導電層以及該貫孔的內壁,其中該貫孔及覆蓋該貫孔的該導電材料層定義出該導通孔結構,填滿該些第一盲孔的該導電材料層定義出該些導電結構的多個第一導通孔,而填滿該些第二盲孔的該導電材料層定義出該些導電結構的多個第二導通孔,且填滿該些第三盲孔的該導電材料層定義出該些導電結構的多個第三導通孔。
- 如請求項19所述的電路板的製作方法,更包括: 形成該些導電結構與該導通孔結構之後,圖案化該導電材料層、該第一導電層以及該第二導電層,而形成一第一外部線路層與一第二外部線路層,其中該第一外部線路層位於該第一基材的該第一核心層上,而該第二外部線路層位於該第四基材的該絕緣層上。
- 如請求項20所述的電路板的製作方法,其中該第一外部線路層包括一第一訊號線路與一第一接地線路,而該第二外部線路層包括一第二訊號線路與一第二接地線路,該第一訊號線路、該導電材料層以及該第二訊號線路定義出該訊號路徑,該第一接地線路、該些第三導通孔、該第二線路層、該導電連接層、該第三線路層、該些第二導通孔以及該第二接地線路定義出該接地路徑。
- 如請求項19所述的電路板的製作方法,其中形成該導通孔結構的步驟,更包括: 填充一第二介電層於該貫孔內,該第二介電層填滿該貫孔,且該第二介電層彼此相對的一第一表面與一第二表面分別切齊於該導電材料層的一上表面與一下表面。
- 如請求項22所述的電路板的製作方法,更包括: 形成該導通孔結構之後,形成一罩蓋層於該導電材料層上,其中該罩蓋層覆蓋該導電材料層以及該第二介電層的該第一表面與該第二表面;以及 圖案化該罩蓋層、該導電材料層、該第一導電層以及該第二導電層,形成一第一外部線路層與一第二外部線路層,其中該第一外部線路層位於該第一基材的該第一核心層上及該第二介電層的該第一表面上,而該第二外部線路層位於該第四基材的該絕緣層上及該第二介電層的該第二表面上。
- 一種電子裝置,包括: 一電路板,包括一第一基材、一第二基材、一第三基材、一第四基材、多個導電結構以及一導通孔結構,其中 該第二基材配置於該第一基材與該第三基材之間; 該第三基材配置於該第二基材與該第四基材之間; 該第三基材具有一開口且包括一第一介電層,該開口貫穿該第三基材,且該第一介電層填滿該開口; 該導通孔結構貫穿該第一基材、該第二基材、該第三基材的該第一介電層以及該第四基材,且電性連接該第一基材與該第四基材,而定義出一訊號路徑;以及 該第一基材、該第二基材、該第三基材以及該第四基材透過該些導電結構電性連接而定義出一接地路徑,且該接地路徑環繞該訊號路徑;以及 一電子元件,電性連接該電路板。
- 如請求項24所述的電子裝置,更包括: 多個連接件,配置於該電路板的該第四基材與該電子元件之間,其中該電子元件透過該些連接件與該電路板電性連接。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/496,791 US11785707B2 (en) | 2021-01-21 | 2021-10-08 | Circuit board and manufacturing method thereof and electronic device |
US18/447,265 US12052815B2 (en) | 2021-01-21 | 2023-08-09 | Manufacturing method of circuit board |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163139795P | 2021-01-21 | 2021-01-21 | |
US63/139,795 | 2021-01-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202231159A TW202231159A (zh) | 2022-08-01 |
TWI779831B true TWI779831B (zh) | 2022-10-01 |
Family
ID=82525375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110134181A TWI779831B (zh) | 2021-01-21 | 2021-09-14 | 電路板及其製作方法與電子裝置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN114828385A (zh) |
TW (1) | TWI779831B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI842411B (zh) * | 2023-02-24 | 2024-05-11 | 亞太優勢微系統股份有限公司 | 具有內嵌磁性材料的載板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007123185A1 (ja) * | 2006-04-21 | 2007-11-01 | National Institute Of Advanced Industrial Science And Technology | コンタクトプローブ、及びその作製方法 |
TWI449475B (zh) * | 2012-01-09 | 2014-08-11 | Novatek Microelectronics Corp | 電路板 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6937120B2 (en) * | 2003-04-02 | 2005-08-30 | Harris Corporation | Conductor-within-a-via microwave launch |
JP2008235697A (ja) * | 2007-03-22 | 2008-10-02 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
US8354601B2 (en) * | 2010-02-25 | 2013-01-15 | Russell James V | Method and structure for coaxial via routing in printed circuit boards for improved signal integrity |
JP5874309B2 (ja) * | 2011-10-21 | 2016-03-02 | 富士通株式会社 | 配線基板及びその製造方法 |
TWI645519B (zh) * | 2017-06-02 | 2018-12-21 | 旭德科技股份有限公司 | 元件內埋式封裝載板及其製作方法 |
-
2021
- 2021-09-14 TW TW110134181A patent/TWI779831B/zh active
- 2021-09-14 CN CN202111076757.5A patent/CN114828385A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007123185A1 (ja) * | 2006-04-21 | 2007-11-01 | National Institute Of Advanced Industrial Science And Technology | コンタクトプローブ、及びその作製方法 |
TWI449475B (zh) * | 2012-01-09 | 2014-08-11 | Novatek Microelectronics Corp | 電路板 |
Also Published As
Publication number | Publication date |
---|---|
TW202231159A (zh) | 2022-08-01 |
CN114828385A (zh) | 2022-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20110127076A1 (en) | Electronic component-embedded printed circuit board and method of manufacturing the same | |
TWI835074B (zh) | 電路板及其製作方法與電子裝置 | |
TWI777768B (zh) | 電路板及其製作方法與電子裝置 | |
JPH11317582A (ja) | 多層配線基板およびその製造方法 | |
US20090245724A1 (en) | Module substrate including optical tranmission mechanism and method of producing the same | |
TWI779831B (zh) | 電路板及其製作方法與電子裝置 | |
KR101109261B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
TWI785896B (zh) | 電路板及其製作方法與電子裝置 | |
US20220232695A1 (en) | Circuit board and manufacturing method thereof and electronic device | |
US20110083891A1 (en) | Electronic component-embedded printed circuit board and method of manufacturing the same | |
US12052815B2 (en) | Manufacturing method of circuit board | |
TWI758756B (zh) | 封裝載板及其製作方法 | |
US20220230949A1 (en) | Circuit board and manufacturing method thereof and electronic device | |
WO2014141607A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
TWI847651B (zh) | 電子封裝結構及其製造方法 | |
US20230262893A1 (en) | Circuit board, manufacturing method thereof, and electronic device | |
US20230137841A1 (en) | Circuit carrier and manufacturing method thereof and package structure | |
US20230268256A1 (en) | Electronic package structure and manufacturing method thereof | |
JP4380167B2 (ja) | 多層配線板および半導体デバイス | |
TWI804335B (zh) | 電路板結構 | |
US11895773B2 (en) | Circuit board structure | |
TWI754268B (zh) | 板對板連接結構及其製作方法 | |
US11737209B2 (en) | Circuit board and manufacturing method thereof and electronic device | |
KR101109190B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP5045599B2 (ja) | 多層配線板および半導体デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent |