TWI778230B

TWI778230B - 電壓調整器

Info

Publication number: TWI778230B
Application number: TW108105856A
Authority: TW
Inventors: 冨岡勉; 黒田忠克; 杉浦正一
Original assignee: 日商艾普凌科有限公司
Priority date: 2018-03-27
Filing date: 2019-02-21
Publication date: 2022-09-21
Also published as: US10831219B2; TW201942698A; KR102595984B1; KR20190113551A; US20190302816A1; CN110308756B; JP7031983B2; CN110308756A; JP2019174976A

Abstract

本發明的電壓調整器包括：誤差放大電路，控制輸出電晶體的閘極；過電流保護電路，防止輸出電晶體的過電流；以及保護電路，在輸出端子成為負電壓時，控制輸出電晶體的閘極電壓以防止過電流；且保護電路包括：MOS電晶體，控制輸出電晶體的閘極；箝位電路，與MOS電晶體的閘極連接；半導體元件，具有與箝位電路連接的N型區域；以及寄生雙極性電晶體，以與輸出端子連接的N型區域為發射極，以P型基板為基極，以半導體元件的N型區域為集電極。

Description

電壓調整器

本發明是有關於一種電壓調整器（Voltage Regulator）。

電壓調整器通常具有過電流保護電路。由於要求保護電路的精度，因此進行了各種發明（例如參照專利文獻1）。圖4是表示先前的具有過電流保護電路的電壓調整器的電路圖。

先前的電壓調整器包括：誤差放大電路102，供輸入基於輸出端子101的輸出電壓的回饋電壓與基準電壓；輸出電晶體（transistor）103；以及過電流保護電路104。又，於輸出端子101具有保護元件即電晶體108。

過電流保護電路104包括：感測電晶體（Sense transistor）105，監視輸出電晶體103的輸出電流；位準移位電晶體（level shift transistor）106，使感測電晶體105與輸出電晶體103的動作狀態相同；以及控制電路107，以感測電晶體105與輸出電晶體103的汲極（drain）電壓成為相同的方式對位準移位電晶體106的閘極（gate）電壓進行控制。

在先前的電壓調整器中，藉由所述電路構成而實現高精度的過電流保護電路。 [現有技術文獻] [專利文獻]

[專利文獻1]日本專利特開2003-29856號公報

[發明所欲解決之課題]

如圖4般構成的先前的電壓調整器中，例如，若存在與輸出端子101連接的電晶體108的汲極的N型區域，與位準移位電晶體106的阱的N型區域，則有可能在P型基板內構成負正負（Negative-Positive-Negative，NPN）型寄生雙極性電晶體（Bipolar transistor）。

圖5是表示包含圖4的電晶體105、電晶體106、電晶體108的器件構造的示意剖視圖。此處，藉由配置位準移位電晶體106，以電晶體108的汲極的N型區域51為發射極（Emitter），以P型基板50為基極（base），以位準移位電晶體106的N阱的N型區域52、N型區域53為集電極（collector）的寄生雙極性電晶體54成為易於將集電極電流進行流動的狀態。

當負荷接地時，輸出端子101根據負荷的狀態而有可能成為負電壓。即，由於N型金屬氧化物半導體（N-Metal-Oxide-Semiconductor，NMOS）電晶體108的汲極的N型區域51成為負電壓，因此寄生雙極性電晶體54的發射極成為負電壓，而基極電流及集電極電流進行流動。由於該集電極電流抽出感測電晶體105的汲極電流，因此過電流保護電路104不會正常進行動作，而在電晶體108中流動有大電流。

為了避免所述狀態，而採取將電晶體的距離予以分開等佈局上的對策，因此受到佈局的制約，而引起佈局的複雜化及晶片（chip）面積的增大等。

本發明提供一種電壓調整器，所述電壓調整器不受佈局的制約，且具有對應因輸出端子接地時寄生雙極性電晶體所致的誤動作的過電流保護電路。 [解決課題之手段]

因此，本發明的一態樣的電壓調整器的特徵在於包括：誤差放大電路，利用將基於輸出電晶體輸出至輸出端子的輸出電壓的電壓與基準電壓的差進行放大的電壓，來控制所述輸出電晶體的閘極電壓；過電流保護電路，當檢測到所述輸出電晶體的過電流時，控制所述輸出電晶體的閘極電壓以防止過電流；以及保護電路，在所述輸出端子成為負電壓時，控制所述輸出電晶體的閘極電壓以防止過電流；所述保護電路包括：金屬氧化物半導體（Metal-Oxide-Semiconductor，MOS）電晶體，控制所述輸出電晶體的閘極；箝位（clamp）電路，與所述MOS電晶體的閘極連接；半導體元件，具有與所述箝位電路連接的N型區域；以及寄生雙極性電晶體，以與所述輸出端子連接的N型區域為發射極，以P型基板為基極，以所述半導體元件的N型區域為集電極。 [發明的效果]

由於本發明的電壓調整器具有在負荷接地時於輸出端子成為負電壓時防止過電流的保護電路，因此過電流保護電路在不受佈局性制約下而構成。

以下，參照圖式對本發明的實施形態進行說明。圖1是表示實施形態的電壓調整器的電路圖。

實施形態的電壓調整器包括：誤差放大電路2、輸出電晶體即PMOS電晶體3、過電流保護電路4、基準電壓電路5、電阻電路6、保護電路7、箝位電路即NMOS電晶體8、以及輸出端子12。保護電路7包括：二極體（diode）71、電阻元件72、以及P型金屬氧化物半導體電晶體（P-Metal-Oxide-Semiconductor，PMOS）73。NMOS電晶體8是靜電放電（ElectroStatic Discharge，ESD）保護元件。保護電路7將於後文描述，以包含NMOS電晶體8的汲極區域的方式構成。

其次，對於本實施形態的電壓調整器的連接進行說明。誤差放大電路2的反轉輸入端子與基準電壓電路5的正極連接，非反轉輸入端子與電阻電路6的輸出端子連接。基準電壓電路5的負極與接地（ground）端子10連接。PMOS電晶體3的閘極與誤差放大電路2的輸出端子連接，源極（source）與電源端子11連接，汲極與輸出端子12連接。過電流保護電路4與保護電路7跟PMOS電晶體3的閘極連接。電阻電路6連接於輸出端子12與接地端子10之間。NMOS電晶體8的閘極與源極跟接地端子10連接，汲極與輸出端子12連接。

二極體71的陰極（cathode）與電阻元件72的一個端子連接，陽極（anode）與接地端子10連接。電阻元件72的另一個端子與電源端子11連接。PMOS電晶體73的閘極與二極體71的陰極連接，源極與電源端子11連接，汲極與PMOS電晶體3的閘極連接。

其次，對本實施形態的電壓調整器的動作進行說明。當對電源端子11輸入電源電壓VDD時，PMOS電晶體3自輸出端子12將輸出電壓Vout進行輸出。誤差放大電路2將基準電壓電路5的基準電壓Vref與基於輸出電壓Vout的回饋電壓進行比較，以回饋電壓接近基準電壓Vref的方式控制PMOS電晶體3的閘極電壓。

當與輸出端子12連接的負荷短路等而過電流流經PMOS電晶體3時，過電流保護電路4藉由提高PMOS電晶體3的閘極電壓而保護PMOS電晶體3免受過電流之害。此時，當輸出電壓Vout成為負電壓時，如上文所述，有可能過電流保護電路4不會正常動作。

圖2是包含本實施形態的電壓調整器的保護電路7的器件構造的示意剖視圖。二極體71是由P型基板20的P型區域與N型區域22、N型區域23構成。NMOS電晶體8以在P型基板20上包含N型區域21的汲極的方式構成。

此處，存在寄生雙極性電晶體24，所述寄生雙極性電晶體24以N型區域21為發射極，以P型基板20為基極，以N型區域22、N型區域23為集電極。即，保護電路7除了二極體71與電阻元件72及PMOS電晶體73以外，還由寄生雙極性電晶體24構成。

其次，對保護電路7的動作進行說明。由於在穩定動作時，輸出端子12的電壓Vout成為所期望的電壓，因此高於接地端子10的電壓。由於寄生雙極性電晶體24與基極相比發射極的電壓更高，因此基極電流與集電極電流不進行流動。因此，PMOS電晶體73由於閘極受到電源端子11的電源電壓VDD箝位而斷開。

由於當輸出端子12成為負電壓時，NMOS電晶體8的汲極的N型區域21成為負電壓，因此寄生雙極性電晶體24與基極相比發射極的電壓更低，而基極電流及集電極電流進行流動。當所述寄生雙極性電晶體24的集電極電流流經電阻元件72時，產生電壓下降。當PMOS電晶體73的閘極電壓降低並達到臨限值電壓時，將汲極電流流入PMOS電晶體3的閘極，而使閘極電壓上升。因此，電壓在PMOS電晶體3的閘極源極間受到抑制，而可阻止PMOS電晶體3的過電流。即，保護電路7檢測到輸出端子12成為負電壓，使PMOS電晶體3的閘極電壓上升，以阻止PMOS電晶體3的過電流。

再者，二極體71理想的是與構成其他電路的N型區域相比配置於NMOS電晶體8的附近。當進行此種配置時，由於寄生雙極性電晶體24的電流放大率變高，因此保護電路7對於輸出端子的負電壓的靈敏度提高。

如以上所說明般，本實施形態中的保護電路7雖然為簡單的電路，但可在輸出端子12成為負電壓時，控制輸出電晶體3的閘極電壓，以防止過電流。因此，即便在過電流保護電路4不正常進行動作的狀況下，仍可確實地防止過電流。因此，由於過電流保護電路4可在不受佈局性制約下進行配置，因此能夠解決佈局的複雜性及晶片面積的增大等課題。

以上，對本發明的實施形態進行了說明，但應瞭解本發明並不限定於所述實施形態，在不脫離本發明的趣旨的範圍內可進行各種變更。例如，箝位電路即電阻元件72亦可利用電流源、或連接成二極體的MOS電晶體。

又，例如，保護電路7的二極體71只要具有作為寄生雙極性電晶體24的集電極的N型區域即可，因此可如圖3所示般改為NMOS電晶體74。又，N型區域亦可不是保護電路7的N型區域。又，以寄生雙極性電晶體24的基極為P型基板20進行了說明，但亦可為與P型基板不同構造的P型區域。

又，例如，本實施形態的電壓調整器採用電阻電路6輸出將電壓Vout進行分壓而成的回饋電壓的構成，但亦可採用輸出電壓Vout被輸入於誤差放大電路2的輸入端子的構成。

2、102‧‧‧誤差放大電路 3‧‧‧PMOS電晶體 4、104‧‧‧過電流保護電路 5‧‧‧基準電壓電路: 6‧‧‧電阻電路 7‧‧‧保護電路 8‧‧‧NMOS電晶體 10‧‧‧接地端子 11‧‧‧電源端子 12、101‧‧‧輸出端子 20、50‧‧‧P型基板 21、22、23、51、52、53‧‧‧N型區域 24、54‧‧‧寄生雙極性電晶體 71‧‧‧二極體 72‧‧‧電阻元件 73‧‧‧PMOS電晶體 74‧‧‧NMOS電晶體 103‧‧‧輸出電晶體 105‧‧‧感測電晶體、電晶體 106‧‧‧位準移位電晶體、電晶體 107‧‧‧控制電路 108‧‧‧電晶體、N型金屬氧化物半導體電晶體

圖1是表示本發明的實施形態的電壓調整器的電路圖。圖2是本實施形態的電壓調整器的器件（device）構造的示意剖視圖。圖3是表示本實施形態的電壓調整器的又一例的電路圖。圖4是表示先前的電壓調整器的構成的電路圖。圖5是先前的電壓調整器的器件構造的示意剖視圖。

2‧‧‧誤差放大電路

3‧‧‧PMOS電晶體

4‧‧‧過電流保護電路

5‧‧‧基準電壓電路

6‧‧‧電阻電路

7‧‧‧保護電路

8‧‧‧NMOS電晶體

10‧‧‧接地端子

11‧‧‧電源端子

12‧‧‧輸出端子

71‧‧‧二極體

72‧‧‧電阻元件

73‧‧‧PMOS電晶體

Claims

一種電壓調整器，其特徵在於包括：誤差放大電路，利用將基於輸出電晶體輸出至輸出端子的輸出電壓的電壓與基準電壓的差進行放大的電壓，來控制所述輸出電晶體的閘極電壓；過電流保護電路，當檢測到所述輸出電晶體的過電流時，控制所述輸出電晶體的閘極電壓以防止過電流；以及保護電路，在所述輸出端子成為負電壓時，控制所述輸出電晶體的閘極電壓以防止過電流；且所述保護電路包括：金屬氧化物半導體電晶體，控制所述輸出電晶體的閘極；箝位電路，與所述金屬氧化物半導體電晶體的閘極連接；半導體元件，具有與所述箝位電路連接的N型區域；以及寄生雙極性電晶體，以與所述輸出端子連接的N型區域為發射極，以P型基板為基極，以所述半導體元件的N型區域為集電極。
如申請專利範圍第1項所述的電壓調整器，其中與所述輸出端子連接的N型區域是保護元件的N型區域。
如申請專利範圍第1項所述的電壓調整器，其中所述箝位電路為電阻元件、電流源、或連接成二極體的MOS電晶體。
如申請專利範圍第2項所述的電壓調整器，其中所述箝位電路為電阻元件、電流源、或連接成二極體的MOS電晶體。
如申請專利範圍第1項至第4項中任一項所述的電壓調整器，其中具有所述N型區域的半導體元件為二極體或電晶體。