TWI776710B - 中介層及半導體封裝 - Google Patents

中介層及半導體封裝 Download PDF

Info

Publication number
TWI776710B
TWI776710B TW110138468A TW110138468A TWI776710B TW I776710 B TWI776710 B TW I776710B TW 110138468 A TW110138468 A TW 110138468A TW 110138468 A TW110138468 A TW 110138468A TW I776710 B TWI776710 B TW I776710B
Authority
TW
Taiwan
Prior art keywords
conductive terminals
interposer
redistribution structure
semiconductor package
spacing
Prior art date
Application number
TW110138468A
Other languages
English (en)
Other versions
TW202318606A (zh
Inventor
張育儒
陳佳良
陳俊宏
Original Assignee
創意電子股份有限公司
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創意電子股份有限公司, 台灣積體電路製造股份有限公司 filed Critical 創意電子股份有限公司
Priority to TW110138468A priority Critical patent/TWI776710B/zh
Priority to US17/529,293 priority patent/US11862551B2/en
Application granted granted Critical
Publication of TWI776710B publication Critical patent/TWI776710B/zh
Publication of TW202318606A publication Critical patent/TW202318606A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種中介層，包括重佈線結構、多個第一導電端子以及多個第二導電端子。多個第一導電端子設置於第一表面上。多個第一導電端子於重佈線結構上的正投影面積皆位於電路範圍輪廓內。相鄰第一導電端子之間具有第一間距。多個第二導電端子設置於第二表面上。多個第二導電端子的第一部分於重佈線結構上的正投影面積位於電路範圍輪廓內，多個第二導電端子的第二部分於重佈線結構上的正投影面積位於電路範圍輪廓外。多個第一導電端子與多個第二導電端子電性連接。相鄰第二導電端子之間具有第二間距。第二間距大於第一間距。另提供一種半導體封裝。

Description

中介層及半導體封裝
本發明是有關於一種半導體技術，且特別是有關於一種中介層及半導體封裝。
半導體技術發展非常快，尤其在半導體晶片朝向微型化發展的趨勢下，半導體晶片的尺寸越縮越小，因此其上的間距(pitch)也隨之變小，然而，在半導體晶片上的輸出/輸入(I/O)數目不變的情況下，安裝半導體晶片的封裝基板可以具有細間距(fine pitch)的程度會受到製程限制，因此半導體晶片及封裝基板之間間距不匹配(mismatch)的接合問題會日益嚴重，進而使半導體封裝的訊號無法有效傳遞。因此如何使半導體封裝的訊號有效傳遞已成為本領域研究人員的一大挑戰。
本發明提供一種中介層及半導體封裝，其可以使半導體封裝的訊號有效傳遞。
本發明的一種中介層，包括重佈線結構、多個第一導電端子以及多個第二導電端子。多個第一導電端子設置於第一表面上。多個第一導電端子於重佈線結構上的正投影面積皆位於電路範圍輪廓內。相鄰第一導電端子之間具有第一間距。多個第二導電端子設置於第二表面上。多個第二導電端子的第一部分於重佈線結構上的正投影面積位於電路範圍輪廓內，多個第二導電端子的第二部分於重佈線結構上的正投影面積位於電路範圍輪廓外。多個第一導電端子與多個第二導電端子電性連接。相鄰第二導電端子之間具有第二間距。第二間距大於第一間距，且部分第二導電端子於重佈線結構上的正投影面積位於電路範圍輪廓外。
在本發明的一實施例中，上述的電路範圍輪廓包括相互垂直的第一方向與第二方向，且多個第二導電端子的第二部分於第一方向或第二方向上位於電路範圍輪廓外。
在本發明的一實施例中，上述的重佈線結構以半導體材料為基底所形成或重佈線結構以有機材料為基底所形成。
在本發明的一實施例中，上述的多個第一導電端子為微凸塊之形式，且多個第二導電端子為C4凸塊之形式。
在本發明的一實施例中，上述的第一間距為相鄰第一導電端子之間的最小間距，且第二間距為相鄰第二導電端子之間的最小間距。
本發明的一種半導體封裝，包括封裝基板、中介層以及至少一晶片。中介層設置於承載面上，且第二表面面向封裝基板。至少一晶片設置於第一表面上，其中至少一晶片藉由中介層與封裝基板電性連接。
在本發明的一實施例中，上述的至少一晶片為多個晶片，且多個晶片並鄰排列於中介層上。
在本發明的一實施例中，上述的半導體封裝為基材上覆晶圓上覆晶片或積體扇出型封裝。
在本發明的一實施例中，上述的半導體封裝用以高速訊號傳輸。
基於上述，本發明藉由中介層的間距設計以及電路範圍輪廓的佈局，使中介層中在重佈線結構的第二表面上的相鄰第二導電端子(靠近封裝基板)之間的第二間距大於中介層中在重佈線結構的第一表面上的相鄰第一導電端子(靠近晶片)之間的第一間距，如此一來，可以通過重佈線結構的間距轉換改善晶片與封裝基板之間間具不匹配的問題，將晶片上細間距配置的接點轉換至粗間距配置的封裝基板的接點，進而可以使半導體封裝的訊號有效傳遞。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者瞭解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。
本說明書中所繪圖式中的元件尺寸係為說明方便而繪製，並非代表其實際之元件尺寸比例。
在以下實施例的描述中，應當理解當指出一層（或膜）或一結構配置在另一個基板、另一層（或膜）、或另一結構“上”或“下”時，其可“直接”位於其他基板、層（或膜）、或另一結構，亦或者兩者間具有一個以上的中間層以“間接”方式配置。
各實施例的詳細說明中，「第一」、「第二」、「第三」等術語可以用於描述不同的元素。這些術語僅用於將元素彼此區分，但在結構中，這些元素不應被這些術語限制。例如，第一元素可以被稱為第二元素，並且，類似地，第二元素可以被稱為第一元素而不背離本發明構思的保護範圍。另外，在製造方法中，除了特定的製程流程，這些元件或構件的形成順續亦不應被這些術語限制。例如，第一元素可以在第二元素之前形成。或是，第一元素可以在第二元素之後形成。亦或是，第一元素與第二元素可以在相同的製程或步驟中形成。
圖1A是依據本發明一實施例的中介層的部分剖面示意圖。圖1B為圖1A的部分俯視示意圖。
請參考圖1A與圖1B，在本實施例中，中介層100包括重佈線(redistribution layer, RDL)結構110、多個第一導電端子120以及多個第二導電端子130，其中重佈線結構110包括電路範圍輪廓112(如圖1B所示)，且具有第一表面110a以及相對於第一表面110a的第二表面110b。進一步而言，多個第一導電端子120設置於第一表面110a上，而多個第二導電端子130設置於第二表面110b上，且多個第一導電端子120於重佈線結構110上的正投影面積皆位於電路範圍輪廓112內，第二導電端子130的第一部分於重佈線結構110上的正投影面積位於電路範圍輪廓112內，第二導電端子130的第二部分於重佈線結構110上的正投影面積位於電路範圍輪廓112外，如圖1B所示。此外，第一導電端子120電性連接至第二導電端子130，相鄰第一導電端子120之間具有第一間距122，而相鄰第二導電端子130之間具有第二間距132，且第二間距132大於第一間距122，如圖1A所示，因此多個第一導電端子120可以被配置與具有細間距之構件進行接合，多個第二導電端子130可以被配置與具有粗間距之構件進行接合。在此，細間距例如是小於135微米，粗間距例如是大於150微米，但本發明不限於此，細間距與粗間距可以依照實際設計上的需求而定。
據此，藉由中介層100的間距設計以及電路範圍輪廓的佈局，使中介層100中在重佈線結構110的第二表面110b上的相鄰第二導電端子130之間的第二間距132大於中介層100中在重佈線結構110的第一表面110a上的相鄰第一導電端子120之間的第一間距122，如此一來，中介層110可以應用於後續封裝結構中，成為半導體晶片與封裝基板之間的間距轉換媒介，以改善後續封裝結構中間距不匹配的問題。在此，上述間距可以是定義為相鄰導電端子的中心點之間的距離，且間距可以是相鄰導電端子之間的最小間距，舉例而言，如圖1B所示，第一間距122為相鄰的第一導電端子120之間的最小間距，第二間距132為相鄰第二導電端子130之間的最小間距，而第三間距124為相鄰的第一導電端子120之間的另一間距(大於第一間距122)，第四間距134為相鄰的第二導電端子130之間的另一間距(大於第二間距132)，但本發明不限於此。另外，半導體封裝的實施態樣將於下述圖2進一步進行說明。
在一些實施例中，多個第一導電端子120於重佈線結構110上的正投影面積皆位於電路範圍輪廓112內可以是多個第一導電端子120的中心點120P皆位電路範圍輪廓112內，但本發明不限於此。
在一些實施例中，為了降低重佈線結構110上空白區域的存在，提升空間利用率，降低製造成本，因此電路範圍輪廓112包括相互垂直的第一方向D1與第二方向D2，且第二導電端子130的第二部分於第一方向D1或第二方向D2上位於電路範圍輪廓112外，也就是說，第二導電端子130的第二部份的中心點130P於第一方向D1或第二方向D2上位於電路範圍輪廓112外，但本發明不限於此。
應說明的是，在重佈線結構110中可以是包括類似於前述電路範圍輪廓112的多個其他電路範圍輪廓(未繪示)，且電路範圍輪廓112與多個其他電路範圍輪廓可以是以串聯的方式進行連接，以提升電路佈局彈性。
在一些實施例中，多個第一導電端子120為微凸塊(micro bump)之形式，因此可以與具有微凸塊的晶片進行接合，且多個第二導電端子130為C4凸塊之形式，因此可以與具有C4凸塊的封裝基板進行接合，但本發明不限於此。
在本實施例中，第一導電端子120可以藉由重佈線結構110中的導電圖案(如圖1A中重佈線結構110的斜線部分)電性連接至第二導電端子130。舉例而言，重佈線結構110以半導體材料為基底所形成，重佈線結構110可以包括導電圖案(如圖1A中重佈線結構110的斜線部分)與基底部分(如圖1A中重佈線結構110的空白部分)，其中半導體材料可包括矽，而導電圖案的材料可包括銅、金、鎳、鋁、鉑、錫、其組合、其合金或其他合適的導電材料，但本發明不限於此，在未繪示實施例中，重佈線結構110以有機材料為基底所形成，舉例而言，重佈線結構110可以包括導電圖案與介電層，其中介電層的材料可包括聚酰亞胺(polyimide, PI)、苯並環丁烯(benzocyclobutene, BCB)、聚苯並噁唑(polybenzoxazole, PBO)或其他合適的有機介電材料，而導電圖案的材料可包括銅、金、鎳、鋁、鉑、錫、其組合、其合金或其他合適的導電材料，但本發明不限於此。
應說明的是，本發明不限制重佈線結構110的態樣，只要第一導電端子120可以藉由重佈線結構110電性連接至第二導電端子130皆屬於本發明的保護範圍。此外，圖1A中重佈線結構110的導電圖案僅為示意繪示，並非本發明的實際電性連接方式，本發明的實際電性連接方式可以依照設計上的需求而定。
在此必須說明的是，以下實施例沿用上述實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明，關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2是依據本發明一實施例的半導體封裝的部分剖面示意圖。請參考圖2，本實施例的半導體封裝10可以為基材上覆晶圓上覆晶片(chip on wafer on substrate, CoWoS)，但本發明不限於此，在未繪示的實施例中，半導體封裝也可以是積體扇出型封裝(integrated fan-out, InFO)。
在本實施例中，半導體封裝10包括封裝基板12、中介層100以及至少一晶片14(示意地繪示三個)。在此，封裝基板12可以是印刷電路板(PCB)或其他適宜的基板類型，而晶片14可以是系統單晶片(System on a Chip, SoC) 或其他適宜的晶片類型，本發明不加以限制。
進一步而言，封裝基板12具有承載面12a，中介層100以第二表面110b面向封裝基板12的方式設置於承載面12a上，而晶片14以主動面14a設置於第一表面110a上，且多個晶片14可以是並鄰排列於中介層100上。此外，晶片14藉由中介層100與封裝基板12電性連接，據此，本實施例藉由中介層100的間距設計以及電路範圍輪廓的佈局，使中介層100中在重佈線結構110的第二表面110b上的相鄰第二導電端子130(靠近封裝基板12)之間的第二間距132大於中介層100中在重佈線結構110的第一表面110a上的相鄰第一導電端子120(靠近晶片14)之間的第一間距122，如此一來，可以通過重佈線結構110的間距轉換改善晶片14與封裝基板12之間間具不匹配的問題，將晶片14上細間距配置的接點轉換至粗間距配置的封裝基板12的接點，進而可以使半導體封裝10的訊號有效傳遞。在此，圖1B所繪示的重佈線結構110上的電路範圍輪廓112可以是對應至晶片14上的一個元件功能區塊(IP macro)範圍，換句話說，晶片14上多個元件功能區塊範圍可以分別對應多個電路範圍輪廓112，但本發明不限於此。
在一些實施例中，由於高速訊號傳輸晶片端對輸入/輸出端子的需求會更高，以傳輸更多訊號，而在封裝基板端的接地訊號等需求，還是會受限於製程限制，因此本實施例的半導體封裝10可以用以高速訊號傳輸，藉由中介層100的設計可以使半導體封裝同時滿足不同需求的兩端，但本發明不限於此。在此，中介層100中的第一導電端子120與第二導電端子130可以視實際設計上的需求設計成任何適宜的端子，如電源接地端子等，且數量比例也可以依照實際設計上的需求進行調整。
在一些實施例中，封裝基板12相對於中介層100的表面上可以可選地配置多個第三導電端子16，以使半導體封裝10可以進一步與其他構件進行連接，但本發明不限於此。
綜上所述，本發明藉由中介層中的間距設計以及電路範圍輪廓的佈局，使中介層中在重佈線結構的第二表面上的相鄰第二導電端子(靠近封裝基板)之間的第二間距大於中介層中在重佈線結構的第一表面上的相鄰第一導電端子(靠近晶片)之間的第一間距，如此一來，可以通過重佈線結構的間距轉換改善晶片與封裝基板之間間具不匹配的問題，將晶片上細間距配置的接點轉換至粗間距配置的封裝基板的接點，進而可以使半導體封裝的訊號有效傳遞。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:半導體封裝 12:封裝基板 12a:承載面 14:晶片 16:第三導電端子 14a:主動面 100:中介層 110:重佈線結構 110a:第一表面 110b:第二表面 112:電路範圍輪廓 120:第一導電端子 120P、130P:中心點 122:第一間距 124:第三間距 130:第二導電端子 132:第二間距 134:第四間距 D1:第一方向 D2:第二方向
圖1A是依據本發明一實施例的中介層的部分剖面示意圖。 圖1B為圖1A的部分俯視示意圖。 圖2是依據本發明一實施例的半導體封裝的部分剖面示意圖。
100:中介層
110:重佈線結構
110a:第一表面
110b:第二表面
120:第一導電端子
122:第一間距
130:第二導電端子
132:第二間距

Claims (9)

  1. 一種中介層，包括： 重佈線結構，包括電路範圍輪廓，且具有第一表面以及相對於所述第一表面的第二表面； 多個第一導電端子，設置於所述第一表面上，且所述多個第一導電端子於所述重佈線結構上的正投影面積皆位於所述電路範圍輪廓內，其中相鄰所述第一導電端子之間具有第一間距；以及 多個第二導電端子，設置於所述第二表面上，且所述多個第二導電端子的第一部分於所述重佈線結構上的正投影面積位於所述電路範圍輪廓內，所述多個第二導電端子的第二部分於所述重佈線結構上的正投影面積位於所述電路範圍輪廓外，所述多個第一導電端子與所述多個第二導電端子電性連接，相鄰所述第二導電端子之間具有第二間距，其中所述第二間距大於所述第一間距。
  2. 如請求項1所述的中介層，其中所述電路範圍輪廓包括相互垂直的第一方向與第二方向，且所述多個第二導電端子的所述第二部分於所述第一方向或所述第二方向上位於所述電路範圍輪廓外。
  3. 如請求項1所述的中介層，其中： 所述重佈線結構以半導體材料為基底所形成；或 所述重佈線結構以有機材料為基底所形成。
  4. 如請求項1所述的中介層，其中所述多個第一導電端子為微凸塊之形式，且所述多個第二導電端子為C4凸塊之形式。
  5. 如請求項1所述的中介層，其中所述第一間距為相鄰所述第一導電端子之間的最小間距，且所述第二間距為相鄰所述第二導電端子之間的最小間距。
  6. 一種半導體封裝，包括： 封裝基板，具有承載面； 如請求項1至請求項5中任一項所述的中介層，設置於所述承載面上，且所述第二表面面向所述封裝基板；以及 至少一晶片，具有主動面並以所述主動面設置於所述第一表面上，其中所述至少一晶片藉由所述中介層與所述封裝基板電性連接。
  7. 如請求項6所述的半導體封裝，其中所述至少一晶片為多個晶片，所述多個晶片並鄰排列於所述中介層上。
  8. 如請求項6所述的半導體封裝，其中所述半導體封裝為基材上覆晶圓上覆晶片或積體扇出型封裝。
  9. 如請求項6所述的半導體封裝，其中所述半導體封裝用以高速訊號傳輸。
TW110138468A 2021-10-18 2021-10-18 中介層及半導體封裝 TWI776710B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110138468A TWI776710B (zh) 2021-10-18 2021-10-18 中介層及半導體封裝
US17/529,293 US11862551B2 (en) 2021-10-18 2021-11-18 Interposer and semiconductor package each having conductive terminals on redistribution layer with different pitch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110138468A TWI776710B (zh) 2021-10-18 2021-10-18 中介層及半導體封裝

Publications (2)

Publication Number Publication Date
TWI776710B true TWI776710B (zh) 2022-09-01
TW202318606A TW202318606A (zh) 2023-05-01

Family

ID=84958065

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110138468A TWI776710B (zh) 2021-10-18 2021-10-18 中介層及半導體封裝

Country Status (2)

Country Link
US (1) US11862551B2 (zh)
TW (1) TWI776710B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202125789A (zh) * 2019-12-26 2021-07-01 台灣積體電路製造股份有限公司 半導體封裝及其形成方法
US20210265313A1 (en) * 2020-02-26 2021-08-26 Taiwan Semiconductor Manufacturing Co., Ltd. Package and manufacturing method thereof
US20210272929A1 (en) * 2020-03-02 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
TW202137349A (zh) * 2020-03-26 2021-10-01 台灣積體電路製造股份有限公司 半導體封裝及其製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716859B2 (en) * 2012-01-10 2014-05-06 Intel Mobile Communications GmbH Enhanced flip chip package
KR20150091932A (ko) * 2014-02-04 2015-08-12 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US10468339B2 (en) * 2018-01-19 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Heterogeneous fan-out structure and method of manufacture
CN115547846A (zh) * 2019-02-21 2022-12-30 奥特斯科技(重庆)有限公司 部件承载件及其制造方法和电气装置
KR20220126320A (ko) * 2021-03-08 2022-09-16 삼성전자주식회사 반도체 패키지
KR20220134721A (ko) * 2021-03-26 2022-10-05 삼성전자주식회사 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202125789A (zh) * 2019-12-26 2021-07-01 台灣積體電路製造股份有限公司 半導體封裝及其形成方法
US20210265313A1 (en) * 2020-02-26 2021-08-26 Taiwan Semiconductor Manufacturing Co., Ltd. Package and manufacturing method thereof
US20210272929A1 (en) * 2020-03-02 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
TW202137349A (zh) * 2020-03-26 2021-10-01 台灣積體電路製造股份有限公司 半導體封裝及其製造方法

Also Published As

Publication number Publication date
US11862551B2 (en) 2024-01-02
TW202318606A (zh) 2023-05-01
US20230117642A1 (en) 2023-04-20

Similar Documents

Publication Publication Date Title
US11018125B2 (en) Multi-chip package with offset 3D structure
US6221753B1 (en) Flip chip technique for chip assembly
TWI725902B (zh) 半導體封裝結構及其製造方法
EP2731134A1 (en) Multi-chip module connection by way of bridging blocks
KR20130014307A (ko) 반도체 장치, 패키징 방법 및 구조
TW201417235A (zh) 封裝結構及其製法
TWI719678B (zh) 半導體結構及其形成方法
US20220359427A1 (en) Semiconductor Device and Method of Manufacture
TWI550814B (zh) 承載體、封裝基板、電子封裝件及其製法
TWI826339B (zh) 2.5d封裝結構及製備方法
US20240030151A1 (en) Semiconductor Device and Method of Manufacturing
TW202107644A (zh) 封裝結構及其製造方法
TWI723793B (zh) 半導體元件及其形成方法
TWI776710B (zh) 中介層及半導體封裝
TWI821952B (zh) 半導體晶粒封裝
TWI778858B (zh) 線路基板結構及其製造方法
TWI567843B (zh) 封裝基板及其製法
TWI705547B (zh) 晶片封裝結構及其製造方法
CN115995452A (zh) 中介层及半导体封装
TWI768970B (zh) 晶圓堆疊結構及其製造方法
US20220130781A1 (en) Circuit substrate structure and manufacturing method thereof
TW202331996A (zh) 半導體封裝結構及其製作方法
TW202406088A (zh) 半導體封裝及其製造方法
JP2022027738A (ja) 半導体パッケージ及び製造方法
TW202407955A (zh) 電子封裝件及其製法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent