TWI775167B

TWI775167B - 操作系統及控制方法

Info

Publication number: TWI775167B
Application number: TW109134073A
Authority: TW
Inventors: 王政治
Original assignee: 新唐科技股份有限公司
Priority date: 2020-09-30
Filing date: 2020-09-30
Publication date: 2022-08-21
Also published as: TW202215201A

Abstract

一種操作系統，包括一第一儲存電路、一第二儲存電路、一選擇電路、一核心電路以及一觸發源管理電路。第一儲存電路儲存一第一控制參數。第二儲存電路儲存一第二控制參數。當一第一觸發源致能一第一觸發信號時，觸發源管理電路命令選擇電路將第一控制參數作為輸出參數，使得核心電路進入第一模式，用以執行一第一操作。當一第二觸發源致能一第二觸發信號時，該觸發源管理電路命令選擇電路將第二控制參數作為輸出參數，使得核心電路進入一第二模式，用以執行一第二操作。

Description

操作系統及控制方法

本發明係有關於一種操作系統，特別是有關於一種具有複數操作模式的操作系統。

隨著科技的進步，電子裝置的種類及功能愈來愈多。大部分的電子裝置的內部具有一中央處理器以及許多處理電路。中央處理器用以控制所有處理電路的操作。然而，中央處理器在同一時間只能與單一處理電路溝通。因此，造成許多處理電路的閒置。

本發明之一實施例提供一種操作系統，包括一第一儲存電路、一第二儲存電路、一選擇電路、一核心電路以及一觸發源管理電路。第一儲存電路儲存一第一控制參數。第二儲存電路儲存一第二控制參數。選擇電路用以提供一輸出參數。核心電路接收輸出參數。觸發源管理電路用以控制選擇電路。當一第一觸發源致能一第一觸發信號時，觸發源管理電路命令選擇電路將第一控制參數作為輸出參數，使得核心電路進入第一模式，用以執行一第一操作。當一第二觸發源致能一第二觸發信號時，觸發源管理電路命令選擇電路將第二控制參數作為輸出參數，使得核心電路進入第二模式，用以執行一第二操作。

本發明另提供一種控制方法，用以控制一核心電路的操作模式。本發明的控制方法包括，儲存一第一控制參數於一第一儲存電路中；儲存一第二控制參數於一第二儲存電路中；判斷一第一觸發源是否致能一第一觸發信號；當第一觸發信號被致能時，提供第一控制參數予核心電路，使得核心電路進入一第一模式，用以進行一第一操作；判斷一第二觸發源是否發出致能一第二觸發信號；以及當第二觸發信號被致能時，提供第二控制參數予核心電路，使得核心電路進入一第二模式，用以進行一第二操作。

本發明之控制方法可經由本發明之操作系統來實作，其為可執行特定功能之硬體或韌體，亦可以透過程式碼方式收錄於一紀錄媒體中，並結合特定硬體來實作。當程式碼被電子裝置、處理器、電腦或機器載入且執行時，電子裝置、處理器、電腦或機器變成用以實行本發明之操作系統。

為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出實施例，並配合所附圖式，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。另外，實施例中圖式標號之部分重覆，係為了簡化說明，並非意指不同實施例之間的關聯性。

第1圖為本發明之操作系統的示意圖。如圖所示，操作系統100包括一中央處理器(CPU)102、一匯流排104、一處理電路106以及觸發源108、110及112。中央處理器102透過匯流排104與處理電路106溝通。在一可能實施例中，中央處理器102寫入資料至處理電路106的儲存電路(未顯示)中。本發明並不限定匯流排104的種類。在一可能實施例中，匯流排104係以一並列方式或是一串列方式，在中央處理器102與處理電路106之間傳送資料、信號及電源之至少一者。

處理電路106耦接匯流排104，用以接收來自中央處理器102的訊息(資料、信號及電源之至少一者)。處理電路106更耦接觸發源108、110及112，用以接收觸發信號STA ₁~STA _N、STB ₁~STB _M及STC ₁~STC _Q。在本實施例中，當觸發信號STA ₁~STA _N、STB ₁~STB _M及STC ₁~STC _Q之一者被致能時，處理電路106根據被致能的觸發信號的來源，進入相對應的的操作模式，用以進行相對應的操作。

舉例而言，當觸發源108致能觸發信號STA ₁~STA _N之一者時，處理電路106進入一第一模式。在第一模式下，處理電路106進行一第一操作。當觸發源110致能觸發信號STB ₁~STB _M之一者時，處理電路106進入一第二模式。在第二模式下，處理電路106進行一第二操作。當觸發源112致能觸發信號STC ₁~STC _Q之一者時，處理電路106可能進入第一或第二模式。在其它實施例中，當觸發信號STC ₁~STC _Q之一者被致能時，處理電路106可能進入一第三模式，用以進行一第三操作。

在一些實施例中，當處理電路106進入第一模式並執行第一操作時，處理電路106忽略來自觸發源110及112的觸發信號。因此，在第一模式下，即使觸發源110致能觸發信號STB ₁~STB _M之一者時，處理電路106持續進行第一操作，直到處理電路106完成第一操作。同樣地，當處理電路106進入第二模式並進行第二操作時，即使觸發源108致能觸發信號STA ₁~STA _N之一者時，處理電路106持續進行第二操作，直到處理電路106完成第二操作。

在一可能實施例中，處理電路106根據觸發信號STA ₁~STA _N、STB ₁~STB _M及STC ₁~STC _Q的位準，得知觸發信號STA ₁~STA _N、STB ₁~STB _M及STC ₁~STC _Q是否被致能。以觸發信號STA ₁為例，當觸發信號STA ₁為一第一特定位準時，表示觸發源108致能觸發信號STA ₁。因此，處理電路106進入第一模式。當觸發信號STA ₁不為特定位準時，表示觸發源108未致能觸發信號STA ₁。因此，處理電路106繼續偵測其它觸發信號的位準。第一特定位準可能是一高位準或是一低位準。

本發明並不限定處理電路106的架構。在一可能實施例中，處理電路106係為一計時器/計數器(timer/counter)。在此例中，當處理電路106進入第一模式時，處理電路106進行一計時操作。此時，處理電路106作為一計時器。當處理電路106進入第二模式，處理電路106進行一計數操作。此時，處理電路106作為一計數器。在另一可能實施例中，處理電路106係為一串列/並列電路(series and parallel circuit)。在此例中，處理電路106可能具有一第一介面以及一第二介面。第一介面係為一串列介面，如一通用非同步接收器傳輸 (UART)介面、一同步週邊設備介面(SPI)或是一內部積體電路(I2C)介面。第二介面係為一並列介面，如一通用介面匯流排(General-Purpose Interface Bus；GPIB)。當處理電路106進入第一模式時，處理電路106利用第一介面與一外部裝置(如中央處理器102、觸發源108及110之至少一者)溝通。當處理電路106進入第二模式時，處理電路106利用第二介面與外部裝置溝通。在其它實施例中，處理電路106具有更多的操作模式，用以進行更多的操作。

在一些實施例中，在處理電路160完成相對應的操作時，處理電路106可能致能一輸出信號SOUT。在一可能實施例中，中央處理器102透過匯流排104，接收輸出信號SOUT。在另一實施例中，中央處理器102可能透過其它匯流排接收輸出信號SOUT。在其它實施例中，中央處理器102可能直接耦接處理電路106，用以接收輸出信號SOUT。在一些實施例中，處理電路106可能透過匯流排104提供輸出信號SOUT予其它外部元件(如觸發源108、110及112之至少一者)，或是直接提供輸出信號SOUT予其它外部元件。

在一可能實施例中，中央處理器102根據輸出信號SOUT，判斷處理電路106是否完成相對應的操作。舉例而言，當處理電路106完成第一操作或是第二操作時，處理電路106可能設定輸出信號SOUT為一第二特定位準。因此，中央處理器102根據具有特定位準的輸出信號SOUT，得知處理電路106已完成第一操作或是第二操作。第二特定位準可能為一高位準或是一低位準。在本實施例中，由於處理電路106根據被致能的觸發信號的來源，主動地執行相對應的操作，而不需中央處理器102時時監控觸發源108、110及112是否致能觸發信號，故可節省中央處理器102的功耗。

在其它實施例中，處理電路106更接收時脈信號CLK ₁及CLK ₂。在此例中，當處理電路106進入第一模式時，處理電路106可能根據時脈信號CLK ₁或CLK ₂，進行第一操作。同樣地，當處理電路106進入第二模式時，處理電路106可能根據時脈信號CLK ₁或CLK ₂，進行第二操作。在其它實施例中，處理電路106可能接收更多或更少的時脈信號。

觸發源108包括週邊電路PA ₁~PA _N，用以提供觸發信號STA ₁~STA _N。觸發源110包括週邊電路PB ₁~PB _M，用以提供觸發信號STB ₁~STB _M。觸發源112包括週邊電路PC ₁~PC _Q，用以提供觸發信號STC ₁~STC _Q。在本實施例中，週邊電路PA ₁~PA _N位於同一觸發源中，故週邊電路PA ₁~PA _N可稱為第一週邊電路。在此例中，週邊電路PB ₁~PB _M稱為第二週邊電路，週邊電路PC ₁~PC _Q稱為第三週邊電路。

本發明並不限定週邊電路PA ₁~PA _N、PB ₁~PB _M及PC ₁~PC _Q的種類。任何電路均可作為週邊電路PA ₁~PA _N、PB ₁~PB _M及PC ₁~PC _Q之一者。由於週邊電路PA ₁~PA _N、PB ₁~PB _M及PC ₁~PC _Q的特性相似，故以週邊電路PA ₁為例。在此例中，當週邊電路PA ₁完成本身的操作時，週邊電路PA ₁致能觸發信號STA ₁。此時，觸發信號STA ₁可能為一特定位準。然而，如果週邊電路PA ₁尚未完成本身的操作時，週邊電路PA ₁不致能觸發信號STA ₁。此時，觸發信號STA ₁可能不為特定位準。

觸發源108、110及112各自獨立。換句話說，觸發源108、110及112不共用任何週邊電路。另外，本發明不限定觸發源108、110及112的週邊電路的數量。在一可能實施例中，觸發源108、110及112之一者的週邊電路的數量可能相同於觸發源108、110及112之另一者的週邊電路的數量。在另一可能實施例中，觸發源108、110及112之一者的週邊電路的數量可能不同於觸發源108、110及112之另一者的週邊電路的數量。

第2圖為本發明之處理電路的示意圖。如圖所示，處理電路200包括儲存電路RT ₁~RT ₃、一選擇電路202、一核心電路204以及一觸發源管理電路206。儲存電路RT ₁~RT ₃各自獨立。在一可能實施例中，儲存電路RT ₁~RT ₃係為暫存器。儲存電路RT ₁~RT ₃分別儲存控制參數P ₁~P ₃。控制參數P ₁~P ₃用以控制核心電路204的操作模式。在一可能實施例中，控制參數P ₁~P ₃由處理電路200以外的一外部裝置(如第1圖的中央處理器102)所提供。在此例中，第1圖的中央處理器102可能透過匯流排104，將控制參數P ₁~P ₃分別寫入儲存電路RT ₁~RT ₃。本發明並不限定儲存電路的數量。在其它實施例中，處理電路200可能具有更多或更少的儲存電路。

選擇電路202耦接儲存電路RT ₁~RT ₃。在一可能實施例中，選擇電路202根據一選擇信號SEL，將控制參數P ₁~P ₃之一者作為一輸出參數PO。舉例而言，當選擇信號SEL具有一第一狀態(如第一電壓)時，選擇電路202將控制參數P ₁作為輸出參數PO。當選擇信號SEL具有一第二狀態(如第二電壓)時，選擇電路202將控制參數P ₂作為輸出參數PO。當選擇信號SEL具有一第三狀態(如第三電壓)時，選擇電路202將控制參數P ₃作為輸出參數PO。在其它實施例中，選擇電路202係根據選擇信號SEL的頻率，將控制參數P ₁~P ₃之一者作為一輸出參數PO。在一些實施例中，選擇電路202根據多個選擇信號，將控制參數P ₁~P ₃之一者作為輸出參數PO。本發明並不限定選擇電路202的架構。在一可能實施例中，選擇電路202係為一多工器。

核心電路204耦接選擇電路202，用以接收輸出參數PO，並根據輸出參數PO進入相對應的模式。舉例而言，當選擇電路202將控制參數P ₁作為輸出參數PO時，核心電路204進入一第一模式，用以執行一第一操作。當選擇電路202將控制參數P ₂作為輸出參數PO時，核心電路204進入一第二模式，用以執行一第二操作。當選擇電路202將控制參數P ₃作為輸出參數PO時，核心電路204進入一第三模式，用以執行一第三操作。在其它實施例中，當選擇電路202將控制參數P ₃作為輸出參數PO時，核心電路204進入第一模式或第二模式。

本發明並不限定核心電路204的架構。在一可能實施例中，核心電路204係為一計時器/計數器的核心電路。在此例中，核心電路204具有雙操作模式。當選擇電路202將控制參數P ₁作為輸出參數PO時，核心電路204進入第一模式，用以執行一計時操作。當選擇電路202將控制參數P ₂作為輸出參數PO時，核心電路204進入第二模式，用以執行一計數操作。

在一可能實施例中，當選擇電路202將控制參數P ₃作為輸出參數PO時，核心電路204可能進入第一模式，用以執行計時操作。在此例中，當選擇電路202將控制參數P ₁作為輸出參數PO時，核心電路204執行計時操作的總執行時間為一第一時間(如10秒)。當選擇電路202將控制參數P ₃作為輸出參數PO時，核心電路204執行計時操作的總執行時間為一第二時間(如5秒)。第一時間不同於第二時間。

在另一可能實施例中，當選擇電路202將控制參數P ₃作為輸出參數PO時，核心電路204進入第二模式，用以執行計數操作。在此例中，當選擇電路202將控制參數P ₂作為輸出參數PO時，核心電路204可能先設定一第一目標值，並重置一計數值。核心電路204可能根據時脈信號CLK ₁的脈衝數量，調整計數值。當計數值達第一目標值時，核心電路204停止執行計數操作。當選擇電路202將控制參數P ₃作為輸出參數PO時，核心電路204設定一第二目標值，並再次重置計數值。核心電路204可能根據時脈信號CLK ₁的脈衝數量，調整計數值。當計數值達第二目標值時，核心電路204停止執行計數操作。在此例中，第一目標值不同於第二目標值。本發明並不限定核心電路204如何調整計數值。核心電路204可能逐漸減少或逐漸增加計數值。

在本實施例中，核心電路204根據輸出參數PO，決定計時操作的總執行時間、計時操作的時脈來源、計數操作的目標值、計數操作的時脈來源、計數操作的種類(一向上計數或是一向下計數)。在其它實施例中，核心電路204根據輸出參數PO，計數一外部時脈(如CLK ₁或CLK ₂)的上升邊緣或是下降邊緣的數量。

觸發源管理電路206耦接觸發源108、110及112。觸發源管理電路206用以判斷觸發源108、110及112是否發出致能的觸發信號。當觸發源108、110或112發出致能的觸發信號時，觸發源管理電路206透過選擇信號SEL，命令選擇電路202將相對應的控制參數作為輸出參數PO，用以控制核心電路204的操作模式。

舉例而言，當觸發源108致能一觸發信號(如第1圖的觸發信號STA₁~STA_N之一者)時，觸發源管理電路208產生選擇信號SEL，用以命令選擇電路202將控制參數P₁作為輸出參數PO。因此，核心電路204進入第一模式，用以進行第一操作。在一可能實施例中，核心電路204根據輸出參數PO(即控制參數P₁)，選擇時脈信號CLK₁或CLK₂，並根據選擇的時脈信號進行第一操作。在完成第一操作後，核心電路204致能輸出信號SOUT。

當觸發源110致能一觸發信號(如第1圖的觸發信號STB₁~STB_M之一者)時，觸發源管理電路206透過選擇信號SEL，命令選擇電路202將控制參數P₂作為輸出參數PO。因此，核心電路204進入第二模式，用以執行第二操作。在第二模式下，核心電路204可能根據輸出參數PO(即控制參數P₂)，選擇時脈信號CLK₁或CLK₂，並根據選擇的時脈信號進行第二操作。在完成第二操作後，核心電路204致能輸出信號SOUT。

當觸發源112致能一觸發信號(如第1圖的觸發信號STC₁~STC_Q之一者)時，觸發源管理電路208可能命令選擇電路202將控制參數P₃作為輸出參數PO。此時，核心電路204可能進入第一、第二模式或是第三模式。在此例中，核心電路204可能根據輸出參數PO(即控制參數P₃)，選擇時脈信號CLK₁或CLK₂。

在一些實施例中，當核心電路204進入一特定模式時，即使觸發源管理電路206發現其它的觸發源致能觸發信號時，觸發源管理電路206忽略來自其它觸發源的觸發信號。舉例而言，在核心電路204進入第一模式後，即使觸發源110致能觸發信號STB₁~STB_M之一者時，核心電路204維持執行第一操作。

由於處理電路200具有多個獨立的儲存電路，每一儲存電路儲存一控制參數，故觸發源管理電路206只要根據被致能的觸發信號的來源，提供相對應的控制參數予核心電路204，便可調整核心電路204的操作模式。因此，核心電路204的模式切換不需中央處理器的介入，故可節省中央處理器的功耗。再者，在核心電路204切換模式時，中央處理器可執行其它的操作，故可提高中央處理器的效能。

在一些實施例中，觸發源管理電路206更提供一觸發信號ST予核心電路204。觸發信號ST係為觸發源108、110及112所致能的觸發信號。舉例而言，當選擇電路202將控制參數P ₁作為輸出參數PO時，觸發源管理電路206將觸發源108所致能的觸發信號作為觸發信號ST。當選擇電路202將控制參數P ₂作為輸出參數PO時，觸發源管理電路206將觸發源110所致能的觸發信號作為觸發信號ST。當選擇電路202將控制參數P ₃作為輸出參數PO時，觸發源管理電路206將觸發源112所致能的觸發信號作為觸發信號ST。

第3圖為本發明之處理電路的動作示意圖。為方便說明，假設處理電路係為一計時器/計數器。在此例中，當觸發源108致能觸發信號STA ₁~STA _N之一者時，觸發源管理電路206命令選擇電路202將控制參數P ₁作為輸出參數PO。因此，核心電路204進入第一模式，準備進行一計時操作。此時，核心電路204可能根據輸出參數PO，選擇時脈信號CLK ₁，並根據時脈信號CLK ₁的脈衝，準備進行一計時操作。

然後，觸發源管理電路206將被致能的觸發信號(如STA ₁)作為觸發信號ST提供予核心電路204。核心電路204根據觸發信號ST(STA ₁)開始執行計時操作。在核心電路204執行計時操作的同時，如果觸發源108致能另一觸發信號(如STA _N)時，觸發源管理電路206將被致能的觸發信號(STA _N)作為觸發信號ST提供予核心電路204。此時，核心電路204可能根據觸發信號ST(STA _N)暫停執行計時操作。當觸發源108致能另一觸發信號(如STA ₂)時，觸發源管理電路206將被致能的觸發信號(STA ₂)作為觸發信號ST提供予核心電路204。此時，核心電路204可能根據觸發信號ST(STA ₂)繼續執行計時操作。當核心電路204完成計時操作時，核心電路204致能一完成信號Timeout。在此例中，完成信號Timeout作為輸出信號SOUT。

在另一可能實施例中，當觸發源110致能觸發信號STB ₁~STB _M之一者時，觸發源管理電路206命令選擇電路202將控制參數P ₂作為輸出參數PO。因此，核心電路204進入第二模式，用以進行一計數操作。核心電路204可能根據輸出參數PO，選擇時脈信號CLK ₁，並根據時脈信號CLK ₁的脈衝，進行一計數操作。在另一可能實施例中，核心電路204可能根據輸出參數PO，選擇時脈信號CLK ₂。

接著，觸發源管理電路206將被致能的觸發信號(如STB _M)作為觸發信號ST提供予核心電路204。因此，核心電路204開始執行一計數操作。在一可能實施例中，核心電路204根據輸出參數PO(即控制參數P ₂)進行一向上計數操作或是一向下計數操作。當觸發源110致能另一觸發信號時，觸發源管理電路206將被致能的觸發信號(如STB ₂)作為觸發信號ST。此時，核心電路204可能根據觸發信號ST暫停執行計數操作。當觸發源110致能另一觸發信號(如STB ₁)時，觸發源管理電路206將被致能的觸發信號(STB ₁)作為觸發信號ST。此時，核心電路204可能根據觸發信號ST(STB ₁)繼續執行計數操作。當核心電路204完成計數操作時，核心電路204致能完成信號Overflow或Underflow。在一可能實施例中，當核心電路204完成向上計數操作時，核心電路204致能完成信號Overflow。在此例中，完成信號Overflow作為輸出信號SOUT。在另一可能實施例中，當核心電路204完成向下計數操作時，核心電路204致能完成信號Underflow。在此例中，完成信號Underflow作為輸出信號SOUT。

在其它實施例中，當觸發源112致能觸發信號STC ₁~STC _Q之一者(如STC ₁)時，觸發源管理電路206命令選擇電路202將控制參數P ₃作為輸出參數PO。因此，核心電路204可能再次進入第一模式，用以進行一計時操作。在此例中，核心電路204根據控制參數P ₃，選擇時脈信號CLK ₁及CLK ₂之一者(如CLK ₂)。核心電路204根據時脈信號CLK ₂的脈衝，再次進行一計時操作。

接著，觸發源管理電路206將被致能的信號(如STC ₁)作為觸發信號ST提供予核心電路204。因此，核心電路204開始執行計時操作。當核心電路204完成計時操作時，核心電路204致能完成信號Timeout。在一可能實施例中，當選擇電路202將控制參數P ₁作為輸出參數PO時，核心電路204執行計時操作的總執行時間為一時間302。當選擇電路202將控制參數P ₃作為輸出參數PO時，核心電路204執行計時操作的總執行時間為一時間304。在此例中，時間302不同於時間304。在本實施例中，時間302的長短與控制參數P ₁有關。同樣地，時間304的長短與控制參數P ₃有關。

第4A圖為本發明之控制方法的一可能流程示意圖。本發明的控制方法用以控制一核心電路的操作模式。首先，儲存複數控制參數於複數儲存電路中(步驟S401)。在一可能實施例中，該等控制參數係由一中央處理器寫入該等儲存電路中。在此例中，每一儲存電路儲存一控制參數。

判斷一第一觸發源是否致能一第一觸發信號(步驟S402)。當第一觸發源致能第一觸發信號時，提供該等儲存電路中的一第一儲存電路的控制參數予核心電路，用以命令核心電路進入一第一模式(步驟S403)。在第一模式下，核心電路根據第一觸發信號執行一第一操作，如一計時操作。在第一模式下，如果第一觸發源致能另一觸發信號(或稱第四觸發信號)時，核心電路可能暫停進行計時操作。當第一觸發源致能另一觸發信號(或稱第五觸發信號)時，核心電路繼續進行計時操作。在其它實施例中，在完成計時操作後，回到步驟S402，繼續判斷第一觸發源是否致能第一觸發信號。

當第一觸發源未致能第一觸發信號時，判斷一第二觸發源是否致能一第二觸發信號(步驟S404)。當第二觸發源致能第二觸發信號時，將該等儲存電路中的一第二儲存電路的控制參數提供予核心電路，用以命令核心電路進入一第二模式(步驟S405)。在第二模式下，核心電路根據第二觸發信號執行一第二操作，如一計數操作。在此例中如果第二觸發源致能另一觸發信號(或稱第六觸發信號)時，核心電路可能暫停進行計數操作。當第二觸發源致能另一觸發信號(或稱第七觸發信號)時，核心電路繼續進行計數操作。當第二觸發源未致能第二觸發信號時，回到步驟S402。在一些實施例中，在核心電路在完成計數操作後，可能回到步驟S402。

第4B圖為本發明之控制方法的另一可能流程示意圖。第4B圖相似第4A圖，不同之處在於第4B圖多了步驟S406及S407。在步驟S406中，判斷一第三觸發源是否致能一第三觸發信號。當第三觸發源致能第三觸發信號時，將該等儲存電路中的一第三儲存電路的控制參數提供予核心電路，用以命令核心電路進入第一或第二模式(步驟S407)。在一可能實施例中，當核心電路接收到第三儲存電路的控制參數時，核心電路進入第一模式。在此例中，核心電路根據不同的控制參數，決定計時操作的總執行時間。舉例而言，當核心電路接收第一控制參數時，核心電路執行計時操作的總執行時間為一第一時間。當核心電路接收第三控制參數時，核心電路執行計時操作的總執行時間為一第二時間。在此例中，第一時間不同於第二時間。

在另一可能實施例中，當核心電路接收到第三儲存電路的控制參數時，核心電路進入第二模式。在此例中，核心電路根據不同的控制參數，決定計數操作的目標值。舉例而言，核心電路根據第二控制參數，決定一第一目標值。核心電路可能根據一第一時脈信號的脈衝數量，調整一計數值。當計數值達第一目標值時，核心電路停止執行計數操作。在此例中，核心電路根據第三控制參數，決定一第二目標值。核心電路可能根據一第二時脈信號(或第一時脈)的脈衝數量，調整計數值。當計數值達第二目標值時，核心電路停止執行計數操作。第一目標值不同於第二目標值。

由於核心電路在不同觸發源致能觸發信號時，接收到不同的控制參數，並根據不同的控制參數執行不同的操作，而不需中央處理器持續偵測觸發源是否發出致能的觸發信號，故中央處理器可進行其它的操作，因而提高中央處理器的效能。

本發明之控制方法，或特定型態或其部份，可以以程式碼的型態存在。程式碼可儲存於實體媒體，如軟碟、光碟片、硬碟、或是任何其他機器可讀取(如電腦可讀取)儲存媒體，亦或不限於外在形式之電腦程式產品，其中，當程式碼被機器，如電腦載入且執行時，此機器變成用以參與本發明之操作系統。程式碼也可透過一些傳送媒體，如電線或電纜、光纖、或是任何傳輸型態進行傳送，其中，當程式碼被機器，如電腦接收、載入且執行時，此機器變成用以參與本發明之操作系統。當在一般用途處理單元實作時，程式碼結合處理單元提供一操作類似於應用特定邏輯電路之獨特裝置。

除非另作定義，在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外，除非明白表示，詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致，而不應解釋為理想狀態或過分正式之語態。雖然“第一”、“第二”等術語可用於描述各種信號，但這些信號不應受這些術語的限制。這些術語只是用以區分一個信號和另一個信號。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾。舉例來說，本發明實施例所述之系統、裝置或是方法可以硬體、軟體或硬體以及軟體的組合的實體實施例加以實現。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100:操作系統 102:中央處理器 104:匯流排 106、200:處理電路 108、110、112:觸發源 STA ₁~STA _N、STB ₁~STB _M、STC ₁~STC _Q:觸發信號 SOUT:輸出信號 CLK ₁、CLK ₂:時脈信號 PA ₁~PA _N、PB ₁~PB _M、PC ₁~PC _Q:週邊電路 RT ₁~RT ₃:儲存電路 202:選擇電路 204:核心電路 206:觸發源管理電路 P ₁~P ₃:控制參數 SEL:選擇信號 PO:輸出參數 ST:觸發信號 Timeout、Overflow、Underflow:完成信號 302、304:時間 S401~S407:步驟

第1圖為本發明之操作系統的示意圖。第2圖為本發明之處理電路的示意圖。第3圖為本發明之處理電路的動作示意圖。第4A圖為本發明之控制方法的一可能流程示意圖。第4B圖為本發明之控制方法的另一可能流程示意圖。

108、110、112:觸發源

200:處理電路

RT₁~RT₃:儲存電路

202:選擇電路

204:核心電路

206:觸發源管理電路

P₁~P₃:控制參數

SEL:選擇信號

PO:輸出參數

ST:觸發信號

SOUT:輸出信號

CLK₁、CLK₂:時脈信號

Claims

一種操作系統，包括：一第一儲存電路，儲存一第一控制參數；一第二儲存電路，儲存一第二控制參數；一選擇電路，用以提供一輸出參數；一核心電路，接收該輸出參數；以及一觸發源管理電路，用以控制該選擇電路；其中：當一第一觸發源致能一第一觸發信號時，該觸發源管理電路命令該選擇電路將該第一控制參數作為該輸出參數，使得該核心電路進入一第一模式，用以執行一第一操作；當一第二觸發源致能一第二觸發信號時，該觸發源管理電路命令該選擇電路將該第二控制參數作為該輸出參數，使得該核心電路進入一第二模式，用以執行一第二操作。
如請求項1之操作系統，其中該第一操作係為一計時操作，該第二操作係為一計數操作。
如請求項2之操作系統，其中當該選擇電路將該第一控制參數作為該輸出參數時，該觸發源管理電路提供該第一觸發信號予該核心電路，當該選擇電路將該第二控制參數作為該輸出參數，該觸發源管理電路提供該第二觸發信號予該核心電路。
如請求項3之操作系統，更包括：一第三儲存電路，儲存一第三控制參數；其中當一第三觸發源致能一第三觸發信號時，該觸發源管理電路命令該選擇電路將該第三控制參數作為該輸出參數，並提供該第三觸發信號予該核心電路。
如請求項4之操作系統，其中：當該選擇電路將該第三控制參數作為該輸出參數時，該核心電路進入該第一模式；當該選擇電路將該第一控制參數作為該輸出參數時，該核心電路執行該第一操作的總執行時間為一第一時間，當該選擇電路將該第三控制參數作為該輸出參數時，該核心電路執行該計時操作的總執行時間為一第二時間，該第一時間不同於該第二時間。
如請求項4之操作系統，其中：當該選擇電路將該第三控制參數作為該輸出參數時，該核心電路進入該第二模式；當該選擇電路將該第二控制參數作為該輸出參數時，該核心電路執行該計數操作，用以調整一計數值，當該計數值達一第一目標值時，該核心電路停止執行該計數操作；當該選擇電路將該第三控制參數作為該輸出參數時，該核心電路執行該計數操作，用以調整該計數值，當該計數值達一第二目標值時，該核心電路停止執行該計數操作；該第一目標值不同於該第二目標值。
如請求項1之操作系統，其中該核心電路根據該輸出參數，從複數時脈信號中選擇一者。
如請求項1之操作系統，更包括：一中央處理器，用以提供該第一控制參數及該第二控制參數；以及一匯流排，用以傳送該第一控制參數至該第一儲存電路，並傳送該第二控制參數至該第二儲存電路。
一種控制方法，用以控制一核心電路的操作模式，該控制方法包括：儲存一第一控制參數於一第一儲存電路中；儲存一第二控制參數於一第二儲存電路中；判斷一第一觸發源是否致能一第一觸發信號；當該第一觸發信號被致能時，提供該第一控制參數予該核心電路，使得該核心電路進入一第一模式，用以進行一第一操作；判斷一第二觸發源是否發出致能一第二觸發信號；以及當該第二觸發信號被致能時，提供該第二控制參數予該核心電路，使得該核心電路進入一第二模式，用以進行一第二操作。
如請求項9之控制方法，其中該第一操作係為一計時操作，該第二操作係為一計數操作。