JP6169547B2 - チップ上のマルチコアシステムの全域チップ電力を管理する方法およびその装置 - Google Patents
チップ上のマルチコアシステムの全域チップ電力を管理する方法およびその装置 Download PDFInfo
- Publication number
- JP6169547B2 JP6169547B2 JP2014192982A JP2014192982A JP6169547B2 JP 6169547 B2 JP6169547 B2 JP 6169547B2 JP 2014192982 A JP2014192982 A JP 2014192982A JP 2014192982 A JP2014192982 A JP 2014192982A JP 6169547 B2 JP6169547 B2 JP 6169547B2
- Authority
- JP
- Japan
- Prior art keywords
- core processor
- power
- core
- controller
- coprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3243—Power saving in microcontroller unit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/20—Monitoring; Testing of receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0016—Stabilisation of local oscillators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0067—Phase error detectors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0071—Control of loops
- H04L2027/0075—Error weighting
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
Description
Cum_Diff=Cum_Diff+(Cum_Power_Estimate−Target_power)。
(Cum_Power_Estimate<Target_Power)、かつ(Cum_Diff<0)の場合、
Global_lim=Global_lim+1である。
(Cum_Power_Estimate>Target_Power)の場合、
Global_lim=Global_lim−1である。
すなわち、全域電力閾値は、累積電力推定値が目標電力未満かつ累積差がゼロ未満である場合に限り、増分される。また、全域電力閾値は、累積電力推定値が目標電力を超える場合に限り、減分される。
なお、本発明は、実施の態様として以下の内容を含む。
〔態様1〕
マルチコアプロセッサチップにおいて電力消費を制御する方法であって、
前記マルチコアプロセッサチップ内部のコントローラにおいて、前記マルチコアプロセッサチップ内部の複数のコアプロセッサの1つ以上の電力推定値を蓄積することと、
蓄積された前記1つ以上の電力推定値の少なくとも一部に基づいて決定される累積電力推定値に基づいて全域電力閾値を決定することと、
各コアプロセッサにおける電力消費を、決定された前記全域電力閾値に基づいて制御することと、
を含む方法。
〔態様2〕
複数のコアプロセッサの前記1つ以上の電力推定値を蓄積することが、前記マルチコアプロセッサチップ内部の前記複数のコアプロセッサの1つ以上のサブセットの電力推定値の1つ以上の累積合計を受信することを含む、態様1に記載の方法。
〔態様3〕
複数のコアプロセッサの前記1つ以上の電力推定値を蓄積することが、前記マルチコアプロセッサチップ内部の前記複数のコアプロセッサに対応する複数の電力推定値を受信することを含む、態様1に記載の方法。
〔態様4〕
複数のコアプロセッサの前記1つ以上の電力推定値を蓄積することが、読取コマンドを前記コントローラから前記複数のコアプロセッサのうちの少なくとも1つのコアプロセッサへ送信することを含む、態様1に記載の方法。
〔態様5〕
読取コマンドを受信するコアプロセッサが、電力推定値の累積合計を表すパラメータ値を更新し、前記読取コマンドを前記更新された累積合計と共に、別の1つのコアプロセッサまたは前記コントローラに転送する、態様4に記載の方法。
〔態様6〕
前記全域電力閾値を決定することは、
決定された前記累積電力推定値と対応する経時平均とが、両方とも所望の目標電力よりも小さいことを判断すると、前記全域電力閾値を表すパラメータ値を増分することと、
決定された前記累積電力推定値が前記所望の目標電力よりも大きいことを判断すると、前記全域電力閾値を表すパラメータ値を減分することとを含む、
態様1に記載の方法。
〔態様7〕
前記所望の目標電力は、前記マルチコアプロセッサチップのユーザまたはメーカによって設定される定数である、態様6に記載の方法。
〔態様8〕
前記所望の目標電力は、前記マルチコアプロセッサチップの測定温度値の少なくとも一部に基づいて、動的に設定される、態様6に記載の方法。
〔態様9〕
前記マルチコアプロセッサチップ内部の1つ以上のコプロセッサブロックのクロック活動の1つ以上の表現を蓄積することと、
蓄積された前記1つ以上の表現の少なくとも一部に基づいて、前記1つ以上のコプロセッサブロックの1つ以上の電力推定値を決定することとを更に含み、
前記マルチコアプロセッサチップに対する前記累積電力推定値を決定することは更に、前記1つ以上のコプロセッサブロックの前記1つ以上の電力推定値に基づく、
態様1に記載の方法。
〔態様10〕
前記1つ以上のコプロセッサブロックの前記1つ以上の電力推定値を決定することは更に、ルックアップテーブルに基づく、態様9に記載の方法。
〔態様11〕
前記1つ以上のコプロセッサブロックの前記クロック活動の前記1つ以上の表現を蓄積することは、
各コプロセッサブロックにおいて、同じコプロセッサブロックのクロック活動のサイクルをカウントすることと、
カウントされたクロック活動のサイクルの所定数を前記コプロセッサブロックの前記クロック活動の前記表現内部で単一のシンボルにマッピングすることによって、前記コプロセッサブロックの前記クロック活動の表現を生成することと、
前記コントローラによって、前記コプロセッサブロックの前記クロック活動の前記表現を受信することとを含む、
態様9に記載の方法。
〔態様12〕
各コアプロセッサにおける電力消費を制御することは、各コアプロセッサに、前記全域電力閾値に基づいて前記コアプロセッサの電力消費を制御するように指示することを含む、態様1に記載の方法。
〔態様13〕
各コアプロセッサに電力消費を制御するように指示することは、決定される前記全域電力閾値の指示を各コアプロセッサに送信することを含む、態様12に記載の方法。
〔態様14〕
各コアプロセッサによって、前記全域電力閾値を局部電力限界と比較することを更に含む、態様13に記載の方法。
〔態様15〕
各コアプロセッサにおける電力消費を制御することは、マスタークロック周波数を調整することを含む、態様1に記載の方法。
〔態様16〕
マルチコアプロセッサチップであって、
複数のコアプロセッサと、
前記複数のコアプロセッサのうちの少なくとも1つに連結されるコントローラとを備え、前記コントローラは、
前記マルチコアプロセッサチップ内部の前記複数のコアプロセッサの1つ以上の電力推定値を蓄積し、
蓄積された前記1つ以上の電力推定値の少なくとも一部に基づいて決定される累積電力推定値に基づいて全域電力閾値を決定し、
各コアプロセッサにおける電力消費を、決定された前記全域電力閾値に基づいて制御するように構成される、
マルチコアプロセッサチップ。
〔態様17〕
前記複数のコアプロセッサの前記1つ以上の電力推定値を蓄積することにおいて、前記コントローラは、前記複数のコアプロセッサの1つ以上のサブセットの電力推定値の1つ以上の累積合計を受信するように構成される、態様16に記載のマルチコアプロセッサチップ。
〔態様18〕
複数のコアプロセッサの前記1つ以上の電力推定値を蓄積することにおいて、前記コントローラは、前記複数のコアプロセッサに対応する複数の電力推定値を受信するように構成される、態様16に記載のマルチコアプロセッサチップ。
〔態様19〕
複数のコアプロセッサの前記1つ以上の電力推定値を蓄積することにおいて、前記コントローラは、読取コマンドを前記コントローラから前記複数のコアプロセッサのうちの少なくとも1つのコアプロセッサへ送信するように構成される、態様16に記載のマルチコアプロセッサチップ。
〔態様20〕
前記複数のコアプロセッサからの前記少なくとも1つのコアプロセッサは、
読取コマンドを受信し、
電力推定値の累積合計を表すパラメータ値を更新し、
前記読取コマンドを前記更新された累積合計と共に、別の1つのコアプロセッサまたは前記コントローラに転送するように構成される、
態様19に記載のマルチコアプロセッサチップ。
〔態様21〕
前記全域電力閾値を決定することにおいて、前記コントローラは、
決定された前記累積電力推定値と対応する経時平均とが、両方とも所望の目標電力よりも小さいことを判断すると、前記全域電力閾値を表すパラメータ値を増分し、
決定された前記累積電力推定値が前記所望の目標電力よりも大きいことを判断すると、前記全域電力閾値を表すパラメータ値を減分するように構成される、
態様16に記載のマルチコアプロセッサチップ。
〔態様22〕
前記所望の目標電力は、前記マルチコアプロセッサチップのユーザまたはメーカによって設定される定数である、態様21に記載のマルチコアプロセッサチップ。
〔態様23〕
前記所望の目標電力は、前記マルチコアプロセッサチップの測定温度値の少なくとも一部に基づいて、動的に設定される、態様21に記載のマルチコアプロセッサチップ。
〔態様24〕
前記マルチコアプロセッサチップは更に1つ以上のコプロセッサブロックを含み、前記コントローラは更に、
前記1つ以上のコプロセッサブロックのクロック活動の1つ以上の表現を蓄積し、
蓄積された前記1つ以上の表現の少なくとも一部に基づいて、前記1つ以上のコプロセッサブロックの1つ以上の電力推定値を決定するように構成され、
前記マルチコアプロセッサチップに対する前記累積電力推定値を決定することは更に、前記1つ以上のコプロセッサブロックの前記1つ以上の電力推定値に基づく、
態様16に記載のマルチコアプロセッサチップ。
〔態様25〕
前記1つ以上のコプロセッサブロックの前記1つ以上の電力推定値を決定することにおいて、前記コントローラは更に、ルックアップテーブルを照合して各コプロセッサブロックの前記電力推定値を決定するように構成される、態様24に記載のマルチコアプロセッサチップ。
〔態様26〕
前記1つ以上のコプロセッサブロックの前記クロック活動の1つ以上の表現を蓄積することにおいて、各コプロセッサブロックは、
各コプロセッサブロックにおいて、同じコプロセッサブロックのクロック活動のサイクルをカウントし、
カウントされたクロック活動のサイクルの所定数を前記コプロセッサブロックの前記クロック活動の前記表現内部で単一のシンボルにマッピングすることによって、前記コプロセッサブロックの前記クロック活動の表現を生成し、
前記コプロセッサブロックの前記クロック活動の前記表現を前記コントローラに送信するように構成される、
態様24に記載のマルチコアプロセッサチップ。
〔態様27〕
各コアプロセッサにおける電力消費を制御することにおいて、前記コントローラは更に、各コアプロセッサに、前記全域電力閾値に基づいて前記コアプロセッサの電力消費を制御するよう指示するように構成される、態様16に記載のマルチコアプロセッサチップ。
〔態様28〕
各コアプロセッサに電力消費を制御するよう指示することにおいて、前記コントローラは更に、決定される前記全域電力閾値の指示を各コアプロセッサに送信するように構成される、態様27に記載のマルチコアプロセッサチップ。
〔態様29〕
各コアプロセッサは、前記全域電力閾値を局部電力限界と比較するように構成される、態様28に記載のマルチコアプロセッサチップ。
〔態様30〕
各コアプロセッサにおける電力消費を制御することにおいて、前記コントローラは、マスタークロック周波数を調整するように構成される、態様16に記載のマルチコアプロセッサチップ。
110 中央コントローラ
120 コアプロセッサ
130 コプロセッサブロック
510 クロック信号
511 アイドル状態
520 修正クロック信号
Claims (34)
- マルチコアプロセッサチップにおいて電力消費を制御する方法であって、
前記マルチコアプロセッサチップ内部のコントローラにおいて、前記マルチコアプロセッサチップ内部の複数のコアプロセッサの1つ以上の電力推定値を蓄積することであって、読取コマンドを前記コントローラから前記複数のコアプロセッサのうちの少なくとも1つのコアプロセッサへ送信することを含む、複数のコアプロセッサの前記1つ以上の電力推定値を蓄積することと、
蓄積された前記1つ以上の電力推定値の少なくとも一部に基づいて決定される累積電力推定値に基づいて全域電力閾値を決定することと、
各コアプロセッサにおける電力消費を、決定された前記全域電力閾値に基づいて制御することと、
を含み、
前記読取コマンドを受信するコアプロセッサが、電力推定値の累積合計を表すパラメータ値を更新することによって、更新された累積合計を生成し、前記読取コマンドを前記更新された累積合計と共に、別の1つのコアプロセッサまたは前記コントローラに転送する、方法。 - マルチコアプロセッサチップにおいて電力消費を制御する方法であって、
前記マルチコアプロセッサチップ内部のコントローラにおいて、前記マルチコアプロセッサチップ内部の複数のコアプロセッサの1つ以上の電力推定値を蓄積することと、
蓄積された前記1つ以上の電力推定値の少なくとも一部に基づいて決定される累積電力推定値に基づいて全域電力閾値を決定することと、
各コアプロセッサにおける電力消費を、決定された前記全域電力閾値に基づいて制御することと、
前記マルチコアプロセッサチップ内部の1つ以上のコプロセッサブロックのクロック活動の1つ以上の表現を蓄積することと、
蓄積された前記1つ以上の表現の少なくとも一部に基づいて、前記1つ以上のコプロセッサブロックの1つ以上の電力推定値を決定することとを含み、
前記マルチコアプロセッサチップに対する前記累積電力推定値を決定することは更に、前記1つ以上のコプロセッサブロックの前記1つ以上の電力推定値に基づき、
前記1つ以上のコプロセッサブロックの前記クロック活動の前記1つ以上の表現を蓄積することは、
各コプロセッサブロックにおいて、同じコプロセッサブロックのクロック活動のサイクルをカウントすることと、
カウントされたクロック活動のサイクルの所定数を前記コプロセッサブロックの前記クロック活動の前記表現内部で単一のシンボルにマッピングすることによって、前記コプロセッサブロックの前記クロック活動の表現を生成することと、
前記コントローラによって、前記コプロセッサブロックの前記クロック活動の前記表現を受信することとを含む、方法。 - マルチコアプロセッサチップにおいて電力消費を制御する方法であって、
前記マルチコアプロセッサチップ内部のコントローラにおいて、前記マルチコアプロセッサチップ内部の複数のコアプロセッサの1つ以上の電力推定値を蓄積することと、
蓄積された前記1つ以上の電力推定値の少なくとも一部に基づいて決定される累積電力推定値に基づいて全域電力閾値を決定することと、
各コアプロセッサにおける電力消費を、決定された前記全域電力閾値に基づいて制御することであって、コアプロセッサに、前記全域電力閾値に基づいて前記コアプロセッサの電力消費を制御するように指示することを含み、各コアプロセッサに電力消費を制御するように指示することは、決定される前記全域電力閾値の指示を各コアプロセッサに送信することを含む、各コアプロセッサにおける電力消費を制御することと、
を含み、
各コアプロセッサによって、前記全域電力閾値を局部電力限界と比較することを更に含む方法。 - 複数のコアプロセッサの前記1つ以上の電力推定値を蓄積することが、前記マルチコアプロセッサチップ内部の前記複数のコアプロセッサの1つ以上のサブセットの電力推定値の1つ以上の累積合計を受信することを含む、請求項1から3のいずれか一項に記載の方法。
- 複数のコアプロセッサの前記1つ以上の電力推定値を蓄積することが、前記マルチコアプロセッサチップ内部の前記複数のコアプロセッサに対応する複数の電力推定値を受信することを含む、請求項1から3のいずれか一項に記載の方法。
- 複数のコアプロセッサの前記1つ以上の電力推定値を蓄積することが、読取コマンドを前記コントローラから前記複数のコアプロセッサのうちの少なくとも1つのコアプロセッサへ送信することを含む、請求項2または3に記載の方法。
- 前記読取コマンドを受信するコアプロセッサが、電力推定値の累積合計を表すパラメータ値を更新することによって、更新された累積合計を生成し、前記読取コマンドを前記更新された累積合計と共に、別の1つのコアプロセッサまたは前記コントローラに転送する、請求項6に記載の方法。
- 前記全域電力閾値を決定することは、
決定された前記累積電力推定値と対応する経時平均とが、両方とも所望の目標電力よりも小さいことを判断すると、前記全域電力閾値を表すパラメータ値を増分することと、
決定された前記累積電力推定値が前記所望の目標電力よりも大きいことを判断すると、前記全域電力閾値を表すパラメータ値を減分することとを含む、
請求項1から3のいずれか一項に記載の方法。 - 前記所望の目標電力は、前記マルチコアプロセッサチップのユーザまたはメーカによって設定される定数である、請求項8に記載の方法。
- 前記所望の目標電力は、前記マルチコアプロセッサチップの測定温度値の少なくとも一部に基づいて、動的に設定される、請求項8に記載の方法。
- 前記マルチコアプロセッサチップ内部の1つ以上のコプロセッサブロックのクロック活動の1つ以上の表現を蓄積することと、
蓄積された前記1つ以上の表現の少なくとも一部に基づいて、前記1つ以上のコプロセッサブロックの1つ以上の電力推定値を決定することとを更に含み、
前記マルチコアプロセッサチップに対する前記累積電力推定値を決定することは更に、前記1つ以上のコプロセッサブロックの前記1つ以上の電力推定値に基づく、
請求項1または3に記載の方法。 - 前記1つ以上のコプロセッサブロックの前記1つ以上の電力推定値を決定することは更に、ルックアップテーブルに基づく、請求項2または11に記載の方法。
- 前記1つ以上のコプロセッサブロックの前記クロック活動の前記1つ以上の表現を蓄積することは、
各コプロセッサブロックにおいて、同じコプロセッサブロックのクロック活動のサイクルをカウントすることと、
カウントされたクロック活動のサイクルの所定数を前記コプロセッサブロックの前記クロック活動の前記表現内部で単一のシンボルにマッピングすることによって、前記コプロセッサブロックの前記クロック活動の表現を生成することと、
前記コントローラによって、前記コプロセッサブロックの前記クロック活動の前記表現を受信することとを含む、
請求項11に記載の方法。 - 各コアプロセッサにおける電力消費を制御することは、各コアプロセッサに、前記全域電力閾値に基づいて前記コアプロセッサの電力消費を制御するように指示することを含む、請求項1または2に記載の方法。
- 各コアプロセッサに電力消費を制御するように指示することは、決定される前記全域電力閾値の指示を各コアプロセッサに送信することを含む、請求項14に記載の方法。
- 各コアプロセッサによって、前記全域電力閾値を局部電力限界と比較することを更に含む、請求項15に記載の方法。
- 各コアプロセッサにおける電力消費を制御することは、マスタークロック周波数を調整することを含む、請求項1から3のいずれか一項に記載の方法。
- マルチコアプロセッサチップであって、
複数のコアプロセッサと、
前記複数のコアプロセッサのうちの少なくとも1つに連結されるコントローラとを備え、前記コントローラは、
前記マルチコアプロセッサチップ内部の前記複数のコアプロセッサの1つ以上の電力推定値を蓄積し、
蓄積された前記1つ以上の電力推定値の少なくとも一部に基づいて決定される累積電力推定値に基づいて全域電力閾値を決定し、
各コアプロセッサにおける電力消費を、決定された前記全域電力閾値に基づいて制御するように構成され、
複数のコアプロセッサの前記1つ以上の電力推定値を蓄積することにおいて、前記コントローラは、読取コマンドを前記コントローラから前記複数のコアプロセッサのうちの少なくとも1つのコアプロセッサへ送信するように構成され、
前記複数のコアプロセッサからの前記少なくとも1つのコアプロセッサは、
前記読取コマンドを受信し、
電力推定値の累積合計を表すパラメータ値を更新することによって、更新された累積合計を生成し、
前記読取コマンドを前記更新された累積合計と共に、別の1つのコアプロセッサまたは前記コントローラに転送するように構成される、
マルチコアプロセッサチップ。 - マルチコアプロセッサチップであって、
複数のコアプロセッサと、
前記複数のコアプロセッサのうちの少なくとも1つに連結されるコントローラとを備え、前記コントローラは、
前記マルチコアプロセッサチップ内部の前記複数のコアプロセッサの1つ以上の電力推定値を蓄積し、
蓄積された前記1つ以上の電力推定値の少なくとも一部に基づいて決定される累積電力推定値に基づいて全域電力閾値を決定し、
各コアプロセッサにおける電力消費を、決定された前記全域電力閾値に基づいて制御するように構成され、
前記マルチコアプロセッサチップは更に1つ以上のコプロセッサブロックを含み、前記コントローラは更に、
前記1つ以上のコプロセッサブロックのクロック活動の1つ以上の表現を蓄積し、
蓄積された前記1つ以上の表現の少なくとも一部に基づいて、前記1つ以上のコプロセッサブロックの1つ以上の電力推定値を決定するように構成され、
前記マルチコアプロセッサチップに対する前記累積電力推定値を決定することは更に、前記1つ以上のコプロセッサブロックの前記1つ以上の電力推定値に基づき、
前記1つ以上のコプロセッサブロックの前記クロック活動の1つ以上の表現を蓄積することにおいて、各コプロセッサブロックは、
各コプロセッサブロックにおいて、同じコプロセッサブロックのクロック活動のサイクルをカウントし、
カウントされたクロック活動のサイクルの所定数を前記コプロセッサブロックの前記クロック活動の前記表現内部で単一のシンボルにマッピングすることによって、前記コプロセッサブロックの前記クロック活動の表現を生成し、
前記コプロセッサブロックの前記クロック活動の前記表現を前記コントローラに送信するように構成される、
マルチコアプロセッサチップ。 - マルチコアプロセッサチップであって、
複数のコアプロセッサと、
前記複数のコアプロセッサのうちの少なくとも1つに連結されるコントローラとを備え、前記コントローラは、
前記マルチコアプロセッサチップ内部の前記複数のコアプロセッサの1つ以上の電力推定値を蓄積し、
蓄積された前記1つ以上の電力推定値の少なくとも一部に基づいて決定される累積電力推定値に基づいて全域電力閾値を決定し、
各コアプロセッサにおける電力消費を、決定された前記全域電力閾値に基づいて制御するように構成され、
各コアプロセッサにおける電力消費を制御することにおいて、前記コントローラは更に、各コアプロセッサに、前記全域電力閾値に基づいて前記コアプロセッサの電力消費を制御するよう指示するように構成され、
各コアプロセッサに電力消費を制御するよう指示することにおいて、前記コントローラは更に、決定される前記全域電力閾値の指示を各コアプロセッサに送信するように構成され、
各コアプロセッサは、前記全域電力閾値を局部電力限界と比較するように構成される、
マルチコアプロセッサチップ。 - 前記複数のコアプロセッサの前記1つ以上の電力推定値を蓄積することにおいて、前記コントローラは、前記複数のコアプロセッサの1つ以上のサブセットの電力推定値の1つ以上の累積合計を受信するように構成される、請求項18から20のいずれか一項に記載のマルチコアプロセッサチップ。
- 複数のコアプロセッサの前記1つ以上の電力推定値を蓄積することにおいて、前記コントローラは、前記複数のコアプロセッサに対応する複数の電力推定値を受信するように構成される、請求項18から20のいずれか一項に記載のマルチコアプロセッサチップ。
- 複数のコアプロセッサの前記1つ以上の電力推定値を蓄積することにおいて、前記コントローラは、読取コマンドを前記コントローラから前記複数のコアプロセッサのうちの少なくとも1つのコアプロセッサへ送信するように構成される、請求項19または20に記載のマルチコアプロセッサチップ。
- 前記複数のコアプロセッサからの前記少なくとも1つのコアプロセッサは、
前記読取コマンドを受信し、
電力推定値の累積合計を表すパラメータ値を更新することによって、更新された累積合計を生成し、
前記読取コマンドを前記更新された累積合計と共に、別の1つのコアプロセッサまたは前記コントローラに転送するように構成される、
請求項23に記載のマルチコアプロセッサチップ。 - 前記全域電力閾値を決定することにおいて、前記コントローラは、
決定された前記累積電力推定値と対応する経時平均とが、両方とも所望の目標電力よりも小さいことを判断すると、前記全域電力閾値を表すパラメータ値を増分し、
決定された前記累積電力推定値が前記所望の目標電力よりも大きいことを判断すると、前記全域電力閾値を表すパラメータ値を減分するように構成される、
請求項18から20のいずれか一項に記載のマルチコアプロセッサチップ。 - 前記所望の目標電力は、前記マルチコアプロセッサチップのユーザまたはメーカによって設定される定数である、請求項25に記載のマルチコアプロセッサチップ。
- 前記所望の目標電力は、前記マルチコアプロセッサチップの測定温度値の少なくとも一部に基づいて、動的に設定される、請求項25に記載のマルチコアプロセッサチップ。
- 前記マルチコアプロセッサチップは更に1つ以上のコプロセッサブロックを含み、前記コントローラは更に、
前記1つ以上のコプロセッサブロックのクロック活動の1つ以上の表現を蓄積し、
蓄積された前記1つ以上の表現の少なくとも一部に基づいて、前記1つ以上のコプロセッサブロックの1つ以上の電力推定値を決定するように構成され、
前記マルチコアプロセッサチップに対する前記累積電力推定値を決定することは更に、前記1つ以上のコプロセッサブロックの前記1つ以上の電力推定値に基づく、
請求項18または20に記載のマルチコアプロセッサチップ。 - 前記1つ以上のコプロセッサブロックの前記1つ以上の電力推定値を決定することにおいて、前記コントローラは更に、ルックアップテーブルを照合して各コプロセッサブロックの前記電力推定値を決定するように構成される、請求項19または28に記載のマルチコアプロセッサチップ。
- 前記1つ以上のコプロセッサブロックの前記クロック活動の1つ以上の表現を蓄積することにおいて、各コプロセッサブロックは、
各コプロセッサブロックにおいて、同じコプロセッサブロックのクロック活動のサイクルをカウントし、
カウントされたクロック活動のサイクルの所定数を前記コプロセッサブロックの前記クロック活動の前記表現内部で単一のシンボルにマッピングすることによって、前記コプロセッサブロックの前記クロック活動の表現を生成し、
前記コプロセッサブロックの前記クロック活動の前記表現を前記コントローラに送信するように構成される、
請求項28に記載のマルチコアプロセッサチップ。 - 各コアプロセッサにおける電力消費を制御することにおいて、前記コントローラは更に、各コアプロセッサに、前記全域電力閾値に基づいて前記コアプロセッサの電力消費を制御するよう指示するように構成される、請求項18または19に記載のマルチコアプロセッサチップ。
- 各コアプロセッサに電力消費を制御するよう指示することにおいて、前記コントローラは更に、決定される前記全域電力閾値の指示を各コアプロセッサに送信するように構成される、請求項31に記載のマルチコアプロセッサチップ。
- 各コアプロセッサは、前記全域電力閾値を局部電力限界と比較するように構成される、請求項32に記載のマルチコアプロセッサチップ。
- 各コアプロセッサにおける電力消費を制御することにおいて、前記コントローラは、マスタークロック周波数を調整するように構成される、請求項18から20のいずれか一項に記載のマルチコアプロセッサチップ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/038,549 US9671844B2 (en) | 2013-09-26 | 2013-09-26 | Method and apparatus for managing global chip power on a multicore system on chip |
US14/038,549 | 2013-09-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015079496A JP2015079496A (ja) | 2015-04-23 |
JP6169547B2 true JP6169547B2 (ja) | 2017-07-26 |
Family
ID=52623702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014192982A Active JP6169547B2 (ja) | 2013-09-26 | 2014-09-22 | チップ上のマルチコアシステムの全域チップ電力を管理する方法およびその装置 |
Country Status (6)
Country | Link |
---|---|
US (5) | US9671844B2 (ja) |
JP (1) | JP6169547B2 (ja) |
KR (1) | KR101701004B1 (ja) |
CN (2) | CN104516475B (ja) |
DE (1) | DE102014014301B4 (ja) |
HK (1) | HK1209210A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8356194B2 (en) | 2010-01-28 | 2013-01-15 | Cavium, Inc. | Method and apparatus for estimating overshoot power after estimating power of executing events |
US9671844B2 (en) | 2013-09-26 | 2017-06-06 | Cavium, Inc. | Method and apparatus for managing global chip power on a multicore system on chip |
US20150220128A1 (en) * | 2014-02-04 | 2015-08-06 | Infineon Technologies Ag | Method and Apparatus for Use in a Data Processing System |
US9477243B2 (en) * | 2014-12-22 | 2016-10-25 | Intel Corporation | System maximum current protection |
US9760159B2 (en) | 2015-04-08 | 2017-09-12 | Microsoft Technology Licensing, Llc | Dynamic power routing to hardware accelerators |
US9798376B2 (en) * | 2015-08-03 | 2017-10-24 | Qualcomm Incorporated | Power distribution network (PDN) droop/overshoot mitigation |
KR102599653B1 (ko) * | 2015-11-20 | 2023-11-08 | 삼성전자주식회사 | 냉각 알고리즘을 수행하는 집적 회로와 이를 포함하는 모바일 장치 |
KR102578648B1 (ko) | 2016-03-14 | 2023-09-13 | 삼성전자주식회사 | 모뎀 데이터에 따라 코어 스위칭이 수행되는 애플리케이션 프로세서 및 이를 포함하는 시스템 온 칩 |
CN106598203B (zh) * | 2016-12-21 | 2019-04-23 | 上海海事大学 | 一种数据密集环境下的单芯片多处理器***的电源管理方法 |
US20200142461A1 (en) * | 2018-10-31 | 2020-05-07 | Bitmain Inc. | Integrated circuit with chip-level serial power domains, and circuit board having the same |
CN109831144A (zh) * | 2019-03-01 | 2019-05-31 | 深圳市道通智能航空技术有限公司 | 温度保护方法、装置和无人飞行器 |
CN110413414A (zh) | 2019-07-29 | 2019-11-05 | 北京百度网讯科技有限公司 | 用于平衡负载的方法、装置、设备和计算机可读存储介质 |
US11287872B2 (en) * | 2020-02-04 | 2022-03-29 | Qualcomm Incorporated | Multi-thread power limiting via shared limit |
EP4143732A1 (en) | 2020-05-01 | 2023-03-08 | Monday.com Ltd. | Digital processing systems and methods for enhanced collaborative workflow and networking systems, methods, and devices |
CN113065229A (zh) * | 2021-03-10 | 2021-07-02 | 电子科技大学 | 一种众核暗硅芯片的实时功率预算技术 |
US11592889B2 (en) * | 2021-05-12 | 2023-02-28 | Apple Inc. | Die-to-die dynamic clock and power gating |
US11698671B2 (en) * | 2021-09-22 | 2023-07-11 | Apple Inc. | Peak power management for processing units |
US11709529B2 (en) * | 2021-10-12 | 2023-07-25 | Hewlett Packard Enterprise Development Lp | Variable enhanced processor performance |
WO2023101663A1 (en) * | 2021-12-01 | 2023-06-08 | Picoai Limeted | Method and apparatus of power control based on block activities |
Family Cites Families (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5887611A (ja) | 1981-11-20 | 1983-05-25 | Fujitsu Ltd | 可変クロツク発振器 |
JPH0744408A (ja) | 1993-07-27 | 1995-02-14 | Pfu Ltd | 内部に温度検出機能を備えたマイクロプロセッサ |
JPH1091268A (ja) | 1996-09-11 | 1998-04-10 | Sony Corp | 半導体回路のクロック周波数制御方法およびデータ処理装置 |
JPH11232147A (ja) | 1998-02-16 | 1999-08-27 | Toshiba Corp | パワーエスティメーション装置、パワーエスティメーション方法、及びパワーエスティメーションプログラムを記録した機械読み取り可能な記録媒体 |
US6367023B2 (en) | 1998-12-23 | 2002-04-02 | Intel Corporation | Method and apparatus of measuring current, voltage, or duty cycle of a power supply to manage power consumption in a computer system |
US6363490B1 (en) | 1999-03-30 | 2002-03-26 | Intel Corporation | Method and apparatus for monitoring the temperature of a processor |
US6564328B1 (en) | 1999-12-23 | 2003-05-13 | Intel Corporation | Microprocessor with digital power throttle |
US7516334B2 (en) | 2001-03-22 | 2009-04-07 | Sony Computer Entertainment Inc. | Power management for processing modules |
US6834353B2 (en) | 2001-10-22 | 2004-12-21 | International Business Machines Corporation | Method and apparatus for reducing power consumption of a processing integrated circuit |
US6957352B2 (en) | 2002-03-15 | 2005-10-18 | Intel Corporation | Processor temperature control interface |
US7086058B2 (en) | 2002-06-06 | 2006-08-01 | International Business Machines Corporation | Method and apparatus to eliminate processor core hot spots |
US7051306B2 (en) * | 2003-05-07 | 2006-05-23 | Mosaid Technologies Corporation | Managing power on integrated circuits using power islands |
US8037445B2 (en) | 2003-08-20 | 2011-10-11 | Hewlett-Packard Development Company, L.P. | System for and method of controlling a VLSI environment |
JP2005295768A (ja) | 2004-04-05 | 2005-10-20 | Yazaki Corp | 電源分配システム |
US7231474B1 (en) | 2004-06-01 | 2007-06-12 | Advanced Micro Devices, Inc. | Serial interface having a read temperature command |
JP3805344B2 (ja) | 2004-06-22 | 2006-08-02 | 株式会社ソニー・コンピュータエンタテインメント | プロセッサ、情報処理装置およびプロセッサの制御方法 |
WO2006024325A1 (en) * | 2004-08-31 | 2006-03-09 | Freescale Semiconductor, Inc. | Method for estimating power consumption |
US7437581B2 (en) | 2004-09-28 | 2008-10-14 | Intel Corporation | Method and apparatus for varying energy per instruction according to the amount of available parallelism |
US7878016B2 (en) | 2004-12-30 | 2011-02-01 | Intel Corporation | Device and method for on-die temperature measurement |
US7444526B2 (en) | 2005-06-16 | 2008-10-28 | International Business Machines Corporation | Performance conserving method for reducing power consumption in a server system |
JP2007122657A (ja) | 2005-10-31 | 2007-05-17 | Toshiba Corp | 消費電流制御システム |
US7721128B2 (en) | 2005-11-29 | 2010-05-18 | International Business Machines Corporation | Implementation of thermal throttling logic |
US7421601B2 (en) | 2006-02-17 | 2008-09-02 | International Business Machines Corporation | Method and system for controlling power in a chip through a power-performance monitor and control unit |
JP2007233782A (ja) | 2006-03-02 | 2007-09-13 | Lenovo Singapore Pte Ltd | 発熱量の制御方法およびコンピュータ |
US20070260894A1 (en) | 2006-05-03 | 2007-11-08 | Aguilar Maximino Jr | Optimizing thermal performance using feed-back directed optimization |
US8037893B2 (en) | 2006-05-03 | 2011-10-18 | International Business Machines Corporation | Optimizing thermal performance using thermal flow analysis |
CN100517176C (zh) | 2006-06-21 | 2009-07-22 | 国际商业机器公司 | 实现热调节逻辑的数据处理***和方法 |
US7584369B2 (en) | 2006-07-26 | 2009-09-01 | International Business Machines Corporation | Method and apparatus for monitoring and controlling heat generation in a multi-core processor |
US8122265B2 (en) | 2006-12-29 | 2012-02-21 | Intel Corporation | Power management using adaptive thermal throttling |
US8117478B2 (en) | 2006-12-29 | 2012-02-14 | Intel Corporation | Optimizing power usage by processor cores based on architectural events |
JP2009031689A (ja) | 2007-07-30 | 2009-02-12 | Ricoh Co Ltd | 温度監視装置及び温度監視方法 |
JP4395800B2 (ja) | 2007-09-18 | 2010-01-13 | 日本電気株式会社 | 電力管理システムおよび電力管理方法 |
JP2009129137A (ja) | 2007-11-22 | 2009-06-11 | Hitachi High-Technologies Corp | マイクロプロセッサの温度監視制御装置、およびマイクロプロセッサの温度監視制御方法 |
US7949889B2 (en) | 2008-01-07 | 2011-05-24 | Apple Inc. | Forced idle of a data processing system |
US8001394B2 (en) | 2008-01-31 | 2011-08-16 | International Business Machines Corporation | Method and system of multi-core microprocessor power management and control via per-chiplet, programmable power modes |
JP5056573B2 (ja) * | 2008-05-09 | 2012-10-24 | 富士通株式会社 | 設計支援プログラム、設計支援装置、および設計支援方法 |
US8402290B2 (en) | 2008-10-31 | 2013-03-19 | Intel Corporation | Power management for multiple processor cores |
US8880922B2 (en) | 2009-03-05 | 2014-11-04 | Hitachi, Ltd. | Computer and power management system for computer |
US8775830B2 (en) * | 2009-12-16 | 2014-07-08 | Qualcomm Incorporated | System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on temperature |
KR101155202B1 (ko) * | 2009-12-24 | 2012-06-13 | 포항공과대학교 산학협력단 | 멀티 코어 프로세서의 전력 관리 방법, 멀티 코어 프로세서의 전력 관리 방법이 기록된 기록매체 및 이를 실행하는 멀티 코어 프로세서 시스템 |
US8356194B2 (en) | 2010-01-28 | 2013-01-15 | Cavium, Inc. | Method and apparatus for estimating overshoot power after estimating power of executing events |
US20120144215A1 (en) * | 2010-12-03 | 2012-06-07 | Advanced Micro Devices, Inc. | Maximum current limiting method and apparatus |
US9250682B2 (en) * | 2012-12-31 | 2016-02-02 | Intel Corporation | Distributed power management for multi-core processors |
US9671844B2 (en) | 2013-09-26 | 2017-06-06 | Cavium, Inc. | Method and apparatus for managing global chip power on a multicore system on chip |
-
2013
- 2013-09-26 US US14/038,549 patent/US9671844B2/en active Active
-
2014
- 2014-09-22 JP JP2014192982A patent/JP6169547B2/ja active Active
- 2014-09-25 KR KR1020140128554A patent/KR101701004B1/ko active IP Right Grant
- 2014-09-25 CN CN201410498360.9A patent/CN104516475B/zh active Active
- 2014-09-25 CN CN201710532160.4A patent/CN107272876B/zh active Active
- 2014-09-25 DE DE102014014301.5A patent/DE102014014301B4/de active Active
-
2015
- 2015-10-09 HK HK15109894.1A patent/HK1209210A1/xx unknown
-
2017
- 2017-04-27 US US15/499,531 patent/US10152102B2/en active Active
-
2018
- 2018-12-05 US US16/210,987 patent/US10732684B2/en active Active
-
2020
- 2020-06-08 US US16/895,438 patent/US10983576B2/en active Active
-
2021
- 2021-03-16 US US17/202,557 patent/US11709534B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20150089251A1 (en) | 2015-03-26 |
DE102014014301A1 (de) | 2015-03-26 |
US9671844B2 (en) | 2017-06-06 |
CN104516475B (zh) | 2017-07-21 |
US20170228007A1 (en) | 2017-08-10 |
US11709534B2 (en) | 2023-07-25 |
US10983576B2 (en) | 2021-04-20 |
CN107272876B (zh) | 2020-09-22 |
KR20150034650A (ko) | 2015-04-03 |
HK1209210A1 (en) | 2016-03-24 |
KR101701004B1 (ko) | 2017-02-13 |
DE102014014301B4 (de) | 2018-08-16 |
CN104516475A (zh) | 2015-04-15 |
JP2015079496A (ja) | 2015-04-23 |
US20200301491A1 (en) | 2020-09-24 |
US10152102B2 (en) | 2018-12-11 |
US20210200287A1 (en) | 2021-07-01 |
US10732684B2 (en) | 2020-08-04 |
CN107272876A (zh) | 2017-10-20 |
US20190107874A1 (en) | 2019-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6169547B2 (ja) | チップ上のマルチコアシステムの全域チップ電力を管理する方法およびその装置 | |
KR102210355B1 (ko) | 적응적 전력 제어 루프 | |
US8261112B2 (en) | Optimizing power consumption by tracking how program runtime performance metrics respond to changes in operating frequency | |
JP5282349B2 (ja) | マルチプロセッシングシステム | |
JP4490298B2 (ja) | プロセッサ電力制御装置及びプロセッサ電力制御方法 | |
US10599207B2 (en) | Management of core power state transition in a microprocessor | |
US8776069B2 (en) | Energy and performance optimizing job scheduling | |
TW201426279A (zh) | 微處理器、操作微處理器的方法以及電腦程式產品 | |
EP2808789A2 (en) | Multi-core apparatus and job scheduling method thereof | |
CN110941325A (zh) | 处理器的调频方法及装置、计算设备 | |
JP2004038291A (ja) | クロック周波数の制御方法および電子機器 | |
JP2017211928A (ja) | 分散処理制御システム及び分散処理制御方法 | |
JP2003271401A (ja) | 負荷監視機能を有するマイクロプロセッサ | |
JP2007172322A (ja) | 分散処理型マルチプロセッサシステム、制御方法、マルチプロセッサ割り込み制御装置及びプログラム | |
CN115289638A (zh) | 一种空调频率控制方法、装置、设备和存储介质 | |
KR102613979B1 (ko) | 멀티 코어 프로세서 전력 관리 장치 및 방법 | |
JPH11110063A (ja) | コンピュータシステム | |
WO2021056277A1 (zh) | 一种执行程序的方法 | |
CN116502571A (zh) | 一种待机零功耗***的设计方法 | |
JP2018163528A (ja) | 車両制御装置 | |
JP2011155446A (ja) | データ送信実行制御装置および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160705 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160817 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170509 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170628 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6169547 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |