TWI768712B - 單晶矽的製造方法 - Google Patents
單晶矽的製造方法 Download PDFInfo
- Publication number
- TWI768712B TWI768712B TW110105291A TW110105291A TWI768712B TW I768712 B TWI768712 B TW I768712B TW 110105291 A TW110105291 A TW 110105291A TW 110105291 A TW110105291 A TW 110105291A TW I768712 B TWI768712 B TW I768712B
- Authority
- TW
- Taiwan
- Prior art keywords
- single crystal
- crystal silicon
- silicon
- defects
- phosphorus
- Prior art date
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本發明係提供一種單晶矽的製造方法，係將在單晶矽鑄錠提拉時產生的Si-P缺陷之成長予以抑制，能夠穩定地生產磊晶基板而不取決於磊晶成長的方法及／或磊晶成長的方法之製程中的不均。本發明所提供之單晶矽的製造方法係藉由柴可拉斯基法進行育成，添加磷作為摻雜物，且在單晶矽育成中監測以及調節冷卻過程中的各單晶部位之700℃至600℃的通過時間，藉此製作電阻率為0.6 mΩ·cm至1.0 mΩ·cm的單晶矽。
Description
本發明係關於一種添加有磷(P)的低電阻率之單晶矽的製造方法。
在功率MOSFET(metal oxide semiconductor field effect transistor；金屬氧化物半導體場效電晶體)用磊晶矽晶圓(epitaxial silicon wafer)中，要求著基板的低電阻率化，到現在為止已知有1mΩ．cm以下的基板。要降低矽晶圓的基板電阻率有以下的方法：在單晶矽之鑄錠(ingot)的提拉步驟中對熔融矽添加砷(As)、銻(Sb)作為電阻率調整用的n型摻雜物(n-type dopant)。但是，由於這些摻雜物非常容易揮發，故難以提高單晶矽中的摻雜物濃度，結果無法充分地降低基板電阻率。因此，n型摻雜物種從As、Sb向磷移轉，磷的濃度為約1×1020atoms/cc左右。
然而，在單晶鑄錠成長時添加高濃度的磷，例如在將電阻率設為1.1mΩ．cm以下之情形下，若於從這樣的單晶鑄錠所切出來的矽晶圓使磊晶膜成長，則積層缺陷(堆疊缺陷(stacking fault)，以下也稱「SF」)會多數產生於磊晶膜。該SF係作為階差而出現在磊晶矽晶圓的表面，該磊晶矽晶圓的表面的亮點缺陷(LPD：light point defect)的數量增加。
磊晶成長後之SF的產生原因係在於在結晶提拉中產生的磷與氧(O)的團簇(cluster)缺陷，且報告有單晶矽鑄錠成長方法以及單晶矽鑄錠成長方法
之後的熱處理、磊晶成長中的SF抑制技術。例如，於專利文獻1中記載有以下內容：於在以電阻率成為0.6mΩ．cm至0.9mΩ．cm之方式添加了磷的矽晶圓的表面使磊晶膜成長之磊晶矽晶圓的製造方法中，使用從在結晶冷卻過程中的各結晶部位之通過溫度570±70℃不超過通過時間200分鐘的單晶矽鑄錠之部位所切出來的晶圓；以及為了去除P-O團簇，在去除矽晶圓的背面氧化膜後，在磊晶成長前導入於氬氣氛圍(argon gas atmosphere)下以1200℃至1220℃之溫度進行熱處理的氬退火(argon annealing)步驟。
於專利文獻2中揭示有一種磊晶矽晶圓的製造方法，係具備：在藉由柴可拉斯基(Czochralski)法所製造的單晶矽之晶圓的背面形成氧化膜的步驟；去除前述背面氧化膜的步驟；針對已去除背面氧化膜之矽晶圓，在氬氣氛圍下進行熱處理的步驟；以及在氬退火後的矽晶圓之表面形成磊晶膜的步驟。進一步地於專利文獻2中揭示有以下的磊晶矽晶圓的製造方法：前述磊晶膜形成步驟係具有：在包含氫以及氯化氫之氣體氛圍下針對矽晶圓進行熱處理，藉此蝕刻前述矽晶圓之表層的預焙(prebake)步驟；以及在前述預焙步驟後的矽晶圓之表面使磊晶膜成長的步驟；前述氬退火步驟係將在矽晶圓存在於表層的磷與氧之團簇予以溶體化(solutionize)；前述預焙步驟係以矽晶圓表層的加工裕度(machining allowance)比在氬退火步驟中團簇會溶體化之表層的厚度還小之方式進行。
然而，由於專利文獻1以及專利文獻2的技術都是在磊晶成長前的高溫下進行氬退火，與磷關連的缺陷會因此在此時再成長，所以在磊晶後的SF之抑制中為反效果。
在專利文獻3中揭示有一種單晶矽的提拉方法，係使種晶與在矽
熔液添加赤磷而成的摻雜物添加熔液接觸而進行提拉。在專利文獻3的方法中係以單晶矽的電阻率成為0.9mΩ．cm以下之方式形成長度為550mm以下的直體部；在直體部之下端形成長度100mm至140mm的尾部；以及在將直體部之上端設為590℃以上之狀態下將該單晶矽從摻雜物添加熔液切離。
然而，若形成100mm至140mm的尾部，則無法充分地抑制從P以及Si所形成的聚集(Si-P)缺陷成長，磊晶成長後的SF會增加，穩定地生產磊晶晶圓是困難的。又，若直體部的長度為550mm，則也有因生產性低落所致的獲利度惡化之疑慮。
在專利文獻4中揭示有一種單晶矽的提拉方法，係以單晶矽的電阻率成為0.7mΩ．cm至0.9mΩ．cm的方式對矽熔液添加赤磷，且以從前述單晶矽所得到的評價矽晶圓在1200℃之氫氛圍中加熱30秒後產生的坑(pit)數成為0.1個/cm2以下的方式，一邊在提拉溫度為570℃±70℃之時間內進行控制一邊提拉單晶矽。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本特許第5845143號公報。
[專利文獻2]日本特許第6477210號公報。
[專利文獻3]日本特許第5892232號公報。
[專利文獻4]國際專利公開第2014/175120號。
[非專利文獻]
[非專利文獻1]第29屆國際半導體缺陷研討會(29th International Conference on Defects in Semiconductors)，赤磷高摻雜之柴可拉斯基矽晶中的原生Si-P析出物之原子結構(Atomic structures of grown-in Si-P precipitates in red-phosphorus heavily doped CZ-Si crystals (TuP-16))。
[非專利文獻2]第78屆應用物理學會秋季學術演講會 赤磷高摻雜之柴可拉斯基矽晶中的Si-P析出物之構造解析(7p-PB6-6)。
[非專利文獻3]第6屆 關於功率元件用矽以及關連半導體材料之研究會(2018年12月17日(週一)至18日(週二)、電力中央研究所)「赤磷高摻雜之柴可拉斯基矽晶中的Si-P析出物之構造解析 仙田剛士(環球晶圓日本)」。
已知於單晶矽之內部係存在有磷以原子%等級(atomic% order)的量聚集而成的Si-P缺陷(非專利文獻1至非專利文獻3)。用磊晶成長前的熱處理無法完全地消滅該缺陷，且產生積層缺陷，這點推測判定為該缺陷係殘留於磊晶成長前的表層附近，以致在磊晶膜的形成時於成膜層傳遞而產生SF。
本發明之目的係在於提供一種單晶矽的製造方法，係將在單晶矽鑄錠提拉時產生的Si-P缺陷之成長予以抑制，能夠穩定地生產磊晶基板而不取決於磊晶成長的方法及/或磊晶成長的方法之製程(process)中的不均。
本發明係由以下的事項所構成。
本發明之單晶矽的製造方法係在柴可拉斯基(CZ)法中添加磷作為摻雜物，且在單晶矽育成中監測(monitoring)以及調節冷卻過程中的各單晶部位之700℃
至600℃的通過時間，藉此製作電阻率為0.6mΩ．cm至1.0mΩ．cm的單晶矽。
單晶矽育成中之700℃至600℃的通過時間較佳為不滿300分鐘。
在單晶矽育成的最終階段所製作的尾部之長度較佳為0mm至50mm。
在單晶矽育成中，Si以及P係形成Si-P缺陷，前述Si-P缺陷之最大邊長的平均值較佳為50nm以下，且最大邊長為35nm以上的前述Si-P缺陷之密度較佳為3×1011個/cm3以下。
根據本發明，針對單晶矽鑄錠一邊調節冷卻過程中的700℃至600℃的通過時間一邊進行提拉，藉此能夠有效地抑制Si-P缺陷成長，能夠控制在磊晶成長後的磊晶層產生的SF。具體來說，藉由此發明，能夠將Si-P缺陷之最大邊長的平均值設為50nm以下，能夠將最大邊長為35nm以上的Si-P缺陷之密度設為3×1011個/cm3以下，在使用了前述矽晶圓的磊晶矽晶圓中能夠將SF的產生減低。
藉由使用本發明的矽晶圓，能夠穩定地生產磊晶基板而不取決於磊晶成長的方法及/或磊晶成長的方法之製程中的不均。
[圖1]是將在針對單晶矽鑄錠一邊調節冷卻過程中的700℃至600℃的通過時間一邊進行提拉之情形下的相對於該通過時間之單晶矽鑄錠內的Si-P缺陷之平均尺寸的相依度(dependency)予以表示之圖表(graph)。
[圖2]是將於磊晶晶圓表面觀察的SF之個數與冷卻過程中的700℃至600℃的通過時間之間的關係予以表示之圖表。
[圖3]是將於磊晶晶圓表面觀察的SF之個數與最大邊長為35nm以上之Si-P缺陷的密度之間的關係予以表示之圖表。
本發明之單晶矽的製造方法之特徵係在於：在柴可拉斯基(CZ)法中添加磷作為摻雜物，且在單晶矽育成中調節冷卻過程中的700℃至600℃之通過時間，藉此形成電阻率為0.6mΩ．cm至1.0mΩ．cm的單晶矽。
在本發明之單晶矽的製造中係使用CZ法。所謂的CZ法是下述方法：在石英坩堝填充多晶矽，用加熱器加熱/熔解，將結晶成長之基礎之小的單晶作為種晶來浸於該矽熔液的液面(熱液面)，一邊使石英坩堝以及種晶旋轉一邊提拉大口徑的結晶棒。用CZ法製造單晶矽的話，從石英坩堝溶入的氧原子會在高溫下互相集合。因此，在CZ法中，藉由控制坩堝的溫度、石英坩堝以及種晶之轉速等，能夠製造以所期望的濃度包含氧之原料矽晶圓。
在通常的單晶矽中，屬於氧析出物、空洞之集合體的空隙(void)狀缺陷(COP(Crystal Originated Particle；晶體原生顆粒))係分別包含到108個/cm3以及到106個/cm3。由於COP係引起閘極(gate)氧化膜之抗壓劣化、接合漏電流(junction leakage current)增大等，因此較期望為從晶圓表面起到器件(device)形成深度(到10μm)為止完全地去除。
為了製造低電阻率的矽晶圓，若在單晶矽鑄錠成長時對矽熔液中高濃度地添加包含磷的摻雜物，則具有減低COP之功效；另一方面，如前所述，由於在摻雜物為磷之情形下Si-P缺陷會產生，所以在磊晶後的SF之抑制中為反效果。
針對這點，在本發明中，將從添加磷作為摻雜物的矽熔液提拉單
晶鑄錠之冷卻過程中的溫度條件以及該條件下的單晶鑄錠之通過時間予以調整，藉此抑制Si-P缺陷產生。
以磷來說，雖有黃磷、紫磷、黑磷、赤磷以及紅磷等，不過通常使用赤磷。磷的添加量相對於矽熔液為0.10wt%至0.30wt%，較佳為0.15wt%至0.25wt%。當磷的添加量在前述範圍內時，已提拉的單晶矽能夠達成功率MOSFET所要求的低電阻率。
單晶矽的提拉係一邊監測以及調節單晶矽提拉之冷卻過程中的700℃至600℃之通過時間一邊進行。Si-P缺陷若成為該冷卻過程之接近700℃的溫度，則成長會被促進。因此，使用放射溫度計、提拉裝置之製程資訊等一邊監測以及管理冷卻過程中的700℃周邊之通過時間一邊進行單晶矽之提拉，藉此能夠調整Si-P缺陷之尺寸以及密度。從Si-P缺陷的成長溫度區域出發，則可說較佳為將監測以及調整範圍設為700℃至600℃。
關於上述應監測以及調整的溫度若為不滿600℃，則Si-P缺陷之成長會變慢，對缺陷成長之影響度係變小。
在將冷卻過程中的通過時間予以監測以及調節之溫度範圍為700℃至600℃的條件下，單晶矽的該通過時間較佳為不滿300分鐘。在提拉時間不滿300分鐘時，Si-P缺陷的最大邊長之平均值係成為50nm以下。在圖1中，表示了在冷卻過程中的700℃至600℃之通過時間不滿300分鐘時，Si-P缺陷的最大邊長之平均值成為50nm以下之情形。若Si-P缺陷的最大邊長之平均值為50nm以下，則能夠良率佳地製造下述矽晶圓：兼顧Si-P缺陷之減低還有因此產生的SF之減低，在檢查步驟以及出貨階段不良品的產生率低。
又，最大邊長為35nm以上的Si-P缺陷之密度較佳為3×1011cm-3以下。藉著最大邊長為35nm以上的Si-P缺陷之密度為3×1011cm-3以下，能夠抑制磊晶成長後的SF。
將Si-P缺陷的最大邊長之平均值設為50nm以下且將最大邊長為35nm以上的Si-P缺陷之密度設為3×1011個/cm3以下，藉此能夠在使用了前述矽晶圓之磊晶矽晶圓中，將磊晶成長後的SF之產生予以減低。在圖2中，表示了將冷卻過程中的700℃至600℃之通過時間設為不滿300分鐘的時間進行了提拉之情形下的SF密度為約1×103cm-2以下，充分被減低了之情形。
在單晶矽育成之最終階段所形成的尾部之長度較佳為0mm至50mm。單晶矽鑄錠係由以下所構成：本體(body)部，係結晶直徑為固定；以及尾部，係結晶直徑逐漸減少。本體部的長度通常為500mm至2000mm左右，不過在本體部的長度低於1200mm之情形下收獲率差，獲利度會惡化。因此，較佳為將本體部的長度設為1200mm至2000mm。另一方面，藉由將尾部的長度設為0mm至50mm，作為Si-P缺陷之成長溫度的700℃至600℃下的單晶矽之提拉時間會縮短，作為結果來說，Si-P缺陷的成長得以抑制，磊晶成長後的SF得以減低，關係到磊晶晶圓的穩定生產。
所得到的單晶矽之電阻率為0.6mΩ．cm至1.0mΩ．cm，具體來說為0.7mΩ．cm至0.9mΩ．cm。電阻率0.6mΩ．cm至1.0mΩ．cm是應用於前端功率MOSFET的最佳電阻率。另外，電阻率是用四探針法對單晶矽鑄錠或該單晶矽鑄錠所切出來的晶圓進行了測定的體電阻率(bulk resistivity)。
矽磊晶成長係通常在CZ基板之上，使用例如作為載體氣體(carrier gas)的氫(H2)以及作為源氣體(source gas)的三氯氫矽(SiHCl3)等氣體，以化學氣相成長法(CVD：Chemical Vapor Deposition)形成單晶矽。在習知的矽晶圓中，因高濃度磷摻雜而起的Si-P缺陷之緣故，SF會在磊晶成長後產生；但在本發明中，藉由將Si-P缺陷的最大邊長之平均值設為50nm以下且將最大邊長為35nm以上的Si-P缺陷之密度設為3×1011個/cm3以下，能夠製造SF為低密度的磊晶矽晶圓。而且，如前所述般，藉由將冷卻過程中的700℃至600℃之通過時間設為不滿300
分鐘來提拉單晶矽，能夠穩定生產這樣的單晶矽鑄錠。
[實施例]
以下，表示實施例來更具體地說明本發明，不過本發明不限定於此。
[實施例1]
使用CZ法，從添加了磷作為n型摻雜物的矽熔液，監測以及控制冷卻過程中的700℃至600℃之通過時間，提拉了直徑200mm且結晶方位(001)的單晶鑄錠。
在此，從單晶鑄錠的頭到尾分別將磷濃度設為約0.7×1020atoms/cm3至1.3×1020atoms/cm3，氧濃度設為1.2×1018atoms/cm3至0.7×1018atoms/cm3，以使從所得到的單晶鑄錠所切出來的矽晶圓之電阻率成為1.1mΩ．cm至0.6mΩ．cm。
由單晶矽提拉時的溫度剖線(temperature profile)求出冷卻過程中的各單晶部位之通過700℃至600℃的時間。用穿透式電子顯微鏡(TEM：transmission electron microscope)觀察該700℃至600℃下的通過時間與各單晶部位之任意的體部結晶缺陷(bulk crystal defect)，求出Si-P缺陷的最大邊長之平均值。如圖1所示，在不滿300分鐘之時間下通過了的部位中，Si-P缺陷的最大邊長之平均值為50nm以下。
用線鋸(wire saw)將單晶鑄錠切片成晶圓。接下來，用公知的方法對矽晶圓施予了倒角、應變層(strain layer)去除、蝕刻之後，將晶圓表面予以鏡面加工。
在用氫焙燒(H2 baking)將已鏡面加工的晶圓表面清淨化之後，以厚度成為10μm的方式進行了單晶矽的磊晶成長。用顯微鏡目測了存在於所得到的磊晶矽晶圓之表面的SF之密度。根據圖2，在不滿300分鐘之時間下通過了的部位中，SF為約1×103cm-2以下，已被減低。
經確認Si-P缺陷的尺寸與LPD之間的相關性，可知35nm以上的
Si-P之影響很大(圖3)。另外，將Si-P缺陷之分布假定為常態分布(normal distribution)。
Claims (4)
- 一種單晶矽的製造方法，係藉由柴可拉斯基法進行育成；前述單晶矽的製造方法係添加磷作為摻雜物，且在單晶矽育成中監測以及調節冷卻過程中的各單晶部位之700℃至600℃的通過時間，藉此製作電阻率為0.7mΩ．cm至1.0mΩ．cm的單晶矽。
- 如請求項1所記載之單晶矽的製造方法，其中單晶矽育成中之700℃至600℃的通過時間為不滿300分鐘。
- 如請求項1所記載之單晶矽的製造方法，其中在單晶矽育成的最終階段所製作的尾部之長度為0mm至50mm。
- 如請求項1至3中任一項所記載之單晶矽的製造方法，其中在單晶矽育成中，矽以及磷係形成矽-磷缺陷；前述矽-磷缺陷之最大邊長的平均值為50nm以下，且最大邊長為35nm以上的前述矽-磷缺陷之密度為3×1011個/cm3以下。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110105291A TWI768712B (zh) | 2021-02-17 | 2021-02-17 | 單晶矽的製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110105291A TWI768712B (zh) | 2021-02-17 | 2021-02-17 | 單晶矽的製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI768712B true TWI768712B (zh) | 2022-06-21 |
| TW202233908A TW202233908A (zh) | 2022-09-01 |
Family
ID=83104017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110105291A TWI768712B (zh) | 2021-02-17 | 2021-02-17 | 單晶矽的製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI768712B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110730831A (zh) * | 2017-04-25 | 2020-01-24 | 胜高股份有限公司 | 单晶硅的制造方法、外延硅晶片的制造方法、单晶硅及外延硅晶片 |
-
2021
- 2021-02-17 TW TW110105291A patent/TWI768712B/zh active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110730831A (zh) * | 2017-04-25 | 2020-01-24 | 胜高股份有限公司 | 单晶硅的制造方法、外延硅晶片的制造方法、单晶硅及外延硅晶片 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202233908A (zh) | 2022-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4760729B2 (ja) | Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法 | |
| US9755022B2 (en) | Epitaxial silicon wafer having reduced stacking faults | |
| US10233562B2 (en) | Method for producing single crystal, and method for producing silicon wafer | |
| CN107533959B (zh) | 外延硅晶片的制造方法 | |
| KR101953782B1 (ko) | 단결정 제조 방법 및 실리콘 웨이퍼 제조 방법 | |
| JP5246163B2 (ja) | Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法 | |
| JP5321460B2 (ja) | Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法 | |
| JP2010062466A (ja) | 垂直シリコンデバイス用シリコンウェーハ及びその製造方法、シリコン単結晶、並びに、垂直シリコンデバイス | |
| JP5246065B2 (ja) | エピタキシャルシリコンウェーハとその製造方法 | |
| JP7429122B2 (ja) | シリコン単結晶の製造方法 | |
| JP5533869B2 (ja) | エピタキシャルシリコンウェーハとその製造方法 | |
| TWI768712B (zh) | 單晶矽的製造方法 | |
| JP2011009614A (ja) | エピタキシャルシリコンウェーハとその製造方法 | |
| US20100052093A1 (en) | Semiconductor substrate and method of manufacturing the same | |
| WO2022172368A1 (ja) | シリコン単結晶の製造方法 | |
| WO2021166895A1 (ja) | 半導体シリコンウェーハの製造方法 | |
| JP6673183B2 (ja) | ｐｎ接合シリコンウェーハの製造方法 | |
| KR102429972B1 (ko) | 고저항 웨이퍼 제조 방법 | |
| CN115135818B (zh) | 半导体硅晶片的制造方法 | |
| JPWO2009025339A1 (ja) | Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法 | |
| TW202233912A (zh) | 磊晶矽晶圓中之缺陷的發生預測方法以及磊晶矽晶圓的製造方法 | |
| TW202328511A (zh) | 矽晶圓及磊晶矽晶圓 | |
| KR20230065175A (ko) | 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼 |