TWI766054B - 包含晶粒過度位移指示圖案的半導體封裝 - Google Patents

包含晶粒過度位移指示圖案的半導體封裝 Download PDF

Info

Publication number
TWI766054B
TWI766054B TW107122326A TW107122326A TWI766054B TW I766054 B TWI766054 B TW I766054B TW 107122326 A TW107122326 A TW 107122326A TW 107122326 A TW107122326 A TW 107122326A TW I766054 B TWI766054 B TW I766054B
Authority
TW
Taiwan
Prior art keywords
die
pattern
semiconductor
excessive displacement
package
Prior art date
Application number
TW107122326A
Other languages
English (en)
Other versions
TW201919196A (zh
Inventor
李碩源
閔復奎
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW201919196A publication Critical patent/TW201919196A/zh
Application granted granted Critical
Publication of TWI766054B publication Critical patent/TWI766054B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一種半導體封裝包括：封裝基板，該封裝基板包括晶粒附接區域；半導體晶粒，該半導體晶粒附接到所述晶粒附接區域；以及晶粒過度位移指示圖案，該晶粒過度位移指示圖案設置在所述封裝基板上或所述封裝基板中並且與所述晶粒附接區域分隔開。使用所述晶粒過度位移指示圖案作為用於獲得所述半導體晶粒的位移距離的參考圖案。

Description

包含晶粒過度位移指示圖案的半導體封裝
本公開涉及半導體封裝技術，並且更具體地，涉及包括晶粒過度位移指示圖案的半導體封裝。
相關申請的交叉引用
本申請主張於2017年11月9日提交的韓國專利申請第10-2017-0148848號的優先權，該韓國專利申請的全部內容以引用方式併入本文中。
已在電子產品中採用了各種半導體封裝。例如，已在諸如智慧型手機或平板電腦這樣的移動系統中採用了各種類型的半導體封裝。特別地，移動系統需要緊湊的半導體封裝，例如，具有大記憶體容量和小形狀因數的輕薄半導體封裝。
根據一個實施方式，一種半導體封裝包括：封裝基板，該封裝基板包括晶粒附接區域；半導體晶粒，該半導體晶粒附接到所述晶粒附接區域；以及晶粒過度位移指示圖案，該晶粒過度位移指示圖案設置在所述封裝基板上或所述封裝基板中並且與所述晶粒附接區域分隔開。使用所述晶粒過度位移指示圖案作為用於獲得所述半導體晶粒的位移距離的參考圖案。
根據另一個實施方式，一種半導體封裝包括：封裝基板，該封裝基板包括晶粒附接區域；第一半導體晶粒，該第一半導體晶粒附接到所述晶粒附接區域；第二半導體晶粒，該第二半導體晶粒層疊在所述第一半導體晶粒上並且偏離所述第一半導體晶粒；以及晶粒過度位移指示圖案，該晶粒過度位移指示圖案設置在所述封裝基板上或所述封裝基板中並且與所述晶粒附接區域分隔開。使用所述晶粒過度位移指示圖案作為用於獲得所述第二半導體晶粒的位移距離的參考圖案。
10‧‧‧半導體封裝
10A‧‧‧半導體封裝
10S‧‧‧側表面
12‧‧‧半導體封裝
20‧‧‧半導體封裝
21‧‧‧封裝基板
22‧‧‧半導體晶粒
23‧‧‧晶粒附接區域
24‧‧‧側表面
24O‧‧‧預定鋸切區域
24S‧‧‧鋸切位置
25‧‧‧側表面
40‧‧‧半導體封裝
100‧‧‧封裝基板
100E‧‧‧邊緣區域
100R‧‧‧封裝區域
100S‧‧‧條帶基板
101‧‧‧鋸切側表面
103‧‧‧第一表面
105‧‧‧第二表面
110‧‧‧主體層
120‧‧‧第一介電層
130‧‧‧第二介電層
140‧‧‧鋸切區域
150‧‧‧導電互連圖案
151‧‧‧第一互連圖案
153‧‧‧內部互連圖案
155‧‧‧第二互連圖案
170‧‧‧外部連接器
200‧‧‧半導體晶粒
200B‧‧‧半導體晶粒層疊
200E‧‧‧邊緣部分
200S‧‧‧半導體晶粒
201‧‧‧側表面
203‧‧‧晶粒附接區域
210‧‧‧第一半導體晶粒
230‧‧‧第二半導體晶粒
300‧‧‧晶粒過度位移指示圖案
300A‧‧‧晶粒過度位移指示圖案
300B‧‧‧晶粒過度位移指示圖案
301‧‧‧第一晶粒過度位移指示圖案/晶粒過度位移指示圖案
301A‧‧‧第一晶粒過度位移指示圖案
301B‧‧‧第一晶粒過度位移指示圖案
303‧‧‧第二晶粒過度位移指示圖案/晶粒過度位移指示圖案
303A‧‧‧第二晶粒過度位移指示圖案
303B‧‧‧第二晶粒過度位移指示圖案
303S‧‧‧部分
400‧‧‧鋸切區域
500‧‧‧黏著層
510‧‧‧第一黏著層
530‧‧‧第二黏著層
600‧‧‧囊封物
601‧‧‧鋸切側表面
700‧‧‧檢查工具
7800‧‧‧記憶卡
7810‧‧‧記憶體
7820‧‧‧記憶體控制器
7830‧‧‧主機
8710‧‧‧電子系統
8711‧‧‧控制器
8712‧‧‧輸入/輸出裝置
8713‧‧‧記憶體
8714‧‧‧介面
8715‧‧‧匯流排
A-A’‧‧‧線
B-B’‧‧‧線
D1‧‧‧第一距離
D2‧‧‧第二距離
D3‧‧‧第三距離
D4‧‧‧第四距離
M‧‧‧側餘量
依據附圖和所附的詳細描述，本公開的各種實施方式將變得更加明顯，其中：圖1是例示根據實施方式的半導體封裝的平面圖；圖2是沿著圖1的線A-A’截取的截面圖；圖3是例示根據實施方式的偵測半導體封裝中發生的晶粒過度移位現象的方法的平面圖；圖4是沿著圖3的線B-B’截取的截面圖；圖5是例示根據另一個實施方式的半導體封裝的晶粒過度位移指示圖案的截面圖；圖6是例示根據又一個實施方式的半導體封裝的晶粒過度位移指示圖案的截面圖；圖7是例示根據又一個實施方式的半導體封裝的截面圖；圖8是例示根據實施方式的半導體封裝中發生的晶粒過度移位現象的平面圖；圖9是例示採用包括根據實施方式的半導體封裝的記憶卡的電子 系統的方塊圖；以及圖10是例示包括根據實施方式的半導體封裝的另一個電子系統的方塊圖。
本文中使用的術語可以對應於考慮到它們在實施方式中的功能而選擇的詞語，並且術語的含義可以被解釋為根據實施方式所屬的領域中的通常技術人士是不同的。如果被詳細定義，則術語可以根據所述定義來解釋。除非另外定義，否則本文中使用的術語(包括技術術語和科學術語)具有實施方式所屬的領域中的通常技術人士通常理解的相同的含義。
應該理解，雖然可在本文中使用術語“第一”、“第二”、“第三”等來描述各種元件，但是這些元件不應該受這些術語限制。這些術語僅用於將一個元件與另一個元件區分開，而不是用於僅限定元件本身或意指特定的順序。
半導體封裝可以包括諸如半導體晶片或半導體晶粒這樣的電子裝置。可以通過使用晶粒鋸切處理將諸如晶圓這樣的半導體基板分成多個塊來獲得半導體晶片或半導體晶粒。半導體晶片可以對應於記憶體晶片、邏輯晶片(包括特定應用積體電路(ASIC)晶片)或晶片上系統(SoC)。記憶體晶片可以包括整合在半導體基板上的動態隨機存取記憶體(DRAM)電路、靜態隨機存取記憶體(SRAM)電路、NAND型快閃記憶體電路、NOR型快閃記憶體電路、磁性隨機存取記憶體(MRAM)電路、電阻式隨機存取記憶體(ReRAM)電路、鐵電隨機存取記憶體(FeRAM)電路或相變隨機存取記憶體(PcRAM)電路。邏輯晶片可以包括整合在半導體基板上的邏輯電路。可以在諸如行動電話、與生物技術或健康護理關聯的電子系統或者可穿戴電子系統 這樣的通信系統中採用半導體封裝。
隨著半導體封裝的尺寸縮小，半導體封裝的側表面和內置於半導體封裝中的半導體晶粒之間的距離已減小。在這種情況下，在半導體封裝的封裝基板中可能形成裂縫，或者可能透過半導體封裝的側壁看到內置於半導體封裝中的半導體晶粒。為了防止以上失敗配置，可能需要半導體晶粒與半導體封裝的側壁分隔開至少一定距離。
為了製造半導體封裝以使得半導體封裝中的半導體晶粒與半導體封裝的側壁分隔開至少一定距離，可能需要偵測或驗證設置在半導體封裝中的半導體晶粒的位置。因此，本公開的以下實施方式提供了用於確定在將半導體晶粒附接到封裝基板之後是否將導體晶粒設置在允許的位移區域中的解決方案。
在整篇說明書中，相同的元件符號是指相同的元件。因此，即使沒有參照一幅圖提及或描述元件符號，也可以參照另一幅圖提及或描述該元件符號。另外，即使在一幅圖中沒有示出元件符號，可以參照另一幅圖提到或描述該元件符號。
圖1是例示根據實施方式的半導體封裝10的平面圖。圖2是沿著圖1的線A-A’截取的截面圖。
參照圖1和圖2，半導體封裝10可以包括封裝基板100、設置在封裝基板100上的半導體晶粒200以及覆蓋並保護半導體晶粒200的囊封物600。為了簡便說明的目的，在圖1中省略了囊封物600。可以利用黏著層500將半導體晶粒200附接到封裝基板100。半導體封裝10還可以包括晶粒過度位移指示圖案300。晶粒過度位移指示圖案300可以用作提供關於半導體晶粒200是否從晶粒附接區域203過度地位移的資訊的指示器。封裝基板100可以包括晶粒附接區域203。如果在附接處理期間半導體晶粒200附接到封裝基板100而延伸超出允許 的附接公差區域，則半導體晶粒200可以被視為處於晶粒過度位移狀態。晶粒過度位移指示圖案300可以用作用於確定半導體晶粒200是否處於晶粒過度位移狀態的指示圖案。
晶粒過度位移指示圖案300可以設置在封裝基板100的與封裝基板100的鋸切側表面101鄰近的邊緣區域100E中。晶粒過度位移指示圖案300可以設置在封裝基板100的第一表面103上。封裝基板100的第一表面103可以對應於半導體晶粒200所附接的表面。封裝基板100的邊緣區域100E可以對應於位於封裝基板100的晶粒附接區域203和鋸切側表面101之間的區域。因此，晶粒過度位移指示圖案300可以設置在封裝基板100的側表面101和晶粒附接區域203之間。
當從圖1的平面圖看時，晶粒過度位移指示圖案300可以形成在封裝基板100的第一表面103上。晶粒過度位移指示圖案300可以被形成為由人眼在不用任何工具或者用光學顯微鏡的情況下識別出。晶粒過度位移指示圖案300可以由人眼在不用任何工具或者用相對低的放大倍率的光學顯微鏡的情況下視覺上識別出。因此，即使不使用高性能裝置(例如，相對較高放大倍率的電子顯微鏡或使用X射線的檢查工具)，也能夠更容易地確定半導體晶粒200是否處於晶粒過度位移狀態。
晶粒過度位移指示圖案300可以形成在封裝基板100的第一表面103上以在第一表面103處暴露，或者可以形成在封裝基板100中以透過封裝基板100的一部分看到。例如，可以通過對封裝基板100的第一表面103的部分進行雕刻以具有凹槽形狀來形成晶粒過度位移指示圖案300。更具體地，可以通過利用雷射對封裝基板100的第一表面103的部分進行雕刻以具有凹槽形狀來形成晶粒過度位移指示圖案300。在實施方式中，可以通過利用蝕刻處理對封裝基板100的第一介電層120進行蝕刻或圖案化來形成晶粒過度位移指示圖案 300。
第一介電層120可以是構成封裝基板100的許多層中的一層。例如，第一介電層120可以是設置在封裝基板100中包括的主體層110的表面上的阻焊層。
封裝基板100可以具有將半導體晶粒200與外部裝置或外部系統電連接的互連結構。互連結構可以包括導電互連圖案150。封裝基板100可以包括包含介電層的主體層110、設置在主體層110的表面上的第一介電層120以及設置在主體層110的與第一介電層120相反的另一個表面上的第二介電層130。導電互連圖案150可以包括第一互連圖案151，第一互連圖案151設置在主體層110的表面上並且被第一介電層120覆蓋。導電互連圖案150還可以包括第二互連圖案155，第二互連圖案155設置在主體層110的另一個表面上並且被第二介電層130覆蓋。第二介電層130的與主體層110相反的表面可以提供封裝基板100的第二表面105。
導電互連圖案150還可以包括內部互連圖案153，內部互連圖案153實質上穿透主體層110，以將第一互連圖案151與第二互連圖案155電連接。內部互連圖案153可以包括實質上穿透主體層110的導電通孔。第二介電層130可以被形成為使第二互連圖案155中的每一個的一部分暴露。外部連接器170(例如，焊料球)可以分別附接到第二互連圖案155的暴露部分。第二介電層130可以包含阻焊材料。
再次參照圖1，晶粒過度位移指示圖案300可以被形成為具有在與將多個半導體封裝10彼此物理上分離的鋸切區域400實質平行的方向上延伸的線形狀。鋸切區域400可以對應於沿著其執行鋸切處理的區域。
可以通過批量製造處理來製造半導體封裝10。具體地，多個半導體晶粒200可以附接到由彼此連接的多個封裝基板100組成的條帶基板，並且 可以模製保護層(對應於圖2中示出的囊封物600)以覆蓋半導體晶粒200，從而形成模製產品。隨後，可以利用鋸片沿著鋸切區域400切割條帶基板和保護層，以將封裝基板100彼此物理分離。可以在設計條帶基板時設置鋸切區域400。晶粒過度位移指示圖案300可以被形成為包括在與鋸切區域400實質平行的方向上延伸的橫條圖案。
如果正常地執行用於沿著鋸切區域400切割條帶基板的鋸切處理，則封裝基板100的鋸切側表面101可以與鋸切區域400實質平行。因此，晶粒過度位移指示圖案300可以被形成為包括在與封裝基板100的鋸切側表面101實質平行的方向上延伸的橫條圖案。
半導體封裝10的側表面10S可以包括封裝基板100的鋸切側表面101和囊封物600的鋸切側表面601，如圖2中例示的。晶粒過度位移指示圖案300可以包括在與封裝基板100的鋸切側表面101平行的方向上延伸的線形圖案。因此，當從平面圖看時，晶粒過度位移指示圖案300可以與封裝基板100的鋸切側表面101和囊封物600的鋸切側表面601平行。
如果半導體晶粒200正常附接到晶粒附接區域203，則晶粒過度位移指示圖案300可以與半導體晶粒200的側表面201或晶粒附接區域203的側面處的線平行。晶粒過度位移指示圖案300可以與晶粒附接區域203分隔開設置。晶粒過度位移指示圖案300可以設置在鋸切區域400和晶粒附接區域203之間。晶粒過度位移指示圖案300可以包括第一晶粒過度位移指示圖案301和第二晶粒過度位移指示圖案303。第二晶粒過度位移指示圖案303可以設置在第一晶粒過度位移指示圖案301和晶粒附接區域203之間。
仍然參照圖1，如果半導體晶粒200正常附接到晶粒附接區域203，則半導體晶粒200的側表面201可以與鋸切區域400分隔開第一距離D1。如果沿著鋸切區域400正常執行鋸切處理，則封裝基板100的鋸切側表面101可以 與晶粒附接區域203的側面處的線分隔開第一距離D1。第一晶粒過度位移指示圖案301可以被設置成與鋸切區域400分隔開第二距離D2。第一晶粒過度位移指示圖案301可以按照與封裝基板100的鋸切側表面101平行的方式延伸。第二晶粒過度位移指示圖案303可以被設置成與第一晶粒過度位移指示圖案301分隔開第三距離D3。第二晶粒過度位移指示圖案303可以被設置成與晶粒附接區域203的側面處的線分隔開第四距離D4。第二晶粒過度位移指示圖案303可以與第一晶粒過度位移指示圖案301分隔開並且可以與第一晶粒過度位移指示圖案301平行。
第四距離D4可以等於第三距離D3。第三距離D3和第四距離D4可以等於第二距離D2。因此，能夠通過將半導體晶粒200連同第一晶粒過度位移指示圖案301或第二晶粒過度位移指示圖案303一起檢查來容易地獲得半導體晶粒200移位的程度。也就是說，能夠通過確定第一晶粒過度位移指示圖案301和第二晶粒過度位移指示圖案303，利用相對低的放大倍率的檢查工具來發現半導體晶粒200移位的量。
即使圖1例示了其中晶粒過度位移指示圖案300只包括作為彼此平行且彼此分隔開的第一晶粒過度位移指示圖案301和第二晶粒過度位移指示圖案303的兩個平行的線形圖案的示例，本公開也不限於此。例如，在一些其它實施方式中，晶粒過度位移指示圖案300可以包括彼此平行的三個或更多個線形圖案。
雖然圖1例示了其中晶粒過度位移指示圖案300設置在封裝基板100的一個邊緣區域100E處的示例，但是本公開不限於此。例如，在一些其它實施方式中，晶粒過度位移指示圖案300可以被設置在封裝基板100的兩個或更多個邊緣處。更具體地，晶粒過度位移指示圖案300可以被設置在封裝基板100的四個邊緣處。
圖3是例示根據實施方式的偵測半導體封裝中發生的晶粒過度移位現象的方法的平面圖。圖4是沿著圖3的線B-B’截取的截面圖。
參照圖3和圖4，半導體封裝10A可以包括半導體晶粒200S，該半導體晶粒200S在形成囊封物(圖2的600)之前附接到條帶基板100S。條帶基板100S可以包括通過鋸切處理而彼此分離的多個封裝區域100R(對應於圖1的封裝基板100)。條帶基板100S的封裝區域100R可以通過鋸切區域140彼此連接。鋸切區域140可以包括劃道區域。封裝區域100R中的每一個可以包括圖1中例示的晶粒附接區域203。
半導體晶粒200S可以利用晶粒附接處理而附接到封裝區域100R。理想地，半導體晶粒200S必須以與晶粒附接區域203完美對準的方式附接到封裝區域100R。然而，由於晶粒附接處理的處理公差，半導體晶粒200S可以從晶粒附接區域203橫向位移。在這種情況下，如果半導體晶粒200S位移的量超出允許範圍，則會發生晶粒過度位移現象。
圖3和圖4例示了發生晶粒過度位移現象的示例。例如，如果發生了晶粒過度位移現象，則當從平面圖看時，半導體晶粒200S可以覆蓋晶粒過度位移指示圖案300的至少一部分303S。也就是說，晶粒過度位移指示圖案300的部分303S可以被半導體晶粒200S的邊緣部分200E覆蓋。晶粒過度位移指示圖案300可以被設置成使得當半導體晶粒200S從晶粒附接區域203位移超過比允許範圍大的距離時，晶粒過度位移指示圖案300的至少一部分(例如，部分303S)被半導體晶粒200S覆蓋。
如圖4中例示的，晶粒過度位移指示圖案300的部分303S可以被半導體晶粒200S覆蓋。因此，由於存在位於晶粒過度位移指示圖案300的一部分303S上方的半導體晶粒200S，導致從頂視圖不能看到晶粒過度位移指示圖案300的部分303S。在這種情況下，可以通過檢查者的眼睛(即，人眼)或者通 過使用諸如具有相對低的放大倍率的光學顯微鏡的檢查工具700來執行目視檢查。因為晶粒過度位移指示圖案300被形成為具有足夠大的尺寸以使得可以只使用相對低的放大倍率的光學顯微鏡來識別晶粒過度位移指示圖案300的形狀，所以能夠不需要相對高的放大倍率的檢查工具來觀察晶粒過度位移指示圖案300。例如，如果晶粒過度位移指示圖案300被形成為具有至少幾十微米的寬度和厚度(或深度)以及至少幾百微米的長度，則能夠在不使用具有相對高的放大倍率的檢查工具的情況下識別晶粒過度位移指示圖案300。
如果當從頂視圖看時由於半導體晶粒200S而導致晶粒過度位移指示圖案300的部分303S不可見，則半導體晶粒200S可以被視為過度位移。在這種情況下，晶粒附接處理可以被視為異常執行，並且不能執行其它處理。
如果隨後在儘管發生晶粒過度位移現象的情況下也執行鋸切處理，則會減小保護層(對應於圖2的囊封物600)的側餘量M，如圖8中例示的。圖8中例示的半導體封裝12對應於比較範例。參照圖8，如果半導體晶粒22從封裝基板21的晶粒附接區域23朝向半導體封裝12的側表面24橫向地位移，則半導體晶粒22的側表面25可以變成更靠近半導體封裝12的側表面24，以減小與半導體晶粒22和半導體封裝12的側表面24之間的距離對應的側餘量M。
如果側餘量M減小，則覆蓋半導體晶粒22的保護層的側壁部分的寬度也會減小，從而造成透過保護層的側壁部分看到內置於半導體封裝12中的半導體晶粒22的失敗配置。在這種情況下，濕氣可能通過保護層和封裝基板21之間的介面容易地滲入半導體封裝12中，從而使半導體封裝12的可靠性降低或者使半導體晶粒22發生故障。另外，如果濕氣滲入半導體封裝12中，則半導體晶粒22會被抬離封裝基板21或與封裝基板100分層。此外，如果濕氣滲入半導體封裝12中，則保護層和封裝基板21之間的黏著強度會降低，從而導致保護層的分層現象。
此外，可以用與由於鋸切處理的處理容差而從預定鋸切區域24O位移的經位移後的鋸切位置24S對準的鋸片來執行鋸切處理。在這種情況下，半導體封裝12的側表面24可能變得更靠近半導體晶粒22，從而導致側餘量M的不足。
隨著電子系統中採用的半導體封裝變得越來越小，設置在半導體封裝中的半導體晶粒的位置餘量已減小。根據本公開的實施方式，可以容易地檢查其中發生晶粒過度位移現象的半導體封裝，以分選出保護層側餘量較差的半導體封裝。結果，能夠防止半導體封裝的處理良率和可靠性由於晶粒附接失敗而劣化。可以通過在形成保護層之前檢查晶粒過度位移指示圖案(圖4中的300)來驗證是否發生晶粒過度位移現象。另外，還可以通過檢查形成保護層之前的晶粒過度位移指示圖案(圖4的300)來確認半導體晶粒22位移的程度。
再次參照圖3和圖4，如果當從頂視圖看時由於半導體晶粒200S而導致看不到晶粒過度位移指示圖案300的部分303S，則可以在後續處理中選擇性地分選出條帶基板100S的上面製造有包括半導體晶粒200S的半導體封裝10A一部分。如此，因為在中間處理步驟中檢查到晶粒附接失敗，所以能夠防止具有不足側餘量的半導體封裝在鋸切處理之後交付給顧客。如果當從頂視圖看時正常地觀察到晶粒過度位移指示圖案300，則可以執行後續模製處理以形成覆蓋半導體晶粒的保護層，並且可以使用鋸切處理來切割條帶基板100S，以提供彼此分離的多個半導體封裝。
再次參照圖3，如果晶粒過度位移指示圖案300包括多個圖案，例如，彼此平行的第一晶粒過度位移指示圖案301和第二晶粒過度位移指示圖案303，則能夠檢查半導體晶粒200S位移的程度。例如，如果當從頂視圖看時由於位移後的半導體晶粒200S而導致看不到第一晶粒過度位移指示圖案301的 部分303S，則半導體晶粒200S位移的程度被評估為相對低。相反，如果當從頂視圖看時由於位移後的半導體晶粒200S而導致看不到第一晶粒過度位移指示圖案301和第二晶粒過度位移指示圖案303，則半導體晶粒200S位移的程度被評估為相對高。
更具體地，如參照圖1描述的，如果第二距離D2、第三距離D3和第四距離D4彼此相等並且當從頂視圖看時觀察到第一晶粒過度位移指示圖案301和第二晶粒過度位移指示圖案303，則可以將半導體晶粒200S(或200)的位移距離或位移程度評估為小於第四距離D4。如果第二距離D2、第三距離D3和第四距離D4彼此相等並且當從頂視圖看時只觀察到第一晶粒過度位移指示圖案301，則可以將半導體晶粒200S(或200)的位移距離或位移程度評估為大於第四距離D4且小於第四距離D4的兩倍。如果第二距離D2、第三距離D3和第四距離D4彼此相等並且當從頂視圖看時沒有觀察到第一晶粒過度位移指示圖案301和第二晶粒過度位移指示圖案303，則可以將半導體晶粒200S(或200)的位移距離或位移程度評估為等於或大於第四距離D4的至少兩倍。因此，可以使用晶粒過度位移指示圖案301和303中的至少一個作為用於獲得半導體晶粒200S(或200)的位移距離的參考圖案。
如上所述，在附接半導體晶粒200S(或200)之後，檢查或觀察晶粒過度位移指示圖案300可以有助於確定晶粒過度位移現象的發生。
圖5是例示根據另一個實施方式的半導體封裝20中採用的晶粒過度位移指示圖案300A的截面圖。
參照圖5，當從平面圖看時，包括在半導體封裝20中的晶粒過度位移指示圖案300A可以位於與圖2中例示的晶粒過度位移指示圖案300實質相同的位置處。晶粒過度位移指示圖案300A可以包括彼此平行的第一晶粒過度位移指示圖案301A和第二晶粒過度位移指示圖案303A。晶粒過度位移指示圖案 300A可以設置在構成封裝基板100的第一介電層120和主體層110之間。也就是說，晶粒過度位移指示圖案300A可以被第一介電層120(例如，阻焊層)覆蓋。即使晶粒過度位移指示圖案300A被第一介電層120覆蓋，因為第一介電層120由作為半透明材料的阻焊層形成，所以也能夠透過第一介電層120在視覺上看到晶粒過度位移指示圖案300A。
晶粒過度位移指示圖案300A在封裝基板100中可以與第一互連圖案151位於相同的位準處，其中第一互連圖案151設置在第一介電層120和主體層110之間。晶粒過度位移指示圖案300A可以被形成為包括諸如銅層這樣的導電層。例如，晶粒過度位移指示圖案300A可以由與第一互連圖案151實質相同的導電層形成。在形成第一互連圖案151的同時，還可以形成晶粒過度位移指示圖案300A。也就是說，可以通過對導電層圖案化來同時形成第一互連圖案151和晶粒過度位移指示圖案300A。
在圖5中，與圖2中使用的相同的元件符號表示相同的元件。
圖6是例示根據又一個實施方式的半導體封裝30的晶粒過度位移指示圖案300B的截面圖。
參照圖6，當從平面圖看時，半導體封裝30的晶粒過度位移指示圖案300B可以位於與圖2中例示的晶粒過度位移指示圖案300實質相同的位置處。晶粒過度位移指示圖案300B可以包括彼此平行的第一晶粒過度位移指示圖案301B和第二晶粒過度位移指示圖案303B。晶粒過度位移指示圖案300B可以被形成為從與第一介電層120的表面對應的第一表面103突出。因此，晶粒過度位移指示圖案300B可以被形成為從封裝基板100突出。晶粒過度位移指示圖案300B可以是用墨水印刷在第一介電層120的表面上的圖案。
在圖6中，與圖2中使用的相同的元件符號表示相同的元件。
圖7是例示根據又一個實施方式的半導體封裝40的截面圖。在圖 7中，與圖2中使用的相同的元件符號表示相同的元件。
參照圖7，晶粒過度位移指示圖案300可以被塗佈到包括半導體晶粒層疊200B的半導體封裝40。可以通過使用第一黏著層510將第一半導體晶粒210附接到封裝基板100的晶粒附接區域23(參見圖8)並且使用第二黏著層530將第二半導體晶粒230附接到第一半導體晶粒210來實現半導體晶粒層疊200B。因為半導體晶粒層疊200B是通過層疊至少兩個半導體晶粒(即，第一半導體晶粒210和第二半導體晶粒230)來實現的，所以在半導體封裝40中發生晶粒過度位移現象的概率會變得更高。
如圖7中例示的，第一半導體晶粒210和第二半導體晶粒230可以被設計為可偏移地依次層疊。在這種情況下，第二半導體晶粒230的邊緣部分可以從第一半導體晶粒210的側表面橫向突出，以提供反向階梯狀結構。因為第二半導體晶粒230從第一半導體晶粒210橫向位移，所以半導體封裝40中發生晶粒過度位移現象的概率會變得更高。
半導體封裝40的晶粒過度位移指示圖案300可以被用作有效地檢查能夠在形成半導體晶粒層疊200B的同時發生的晶粒過度位移現象的手段。在這種情況下，晶粒過度位移指示圖案300可以設置在適於檢查可能移位的第二半導體晶粒230的位置處。例如，晶粒過度位移指示圖案300可以被設置成使得當第二半導體晶粒230從晶粒附接區域23橫向地位移比允許範圍大的距離時，晶粒過度位移指示圖案300的至少一部分被第二半導體晶粒230覆蓋。
根據以上實施方式，提供了包括晶粒過度位移指示圖案的半導體封裝。可以使用晶粒過度位移指示圖案來評估與封裝基板附接的半導體晶粒是否位移。因此，可以在形成保護層之前預先對包括位移的半導體晶粒的半導體封裝進行分選。結果，能夠選擇性地提供僅具有比允許範圍大的側餘量的正常半導體封裝。
圖9是例示包括採用根據實施方式的半導體封裝中的至少一個的記憶卡7800的電子系統的方塊圖。記憶卡7800包括諸如非揮發性記憶體裝置這樣的記憶體7810和記憶體控制器7820。記憶體7810和記憶體控制器7820可以存儲資料或者讀取所存儲的資料。記憶體7810和記憶體控制器7820中的至少一個可以包括根據實施方式的半導體封裝中的至少一個。
記憶體7810可以包括應用了本公開的實施方式的技術的非揮發性記憶體裝置。記憶體控制器7820可以控制記憶體7810，使得回應於來自主機7830的讀/寫請求而讀出所存儲的資料或者存儲資料。
圖10是例示包括根據實施方式的封裝中的至少一個的電子系統8710的方塊圖。電子系統8710可以包括控制器8711、輸入/輸出裝置8712和記憶體8713。控制器8711、輸入/輸出裝置8712和記憶體8713可以通過提供了讓資料移動的路徑的匯流排8715而彼此聯接。
在實施方式中，控制器8711可以包括一個或更多個微處理器、數位訊號處理器、微控制器及/或能夠執行與這些元件相同的功能的邏輯裝置。控制器8711或記憶體8713可以包括根據本公開的實施方式的半導體封裝中的一個或更多個。輸入/輸出裝置8712可以包括從鍵區、鍵盤、顯示裝置、觸控式螢幕等當中選擇的至少一個。記憶體8713是用於存儲資料的裝置。記憶體8713可以存儲將由控制器8711執行的資料及/或命令等。
記憶體8713可以包括諸如DRAM這樣的揮發性記憶體裝置及/或諸如快閃記憶體這樣的非揮發性記憶體裝置。例如，可以將快閃記憶體安裝到諸如移動終端或桌上型電腦這樣的資訊處理系統。快閃記憶體可以構成固態磁碟(SSD)。在這種情況下，電子系統8710可以將大量資料穩定地存儲在快閃記憶體系統中。
電子系統8710還可以包括介面8714，介面8714被配置為向通信 網路發送資料和從通信網路接收資料。介面8714可以是有線或無線類型的。例如，介面8714可以包括天線或者有線或無線收發器。
電子系統8710可以被實現為移動系統、個人電腦、工業電腦或執行各種功能的邏輯系統。例如，移動系統可以是個人數位助理(PDA)、可攜式電腦、平板電腦、行動電話、智慧型手機、無線電話、膝上型電腦、記憶卡、數位音樂系統和資訊發送/接收系統中的任一個。
如果電子系統8710是能夠執行無線通訊的設備，則電子系統8710可以用於諸如CDMA(分碼多重進接)、GSM(全球行動通訊系統)、NADC(北美數位蜂窩)、E-TDMA(增強型分時多重進接)、WCDMA(寬頻分碼多重進接)、CDMA2000、LTE(長期演進)或Wibro(無線寬頻互聯網)這樣的技術的通信系統。
已經出於例示目的公開了本公開的實施方式。本領域技術人士將要領會的是，能夠在不脫離本公開和所附的申請專利範圍的範疇和精神的情況下進行各種修改、添加和替換。
10‧‧‧半導體封裝
10S‧‧‧側表面
100‧‧‧封裝基板
100E‧‧‧邊緣區域
101‧‧‧鋸切側表面
200‧‧‧半導體晶粒
201‧‧‧側表面
203‧‧‧晶粒附接區域
300‧‧‧晶粒過度位移指示圖案
301‧‧‧第一晶粒過度位移指示圖案/晶粒過度位移指示圖案
303‧‧‧第二晶粒過度位移指示圖案/晶粒過度位移指示圖案
400‧‧‧鋸切區域
A-A’‧‧‧線
D1‧‧‧第一距離
D2‧‧‧第二距離
D3‧‧‧第三距離
D4‧‧‧第四距離

Claims (18)

  1. 一種半導體封裝，該半導體封裝包括：封裝基板，該封裝基板包括晶粒附接區域；半導體晶粒，該半導體晶粒附接到所述晶粒附接區域；以及晶粒過度位移指示圖案，該晶粒過度位移指示圖案設置在所述封裝基板上或所述封裝基板中並且與所述晶粒附接區域分隔開，其中，使用所述晶粒過度位移指示圖案作為用於獲得所述半導體晶粒的位移距離的參考圖案，其中，所述晶粒過度位移指示圖案被設置成使得當所述半導體晶粒相對於所述晶粒附接區域位移比允許範圍大的距離時，所述晶粒過度位移指示圖案的至少一部分被所述半導體晶粒覆蓋。
  2. 根據請求項1所述的半導體封裝，其中，所述晶粒過度位移指示圖案包括與所述晶粒附接區域的側面處的線平行的線形圖案。
  3. 根據請求項1所述的半導體封裝，其中，所述晶粒過度位移指示圖案包括彼此分隔開並且彼此平行的兩個線形圖案。
  4. 根據請求項1所述的半導體封裝，其中，所述晶粒過度位移指示圖案是在所述封裝基板的表面處被雕刻的凹槽形圖案。
  5. 根據請求項4所述的半導體封裝，其中，所述凹槽形圖案形成被包含在所述封裝基板中的阻焊層中。
  6. 根據請求項1所述的半導體封裝，其中，所述晶粒過度位移指示圖案從所述封裝基板的表面突出。
  7. 根據請求項1所述的半導體封裝，其中，所述晶粒過度位移指示圖案是設置在所述封裝基板的表面上的墨水印刷圖案。
  8. 根據請求項1所述的半導體封裝，其中，所述晶粒過度位移指示 圖案位於與形成在所述封裝基板中的互連圖案實質相同的位準處。
  9. 根據請求項1所述的半導體封裝，其中，所述晶粒過度位移指示圖案包括導電層。
  10. 根據請求項1所述的半導體封裝，其中，所述晶粒過度位移指示圖案設置在所述封裝基板的側表面和所述晶粒附接區域之間。
  11. 根據請求項11所述的半導體封裝，其中，所述晶粒過度位移指示圖案是與所述封裝基板的所述側表面平行的線形圖案。
  12. 根據請求項1所述的半導體封裝，其中，所述晶粒過度位移指示圖案包括：第一晶粒過度位移指示圖案，該第一晶粒過度位移指示圖案與所述封裝基板的側表面平行地延伸；以及第二晶粒過度位移指示圖案，該第二晶粒過度位移指示圖案設置在所述第一晶粒過度位移指示圖案和與所述第一晶粒過度位移指示圖案平行的所述晶粒附接區域之間，其中，所述第二晶粒過度位移指示圖案和所述晶粒附接區域之間的距離實質上等於所述第一晶粒過度位移指示圖案和所述第二晶粒過度位移指示圖案之間的距離。
  13. 一種半導體封裝，該半導體封裝包括：封裝基板，該封裝基板包括晶粒附接區域；第一半導體晶粒，該第一半導體晶粒附接到所述晶粒附接區域；第二半導體晶粒，該第二半導體晶粒層疊在所述第一半導體晶粒上並且與所述第一半導體晶粒存在偏移；以及晶粒過度位移指示圖案，該晶粒過度位移指示圖案設置在所述封裝基板上或所述封裝基板中並且與所述晶粒附接區域分隔開， 其中，使用所述晶粒過度位移指示圖案作為用於獲得所述第二半導體晶粒的位移距離的參考圖案，其中，所述晶粒過度位移指示圖案被設置成使得當所述第二半導體晶粒相對於所述晶粒附接區域位移比允許範圍大的距離時，所述晶粒過度位移指示圖案的至少一部分被所述第二半導體晶粒覆蓋。
  14. 根據請求項13所述的半導體封裝，其中，所述晶粒過度位移指示圖案包括與所述晶粒附接區域的側面處的線平行的線形圖案。
  15. 根據請求項13所述的半導體封裝，其中，所述晶粒過度位移指示圖案包括彼此分隔開並且彼此平行的兩個線形圖案。
  16. 根據請求項13所述的半導體封裝，其中，所述晶粒過度位移指示圖案是在所述封裝基板的表面處被雕刻的凹槽形圖案。
  17. 根據請求項13所述的半導體封裝，其中，所述晶粒過度位移指示圖案從所述封裝基板的表面突出。
  18. 根據請求項13所述的半導體封裝，其中，所述晶粒過度位移指示圖案位於與形成在所述封裝基板中的互連圖案實質相同的位準處。
TW107122326A 2017-11-09 2018-06-28 包含晶粒過度位移指示圖案的半導體封裝 TWI766054B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170148848A KR20190052957A (ko) 2017-11-09 2017-11-09 다이 오버시프트 지시 패턴을 포함하는 반도체 패키지
??10-2017-0148848 2017-11-09
KR10-2017-0148848 2017-11-09

Publications (2)

Publication Number Publication Date
TW201919196A TW201919196A (zh) 2019-05-16
TWI766054B true TWI766054B (zh) 2022-06-01

Family

ID=66327547

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107122326A TWI766054B (zh) 2017-11-09 2018-06-28 包含晶粒過度位移指示圖案的半導體封裝

Country Status (4)

Country Link
US (2) US10692816B2 (zh)
KR (1) KR20190052957A (zh)
CN (1) CN109768016B (zh)
TW (1) TWI766054B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110084382A1 (en) * 2009-10-07 2011-04-14 Wei-Ming Chen Chip package and fabrication method thereof
US20130078763A1 (en) * 2011-09-22 2013-03-28 Samsung Electronics Co., Ltd Multi-chip semiconductor package and method of fabricating the same
US20170170127A1 (en) * 2015-12-11 2017-06-15 SK Hynix Inc. Semiconductors, packages, wafer level packages, and methods of manufacturing the same

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046499A (en) * 1996-03-27 2000-04-04 Kabushiki Kaisha Toshiba Heat transfer configuration for a semiconductor device
US20020114507A1 (en) 2001-02-21 2002-08-22 Mark Lynch Saw alignment technique for array device singulation
JP2003332270A (ja) * 2002-05-15 2003-11-21 Renesas Technology Corp 半導体装置およびその製造方法
JP4580730B2 (ja) * 2003-11-28 2010-11-17 ルネサスエレクトロニクス株式会社 オフセット接合型マルチチップ半導体装置
US7202113B2 (en) * 2005-06-09 2007-04-10 Ming Sun Wafer level bumpless method of making a flip chip mounted semiconductor device package
TWI302375B (en) * 2005-11-22 2008-10-21 Siliconware Precision Industries Co Ltd Multichip stacking structure
JP5064157B2 (ja) * 2007-09-18 2012-10-31 新光電気工業株式会社 半導体装置の製造方法
US8253231B2 (en) * 2008-09-23 2012-08-28 Marvell International Ltd. Stacked integrated circuit package using a window substrate
US8541877B2 (en) * 2009-12-16 2013-09-24 Chia-Lun Tsai Electronic device package and method for fabricating the same
US8283766B2 (en) * 2010-09-02 2012-10-09 Oracle America, Inc Ramp-stack chip package with static bends
US8936969B2 (en) * 2012-03-21 2015-01-20 Stats Chippac, Ltd. Semiconductor device and method of singulating semiconductor wafer along modified region within non-active region formed by irradiating energy through mounting tape
KR101994930B1 (ko) * 2012-11-05 2019-07-01 삼성전자주식회사 일체형 단위 반도체 칩들을 갖는 반도체 패키지
US9343386B2 (en) * 2013-06-19 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment in the packaging of integrated circuits
US9455211B2 (en) * 2013-09-11 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with openings in buffer layer
US10103128B2 (en) * 2013-10-04 2018-10-16 Mediatek Inc. Semiconductor package incorporating redistribution layer interposer
US9209165B2 (en) * 2013-10-21 2015-12-08 Oracle International Corporation Technique for controlling positions of stacked dies
KR20150114233A (ko) * 2014-04-01 2015-10-12 삼성전자주식회사 반도체 패키지 및 이의 제조방법
KR102235489B1 (ko) * 2014-08-14 2021-04-02 삼성전자주식회사 인쇄 회로 기판 및 이를 이용한 반도체 패키지
TWI597809B (zh) * 2015-03-23 2017-09-01 矽品精密工業股份有限公司 電子封裝件及其製法
KR20170026676A (ko) * 2015-08-26 2017-03-09 에스케이하이닉스 주식회사 슬라이딩 상호 연결 배선 구조를 포함하는 플렉서블 소자
US9773768B2 (en) * 2015-10-09 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure of three-dimensional chip stacking
KR20180064734A (ko) * 2016-12-06 2018-06-15 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 모듈
JP6811664B2 (ja) * 2017-03-24 2021-01-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN108933109B (zh) * 2017-05-27 2020-07-07 晟碟信息科技（上海）有限公司 成角度的裸芯的半导体器件
KR20190009016A (ko) * 2017-07-17 2019-01-28 에스케이하이닉스 주식회사 지시 패턴을 포함하는 반도체 패키지
US10217726B1 (en) * 2017-08-31 2019-02-26 Micron Technology, Inc. Stacked semiconductor dies including inductors and associated methods
US10529593B2 (en) * 2018-04-27 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package comprising molding compound having extended portion and manufacturing method of semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110084382A1 (en) * 2009-10-07 2011-04-14 Wei-Ming Chen Chip package and fabrication method thereof
US20130078763A1 (en) * 2011-09-22 2013-03-28 Samsung Electronics Co., Ltd Multi-chip semiconductor package and method of fabricating the same
US20170170127A1 (en) * 2015-12-11 2017-06-15 SK Hynix Inc. Semiconductors, packages, wafer level packages, and methods of manufacturing the same

Also Published As

Publication number Publication date
CN109768016A (zh) 2019-05-17
KR20190052957A (ko) 2019-05-17
CN109768016B (zh) 2023-06-06
TW201919196A (zh) 2019-05-16
US20190139900A1 (en) 2019-05-09
US10692816B2 (en) 2020-06-23
US11239177B2 (en) 2022-02-01
US20200286838A1 (en) 2020-09-10

Similar Documents

Publication Publication Date Title
TWI732985B (zh) 包含堆疊晶片的半導體封裝
US20150279819A1 (en) Thin stack packages
US9293443B2 (en) Chip stack packages, methods of fabricating the same, electronic systems including the same and memory cards including the same
US11557523B2 (en) Semiconductor packages and methods of forming the semiconductor packages
US9345136B1 (en) Package substrates, semiconductor packages including the same, electronic systems including the same, and memory cards including the same
US20220208737A1 (en) Stack packages including a hybrid wire bonding structure
US10522511B2 (en) Semiconductor packages having indication patterns
US20190043833A1 (en) Semiconductor packages including a plurality of stacked dies
TWI766054B (zh) 包含晶粒過度位移指示圖案的半導體封裝
US10903189B2 (en) Stack packages including stacked semiconductor dies
US10312196B2 (en) Semiconductor packages including indicators for evaluating a distance and methods of calculating the distance
US10991598B2 (en) Methods of fabricating semiconductor packages including circuit patterns
US20230055550A1 (en) Apparatus for detecting crack in semiconductor chip
US12033952B2 (en) Semiconductor packages including at least one die position checker
US11764160B2 (en) Semiconductor packages including at least one die position checker
US20230417696A1 (en) Semiconductor devices including crack sensor
US11380595B2 (en) Semiconductor wafer, method for separating the semiconductor wafer, semiconductor chip, and semiconductor package including the semiconductor chip
US10998266B2 (en) Semiconductor devices including redistributed layer structures and methods of forming semiconductor devices including redistributed layer structures