JP5064157B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP5064157B2
JP5064157B2 JP2007241374A JP2007241374A JP5064157B2 JP 5064157 B2 JP5064157 B2 JP 5064157B2 JP 2007241374 A JP2007241374 A JP 2007241374A JP 2007241374 A JP2007241374 A JP 2007241374A JP 5064157 B2 JP5064157 B2 JP 5064157B2
Authority
JP
Japan
Prior art keywords
insulating layer
connection terminal
internal connection
semiconductor substrate
scribe region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007241374A
Other languages
English (en)
Other versions
JP2009076496A5 (ja
JP2009076496A (ja
Inventor
洋弘 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007241374A priority Critical patent/JP5064157B2/ja
Priority to US12/212,169 priority patent/US7772091B2/en
Priority to KR1020080091161A priority patent/KR20090029660A/ko
Priority to TW097135580A priority patent/TW200915440A/zh
Priority to CNA2008101612067A priority patent/CN101393848A/zh
Priority to EP08164617A priority patent/EP2040288A2/en
Publication of JP2009076496A publication Critical patent/JP2009076496A/ja
Publication of JP2009076496A5 publication Critical patent/JP2009076496A5/ja
Application granted granted Critical
Publication of JP5064157B2 publication Critical patent/JP5064157B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Description

本発明は、半導体装置の製造方法に係り、平面視した状態で半導体チップと略同じ大きさであり、半導体チップが配線パターンにフリップチップ接続された半導体装置の製造方法に適用できる。
従来の半導体装置には、平面視した状態で半導体チップと略同じ大きさとされたチップサイズパッケージと呼ばれる半導体装置（例えば、図１参照）がある。
図１は、従来の半導体装置の断面図である。図１を参照するに、従来の半導体装置１００は、半導体チップ１０１と、内部接続端子１０２と、樹脂層１０３と、配線パターン１０４と、ソルダーレジスト１０６と、外部接続端子１０７とを有する。
半導体チップ１０１は、薄板化された半導体基板１０９と、半導体集積回路１１１と、複数の電極パッド１１２と、保護膜１１３とを有する。半導体基板１０９は、例えば、薄板化されたＳｉウエハが個片化されたものである。
半導体集積回路１１１は、半導体基板１０９の表面側に設けられている。半導体集積回路１１１は、拡散層、絶縁層、ビア、及び配線等（図示せず）から構成されている。複数の電極パッド１１２は、半導体集積回路１１１上に設けられている。複数の電極パッド１１２は、半導体集積回路１１１に設けられた配線と電気的に接続されている。保護膜１１３は、半導体集積回路１１１上に設けられている。保護膜１１３は、半導体集積回路１１１を保護するための膜である。
内部接続端子１０２は、電極パッド１１２上に設けられている。内部接続端子１０２の上端部は、樹脂層１０３から露出されている。内部接続端子１０２の上端部は、配線パターン１０４と接続されている。樹脂層１０３は、内部接続端子１０２が設けられた側の半導体チップ１０１を覆うように設けられている。
配線パターン１０４は、樹脂層１０３上に設けられている。配線パターン１０４は、内部接続端子１０２と接続されている。配線パターン１０４は、内部接続端子１０２を介して、電極パッド１１２と電気的に接続されている。配線パターン１０４は、外部接続端子１０７が配設される外部接続端子配設領域１０４Ａを有する。ソルダーレジスト１０６は、外部接続端子配設領域１０４Ａ以外の配線パターン１０４部分を覆うように、樹脂層１０３上に設けられている。
図２は、従来の半導体装置が形成される半導体基板の平面図である。図２において、Ｃはダイサーが半導体基板１１０を切断する位置（以下、「切断位置Ｃ」とする）を示している。図２を参照するに、半導体基板１１０は、複数の半導体装置形成領域Ａと、複数の半導体装置形成領域Ａを分離するスクライブ領域Ｂとを有する。複数の半導体装置形成領域Ａは、半導体装置１００が形成される領域である。半導体基板１１０は、薄板化され、かつ切断位置Ｃにおいて切断されることにより、先に説明した半導体基板１０９（図１参照）となる基板である。
図３〜図１１は、従来の半導体装置の製造工程を示す図である。図３〜図１１において、図１に示す従来の半導体装置１００と同一構成部分には同一符号を付す。また、図３〜図１１において、Ａは複数の半導体装置形成領域（以下、「半導体装置形成領域Ａ」とする）、Ｂは複数の半導体装置形成領域を分離するスクライブ領域（以下、「スクライブ領域Ｂ」とする）、Ｃはダイシングブレードが半導体基板１１０を切断する位置（以下、「切断位置Ｃ」とする）を示している。
始めに、図３に示す工程では、薄板化される前の半導体基板１１０の表面側に、半導体集積回路１１１、複数の電極パッド１１２、及び保護膜１１３を有した半導体チップ１０１を形成する。また、半導体基板１１０には、配線パターン１０４を形成する時等の位置基準となるアライメント用パターン（図示せず）を形成する。アライメント用パターンは、例えば、半導体基板１１０のスクライブ領域Ｂに、例えば、Ａｌ配線等で形成することができる。
次いで、図４に示す工程では、複数の電極パッド１１２上に内部接続端子１０２を形成する。この段階では、複数の内部接続端子１０２には、高さのばらつきがある。次いで、図５に示す工程では、複数の内部接続端子１０２に平坦な板１１５を押し当てて、複数の内部接続端子１０２の高さを揃える。次いで、図６に示す工程では、内部接続端子１０２が形成された側の半導体チップ１０１及び内部接続端子１０２を覆うように、樹脂層１０３を形成する。樹脂層１０３は半導体基板１１０の全体に形成されるため、スクライブ領域Ｂも含めた半導体基板１１０全体が樹脂層１０３で覆われる。
次いで、図７に示す工程では、内部接続端子１０２の上面１０２Ａが樹脂層１０３から露出するまで、樹脂層１０３を研磨する。このとき、樹脂層１０３の上面１０３Ａが内部接続端子１０２の上面１０２Ａと略面一となるように研磨を行う。これにより、図７に示す構造体の上面（具体的には、樹脂層１０３の上面１０３Ａ及び内部接続端子１０２の上面１０２Ａ）は、平坦な面になる。
次いで、図８に示す工程では、平坦な面とされた図７に示す構造体の上面に配線パターン１０４を形成する。具体的には、配線パターン１０４は、例えば、図７に示す構造体に金属箔（図示せず）を貼り付け、次いで、金属箔上を覆うようにレジスト（図示せず）を塗布し、次いで、このレジストを露光、現像することで配線パターン１０４の形成領域に対応する部分の金属箔上にレジスト膜（図示せず）を形成する。その後、上記レジスト膜をマスクとして金属箔をエッチングすることで、配線パターン１０４を形成する（サブトラクティブ法）。その後、レジスト膜を除去する。上記レジストの露光領域は、半導体基板１１０上に形成されたアライメント用パターン（図示せず）の位置を露光装置（図示せず）が検出することにより決定される。
但し、図６に示す工程において、半導体基板１１０の全体を覆うように樹脂層１０３を形成しているため、アライメント用パターンも樹脂層１０３に覆われており、安価なＣＣＤカメラを用いた露光装置（図示せず）では、アライメント用パターンを認識することはできない。そこで、赤外線又はＸ線透過機能を有した高価な露光装置（図示せず）で、樹脂層１０３を透過してアライメント用パターンを認識して、レジストの露光を行う。
次いで、図９に示す工程では、外部接続端子配設領域１０４Ａ以外の部分の配線パターン１０４を覆うように、樹脂層１０３上にソルダーレジスト１０６を形成する。次いで、図１０に示す工程では、半導体基板１１０の裏面側から半導体基板１１０を研磨して、半導体基板１１０を薄板化する。次いで、図１１に示す工程では、外部接続端子配設領域１０４Ａに外部接続端子１０７を形成する。
その後、切断位置Ｃに対応する部分の半導体基板１１０を切断することで、複数の半導体装置１００が製造される。この際、図６の工程において、スクライブ領域Ｂに対応する部分の半導体基板１１０上には樹脂層１０３が形成されているため、半導体基板１１０と共に樹脂層１０３も切断される（例えば、特許文献１参照）。
特開２００２−３１３９８５号公報
しかしながら、従来の半導体装置１００の製造方法では、赤外線又はＸ線透過機能を有した露光装置を用いた場合、アライメント用パターンの検出精度が十分でないため、内部接続端子１０２に対する配線パターン１０４の形成位置の精度が低下してしまうという問題があった。
また、配線パターン１０４を形成するためのレジスト膜を形成する際に使用する赤外線又はＸ線透過機能を有した露光装置は、高価であるため、半導体装置１００の製造コストが増加してしまうという問題があった。
さらに、複数の半導体装置１００が製造される際に、半導体基板１１０と共に樹脂層１０３も切断されるが、半導体基板１１０上に形成された半導体チップ１０１と保護膜１１３とは密着性が良くないため、半導体チップ１０１と保護膜１１３との界面が剥離し、半導体装置１００の歩留まりが低下するという問題があった。
そこで本発明は、上述した問題点に鑑みてなされたものであり、内部接続端子に対する配線パターンの形成位置の精度を向上させることができると共に、半導体装置の製造コストの低減を図ることができ、さらに、半導体装置の歩留まりを向上させることのできる半導体装置の製造方法を提供することを目的とする。
本発明の一観点によれば、複数の半導体チップ形成領域、及び前記複数の半導体チップ形成領域の間に配置されたスクライブ領域を有する半導体基板を前記スクライブ領域で切断する工程を含む、電極パッドを有した半導体チップと、前記電極パッドに配設された内部接続端子と、前記半導体チップ上に形成された絶縁層と、前記絶縁層上に形成され前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、前記スクライブ領域にアライメント用パターンを形成するアライメント用パターン形成工程と、前記電極パッド上に前記内部接続端子を形成する内部接続端子形成工程と、支持体上に金属層と絶縁層とを順次積層し、積層された前記金属層及び前記絶縁層に前記スクライブ領域に対応する貫通溝を形成する貫通溝形成工程と、前記支持体の前記絶縁層側を、前記半導体基板の前記内部接続端子が形成された側に貼り付けて、前記半導体基板上に、前記スクライブ領域と対向する部分に貫通溝を有した前記絶縁層を形成する絶縁層形成工程と、前記支持体を前記内部接続端子側に押圧し、前記金属層と前記内部接続端子とを圧着させる圧着工程と、前記支持体を除去する支持体除去工程と、前記アライメント用パターンに基づき、前記配線パターンの形成位置のアライメントを行い、前記金属層をパターニングして前記配線パターンを形成する配線パターン形成工程と、前記配線パターン形成工程後に、前記半導体基板を含む前記スクライブ領域の前記貫通溝内に露出する部分を切断する切断工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明の他の観点によれば、複数の半導体チップ形成領域、及び前記複数の半導体チップ形成領域の間に配置されたスクライブ領域を有する半導体基板を前記スクライブ領域で切断する工程を含む、電極パッドを有した半導体チップと、前記電極パッドに配設された内部接続端子と、前記半導体チップ上に形成された絶縁層と、前記絶縁層上に形成され前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、前記スクライブ領域にアライメント用パターンを形成するアライメント用パターン形成工程と、前記電極パッド上に前記内部接続端子を形成する内部接続端子形成工程と、支持体上に絶縁層を積層し、積層された前記絶縁層に前記スクライブ領域に対応する貫通溝を形成する貫通溝形成工程と、前記支持体の前記絶縁層側を、前記半導体基板の前記内部接続端子が形成された側に貼り付けて、前記半導体基板上に、前記スクライブ領域と対向する部分に貫通溝を有した前記絶縁層を形成する絶縁層形成工程と、前記支持体を前記内部接続端子側に押圧し、前記内部接続端子の上面を前記絶縁層から露出させる露出工程と、前記支持体を除去する支持体除去工程と、前記絶縁層上に、前記アライメント用パターンを露出する貫通溝を有する金属層を形成する金属層形成工程と、前記アライメント用パターンに基づき、前記配線パターンの形成位置のアライメントを行い、前記金属層をパターニングして前記配線パターンを形成する配線パターン形成工程と、前記配線パターン形成工程後に、前記半導体基板を含む前記スクライブ領域の前記貫通溝内に露出する部分を切断する切断工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、半導体基板上に形成される絶縁層に、スクライブ領域に形成されるアライメント用パターンを露出する貫通溝を設けることにより段差が形成されるので、アライメント用パターンの検出精度が十分でない赤外線又はＸ線透過機能を有した露光装置を用いなくても、アライメント用パターンの検出精度が十分であるＣＣＤカメラを用いた露光装置によりアライメント用パターンを認識することが可能となるので、内部接続端子に対する配線パターンの形成位置の精度を向上させることができる。
また、半導体基板上に形成される絶縁層に、スクライブ領域に形成されるアライメント用パターンを露出する貫通溝を設けることにより、赤外線又はＸ線透過機能を有した高価な露光装置を用いなくても、安価なＣＣＤカメラを用いた露光装置によりアライメント用パターンを認識することが可能となるので、半導体装置の製造コストの低減を図ることができる。
さらに、半導体基板上に形成される絶縁層に、スクライブ領域を露出する貫通溝を設けることにより、切断工程において、半導体基板のみが切断され、半導体チップと保護膜との界面が剥離することが抑制されるため、半導体装置の歩留まりを向上させることができる。
本発明によれば、内部接続端子に対する配線パターンの形成位置の精度を向上させることができると共に、半導体装置の製造コストの低減を図ることができ、さらに、半導体装置の歩留まりを向上させることができる。
次に、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図１２は、本発明の第１の実施の形態に係る半導体装置の断面図である。図１２を参照するに、第１の実施の形態の半導体装置１０は、半導体チップ１１と、内部接続端子１２と、絶縁層１３と、配線パターン１４と、ソルダーレジスト１６と、外部接続端子１７とを有する。
半導体チップ１１は、半導体基板２１と、半導体集積回路２２と、複数の電極パッド２３と、保護膜２４とを有する。半導体基板２１は、半導体集積回路２２を形成するための基板である。半導体基板２１は、薄板化されている。半導体基板２１の厚さＴ1は、例えば、１００μｍ〜３００μｍとすることができる。半導体基板２１は、例えば、薄板化されたＳｉウエハが個片化されたものである。
半導体集積回路２２は、半導体基板２１の表面側に設けられている。半導体集積回路２２は、半導体基板２１に形成された拡散層（図示せず）、半導体基板２１上に積層された絶縁層（図示せず）、及び積層された絶縁層に設けられたビア（図示せず）及び配線等（図示せず）から構成されている。
電極パッド２３は、半導体集積回路２２上に複数設けられている。電極パッド２３は、半導体集積回路２２に設けられた配線（図示せず）と電気的に接続されている。電極パッド２３の材料としては、例えば、Ａｌを用いることができる。
保護膜２４は、半導体集積回路２２上に設けられている。保護膜２４は、半導体集積回路２２を保護するための膜である。保護膜２４としては、例えば、ＳｉＮ膜やＰＳＧ膜等を用いることができる。
内部接続端子１２は、電極パッド２３上に設けられている。内部接続端子１２は、半導体集積回路２２と配線パターン１４とを電気的に接続するためのものである。内部接続端子１２の高さＨ１は、例えば、１０μｍ〜６０μｍとすることができる。内部接続端子１２としては、例えば、Ａｕバンプ、Ａｕめっき膜、無電解めっき法により形成されたＮｉ膜とそれを覆うＡｕ膜から構成される金属膜等を用いることができる。Ａｕバンプは、例えば、ボンディング法やめっき法により形成することができる。
絶縁層１３は、内部接続端子１２の上面１２Ａを除く内部接続端子１２部分及び半導体チップ１１上を覆うように設けられている。内部接続端子１２の上面１２Ａは、絶縁層１３から露出されている。絶縁層１３の上面１３Ａは、内部接続端子１２の上面１２Ａと略面一とされている。絶縁層１３としては、例えば、粘着性を有したシート状の絶縁層（例えば、ＮＣＦ（Non Conductive Film））や、ペースト状の絶縁層（例えば、ＮＣＰ（Non Conductive Paste））等を用いることができる。絶縁層１３の厚さＴ2は、例えば、１０μｍ〜６０μｍとすることができる。
配線パターン１４は、内部接続端子１２の上面１２Ａと接触するように、絶縁層１３の上面１３Ａに設けられている。配線パターン１４は、内部接続端子１２を介して、半導体集積回路２２と電気的に接続されている。配線パターン１４は、外部接続端子１７が配設される外部接続端子配設領域１４Ａを有する。配線パターン１４の材料としては、例えば、Ｃｕを用いることができる。配線パターン１４の厚さは、例えば、１２μｍとすることができる。
ソルダーレジスト１６は、外部接続端子配設領域１４Ａを除く配線パターン１４部分を覆うように絶縁層１３上に設けられている。
外部接続端子１７は、配線パターン１４の外部接続端子配設領域１４Ａに設けられている。外部接続端子１７は、マザーボード等の実装基板（図示せず）に設けられたパッドと電気的に接続される端子である。外部接続端子１７としては、例えば、はんだバンプを用いることができる。
なお、半導体装置１０の外周部において、半導体チップ１１と絶縁層１３との境界部分に生じている段差は、後述するように、半導体基板３１等を切断する際のダイシングブレード３５と切断位置Ｃとの位置ずれを考慮し、ダイシングブレード３５の位置ずれが発生した場合でも、ダイシングブレード３５が絶縁層１３に接触することなく、確実に半導体基板３１を含むスクライブ領域Ｂの貫通溝２６内に露出する部分を切断するために、ダイシングブレード３５と貫通溝２６の壁面との間に片側Ｗ２の隙間を設けているために生じるものである。
図１３〜図２８は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す図であり、図２９は、アライメント用パターンの例を示す図（図１７に示す半導体装置の平面図）である。また、図３０〜３２は、アライメント用パターンの他の例を示す図であり、図３３は、半導体基板の平面図である。図１３〜図３２において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。また、図１６〜図３２において、Ａは複数の半導体装置形成領域（以下、「半導体装置形成領域Ａ」とする）、Ｂは複数の半導体装置形成領域を分離するスクライブ領域（以下、「スクライブ領域Ｂ」とする）、Ｃはダイシングブレードが半導体基板３１等を切断する位置（以下、「切断位置Ｃ」とする）を示している。
始めに、図１３に示す工程では、支持体２５の上面２５Ａに金属層３３を形成する。金属層３３は、後述する図２２に示す工程において、エッチングされて配線パターン１４となるものである。具体的には、金属層３３としてＣｕ箔を用意し、このＣｕ箔を支持体２５の上面２５Ａに貼り付ける。金属層３３の厚さＴ5は、例えば、１０μｍとすることができる。支持体２５としては、例えば、ダイシングテープ等のテープや、樹脂の板、金属の板等を用いることができる。また、支持体２５は光を透過させる材料でも、透過させない材料でもどちらでも構わない。
次いで、図１４に示す工程では、支持体２５上面２５Ａに形成された金属層３３の上面３３Ａに、絶縁層１３を積層する。絶縁層１３としては、粘着性を有したシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film））や、ペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））等を用いることができる。粘着性を有したシート状の絶縁樹脂を用いた場合は、図１３に示す構造体の金属層３３の上面３３Ａにシート状の絶縁樹脂を貼り付けることで絶縁層１３を形成する。また、絶縁層１３としてペースト状の絶縁樹脂を用いた場合は、図１３に示す構造体の金属層３３の上面３３Ａに印刷法によりペースト状の絶縁層１３を形成し、その後、プリベークして絶縁層１３を半硬化させる。この半硬化した絶縁層１３は、接着性を有する。絶縁層１３の厚さＴ4は、例えば、２０μｍ〜１００μｍとすることができる。
次いで、図１５に示す工程では、図１４に示す構造体の金属層３３と絶縁層１３とを、例えばダイシング加工等によりプリカットし、貫通溝２６を設ける。貫通溝２６は、後述する図２０に示す工程において、半導体基板３１に設けられたアライメント用パターン２７が形成されたスクライブ領域Ｂが露出する位置に設けられる。
このように、金属層３３及び絶縁層１３に、アライメント用パターン２７が形成されたスクライブ領域Ｂに対応する貫通溝２６を設けることにより、図１９の工程において半導体チップ１１と絶縁層１３とを貼り合わせた後においても、アライメント用パターン２７は、半導体装置１０の表面側（半導体集積回路２２が形成される側）から認識可能となる。
次いで、図１６に示す工程では、複数の半導体装置形成領域Ａと、複数の半導体装置形成領域Ａを分離するスクライブ領域Ｂとを有した半導体基板３１を準備する（図３３参照）。半導体基板３１は、薄板化され、かつ切断位置Ｃにおいて切断されることにより、先に説明した半導体基板２１（図１２参照）となるものである。半導体基板３１としては、例えば、Ｓｉウエハを用いることができる。半導体基板３１の厚さＴ３は、例えば、５００μｍ〜７７５μｍとすることができる。
次いで、図１７に示す工程では、半導体装置形成領域Ａに対応する半導体基板３１の表面側に、周知の手法により、半導体集積回路２２、電極パッド２３、及び保護膜２４を有した半導体チップ１１を形成する（半導体チップ形成工程）。電極パッド２３の材料としては、例えば、Ａｌを用いることができる。また、保護膜２４としては、例えば、ＳｉＮ膜やＰＳＧ膜等を用いることができる。
また、図１７に示す工程では、スクライブ領域Ｂにアライメント用パターン２７を形成する（アライメント用パターン形成工程）。アライメント用パターン２７は、配線パターンを形成する時等に露光装置で認識し、位置基準とするマークである。図２９に示すように、アライメント用パターン２７は、半導体基板３１のスクライブ領域Ｂの、例えば、半導体装置１０の対角の位置等に形成する。また、半導体装置１０の四隅等に形成しても構わない。
アライメント用パターン２７は、例えば、図２９に示すような円柱形状でよいが、図３０に示すような四角柱形状、図３１に示すような平面視長方形とされた四角柱形状、図３２に示すような十字が形成されるように４個配置された四角柱形状等でもよく、露光装置や貼り合わせ装置で認識可能な形状であれば、図２９〜図３２に示す形状以外でも構わない。また、アライメント用パターン２７は、例えば、Ａｌ層、Ｃｕ層、Ｔｉ層の単層あるいはこれらのうち少なくとも２つを積層させたものを用いることができる。また、スクライブ領域Ｂの幅は、例えば、０．２ｍｍとすることができる。この場合、アライメント用パターン２７は、例えば、円柱（例えば、直径０．１ｍｍ）とすることができる。このように、電極パッド２３とアライメント用パターン２７とを同一の工程で形成することで、製造工程を削減することが可能となるため、半導体装置１０の製造コストを低減することができる。なお、電極パッド２３及びアライメント用パターン２７は、別の工程で形成しても構わない。
次いで、図１８に示す工程では、複数の半導体装置形成領域Ａに設けられた複数の電極パッド２３上にそれぞれ内部接続端子１２を形成する（内部接続端子形成工程）。内部接続端子１２としては、例えば、Ａｕバンプ、Ａｕめっき膜、無電解めっき法により形成されたＮｉ膜とＮｉ膜上に積層されるＡｕ膜から構成される金属膜等を用いることができる。Ａｕバンプは、例えば、ボンディング法により形成することができる。なお、図１８に示す工程で形成された複数の内部接続端子１２には、高さばらつきが存在する。
次いで、図１９に示す工程では、金属層３３及び絶縁層１３が形成された側の支持体２５（図１５に示す構造体）と、複数の半導体チップ１１が形成された側の半導体基板３１（図１８に示す構造体）とが対向するように絶縁層１３と半導体チップ１１とを貼り付ける。この際、図１５に示す構造体の貫通溝２６が、図１８に示す構造体のスクライブ領域Ｂを露出する位置に貼り合わせる。スクライブ領域Ｂと貫通溝２６との位置合わせの際には、貼り合せ装置でアライメント用パターン２７を認識し、アライメント用パターン２７を基準にして、貫通溝２６とスクライブ領域Ｂとの位置合わせを行ってもよい。アライメント用パターン２７を基準にして、図１５に示す構造体と図１８に示す構造体とを貼り合せることで、スクライブ領域Ｂに対する貫通溝２６の位置の精度を向上させることができる。
ここで、アライメント用パターン２７は、支持体２５に覆われているので、支持体２５が光を透過させる材料からなる場合には、特殊な機能を有さない貼り合せ装置を用いることができるが、支持体２５が光を透過させない材料からなる場合には、赤外線やＸ線を用いて透過機能を持たせた特殊な貼り合せ装置が必要になる。
貼り合わせた後、図１９に示す構造体を加熱した状態で、支持体２５を矢印方向に押圧して、金属層３３の上面３３Ａと複数の内部接続端子１２の上面１２Ａとを接触させて、金属層３３と内部接続端子１２とを圧着させる。また、図１９に示す構造体を加熱することにより、絶縁層１３は硬化する。圧着後の絶縁層１３の厚さＴ2は、例えば、１０μｍ〜６０μｍとすることができる。
次いで、図２０に示す工程では、図１９に示す支持体２５を除去する。貫通溝２６は、スクライブ領域Ｂ上に位置しているため、アライメント用パターン２７は、半導体装置１０の表面側（半導体集積回路２２が形成される側）から認識可能である。すなわち、アライメント用パターン２７の認識精度を低下させる赤外線やＸ線を用いて透過機能を持たせた高価な特殊露光装置が必要にならず、ＣＣＤカメラを用いた安価な露光装置を用いることができるため、アライメント用パターン２７を精度良く認識することができる。
次いで、図２１に示す工程では、金属層３３上にレジストを塗布し、次いで、このレジストを露光、現像することで配線パターン１４の形成領域に対応する部分の金属層３３上にレジスト膜３６を形成する。レジスト膜３６の露光領域は、アライメント用パターン２７の位置を露光装置が検出することにより決定される。
次いで、図２２に示す工程では、レジスト膜３６をマスクとして金属層３３をエッチングし、図２１においてレジスト膜３６が形成されていない部分の金属層３３を除去することで、配線パターン１４を形成する（配線パターン形成工程）。図２０〜図２２に示すように、本実施の形態では配線パターン１４をサブトラクティブ法により形成する例を示した。
次いで、図２３に示す工程では、図２２に示すレジスト膜３６を除去する。その後、配線パターン１４の粗化処理を行う。配線パターン１４の粗化処理は、黒化処理又は粗化エッチング処理のいずれかの方法により行うことができる。上記粗化処理は、配線パターン１４の上面及び側面に形成されるソルダーレジスト１６と配線パターン１４との密着性を向上させるためのものである。
このように、半導体基板３１上に形成される絶縁層１３に、スクライブ領域Ｂに形成されるアライメント用パターン２７を露出する貫通溝２６を設けることにより段差が形成されるので、ＣＣＤカメラを用いた露光装置によりアライメント用パターン２７を精度良く認識することが可能となるので、内部接続端子１２に対する配線パターン１４の形成位置の精度を向上させることができる。また、赤外線又はＸ線透過機能を有した高価な露光装置を用いなくても、安価なＣＣＤカメラを用いた露光装置によりアライメント用パターン２７を認識することが可能となるので、半導体装置の製造コストの低減を図ることができる。
次いで、図２４に示す工程では、外部接続端子配設領域１４Ａ及びスクライブ領域Ｂを除いた配線パターン１４部分と絶縁層１３上とを覆うように、ソルダーレジスト１６を形成する。
次いで、図２５に示す工程では、半導体基板３１の裏面側から半導体基板３１を研磨又は研削して、半導体基板３１を薄板化する。半導体基板３１の薄板化には、例えば、バックサイドグラインダーを用いることができる。薄板化後の半導体基板３１の厚さＴ6は、例えば、１００μｍ〜３００μｍとすることができる。
次いで、図２６に示す工程では、配線パターン１４の外部接続端子配設領域１４Ａに外部接続端子１７を形成する。これにより、複数の半導体装置形成領域Ａに半導体装置１０に相当する構造体が形成される。
次いで、図２７に示す工程では、半導体基板３１を含むスクライブ領域Ｂの貫通溝２６内に露出する部分を切断位置Ｃに沿って切断する（切断工程）。半導体基板３１等の切断は、例えば、ダイシングによって行う。ここで、ダイシングブレード３５の幅Ｗ１はスクライブ領域Ｂの幅以下に設定されている。また、例えば、ダイシング装置に起因するダイシングブレード３５と切断位置Ｃとの位置ずれを考慮し、ダイシングブレード３５の位置ずれが発生した場合でも、ダイシングブレード３５が絶縁層１３に接触することなく、確実に半導体基板３１を含むスクライブ領域Ｂの貫通溝２６内に露出する部分を切断するために、ダイシングブレード３５と貫通溝２６の壁面との間に片側Ｗ２の隙間を設けている。ダイシングブレード３５の幅Ｗ１は、例えば、０．０４ｍｍとすることができる。また、ダイシングブレード３５と貫通溝２６の壁面と隙間Ｗ２は、例えば、０．０８ｍｍとすることができる。
次いで、図２８に示す工程では、半導体基板３１等の切断は完了し、複数の半導体装置１０が製造される。なお、半導体装置１０の外周部において、半導体チップ１１と絶縁層１３との境界部分に生じている段差は、前述のように、半導体基板３１等を切断する際のダイシングブレード３５と切断位置Ｃとの位置ずれを考慮し、ダイシングブレード３５の位置ずれが発生した場合でも、ダイシングブレード３５が絶縁層１３に接触することなく、確実に半導体基板３１を含むスクライブ領域Ｂの貫通溝２６内に露出する部分を切断するために、ダイシングブレード３５と貫通溝２６の壁面との間に片側Ｗ２の隙間を設けているために生じるものである。
本実施の形態の半導体装置の製造方法によれば、半導体基板３１上に形成される絶縁層１３に、スクライブ領域Ｂに形成されるアライメント用パターン２７を露出する貫通溝２６を設けることにより段差が形成されるので、アライメント用パターン２７の検出精度が十分でない赤外線又はＸ線透過機能を有した露光装置を用いなくても、アライメント用パターン２７の検出精度が十分であるＣＣＤカメラを用いた露光装置によりアライメント用パターン２７を認識することが可能となるので、内部接続端子１２に対する配線パターン１４の形成位置の精度を向上させることができる。
また、半導体基板３１上に形成される絶縁層１３に、スクライブ領域Ｂに形成されるアライメント用パターン２７を露出する貫通溝２６を設けることにより、赤外線又はＸ線透過機能を有した高価な露光装置を用いなくても、安価なＣＣＤカメラを用いた露光装置によりアライメント用パターン２７を認識することが可能となるので、半導体装置１００の製造コストの低減を図ることができる。
さらに、半導体基板３１上に形成される絶縁層１３に、スクライブ領域Ｂを露出する貫通溝２６を設けることにより、切断工程において、半導体基板３１を含むスクライブ領域Ｂの貫通溝２６内に露出する部分が切断され、半導体チップ１１と保護膜１３との界面が剥離することが抑制されるため、半導体装置１００の歩留まりを向上させることができる。
（第２の実施の形態）
図３４は、本発明の第２の実施の形態に係る半導体装置の断面図である。図３４において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。図３４を参照するに、第２の実施の形態の半導体装置４０は、第１の実施の形態の半導体装置１０に設けられた配線パターン１４の代わりに、メタルシード層４２と金属膜４３とからなる配線パターン４１を設けた以外は半導体装置１０と同様に構成される。メタルシード層４２としては、例えば、Ｃｕ層等を用いることができる。また、メタルシード層４２の厚さＴ７は、例えば、０．５μｍ〜１．０μｍとすることができる。金属膜４３としては、例えば、Ｃｕ等を用いることができる。また、金属膜４３の厚さＴ８は、例えば、１０μｍ〜２０μｍとすることができる。
図３５〜図４６は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す図である。図３５〜図４６において、第２の実施の形態の半導体装置４０と同一構成部分には同一符号を付す。
図３５〜図４６を参照して、第２の実施の形態の半導体装置４０の製造方法について説明する。始めに、図３５に示す工程では、支持体２５の上面２５Ａに絶縁層１３を形成する。支持体２５としては、例えば、ダイシングテープ等のテープや、樹脂の板、金属の板等を用いることができる。また、支持体２５は光を透過させる材料でも、透過させない材料でもどちらでも構わない。
絶縁層１３としては、粘着性を有したシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film））や、ペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））等を用いることができる。粘着性を有したシート状の絶縁樹脂を用いた場合は、支持体２５の上面２５Ａにシート状の絶縁樹脂を貼り付けることで絶縁層１３を形成する。また、絶縁層１３としてペースト状の絶縁樹脂を用いた場合は、支持体２５の上面２５Ａに印刷法によりペースト状の絶縁樹脂を形成し、その後、プリベークして絶縁樹脂を半硬化させる。この半硬化した絶縁樹脂は、接着性を有する。絶縁層１３の厚さＴ4は、例えば、２０μｍ〜１００μｍとすることができる。
次いで、図３６に示す工程では、図３５に示す構造体中の絶縁層１３を、例えばダイシング加工等によりプリカットし、貫通溝２６を設ける。貫通溝２６は、後述する図３８に示す工程において、半導体基板３１に設けられたスクライブ領域Ｂが露出する位置に設けられる。
このように、絶縁層１３に、アライメント用パターン２７が形成されたスクライブ領域Ｂに対応する貫通溝２６を設けることにより、図３７の工程において半導体チップ１１と絶縁層１３とを貼り合わせた後においても、アライメント用パターン２７は、半導体装置４０の表面側（半導体集積回路２２が形成される側）から認識可能となる。
次いで、第１の実施の形態で説明した図１６〜図１８に示す工程と同様な処理を行うことにより、図１８に示す構造体を形成する。この段階では、複数の内部接続端子１２には、高さのばらつきがある。
次いで、図３７に示す工程では、絶縁層１３が形成された側の支持体２５（図３６に示す構造体）と、複数の半導体チップ１１が形成された側の半導体基板３１（図１８に示す構造体）とが対向するように絶縁層１３と半導体チップ１１とを貼り付ける。この際、図３６に示す構造体の貫通溝２６が、図１８に示す構造体のスクライブ領域Ｂを露出する位置に貼り合わせる。スクライブ領域Ｂと貫通溝２６との位置合わせの際には、貼り合せ装置でアライメント用パターン２７を認識し、アライメント用パターン２７を基準にして、貫通溝２６とスクライブ領域Ｂとの位置合わせを行ってもよい。アライメント用パターン２７を基準にして、図３６に示す構造体と図１８に示す構造体とを貼り合せることで、スクライブ領域Ｂに対する貫通溝２６の位置の精度を向上させることができる。
ここで、アライメント用パターン２７は、支持体２５に覆われているので、支持体２５が光を透過させる材料からなる場合には、特殊な機能を有さない貼り合せ装置を用いることができるが、支持体２５が光を透過させない材料からなる場合には、赤外線やＸ線を用いて透過機能を持たせた特殊な貼り合せ装置が必要になる。
貼り合わせた後、図３７に示す構造体を加熱した状態で、支持体２５を矢印方向に押圧して、絶縁層１３の上面１３Ａと複数の内部接続端子１２の上面１２Ａとが略面一となるようにする。また、図３７に示す構造体を加熱することにより、絶縁層１３は硬化する。硬化後の絶縁層１３の厚さＴ2は、例えば、１０μｍ〜６０μｍとすることができる。
次いで、図３８に示す工程では、図３７に示す支持体２５を除去する。支持体２５を除去した後、内部接続端子１２の上面１２Ａに絶縁層１３が残った場合には、ドライ処理及びウエット処理により上面１２Ａに残った絶縁層１３を除去し、内部接続端子１２の上面１２Ａを絶縁層１３から露出させる。
次いで、図３９に示す工程では、図３８に示す構造体の上面（絶縁層１３の上部１３Ａと貫通溝２６の底面及び壁面）を覆うように、例えば、無電解メッキ等によりメタルシード層４２を形成する。メタルシード層４２と内部接続端子１２とは、電気的に接続される。メタルシード層４２としては、例えば、Ｃｕ層等を用いることができる。メタルシード層４２の厚さＴ７は、例えば、０．５μｍ〜１．０μｍとすることができる。
次いで、図４０に示す工程では、貫通溝２６の底面を露出する開口部４４Ａを有したレジスト膜４４を形成する。
次いで、図４１に示す工程では、開口部４４Ａの下方に配置された部分のメタルシード層４２のみをエッチングにより除去する。このように、開口部４４Ａの下方に配置された部分のメタルシード層４２のみを除去することで、貫通溝２６を介して、スクライブ領域Ｂ上に形成されたアライメント用パターン２７は、半導体装置４０の表面側から認識可能となる。この際、メタルシード層４２としてＣｕ層を用いた場合には、アライメント用パターン２７は、エッチングにより除去されないように、例えばＡｌ層で形成されている必要がある。
次いで、図４２に示す工程では、図４１に示すレジスト膜４４を除去する。次いで、図４３に示す工程では、メタルシード層４２の上面４２Ａにレジストを塗布し、レジストを露光、現像することで、配線形成領域に対応する開口部４５Ａを有したレジスト膜４５を形成する。上記レジストの露光領域は、スクライブ領域Ｂに形成されたアライメント用パターン２７の位置を露光装置（図示せず）が検出することにより決定される。
このように、半導体基板３１上に形成される絶縁層１３に、スクライブ領域Ｂに形成されるアライメント用パターン２７を露出する貫通溝２６を設けることにより段差が形成されるので、アライメント用パターン２７を精度良く認識することが可能となるので、内部接続端子１２に対する上記レジストの露光領域の位置精度を向上させることができる。
また、半導体基板３１上に形成される絶縁層１３に、スクライブ領域Ｂに形成されるアライメント用パターン２７を露出する貫通溝２６を設けることにより、赤外線又はＸ線透過機能を有した高価な露光装置を用いなくても、安価なＣＣＤカメラを用いた露光装置によりアライメント用パターン２７を認識することが可能となるので、半導体装置１００の製造コストの低減を図ることができる。
次いで、図４４に示す工程では、メタルシード層４２を給電層として、電解めっき法により、開口部４５Ａに金属膜４３を形成する。メタルシード層４２と金属膜４３とは、電気的に接続される。金属膜４３としては、例えば、Ｃｕ等を用いることができる。また、金属膜４３の厚さＴ８は、例えば、１０μｍ〜２０μｍとすることができる。
次いで、図４５に示す工程では、図４４に示すレジスト膜４５を除去する。次いで、図４６に示す工程では、金属膜４３が形成されていない領域のメタルシード層４２をエッチングによって除去することで、メタルシード層４２と金属膜４３とからなる配線パターン４１が形成される（配線パターン形成工程）。図３９〜図４６に示すように、本実施の形態では配線パターン４１をセミアディティブ法により形成する例を示した。
次いで、第１の実施の形態で説明した図２４〜図２８に示す工程と同様な処理を行うことにより、図３４に示す半導体装置４０が製造される。
本実施の形態の半導体装置の製造方法によれば、セミアディティブ法により配線パターン４１を形成するため、配線パターン４１の寸法精度を向上させることができる。なお、本実施の形態の半導体装置４０の製造方法は、第１の実施の形態の半導体装置１０の製造方法と同様の効果を得ることができる。
以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
本発明は、平面視した状態で半導体チップと略同じ大きさであり、半導体チップが配線パターンにフリップチップ接続された半導体装置の製造方法に適用できる。
従来の半導体装置の断面図である。 半導体基板の平面図である。 従来の半導体装置の製造工程を示す図（その１）である。 従来の半導体装置の製造工程を示す図（その２）である。 従来の半導体装置の製造工程を示す図（その３）である。 従来の半導体装置の製造工程を示す図（その４）である。 従来の半導体装置の製造工程を示す図（その５）である。 従来の半導体装置の製造工程を示す図（その６）である。 従来の半導体装置の製造工程を示す図（その７）である。 従来の半導体装置の製造工程を示す図（その８）である。 従来の半導体装置の製造工程を示す図（その９）である。 本発明の第１の実施の形態に係る半導体装置の断面図である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１２）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１３）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１４）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１５）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１６）である。 アライメント用パターンの例を示す図（図１７に示す半導体装置の平面図）である。 アライメント用パターンの他の例を示す図（その１）である。 アライメント用パターンの他の例を示す図（その２）である。 アライメント用パターンの他の例を示す図（その３）である。 半導体基板の平面図である。 本発明の第２の実施の形態に係る半導体装置の断面図である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その１２）である。
符号の説明
１０，４０，１００ 半導体装置
１１，１０１ 半導体チップ
１２，１０２ 内部接続端子
１２Ａ，１３Ａ，２５Ａ，３３Ａ，４２Ａ，１０２Ａ，１０３Ａ 上面
１３，１０３ 絶縁層
１４，４１，１０４ 配線パターン
１４Ａ，４１Ａ，１０４Ａ 外部接続端子配設領域
１６，１０６ ソルダーレジスト
１７，１０７ 外部接続端子
２１，３１，１０９，１１０ 半導体基板
２２，１１１ 半導体集積回路
２３，１１２ 電極パッド
２４，１１３ 保護膜
２５ 支持体
２６ 貫通溝
２７ アライメント用パターン
３３ 金属層
３３Ｂ 下面
３５ ダイシングブレード
３６、４４，４５ レジスト膜
４２ メタルシード層
４３ 金属膜
４４Ａ，４５Ａ 開口部
Ａ 半導体装置形成領域
Ｂ スクライブ領域
Ｃ 切断位置
Ｔ1〜Ｔ８ 厚さ
Ｈ１ 高さ
Ｗ1，Ｗ２ 幅

Claims (4)

  1. 複数の半導体チップ形成領域、及び前記複数の半導体チップ形成領域の間に配置されたスクライブ領域を有する半導体基板を前記スクライブ領域で切断する工程を含む、電極パッドを有した半導体チップと、前記電極パッドに配設された内部接続端子と、前記半導体チップ上に形成された絶縁層と、前記絶縁層上に形成され前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、
    前記スクライブ領域にアライメント用パターンを形成するアライメント用パターン形成工程と、
    前記電極パッド上に前記内部接続端子を形成する内部接続端子形成工程と、
    支持体上に金属層と絶縁層とを順次積層し、積層された前記金属層及び前記絶縁層に前記スクライブ領域に対応する貫通溝を形成する貫通溝形成工程と、
    前記支持体の前記絶縁層側を、前記半導体基板の前記内部接続端子が形成された側に貼り付けて、前記半導体基板上に、前記スクライブ領域と対向する部分に貫通溝を有した前記絶縁層を形成する絶縁層形成工程と、
    前記支持体を前記内部接続端子側に押圧し、前記金属層と前記内部接続端子とを圧着させる圧着工程と、
    前記支持体を除去する支持体除去工程と、
    前記アライメント用パターンに基づき、前記配線パターンの形成位置のアライメントを行い、前記金属層をパターニングして前記配線パターンを形成する配線パターン形成工程と、
    前記配線パターン形成工程後に、前記半導体基板を含む前記スクライブ領域の前記貫通溝内に露出する部分を切断する切断工程と、を含むことを特徴とする半導体装置の製造方法。
  2. 複数の半導体チップ形成領域、及び前記複数の半導体チップ形成領域の間に配置されたスクライブ領域を有する半導体基板を前記スクライブ領域で切断する工程を含む、電極パッドを有した半導体チップと、前記電極パッドに配設された内部接続端子と、前記半導体チップ上に形成された絶縁層と、前記絶縁層上に形成され前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、
    前記スクライブ領域にアライメント用パターンを形成するアライメント用パターン形成工程と、
    前記電極パッド上に前記内部接続端子を形成する内部接続端子形成工程と、
    支持体上に絶縁層を積層し、積層された前記絶縁層に前記スクライブ領域に対応する貫通溝を形成する貫通溝形成工程と、
    前記支持体の前記絶縁層側を、前記半導体基板の前記内部接続端子が形成された側に貼り付けて、前記半導体基板上に、前記スクライブ領域と対向する部分に貫通溝を有した前記絶縁層を形成する絶縁層形成工程と、
    前記支持体を前記内部接続端子側に押圧し、前記内部接続端子の上面を前記絶縁層から露出させる露出工程と、
    前記支持体を除去する支持体除去工程と、
    前記絶縁層上に、前記アライメント用パターンを露出する貫通溝を有する金属層を形成する金属層形成工程と、
    前記アライメント用パターンに基づき、前記配線パターンの形成位置のアライメントを行い、前記金属層をパターニングして前記配線パターンを形成する配線パターン形成工程と、
    前記配線パターン形成工程後に、前記半導体基板を含む前記スクライブ領域の前記貫通溝内に露出する部分を切断する切断工程と、を含むことを特徴とする半導体装置の製造方法。
  3. 前記電極パッドと前記アライメント用パターンとを同一の工程で形成することを特徴とする請求項１又は２記載の半導体装置の製造方法。
  4. 前記アライメント用パターンに基づき、前記半導体基板の前記スクライブ領域の位置と前記貫通溝の位置とのアライメントを行うことを特徴とする請求項１又は２記載の半導体装置の製造方法。
JP2007241374A 2007-09-18 2007-09-18 半導体装置の製造方法 Expired - Fee Related JP5064157B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007241374A JP5064157B2 (ja) 2007-09-18 2007-09-18 半導体装置の製造方法
KR1020080091161A KR20090029660A (ko) 2007-09-18 2008-09-17 반도체 장치의 제조 방법
TW097135580A TW200915440A (en) 2007-09-18 2008-09-17 Manufacturing method of semiconductor apparatus
US12/212,169 US7772091B2 (en) 2007-09-18 2008-09-17 Manufacturing method of semiconductor apparatus comprising alignment patterns in scribe regions
CNA2008101612067A CN101393848A (zh) 2007-09-18 2008-09-18 半导体器件的制造方法
EP08164617A EP2040288A2 (en) 2007-09-18 2008-09-18 Method of forming semiconductor chip wiring pattern using alignment marks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007241374A JP5064157B2 (ja) 2007-09-18 2007-09-18 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2009076496A JP2009076496A (ja) 2009-04-09
JP2009076496A5 JP2009076496A5 (ja) 2010-09-02
JP5064157B2 true JP5064157B2 (ja) 2012-10-31

Family

ID=40030274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007241374A Expired - Fee Related JP5064157B2 (ja) 2007-09-18 2007-09-18 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US7772091B2 (ja)
EP (1) EP2040288A2 (ja)
JP (1) JP5064157B2 (ja)
KR (1) KR20090029660A (ja)
CN (1) CN101393848A (ja)
TW (1) TW200915440A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053279B2 (en) 2007-06-19 2011-11-08 Micron Technology, Inc. Methods and systems for imaging and cutting semiconductor wafers and other semiconductor workpieces
JP5432481B2 (ja) * 2008-07-07 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2010109182A (ja) * 2008-10-30 2010-05-13 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2012134270A (ja) * 2010-12-21 2012-07-12 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP5728947B2 (ja) * 2011-01-06 2015-06-03 セイコーエプソン株式会社 アライメントマーク形成方法、ノズル基板形成方法、ノズル基板および液滴吐出ヘッド
TWI464857B (zh) * 2011-05-20 2014-12-11 Xintec Inc 晶片封裝體、其形成方法、及封裝晶圓
US10008413B2 (en) 2013-08-27 2018-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level dicing method
KR102288381B1 (ko) * 2014-08-20 2021-08-09 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10163805B2 (en) * 2016-07-01 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
KR20190052957A (ko) * 2017-11-09 2019-05-17 에스케이하이닉스 주식회사 다이 오버시프트 지시 패턴을 포함하는 반도체 패키지
US10607941B2 (en) * 2018-04-30 2020-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor device
CN111200907B (zh) * 2018-11-20 2021-10-19 宏启胜精密电子(秦皇岛)有限公司 无撕膜内埋式电路板及其制作方法
CN112770495B (zh) * 2019-10-21 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 全向内埋模组及制作方法、封装结构及制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1106036C (zh) * 1997-05-15 2003-04-16 日本电气株式会社 芯片型半导体装置的制造方法
JP2000077312A (ja) * 1998-09-02 2000-03-14 Mitsubishi Electric Corp 半導体装置
JP4037561B2 (ja) * 1999-06-28 2008-01-23 株式会社東芝 半導体装置の製造方法
JP2002057251A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
US6900532B1 (en) * 2000-09-01 2005-05-31 National Semiconductor Corporation Wafer level chip scale package
JP3609761B2 (ja) * 2001-07-19 2005-01-12 三洋電機株式会社 半導体装置の製造方法
JP4260405B2 (ja) * 2002-02-08 2009-04-30 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3614828B2 (ja) * 2002-04-05 2005-01-26 沖電気工業株式会社 チップサイズパッケージの製造方法
JP4134866B2 (ja) * 2003-09-22 2008-08-20 カシオ計算機株式会社 封止膜形成方法
JP3953027B2 (ja) * 2003-12-12 2007-08-01 ソニー株式会社 半導体装置およびその製造方法
US7442624B2 (en) * 2004-08-02 2008-10-28 Infineon Technologies Ag Deep alignment marks on edge chips for subsequent alignment of opaque layers
JP4636839B2 (ja) * 2004-09-24 2011-02-23 パナソニック株式会社 電子デバイス
JP4105202B2 (ja) * 2006-09-26 2008-06-25 新光電気工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2009076496A (ja) 2009-04-09
EP2040288A2 (en) 2009-03-25
US7772091B2 (en) 2010-08-10
US20090075457A1 (en) 2009-03-19
CN101393848A (zh) 2009-03-25
TW200915440A (en) 2009-04-01
KR20090029660A (ko) 2009-03-23

Similar Documents

Publication Publication Date Title
JP5064157B2 (ja) 半導体装置の製造方法
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
JP4105202B2 (ja) 半導体装置の製造方法
US7494845B2 (en) Method of forming a thin wafer stack for a wafer level package
US7790515B2 (en) Semiconductor device with no base member and method of manufacturing the same
JP2009081355A (ja) 電子装置及びその製造方法
JP4379102B2 (ja) 半導体装置の製造方法
JP5064158B2 (ja) 半導体装置とその製造方法
US20100213605A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP4828515B2 (ja) 半導体装置の製造方法
JP2008210912A (ja) 半導体装置及びその製造方法
JP2009272512A (ja) 半導体装置の製造方法
JP5139039B2 (ja) 半導体装置及びその製造方法
JP2009246174A (ja) 半導体モジュール、半導体モジュールの製造方法、ならびに携帯機器
JP2005353837A (ja) 半導体装置及びその製造方法
JP2004343088A (ja) 半導体装置及びその製造方法
JP5048420B2 (ja) 半導体装置及びその製造方法
US20100112786A1 (en) Method of manufacturing semiconductor device
JP2007294575A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100714

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120808

R150 Certificate of patent or registration of utility model

Ref document number: 5064157

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees