CN109768016A - 包括晶片过度移位指示图案的半导体封装 - Google Patents

包括晶片过度移位指示图案的半导体封装 Download PDF

Info

Publication number
CN109768016A
CN109768016A CN201810768297.4A CN201810768297A CN109768016A CN 109768016 A CN109768016 A CN 109768016A CN 201810768297 A CN201810768297 A CN 201810768297A CN 109768016 A CN109768016 A CN 109768016A
Authority
CN
China
Prior art keywords
chip
excessively
pattern
instruction pattern
semiconductor packages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810768297.4A
Other languages
English (en)
Other versions
CN109768016B (zh
Inventor
李硕源
闵復奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109768016A publication Critical patent/CN109768016A/zh
Application granted granted Critical
Publication of CN109768016B publication Critical patent/CN109768016B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

包括晶片过度移位指示图案的半导体封装。一种半导体封装包括：封装基板，该封装基板包括晶片附接区域；半导体晶片，该半导体晶片附接到所述晶片附接区域；以及晶片过度移位指示图案，该晶片过度移位指示图案设置在所述封装基板上或所述封装基板中并且与所述晶片附接区域分隔开。使用所述晶片过度移位指示图案作为用于获得所述半导体晶片的移位距离的参考图案。

Description

包括晶片过度移位指示图案的半导体封装
技术领域
本公开涉及半导体封装技术，并且更具体地，涉及包括晶片过度移位指示图案的半导体封装。
背景技术
已在电子产品中采用了各种半导体封装。例如，已在诸如智能电话或平板计算机这样的移动***中采用了各种类型的半导体封装。特别地，移动***需要紧凑的半导体封装，例如，具有大存储容量和小形状因子的轻薄半导体封装。
发明内容
根据一个实施方式，一种半导体封装包括：封装基板，该封装基板包括晶片附接区域；半导体晶片，该半导体晶片附接到所述晶片附接区域；以及晶片过度移位指示图案，该晶片过度移位指示图案设置在所述封装基板上或所述封装基板中并且与所述晶片附接区域分隔开。使用所述晶片过度移位指示图案作为用于获得所述半导体晶片的移位距离的参考图案。
根据另一个实施方式，一种半导体封装包括：封装基板，该封装基板包括晶片附接区域；第一半导体晶片，该第一半导体晶片附接到所述晶片附接区域；第二半导体晶片，该第二半导体晶片层叠在所述第一半导体晶片上并且偏离所述第一半导体晶片；以及晶片过度移位指示图案，该晶片过度移位指示图案设置在所述封装基板上或所述封装基板中并且与所述晶片附接区域分隔开。使用所述晶片过度移位指示图案作为用于获得所述第二半导体晶片的移位距离的参考图案。
附图说明
依据附图和所附的详细描述，本公开的各种实施方式将变得更加明显，其中：
图1是例示根据实施方式的半导体封装的平面图；
图2是沿着图1的线A-A’截取的截面图。
图3是例示根据实施方式的检测半导体封装中发生的晶片过度移位现象的方法的平面图；
图4是沿着图3的线B-B’截取的截面图；
图5是例示根据另一个实施方式的半导体封装的晶片过度移位指示图案的截面图；
图6是例示根据又一个实施方式的半导体封装的晶片过度移位指示图案的截面图；
图7是例示根据又一个实施方式的半导体封装的截面图；
图8是例示根据实施方式的半导体封装中发生的晶片过度移位现象的平面图；
图9是例示采用包括根据实施方式的半导体封装的存储卡的电子***的框图；以及
图10是例示包括根据实施方式的半导体封装的另一个电子***的框图。
具体实施方式
本文中使用的术语可以对应于考虑到它们在实施方式中的功能而选择的词语，并且术语的含义可以被解释为根据实施方式所属的领域中的普通技术人员是不同的。如果被详细定义，则术语可以根据所述定义来解释。除非另外定义，否则本文中使用的术语(包括技术术语和科学术语)具有实施方式所属的领域中的普通技术人员通常理解的相同的含义。
应该理解，虽然可在本文中使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应该受这些术语限制。这些术语仅用于将一个元件与另一个元件区分开，而不是用于仅限定元件本身或意指特定的顺序。
半导体封装可以包括诸如半导体芯片或半导体晶片这样的电子器件。可以通过使用晶片锯切处理将诸如晶圆这样的半导体基板分成多个块来获得半导体芯片或半导体晶片。半导体芯片可以对应于存储芯片、逻辑芯片(包括专用集成电路(ASIC)芯片)或片上***(SoC)。存储芯片可以包括集成在半导体基板上的动态随机存取存储器(DRAM)电路、静态随机存取存储器(SRAM)电路、NAND型闪存电路、NOR型闪存电路、磁性随机存取存储器(MRAM)电路、电阻式随机存取存储器(ReRAM)电路、铁电随机存取存储器(FeRAM)电路或相变随机存取存储器(PcRAM)电路。逻辑芯片可以包括集成在半导体基板上的逻辑电路。可以在诸如移动电话、与生物技术或健康护理关联的电子***或者可穿戴电子***这样的通信***中采用半导体封装。
随着半导体封装的尺寸缩小，半导体封装的侧表面和内置于半导体封装中的半导体晶片之间的距离已减小。在这种情况下，在半导体封装的封装基板中可能形成裂缝，或者可能透过半导体封装的侧壁看到内置于半导体封装中的半导体晶片。为了防止以上故障，可能需要半导体晶片与半导体封装的侧壁分隔开至少一定距离。
为了制造半导体封装以使得半导体封装中的半导体晶片与半导体封装的侧壁分隔开至少一定距离，可能需要检测或验证设置在半导体封装中的半导体晶片的位置。因此，本公开的以下实施方式提供了用于确定在将半导体晶片附接到封装基板之后是否将导体晶片设置在允许的移位区域中的解决方案。
在整篇说明书中，相同的参考标号是指相同的元件。因此，即使没有参照一幅图提及或描述参考标号，也可以参照另一幅图提及或描述该参考标号。另外，即使在一幅图中没有示出参考标号，可以参照另一幅图提到或描述该参考标号。
图1是例示根据实施方式的半导体封装10的平面图。图2是沿着图1的线A-A’截取的截面图。
参照图1和图2，半导体封装10可以包括封装基板100、设置在封装基板100上的半导体晶片200以及覆盖并保护半导体晶片200的封装件600。为了简便说明的目的，在图1中省略了封装件600。可以利用粘合层500将半导体晶片200附接到封装基板100。半导体封装10还可以包括晶片过度移位指示图案300。晶片过度移位指示图案300可以用作提供关于半导体晶片200是否从晶片附接区域203过度地移位的信息的指示器。封装基板100可以包括晶片附接区域203。如果半导体晶片200附接到封装基板100以在附接处理期间延伸超出允许的附接公差区域，则半导体晶片200可以被视为处于晶片过度移位状态。晶片过度移位指示图案300可以用作用于确定半导体晶片200是否处于晶片过度移位状态的指示图案。
晶片过度移位指示图案300可以设置在封装基板100的与封装基板100的锯切侧表面101邻近的边缘区域100E中。晶片过度移位指示图案300可以设置在封装基板100的第一表面103上。封装基板100的第一表面103可以对应于半导体晶片200所附接的表面。封装基板100的边缘区域100E可以对应于位于封装基板100的晶片附接区域203和锯切侧表面101之间的区域。因此，晶片过度移位指示图案300可以设置在封装基板100的侧表面101和晶片附接区域203之间。
当从图1的平面图看时，晶片过度移位指示图案300可以形成在封装基板100的第一表面103上。晶片过度移位指示图案300可以被形成为由人眼在不用任何工具或者用光学显微镜的情况下识别出。晶片过度移位指示图案300可以由人眼在不用任何工具或者用相对低的放大倍率的光学显微镜的情况下视觉上识别出。因此，即使不使用高性能装置(例如，相对较放大倍率的电子显微镜或使用X射线的检查工具)，也能够更容易地确定半导体晶片200是否处于晶片过度移位状态。
晶片过度移位指示图案300可以形成在封装基板100的第一表面103上以在第一表面103处暴露，或者可以形成在封装基板100中以透过封装基板100的一部分看到。例如，可以通过对封装基板100的第一表面103的部分进行雕刻以具有凹槽形状来形成晶片过度移位指示图案300。更具体地，可以通过利用激光对封装基板100的第一表面103的部分进行雕刻以具有凹槽形状来形成晶片过度移位指示图案300。在实施方式中，可以通过利用蚀刻处理对封装基板100的第一介电层120进行蚀刻或构图来形成晶片过度移位指示图案300。
第一介电层120可以是构成封装基板100的许多层中的一层。例如，第一介电层120可以是设置在封装基板100中包括的主体层110的表面上的阻焊层。
封装基板100可以具有将半导体晶片200与外部装置或外部***电连接的互连结构。互连结构可以包括导电互连图案150。封装基板100可以包括包含介电层的主体层110、设置在主体层110的表面上的第一介电层120以及设置在主体层110的与第一介电层120相反的另一个表面上的第二介电层130。导电互连图案150可以包括第一互连图案151，第一互连图案151设置在主体层110的表面上并且被第一介电层120覆盖。导电互连图案150还可以包括第二互连图案155，第二互连图案155设置在主体层110的另一个表面上并且被第二介电层130覆盖。第二介电层130的与主体层110相反的表面可以提供封装基板100的第二表面105。
导电互连图案150还可以包括内部互连图案153，内部互连图案153基本上穿透主体层110，以将第一互连图案151与第二互连图案155电连接。内部互连图案153可以包括基本上穿透主体层110的导电通孔。第二介电层130可以被形成为使第二互连图案155中的每一个的一部分暴露。外部连接器170(例如，焊料球)可以分别附接到第二互连图案155的暴露部分。第二介电层130可以包含阻焊材料。
再次参照图1，晶片过度移位指示图案300可以被形成为具有在与将多个半导体封装10彼此实体上分离的锯切区域400基本平行的方向上延伸的线形状。锯切区域400可以对应于沿着其执行锯切处理的区域。
可以通过批量制造处理来制造半导体封装10。具体地，多个半导体晶片200可以附接到由彼此连接的多个封装基板100组成的条带基板，并且可以模制保护层(对应于图2中示出的密封剂600)以覆盖半导体晶片200，从而形成模制产品。随后，可以利用锯片沿着锯切区域400切割条带基板和保护层，以将封装基板100彼此物理分离。可以在设计条带基板时设置锯切区域400。晶片过度移位指示图案300可以被形成为包括在与锯切区域400基本平行的方向上延伸的条形图案。
如果正常地执行用于沿着锯切区域400切割条带基板的锯切处理，则封装基板100的锯切侧表面101可以与锯切区域400基本平行。因此，晶片过度移位指示图案300可以被形成为包括在与封装基板100的锯切侧表面101基本平行的方向上延伸的条形图案。
半导体封装10的侧表面10S可以包括封装基板100的锯切侧表面101和封装件600的锯切侧表面601，如图2中例示的。晶片过度移位指示图案300可以包括在与封装基板100的锯切侧表面101平行的方向上延伸的线形图案。因此，当从平面图看时，晶片过度移位指示图案300可以与封装基板100的锯切侧表面101和封装件600的锯切侧表面601平行。
如果半导体晶片200正常附接到晶片附接区域203，则晶片过度移位指示图案300可以与半导体晶片200的侧表面201或晶片附接区域203的侧面处的线平行。晶片过度移位指示图案300可以与晶片附接区域203分隔开设置。晶片过度移位指示图案300可以设置在锯切区域400和晶片附接区域203之间。晶片过度移位指示图案300可以包括第一晶片过度移位指示图案301和第二晶片过度移位指示图案303。第二晶片过度移位指示图案303可以设置在第一晶片过度移位指示图案301和晶片附接区域203之间。
仍然参照图1，如果半导体晶片200正常附接到晶片附接区域203，则半导体晶片200的侧表面201可以与锯切区域400分隔开第一距离D1。如果沿着锯切区域400正常执行锯切处理，则封装基板100的锯切侧表面101可以与晶片附接区域203的侧面处的线分隔开第一距离D1。第一晶片过度移位指示图案301可以被设置成与锯切区域400分隔开第二距离D2。第一晶片过度移位指示图案301可以按照与封装基板100的锯切侧表面101平行的方式延伸。第二晶片过度移位指示图案303可以被设置成与第一晶片过度移位指示图案301分隔开第三距离D3。第二晶片过度移位指示图案303可以被设置成与晶片附接区域203的侧面处的线分隔开第四距离D4。第二晶片过度移位指示图案303可以与第一晶片过度移位指示图案301分隔开并且可以与第一晶片过度移位指示图案301平行。
第四距离D4可以等于第三距离D3。第三距离D3和第四距离D4可以等于第二距离D2。因此，能够通过将半导体晶片200连同第一晶片过度移位指示图案301或第二晶片过度移位指示图案303一起检查来容易地获得半导体晶片200移位的程度。也就是说，能够通过确定第一晶片过度移位指示图案301和第二晶片过度移位指示图案303，利用相对低的放大倍率的检查工具来发现半导体晶片200移位的量。
即使图1例示了其中晶片过度移位指示图案300只包括作为彼此平行且彼此分隔开的第一晶片过度移位指示图案301和第二晶片过度移位指示图案303的两个平行的线形图案的示例，本公开也不限于此。例如，在一些其它实施方式中，晶片过度移位指示图案300可以包括彼此平行的三个或更多个线形图案。
虽然图1例示了其中晶片过度移位指示图案300设置在封装基板100的一个边缘区域100E处的示例，但是本公开不限于此。例如，在一些其它实施方式中，晶片过度移位指示图案300可以被设置在封装基板100的两个或更多个边缘处。更具体地，晶片过度移位指示图案300可以被设置在封装基板100的四个边缘处。
图3是例示根据实施方式的检测半导体封装中发生的晶片过度移位现象的方法的平面图。图4是沿着图3的线B-B’截取的截面图。
参照图3和图4，半导体封装10A可以包括半导体晶片200S，该半导体晶片200S在形成封装件(图2的600)之前附接到条带基板100S。条带基板100S可以包括通过锯切处理而彼此分离的多个封装区域100R(对应于图1的封装基板100)。条带基板100S的封装区域100R可以通过锯切区域140彼此连接。锯切区域140可以包括划道区域。封装区域100R中的每一个可以包括图1中例示的晶片附接区域203。
半导体晶片200S可以利用晶片附接处理而附接到封装区域100R。理想地，半导体晶片200S必须以与晶片附接区域203完美对准的方式附接到封装区域100R。然而，由于晶片附接处理的处理公差，半导体晶片200S可以从晶片附接区域203横向移位。在这种情况下，如果半导体晶片200S移位的量超出允许范围，则会发生晶片过度移位现象。
图3和图4例示了发生晶片过度移位现象的示例。例如，如果发生了晶片过度移位现象，则当从平面图看时，半导体晶片200S可以覆盖晶片过度移位指示图案300的至少一部分303S。也就是说，晶片过度移位指示图案300的部分303S可以被半导体晶片200S的边缘部分200E覆盖。晶片过度移位指示图案300可以被设置成使得当半导体晶片200S从晶片附接区域203移位超过比允许范围大的距离时，晶片过度移位指示图案300的至少一部分(例如，部分303S)被半导体晶片200S覆盖。
如图4中例示的，晶片过度移位指示图案300的部分303S可以被半导体晶片200S覆盖。因此，由于存在位于晶片过度移位指示图案300的一部分303S上方的半导体晶片200S，导致从顶视图不能看到晶片过度移位指示图案300的部分303S。在这种情况下，可以通过检查者的眼睛(即，人眼)或者通过使用诸如具有相对低的放大倍率的光学显微镜的检查工具700来执行目视检查。因为晶片过度移位指示图案300被形成为具有足够大的尺寸以使得可以只使用相对低的放大倍率的光学显微镜来识别晶片过度移位指示图案300的形状，所以能够不需要相对高的放大倍率的检查工具来观察晶片过度移位指示图案300。例如，如果晶片过度移位指示图案300被形成为具有至少几十微米的宽度和厚度(或深度)以及至少几百微米的长度，则能够在不使用具有相对高的放大倍率的检查工具的情况下识别晶片过度移位指示图案300。
如果当从顶视图看时由于半导体晶片200S而导致晶片过度移位指示图案300的部分303S不可见，则半导体晶片200S可以被视为过度移位。在这种情况下，晶片附接处理可以被视为异常执行，并且不能执行其它处理。
如果随后在尽管发生晶片过度偏移现象的情况下也执行锯切处理，则会减小保护层(对应于图2的封装件600)的侧余量M，如图8中例示的。图8中例示的半导体封装12对应于比较例。参照图8，如果半导体晶片22从封装基板21的晶片附接区域23朝向半导体封装12的侧表面24横向地移位，则半导体晶片22的侧表面25可以变成更靠近半导体封装12的侧表面24，以减小与半导体晶片22和半导体封装12的侧表面24之间的距离对应的侧余量M。
如果侧余量M减小，则覆盖半导体晶片22的保护层的侧壁部分的宽度也会减小，从而造成透过保护层的侧壁部分看到内置于半导体封装12中的半导体晶片22的故障。在这种情况下，湿气可能通过保护层和封装基板21之间的界面容易地渗入半导体封装12中，从而使半导体封装12的可靠性降低或者使半导体晶片22发生故障。另外，如果湿气渗入半导体封装12中，则半导体晶片22会被抬离封装基板21或与封装基板100分层。此外，如果湿气渗入半导体封装12中，则保护层和封装基板21之间的粘合强度会降低，从而导致保护层的分层现象。
此外，可以用与由于锯切处理的处理容差而从预定锯切区域24O移位的移位后的锯切位置24S对准的锯片来执行锯切处理。在这种情况下，半导体封装12的侧表面24可能变得更靠近半导体晶片22，从而导致侧余量M的不足。
随着电子***中采用的半导体封装变得越来越小，设置在半导体封装中的半导体晶片的位置余量已减小。根据本公开的实施方式，可以容易地检查其中发生晶片过度移位现象的半导体封装，以分选出保护层侧余量较差的半导体封装。结果，能够防止半导体封装的处理良率和可靠性由于晶片附接失败而劣化。可以通过在形成保护层之前检查晶片过度移位指示图案(图4中的300)来验证是否发生晶片过度移位现象。另外，还可以通过检查形成保护层之前的晶片过度移位指示图案(图4的300)来确认半导体晶片22移位的程度。
再次参照图3和图4，如果当从顶视图看时由于半导体晶片200S而导致看不到晶片过度移位指示图案300的部分303S，则可以在后续处理中选择性地分选出条带基板100S的上面制造有包括半导体晶片200S的半导体封装10A一部分。如此，因为在中间处理步骤中检查到晶片附接失败，所以能够防止具有不足侧余量的半导体封装在锯切处理之后交付给顾客。如果当从顶视图看时正常地观察到晶片过度移位指示图案300，则可以执行后续模制处理以形成覆盖半导体晶片的保护层，并且可以使用锯切处理来切割条带基板100S，以提供彼此分离的多个半导体封装。
再次参照图3，如果晶片过度移位指示图案300包括多个图案，例如，彼此平行的第一晶片过度移位指示图案301和第二晶片过度移位指示图案303，则能够检查半导体晶片200S移位的程度。例如，如果当从顶视图看时由于移位后的半导体晶片200S而导致看不到第一晶片过度移位指示图案301的部分303S，则半导体晶片200S移位的程度被评价为相对低。相反，如果当从顶视图看时由于移位后的半导体晶片200S而导致看不到第一晶片过度移位指示图案301和第二晶片过度移位指示图案303，则半导体晶片200S移位的程度被评价为相对高。
更具体地，如参照图1描述的，如果第二距离D2、第三距离D3和第四距离D4彼此相等并且当从顶视图看时观察到第一晶片过度移位指示图案301和第二晶片过度移位指示图案303，则可以将半导体晶片200S(或200)的移位距离或移位程度评价为小于第四距离D4。如果第二距离D2、第三距离D3和第四距离D4彼此相等并且当从顶视图看时只观察到第一晶片过度移位指示图案301，则可以将半导体晶片200S(或200)的移位距离或移位程度评价为大于第四距离D4且小于第四距离D4的两倍。如果第二距离D2、第三距离D3和第四距离D4彼此相等并且当从顶视图看时没有观察到第一晶片过度移位指示图案301和第二晶片过度移位指示图案303，则可以将半导体晶片200S(或200)的移位距离或移位程度评价为等于或大于第四距离D4的至少两倍。因此，可以使用晶片过度移位指示图案301和303中的至少一个作为用于获得半导体晶片200S(或200)的移位距离的参考图案。
如上所述，在附接半导体晶片200S(或200)之后，检查或观察晶片过度移位指示图案300可以有助于确定晶片过度移位现象的发生。
图5是例示根据另一个实施方式的半导体封装20中采用的晶片过度移位指示图案300A的截面图。
参照图5，当从平面图看时，包括在半导体封装20中的晶片过度移位指示图案300A可以位于与图2中例示的晶片过度移位指示图案300基本相同的位置处。晶片过度移位指示图案300A可以包括彼此平行的第一晶片过度移位指示图案301A和第二晶片过度移位指示图案303A。晶片过度移位指示图案300A可以设置在构成封装基板100的第一介电层120和主体层110之间。也就是说，晶片过度移位指示图案300A可以被第一介电层120(例如，阻焊层)覆盖。即使晶片过度移位指示图案300A被第一介电层120覆盖，因为第一介电层120由作为半透明材料的阻焊层形成，所以也能够透过第一介电层120在视觉上看到晶片过度移位指示图案300A。
晶片过度移位指示图案300A在封装基板100中可以与第一互连图案151位于相同的水平处，其中第一互连图案151设置在第一介电层120和主体层110之间。晶片过度移位指示图案300A可以被形成为包括诸如铜层这样的导电层。例如，晶片过度移位指示图案300A可以由与第一互连图案151基本相同的导电层形成。在形成第一互连图案151的同时，还可以形成晶片过度移位指示图案300A。也就是说，可以通过对导电层构图来同时形成第一互连图案151和晶片过度移位指示图案300A。
在图5中，与图2中使用的相同的参考编号表示相同的元件。
图6是例示根据又一个实施方式的半导体封装30的晶片过度移位指示图案300B的截面图。
参照图6，当从平面图看时，半导体封装30的晶片过度移位指示图案300B可以位于与图2中例示的晶片过度移位指示图案300基本相同的位置处。晶片过度移位指示图案300B可以包括彼此平行的第一晶片过度移位指示图案301B和第二晶片过度移位指示图案303B。晶片过度移位指示图案300B可以被形成为从与第一介电层120的表面对应的第一表面103突出。因此，晶片过度移位指示图案300B可以被形成为从封装基板100突出。晶片过度移位指示图案300B可以是用墨水印刷在第一介电层120的表面上的图案。
在图6中，与图2中使用的相同的参考标号表示相同的元件。
图7是例示根据又一个实施方式的半导体封装40的截面图。在图7中，与图2中使用的相同的参考编号表示相同的元件。
参照图7，晶片过度移位指示图案300可以被涂布到包括半导体晶片层叠200B的半导体封装40。可以通过使用第一粘合层510将第一半导体晶片210附接到封装基板100的晶片附接区域23(参见图8)并且使用第二粘合层530将第二半导体晶片230附接到第一半导体晶片210来实现半导体晶片层叠200B。因为半导体晶片层叠200B是通过层叠至少两个半导体晶片(即，第一半导体晶片210和第二半导体晶片230)来实现的，所以在半导体封装40中发生晶片过度移位现象的概率会变得更高。
如图7中例示的，第一半导体晶片210和第二半导体晶片230可以被设计为可偏移地依次层叠。在这种情况下，第二半导体晶片230的边缘部分可以从第一半导体晶片210的侧表面横向突出，以提供反向阶梯状结构。因为第二半导体晶片230从第一半导体晶片210横向移位，所以半导体封装40中发生晶片过度移位现象的概率会变得更高。
半导体封装40的晶片过度移位指示图案300可以被用作有效地检查能够在形成半导体晶片层叠200B的同时发生的晶片过度移位现象的手段。在这种情况下，晶片过度移位指示图案300可以设置在适于检查可能移位的第二半导体晶片230的位置处。例如，晶片过度移位指示图案300可以被设置成使得当第二半导体晶片230从晶片附接区域23横向地移位比允许范围大的距离时，晶片过度移位指示图案300的至少一部分被第二半导体晶片230覆盖。
根据以上实施方式，提供了包括晶片过度移位指示图案的半导体封装。可以使用晶片过度移位指示图案来评价与封装基板附接的半导体晶片是否移位。因此，可以在形成保护层之前预先对包括移位的半导体晶片的半导体封装进行分选。结果，能够选择性地提供仅具有比允许范围大的侧余量的正常半导体封装。
图9是例示包括采用根据实施方式的半导体封装中的至少一个的存储卡7800的电子***的框图。存储卡7800包括诸如非易失性存储装置这样的存储器7810和存储控制器7820。存储器7810和存储控制器7820可以存储数据或者读取所存储的数据。存储器7810和存储控制器7820中的至少一个可以包括根据实施方式的半导体封装中的至少一个。
存储器7810可以包括应用了本公开的实施方式的技术的非易失性存储装置。存储控制器7820可以控制存储器7810，使得响应于来自主机7830的读/写请求而读出所存储的数据或者存储数据。
图10是例示包括根据实施方式的封装中的至少一个的电子***8710的框图。电子***8710可以包括控制器8711、输入/输出装置8712和存储器8713。控制器8711、输入/输出装置8712和存储器8713可以通过提供供数据移动的路径的总线8715彼此联接。
在实施方式中，控制器8711可以包括一个或更多个微处理器、数字信号处理器、微控制器和/或能够执行与这些组件相同的功能的逻辑器件。控制器8711或存储器8713可以包括根据本公开的实施方式的半导体封装中的一个或更多个。输入/输出装置8712可以包括从键区、键盘、显示装置、触摸屏等当中选择的至少一个。存储器8713是用于存储数据的装置。存储器8713可以存储将由控制器8711执行的数据和/或命令等。
存储器8713可以包括诸如DRAM这样的易失性存储装置和/或诸如闪存存储器这样的非易失性存储装置。例如，可以将闪存存储器安装到诸如移动终端或台式计算机这样的信息处理***。闪存存储器可以构成固态盘(SSD)。在这种情况下，电子***8710可以将大量数据稳定地存储在闪存存储***中。
电子***8710还可以包括接口8714，接口8714被配置为向通信网络发送数据和从通信网络接收数据。接口8714可以是有线或无线类型的。例如，接口8714可以包括天线或者有线或无线收发器。
电子***8710可以被实现为移动***、个人计算机、工业计算机或执行各种功能的逻辑***。例如，移动***可以是个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐***和信息发送/接收***中的任一个。
如果电子***8710是能够执行无线通信的设备，则电子***8710可以用于诸如CDMA(码分多址)、GSM(全球移动通信***)、NADC(北美数字蜂窝)、E-TDMA(增强时分多址)、WCDMA(宽带码分多址)、CDMA2000、LTE(长期演进)或Wibro(无线宽带互联网)这样的技术的通信***。
已经出于例示目的公开了本公开的实施方式。本领域技术人员将要领会的是，能够在不脱离本公开和所附的权利要求的范围和精神的情况下进行各种修改、添加和替换。
相关申请的交叉引用
本申请要求于2017年11月9日提交的韩国专利申请No.10-2017-0148848的优先权，该韩国专利申请的全部内容以引用方式并入本文中。

Claims (20)

1.一种半导体封装，该半导体封装包括：
封装基板，该封装基板包括晶片附接区域；
半导体晶片，该半导体晶片附接到所述晶片附接区域；以及
晶片过度移位指示图案，该晶片过度移位指示图案设置在所述封装基板上或所述封装基板中并且与所述晶片附接区域分隔开，
其中，使用所述晶片过度移位指示图案作为用于获得所述半导体晶片的移位距离的参考图案。
2.根据权利要求1所述的半导体封装，其中，所述晶片过度移位指示图案被设置成使得当所述半导体晶片相对于所述晶片附接区域移位比允许范围大的距离时，所述晶片过度移位指示图案的至少一部分被所述半导体晶片覆盖。
3.根据权利要求1所述的半导体封装，其中，所述晶片过度移位指示图案包括与所述晶片附接区域的侧面处的线平行的线形图案。
4.根据权利要求1所述的半导体封装，其中，所述晶片过度移位指示图案包括彼此分隔开并且彼此平行的两个线形图案。
5.根据权利要求1所述的半导体封装，其中，所述晶片过度移位指示图案是在所述封装基板的表面处被雕刻的凹槽形图案。
6.根据权利要求5所述的半导体封装，其中，所述凹槽形图案形成在所述封装基板中包括的阻焊层中。
7.根据权利要求1所述的半导体封装，其中，所述晶片过度移位指示图案从所述封装基板的表面突出。
8.根据权利要求1所述的半导体封装，其中，所述晶片过度移位指示图案是设置在所述封装基板的表面上的墨水印刷图案。
9.根据权利要求1所述的半导体封装，其中，所述晶片过度移位指示图案位于与形成在所述封装基板中的互连图案基本相同的水平处。
10.根据权利要求1所述的半导体封装，其中，所述晶片过度移位指示图案包括导电层。
11.根据权利要求1所述的半导体封装，其中，所述晶片过度移位指示图案设置在所述封装基板的侧表面和所述晶片附接区域之间。
12.根据权利要求11所述的半导体封装，其中，所述晶片过度移位指示图案是与所述封装基板的侧表面平行的线形图案。
13.根据权利要求1所述的半导体封装，其中，所述晶片过度移位指示图案包括：
第一晶片过度移位指示图案，该第一晶片过度移位指示图案与所述封装基板的侧表面平行地延伸；以及
第二晶片过度移位指示图案，该第二晶片过度移位指示图案设置在所述第一晶片过度移位指示图案和与所述第一晶片过度移位指示图案平行的所述晶片附接区域之间，
其中，所述第二晶片过度移位指示图案和所述晶片附接区域之间的距离基本上等于所述第一晶片过度移位指示图案和所述第二晶片过度移位指示图案之间的距离。
14.一种半导体封装，该半导体封装包括：
封装基板，该封装基板包括晶片附接区域；
第一半导体晶片，该第一半导体晶片附接到所述晶片附接区域；
第二半导体晶片，该第二半导体晶片层叠在所述第一半导体晶片上并且与所述第一半导体晶片存在偏移；以及
晶片过度移位指示图案，该晶片过度移位指示图案设置在所述封装基板上或所述封装基板中并且与所述晶片附接区域分隔开，
其中，使用所述晶片过度移位指示图案作为用于获得所述第二半导体晶片的移位距离的参考图案。
15.根据权利要求14所述的半导体封装，其中，所述晶片过度移位指示图案被设置成使得当所述第二半导体晶片相对于所述晶片附接区域移位比允许范围大的距离时，所述晶片过度移位指示图案的至少一部分被所述第二半导体晶片覆盖。
16.根据权利要求14所述的半导体封装，其中，所述晶片过度移位指示图案包括与所述晶片附接区域的侧面处的线平行的线形图案。
17.根据权利要求14所述的半导体封装，其中，所述晶片过度移位指示图案包括彼此分隔开并且彼此平行的两个线形图案。
18.根据权利要求14所述的半导体封装，其中，所述晶片过度移位指示图案是在所述封装基板的表面处被雕刻的凹槽形图案。
19.根据权利要求14所述的半导体封装，其中，所述晶片过度移位指示图案从所述封装基板的表面突出。
20.根据权利要求14所述的半导体封装，其中，所述晶片过度移位指示图案位于与形成在所述封装基板中的互连图案基本相同的水平处。
CN201810768297.4A 2017-11-09 2018-07-13 包括晶片过度移位指示图案的半导体封装 Active CN109768016B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0148848 2017-11-09
KR1020170148848A KR20190052957A (ko) 2017-11-09 2017-11-09 다이 오버시프트 지시 패턴을 포함하는 반도체 패키지

Publications (2)

Publication Number Publication Date
CN109768016A true CN109768016A (zh) 2019-05-17
CN109768016B CN109768016B (zh) 2023-06-06

Family

ID=66327547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810768297.4A Active CN109768016B (zh) 2017-11-09 2018-07-13 包括晶片过度移位指示图案的半导体封装

Country Status (4)

Country Link
US (2) US10692816B2 (zh)
KR (1) KR20190052957A (zh)
CN (1) CN109768016B (zh)
TW (1) TWI766054B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030216009A1 (en) * 2002-05-15 2003-11-20 Hitachi, Ltd. Semiconductor device and manufacturing the same
US20050121802A1 (en) * 2003-11-28 2005-06-09 Nec Electronics Corporation Offset-bonded, multi-chip semiconductor device
US20090075457A1 (en) * 2007-09-18 2009-03-19 Shinko Electric Industries Co., Ltd. Manufacturing method of semiconductor apparatus
CN101563756A (zh) * 2005-06-09 2009-10-21 万国半导体股份有限公司 制造覆晶于半导体组件封装的晶圆级无凸块式方法
US20110140267A1 (en) * 2009-12-16 2011-06-16 Chia-Lun Tsai Electronic device package and method for fabricating the same
US20160049379A1 (en) * 2014-08-14 2016-02-18 Samsung Electronics Co., Ltd. Printed circuit board and semiconductor package using the same
CN106158762A (zh) * 2015-03-23 2016-11-23 矽品精密工业股份有限公司 电子封装件及其制法
CN106486462A (zh) * 2015-08-26 2017-03-08 爱思开海力士有限公司 包括滑动互连结构的柔性装置
US20170170127A1 (en) * 2015-12-11 2017-06-15 SK Hynix Inc. Semiconductors, packages, wafer level packages, and methods of manufacturing the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046499A (en) * 1996-03-27 2000-04-04 Kabushiki Kaisha Toshiba Heat transfer configuration for a semiconductor device
US20020114507A1 (en) 2001-02-21 2002-08-22 Mark Lynch Saw alignment technique for array device singulation
TWI302375B (en) * 2005-11-22 2008-10-21 Siliconware Precision Industries Co Ltd Multichip stacking structure
US8253231B2 (en) * 2008-09-23 2012-08-28 Marvell International Ltd. Stacked integrated circuit package using a window substrate
TWI501376B (zh) * 2009-10-07 2015-09-21 Xintec Inc 晶片封裝體及其製造方法
US8283766B2 (en) * 2010-09-02 2012-10-09 Oracle America, Inc Ramp-stack chip package with static bends
KR101887084B1 (ko) * 2011-09-22 2018-08-10 삼성전자주식회사 멀티-칩 반도체 패키지 및 그 형성 방법
US8936969B2 (en) * 2012-03-21 2015-01-20 Stats Chippac, Ltd. Semiconductor device and method of singulating semiconductor wafer along modified region within non-active region formed by irradiating energy through mounting tape
KR101994930B1 (ko) * 2012-11-05 2019-07-01 삼성전자주식회사 일체형 단위 반도체 칩들을 갖는 반도체 패키지
US9343386B2 (en) * 2013-06-19 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment in the packaging of integrated circuits
US9455211B2 (en) * 2013-09-11 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with openings in buffer layer
US10103128B2 (en) * 2013-10-04 2018-10-16 Mediatek Inc. Semiconductor package incorporating redistribution layer interposer
US9209165B2 (en) * 2013-10-21 2015-12-08 Oracle International Corporation Technique for controlling positions of stacked dies
KR20150114233A (ko) * 2014-04-01 2015-10-12 삼성전자주식회사 반도체 패키지 및 이의 제조방법
US9773768B2 (en) * 2015-10-09 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure of three-dimensional chip stacking
KR20180064734A (ko) * 2016-12-06 2018-06-15 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 모듈
JP6811664B2 (ja) * 2017-03-24 2021-01-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN108933109B (zh) * 2017-05-27 2020-07-07 晟碟信息科技（上海）有限公司 成角度的裸芯的半导体器件
KR20190009016A (ko) * 2017-07-17 2019-01-28 에스케이하이닉스 주식회사 지시 패턴을 포함하는 반도체 패키지
US10217726B1 (en) * 2017-08-31 2019-02-26 Micron Technology, Inc. Stacked semiconductor dies including inductors and associated methods
US10529593B2 (en) * 2018-04-27 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package comprising molding compound having extended portion and manufacturing method of semiconductor package

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030216009A1 (en) * 2002-05-15 2003-11-20 Hitachi, Ltd. Semiconductor device and manufacturing the same
US20050121802A1 (en) * 2003-11-28 2005-06-09 Nec Electronics Corporation Offset-bonded, multi-chip semiconductor device
CN101563756A (zh) * 2005-06-09 2009-10-21 万国半导体股份有限公司 制造覆晶于半导体组件封装的晶圆级无凸块式方法
US20090075457A1 (en) * 2007-09-18 2009-03-19 Shinko Electric Industries Co., Ltd. Manufacturing method of semiconductor apparatus
US20110140267A1 (en) * 2009-12-16 2011-06-16 Chia-Lun Tsai Electronic device package and method for fabricating the same
US20160049379A1 (en) * 2014-08-14 2016-02-18 Samsung Electronics Co., Ltd. Printed circuit board and semiconductor package using the same
CN106158762A (zh) * 2015-03-23 2016-11-23 矽品精密工业股份有限公司 电子封装件及其制法
CN106486462A (zh) * 2015-08-26 2017-03-08 爱思开海力士有限公司 包括滑动互连结构的柔性装置
US20170170127A1 (en) * 2015-12-11 2017-06-15 SK Hynix Inc. Semiconductors, packages, wafer level packages, and methods of manufacturing the same

Also Published As

Publication number Publication date
KR20190052957A (ko) 2019-05-17
TW201919196A (zh) 2019-05-16
US20200286838A1 (en) 2020-09-10
TWI766054B (zh) 2022-06-01
CN109768016B (zh) 2023-06-06
US20190139900A1 (en) 2019-05-09
US11239177B2 (en) 2022-02-01
US10692816B2 (en) 2020-06-23

Similar Documents

Publication Publication Date Title
US9153557B2 (en) Chip stack embedded packages
CN104952840A (zh) 薄的堆叠封装
US10770445B2 (en) Methods of fabricating semiconductor packages including reinforcement top die
US9640473B2 (en) Semiconductor packages
US9293443B2 (en) Chip stack packages, methods of fabricating the same, electronic systems including the same and memory cards including the same
US10998294B2 (en) Semiconductor packages having stacked chip structure
CN106803503B (zh) 包括具有阶梯状边缘的模制层叠晶片的半导体封装
US20190043833A1 (en) Semiconductor packages including a plurality of stacked dies
CN109390322A (zh) 具有指示图案的半导体封装
CN110931469B (zh) 包括层叠的半导体晶片的层叠封装
CN109768016A (zh) 包括晶片过度移位指示图案的半导体封装
US10312196B2 (en) Semiconductor packages including indicators for evaluating a distance and methods of calculating the distance
US9252136B2 (en) Package stacked device
US12033952B2 (en) Semiconductor packages including at least one die position checker
US10559539B2 (en) Wafer level packages, semiconductor device units, and methods of fabricating the same
US20230055550A1 (en) Apparatus for detecting crack in semiconductor chip
CN115050655A (zh) 层叠封装及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant