TWI760255B - 半導體圖案化製程的檢測方法及檢測圖案單元 - Google Patents

半導體圖案化製程的檢測方法及檢測圖案單元 Download PDF

Info

Publication number
TWI760255B
TWI760255B TW110123365A TW110123365A TWI760255B TW I760255 B TWI760255 B TW I760255B TW 110123365 A TW110123365 A TW 110123365A TW 110123365 A TW110123365 A TW 110123365A TW I760255 B TWI760255 B TW I760255B
Authority
TW
Taiwan
Prior art keywords
detection
extension
main body
patterns
patterning process
Prior art date
Application number
TW110123365A
Other languages
English (en)
Other versions
TW202300901A (zh
Inventor
黃天興
Original Assignee
黃天興
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 黃天興 filed Critical 黃天興
Priority to TW110123365A priority Critical patent/TWI760255B/zh
Application granted granted Critical
Publication of TWI760255B publication Critical patent/TWI760255B/zh
Publication of TW202300901A publication Critical patent/TW202300901A/zh

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本發明提供一種可用於半導體圖案化製程的檢測方法,包含一量測步驟、一計算步驟,及一比對步驟。重複量測於相同或不同的一半導體基材上,經由圖案化製程後產生之相同的多個檢測圖案的至少兩個間距,並將每一次之圖案化製程量得的間距進行四則運算,得到多個對應該等不同次之圖案化製程的監測值,再利用該等監測值獲得一與時間或者量測晶圓片號位置相關的監測曲線或將該等監測值與一預設值比對,得到該等檢測圖案的關鍵尺寸變化或黃光製程聚焦(focus)的檢測結果。此外,本發明還提供一種用於該檢測方法的檢測圖案單元。

Description

半導體圖案化製程的檢測方法及檢測圖案單元
本發明是有關於一種半導體製程的檢測方法,及檢測用的圖案,特別是指一種用於半導體圖案化製程的檢測方法及檢測圖案單元。
關鍵尺寸(Critical Dimension,CD)是用於評估半導體圖案化製程,如微影、蝕刻製程的圖案化精度。由於半導體製程技術發展迅速,節距以及溝槽等關鍵尺寸的要求越來越高,因此,在積層化製程過程,若形成的積層圖案的關鍵尺寸產生誤差時,將會使製成的元件特性無法達到預期目標,尤其在積體電路加工技術已進步至奈米級的現在,如何控制奈米級結構的關鍵尺寸,更是越顯重要,因此,如何監控並檢測圖案化製程過程產生之積層圖案的關鍵尺寸,以對各個圖案化製程進行監控,是半導體製程中極重要的目標。
因此,本發明之目的,即在提供一種用於監測半導體圖案化製程的檢測方法。
於是,本發明檢測方法包含一量測步驟、一計算步驟,及一比對步驟。
該量測步驟是重複量測於相同或不同的一半導體基材上,經由圖案化製程後產生之相同的多個檢測圖案於相同位置的至少兩個間距,該至少兩個間距是由具有不同線路密度的檢測圖案所產生,得到多組對應不同次之圖案化製程的檢測數據,且每一組檢測數據包含至少兩個間距。
該計算步驟是將每一次圖案化製程量得的檢測數據進行四則運算,得到多個對應該等不同次之圖案化製程的監測值。
該比對步驟是利用該等監測值獲得一與檢測圖案形成時間、量測位置,及量測晶圓片號其中至少一者相關的監測曲線或將該等監測值與一預設值比對,得到該等檢測圖案單元與關鍵尺寸變化相關的檢測結果。
此外,本發明之另一目的,即在提供一種用於監測半導體圖案化製程的檢測圖案單元。
於是,本發明該檢測圖案單元包含:至少兩個沿同一方向間隔排列的檢測圖案。
每一個檢測圖案均具有一沿與該第一方向相交的一第二方向延伸的主體部,且該等檢測圖案的其中至少一者具有一位於與相應的該主體部的其中至少一表面的延伸部,該延伸部具有多個 彼此間隔排列的延伸段。且該等延伸段可沿該第一方向與相應的該主體部的表面間隔排列,或自相應的主體部的表面沿該第二方向間隔排列,而可令該等檢測圖案產生至少兩個由不同線路密度造成的間距。
本發明之功效在於:透過檢測圖案的設計,並利用量測得到該等檢測圖案所產生的至少兩個間距,利用將該至少兩個間距進行計算後,得到與該等檢測圖案於不同圖案化製程的關鍵尺寸變化相關的監測值,從而可透過對該等監測值對圖案化製程進行監控。
2:檢測圖案單元
21、21A、21B:檢測圖案
211:主體部
212:延伸部
212A、212B:延伸段
a~f:間距
A~D:間距
B1~B3:監測值
F1~F3:焦距
P:對位圖案單元
P1:第一對位圖案
P11:第一圖案
P2:第二對位圖案
P21:第二圖案
本發明之其他的特徵及功效,將於參照圖式的實施方式中清楚地呈現,其中:圖1是一文字流程圖,說明本發明關鍵尺寸偏移檢測方法的一實施例;圖2是一示意圖,說明用於該實施例的檢測圖案單元;圖3是一示意圖,說明該檢測圖案單元的另一結構態樣;圖4是一示意圖,說明該檢測圖案單元的又一結構態樣;圖5是一示意圖,輔助說明該量測步驟;圖6是一示意圖,輔助說明該比對步驟; 圖7是一示意圖,輔助說明該比對步驟的另一比對方式;圖8是一示意圖,輔助說明利用該比對步驟的結果監測檢測圖案的邊緣粗糙度,以及線寬粗糙度;圖9是一示意圖,說明該檢測圖案單元與檢測圖案單元整合的結構態樣;及圖10是一示意圖,說明該檢測圖案單元與檢測圖案單元整合的另一種結構態樣。
本發明的檢測方法是藉由重複量測於相同或不同的一半導體基材上,經由圖案化製程後產生之相同的多個檢測圖案於相同位置的至少兩個間距,得到多組對應不同次之圖案化製程的檢測數據,其中,每一組檢測數據包含於同一次圖案化製程量得的至少兩個間距。再透過將該等檢測數據進行四則運算得到檢測圖案於對應不同次之圖案化製程,與關鍵尺寸變化及/或黃光製程聚焦(focus)偏移相關的多個監測值,而可透過該等監測值監控每一次圖案化製程,以確保製程的穩定性。
茲以下述實施例說明本發明的檢測方法。
參閱圖1,本發明檢測方法的一實施例包含:一量測步驟31、一計算步驟32,及一比對步驟33。
該量測步驟31是重複量測於相同或不同的一半導體基材(圖未示)上,經由圖案化製程後產生之檢測圖案單元於相同位置的至少兩個間距,以得到多組對應不同次之圖案化製程的檢測數據,且每一組檢測數據包含同一次圖案化製程量得的至少兩個間距。
該基材可以是半導體晶圓、光罩、玻璃基板,或具有微米或奈米尺寸結構的基板,該圖案化製程可以是微影或蝕刻等製程。
該量測步驟31為透過一可感應或讀取光學影像的光學取像裝置取得於每次圖案化製程後形成於該半導體基材的檢測圖案單元的影像,並選取該檢測圖案單元相同的位置進行該至少兩個間距的量測。
該檢測圖案單元2可包含多個沿第一方向X及/或第二方向Y間隔排列的檢測圖案21。
要說明的是,由於圖案化製程的各種參數影響,所以,形成於該半導體基材上的檢測圖案21相對原始於該光罩上的檢測圖案21,會有各種尺寸或形狀的誤差產生,因此,為了便於說明相關檢測圖案21的結構及量測方式,本案用於說明該實施例的相關檢測圖案單元2,除非有特別說明,否則均是以位於光罩的該檢測圖案單元2(on mask)為例。而本案的檢測方法實際量測的對象則是 利用具有該檢測圖案單元2的光罩經過圖案化製程後形成於半導體基材(如晶片)上的該檢測圖案單元2(on wafer)。
參閱圖2,圖2是以位於光罩的該檢測圖案單元2(on mask),且是以該檢測圖案單元2的其中兩個沿一第一方向X隔排列的一檢測圖案21A,及一檢測圖案21B為例說明。
該檢測圖案21A、21B均具有沿一第二方向Y延伸的一主體部211,其中,該檢測圖案21A具有一位於與相應的該主體部211的其中一表面的延伸部212,且該延伸部212是由多個自該主體部211的表面彼此等間隔排列(相同線距)的延伸段212A共同構成且該等延伸段212A具有相同的沿伸長度及寬度(線寬)。該檢測圖案21B具有自相應的該主體部211相對該檢測圖案21A的表面設置的延伸部212,且該檢測圖案21B的延伸部212分別是由多個自該主體部211的表面彼此等間隔排列(相同線距)的延伸段212B共同構成,且該等延伸段212B具有相同的沿伸長度及寬度(線寬)。要說明的是,圖2(a)是以該檢測圖案21A、21B兩兩相對,且相對的該兩個檢測圖案21A、21B的該等延伸段212A、212B具有相同的線寬及線距相對。然,實際實施時,彼此相對的該檢測圖案21A、檢測圖案21B的該等延伸段212A、212B也可如圖2(b)所示,該等延伸段212A、212B也可彼此錯位相對;或是,可如圖2(c)所示,該等各自形成於該檢測圖案21A、21B的表面的延伸段212A、 212B,可以完全佔滿(如212A)或是僅形成於該主體部211的部份表面(如212B),或是,可如圖2(d)所示,該檢測圖案21A、21B也可以只有其中一者具有該延伸部212,或是圖2(e)所示,該檢測圖案21A、21B均未設置該該延伸部212,或是如圖2(f)所示,分別自該兩個主體部211相對的兩表面延伸的延伸部212,是各自具有多個沿該第一方向X及該第二方向Y間隔延伸排列的延伸段212A、212B,而具有類似格柵結構。
配合參閱圖3,於一些實施例中,彼此相對的該檢測圖案21A、21B的其中至少一者的延伸部212,也可同時設置於相應的該其中至少一者的主體部211的兩相反表面。圖3是以該檢測圖案21A的主體部211相對該檢測圖案21B的表面設有該延伸部212,而該檢測圖案21B會同時設置於相應的該主體部211的兩相反表面的延伸部212為例說明。其中,該檢測圖案21A的該等延伸部212是分別由多個自該主體部211相對該檢測圖案21B的表面延伸並沿該第二方向Y間隔排列的延伸段212A所構成,該檢測圖案21B的該等延伸部212則是分別由多個自該主體部211的兩相反表面沿該第二方向Y間隔排列的延伸段212B所構成,其中,位於該主體部211的兩相反表面的該等延伸212B,可以如圖3(a)所示,具有與該等延伸段212A相同線寬及線距,且彼此對稱;也可以如圖3(b)所示,位於該主體部211的兩相反表面的該等延伸段212B,可具有 不同線寬及不同線距。或是,該檢測圖案21A、21B的其中一者也可以同時均具有分別對應該主體部211的兩個不同表面(例如相反表面或相鄰表面)設置的延伸部212,且該等延伸部212可以是如前所述具有相同或是不同的線寬、線距。如圖3(c),即是於該檢測圖案21A的該主體部211的兩個相鄰表面同時形成延伸段211A,且位於不同表面的該等延伸段211A具有不同排列密度的結構示意。
參閱圖4,於另一些實施例中,該延伸部212的延伸段212、212B,除了如前所述,可以是多個自相應的該主體部211的表面沿該第一方向X延伸並沿該第二方向Y間隔排列的結構態樣外,該等延伸段212A、212B也可以是多條沿該第二方向Y延伸,與相應的該主體部211表面成一間隔並沿該第一方向X間隔排列的長條狀結構。具體的說,該等具有長條狀結構的延伸段212A、212B的設置位置,可以如圖4(a)所示,僅有該檢測圖案21B反向該檢測圖案21A的表面設有該等延伸段212B,或可如圖4(b)、(c),彼此相對並成鏡像,或是形成於同一側的表面而不相對;或是,該等延伸段212也可以自該等檢測圖案21A、21B的其中至少一者的兩個相反表面同時設置,如圖4(d)是以該等延伸段212B同時設置於該檢測圖案21B的兩個相反表面,並具有不同線寬及線距的態樣。此外,該等主體部211的不同表面也可以分設置不同結構態樣的延伸段212,如圖4(e)所示,即是在檢測圖案21A及檢測圖案21B的表 面分別設置具有不同結構態樣的延伸段212A、212B。
也就是說,實際實施時,只要讓對應設置於主體部211表面且彼此相對的延伸段212具有相同的結構態樣及相同的線寬及線距即可,設置於不同主體部211,或是相同主體部211但位於不同表面的延伸段212,則可具有不同的結構態樣,以及不同的線寬及/或線距。
較佳地,前述該等延伸段212沿該第二方向Y的節距(pitch,線寬+線距)不大於200nm,線寬/線距(duty ratio)介於0.3~0.7,且該等延伸段212沿該第一方向X的延伸長度(如圖2、3所示之延伸段212A、212B結構態樣)不大於200nm。
要說明的是,該檢測圖案單元2可以上述檢測圖案21A、21B兩兩一組的方式排列形成,或是由多個檢測圖案21A、21B沿該第一方向X及/或該第二方向Y搭配排列,只要可透過該等檢測圖案21排列,形成至少兩個由不同線路密度的檢測圖案21構成可供量測的間距的邊界即可,亦即該至少兩個間距可取自同一列相鄰或不相鄰的檢測圖案21;也可分別取自不同列且相鄰或不相鄰的檢測圖案21;或是該至少兩個間距也可取自不同排列方向且相鄰或不相鄰的檢測圖案21。此外,要再說明的是,該至少兩個間距可以是量測經圖案化製程後實際形成於該半導體基材上,相鄰的檢測圖案21的線寬/線距(line/space),或是橫跨該等檢測圖案21(例如 跨線寬(line)或跨線距(space))的間距。
較佳地,該檢測圖案單元2是令用於量測間距的該等檢測圖案21彼此相對的延伸部212具有相同的圖案。如此,藉由量測具有相同佈局圖案之延伸部212的該檢測圖案21A、21B之間的距離,而可將間距的變異視為由對稱的檢測圖案21A、21B的關鍵尺寸變化平均造成。
參閱圖5,圖5仍是以於該光罩的該檢測圖案單元2為例說明。圖5(a)、(b)為表示具有多個不同結構態樣的檢測圖案21的檢測圖案單元2,其中,該檢測圖案單元2的檢測圖案21可以是由如圖2~4所示的不同圖案排列而成,只要令彼此相對的檢測圖案21A、21B表面,其彼此相對的延伸部211具有相同的圖案即可。該量測步驟31是選取每一次圖案化製程後產生於該半導體基材的該等檢測圖案21的任兩個檢測圖案21,並量測該等檢測圖案21之間的間距(如圖5中的間距a~f),例如該至少兩個間距可以是相鄰的檢測圖案21之間的間距(a,b),或是橫跨該等檢測圖案21的至少兩個間距(c,d)、(e,f),而得到當次之圖案化製程的檢測數據,且每一組檢測數據包含至少兩個間距。
重複量測每一次圖案化製程產生於相同或不同半導體基材的該等檢測圖案21於相同位置的該等至少兩個間距,即可得到多組對應不同次之圖案化製程的檢測數據。圖5的該等間距a~f是以 於該光罩的該檢測圖案單元2為例說明,然而實際的該等間距a~f是量測經圖案化製程後形成於半導體基材上的檢測圖案21而得。
接著,即可進行該計算步驟32,將該量測步驟31取得的對應每一次相同之圖案化製程的至少兩個間距資料,選取其中兩個間距資料(例如a,b、c,d,或e,f等)透過四則運算,例如相減(a-b、c-d,e-f)或相除(a/b、c/d、e/f),得到該兩個間距資料的差值或比值,得到多個相應該每一次圖案化製程的監測值。
最後,進行比對步驟33,利用該等監測值得到一與該檢測圖案單元2形成時間、量測位置,及量測晶圓片號其中至少一者相關的監測曲線或將該等監測值與一預設值比對,得到該等不同圖案化製程的關鍵尺寸變化檢測結果及/或黃光製程聚焦(focus)的檢測結果。
該預設值可以是製程偏移誤差容許值,或是使用者自行定義之偏移誤差容許值,或是由該等檢測圖案21於不同焦距下量測的間距資料計算而得之監測值與焦距作圖後得到的標準曲線(s)。
詳細的說,參閱圖6,該比對步驟33可以利用將由不同次圖案化製程計算得到的該等監測值與該檢測圖案單元2形成時間作圖,而得到一監測曲線,如此,即可透過該監測曲線的監測值變化,例如該監測值超出該預設值(Bs)或是監測值的變化率超出平均 值的預設百分比時(如圖6突出的波鋒),即可用於顯示關鍵尺寸變異異常或是檢測圖案21有離焦(defocus)的現象,而可用於對圖案化製程進行監控。
或是,參閱圖7,該比對步驟33也可利用將不同次圖案化製程量測、計算得到的該等檢測值(圖7中以B1、B2、B3表示)與由該等檢測圖案21於不同焦距(focus)下量測的間距資料計算而得之監測值與焦距作圖後得到的該標準曲線(s)進行比對、計算。
理論上,不同次之圖案化製程所產生的檢測圖案21,於相同焦距(Fs)條件下量測、計算得到的監測值(以B1、B2、B3代表由三次不同圖案化製程量測得到的監測值)應該相當,也就是說,當圖案化製程穩定時,該等監測值B1、B2、B3理應大致相同並可對應於該標準曲線(s)對應得到的監測值(Bs)以及焦距(Fs)。因此,透過該等監測值B1~B3的變化,可用於監測圖案化製程,此外,透過該等監測值B1~B3對應該標準曲線(s)的焦距值(F1、F2、F3),還可進一步得到對應之該檢測圖案21的離焦(defocus)狀況。而可進一步利用該等資訊作為圖案化製程的調整依據。
此外,參閱圖8,圖8上圖是於該光罩的檢測圖案21(on mask),圖8下則是將該光罩的檢測圖案21經由圖案化製程後於該半導體基材形成對應的該等檢測圖案21(on wafer)的示意圖。由於圖案化製程的各種參數影響,所以,形成於該半導體基材上的檢測 圖案21相對原始於該光罩上的檢測圖案21,會有各種尺寸或形狀的誤差產生,因此,透過利用量測實際形成於該半導體基材具有不同線路密度的檢測圖案21之間的至少兩個間距(例如:a,b或c,d)所得的監測值,還可用以監測經圖案化製程後形成於該半導體基材的該等檢測圖案21的邊緣粗糙度(line edge roughness),以及線寬粗糙度(line width roughness)。
參閱圖9、10,於一些實施例中,該等檢測圖案21也可以是整合於用於不同積層對位的對位圖案單元P。如此,即可同時將用於檢測關鍵尺寸的檢測圖案單元2,與用於不同積層對對位的對位圖案單元P整合在一起形成一複合檢測圖案,而可於不同的圖案化製程過程利用該複合檢測圖案進行不同積層之間的疊對誤差檢測,並同時可監測每次圖案化製程的關鍵尺寸,而更易於監測圖案化製程的穩定性。要說明的是,圖9、10也是以在光罩的檢測圖案21及對位圖案P為例說明,然而實際量測仍是量測經圖案化製程後經成形成於半導體基板(如晶圓)上的圖案。
具體的說,參閱圖9,以該對位圖案單元P包含於不同次之圖案化製程形成於該半導體基材(例如晶片)的一第一對位圖案P1及一第二對位圖案P2,且該第二對位圖案P2環圍該第一對位圖案P1為例說明。
其中,該第一對位圖案P1具有4個於同一圖案化製程形成,成L型的第一圖案P11,且該等第一圖案P11分別位於該第一對位圖案P1所構成的正方形輪廓的四個頂角。該第二對位圖案P2環圍該第一對位圖案P1且具有正方型輪廓,也具有4個於同一圖案化製程形成,並成L型的第二圖案P21,且該等第二圖案P21也分別位於該第二對位圖案P2所構成的正方形輪廓的四個頂角。
當該等檢測圖案21為整合於該對位圖案單元P時,是將該第一圖案P11及第二圖案P21該視為該等檢測圖案21的該主體部211,因此,該等沿伸部212即可形成於相鄰的該兩個第一圖案P11,及/或第二圖案P21彼此相對的表面,並令該第一圖案P11及該第二圖案P21於沿同一方向,兩兩相對的表面會具有不同的圖案(如圖9所示該第一圖案P11及該第二圖案P21於沿該第一方向X及該第二方向Y間隔的兩個位置的相對表面會具有不同佈局圖案(layout)),而可於該第一方向X及該第二方向Y得到由兩種不同佈局圖案形成的間距(A、a)、(B,b)、(C,c)、(D,d)。透過互相比對形成於該晶片上的該第一圖案P11於相同方向,不同佈局圖案的兩相對表面的距離的比值(A/a)與(B/b),及/或互相比對該第二圖案21於相同方向,不同佈局圖案的兩相對表面的距離的比值(C/c)與(D/d);或是比對於同一晶片的不同位置形成的該第一圖案P11及 該第二圖案P21於相同位置的距離的比值(A/a)、(B/b)、(C/c),或(D/d);或是比對於不同晶片形成,但於相同位置之距離的比值(A/a)、(B/b)、(C/c),或(D/d),即可監測各個圖案化製程產生之圖案的關鍵尺寸偏差。
又,參閱圖10,該等檢測圖案21也可以是整合於一箱型對位圖案(box-in-box)單元P。該箱型對位圖案(box-in-box)單元P也具有由不同圖案化製程產生的該第一對位圖案P1及第二對位圖案P2。其中,該第一對位圖案P1位於內層並具有多個成陣列(圖10以3x3表示)排列的第一圖案P11,該第二對位圖案P2位於外層並環圍該第一對位圖案P1。該等檢測圖案21可以是形成於至少其中一個第一圖案P11的表面(圖10是以該等檢測圖案21形成多個第一圖案P11表面為例說明),而與該等對位圖案單元P整合在一起,形成該複合檢測圖案。利用該複合檢測圖案也可於不同圖案化製程過程進行不同積層之間的疊對誤差檢測,並同時可監測各個圖案化製程的關鍵尺寸,而更易於監測製程的穩定性。
綜上所述,本發明利用光學取像方式取得由圖案化製程形成的多個檢測圖案21,利用量測得到該等檢測圖案21所產生的至少兩個間距,利用將該至少兩個間距進行計算後,得到與該等檢測圖案21的關鍵尺寸偏移相關的監測值,因此,可透過對該等監測值的監控,例如,可利用將該等監測值得到與檢測圖案單元形成 時間、量測位置,及量測晶圓片號其中至少一者相關的監測曲線,或將該等監測值與一預設值比對,或是利用將每一次圖案化製程量測計算得到的該等監測值與透過該等檢測圖案21量測計算而得的監測值-焦距(focus)標準曲線進行比對,即可得到該等不同圖案化製程的關鍵尺寸偏移檢測結果,還可進一步得到對應之該圖案化製程的離焦(defocus)狀況。此外,利用將該等檢測圖案21與用於不同積層對對位的對位圖案單元P整合在一起形成一複合檢測圖案,透過該複合檢測圖案了可檢測不同圖案化製程的積層疊對誤差檢測,並同時可監測各個圖案化製程的關鍵尺寸變異,而更易於監測製程的穩定性,故確實可達成本發明之目的。
惟以上所述者,僅為本發明之實施例而已,當不能以此限定本發明實施之範圍,凡是依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾,皆仍屬本發明專利涵蓋之範圍內。
31:量測步驟
32:計算步驟
33:比對步驟

Claims (18)

  1. 一種半導體圖案化製程的檢測方法,用於監測半導體圖案化製程,包含: 一量測步驟,重複量測於相同或不同的一半導體基材上,經由圖案化製程後產生之相同的多個檢測圖案於相同位置的至少兩個間距,該至少兩個間距是由具有不同線路密度的檢測圖案所產生,得到多組對應不同次之圖案化製程的檢測數據,且每一組檢測數據包含至少兩個間距; 一計算步驟,將每一次圖案化製程量得的檢測數據進行四則運算,得到多個對應該等不同次之圖案化製程的監測值;及 一比對步驟,利用該等監測值獲得一與該檢測圖案單元形成時間、量測位置,及量測晶圓片號其中至少一者相關的監測曲線或將該等監測值與一預設值比對,得到該等檢測圖案單元與關鍵尺寸變化相關的檢測結果。
  2. 如請求項1所述的檢測方法,其中,該預設值是製程偏移誤差容許值,或是使用者自行定義之偏移誤差容許值。
  3. 如請求項1所述的檢測方法,其中,該計算步驟利用將該至少兩個間距進行減法或除法運算,以得到該等監測值。
  4. 如請求項1所述的檢測方法,其中,該至少兩個間距可分別取自相同或不同方向。
  5. 如請求項4所述的檢測方法,其中,該等檢測圖案至少沿一第一方向間隔排列,每一個檢測圖案具有一沿與該第一方向相交的第二方向延伸的主體部,且該等檢測圖案的其中至少一者具有一位於相應的該主體部的其中至少一表面的延伸部,該延伸部具有多個彼此間隔排列的延伸段,且該至少兩個間距是由量測具有不同線路密度之延伸部的檢測圖案而得。
  6. 如請求項5所述的檢測方法,其中,該等延伸段可自相應的該主體部的至少部分表面沿該第二方向間隔排列,或自相應的主體部的至少部分表面沿該第一方向間隔排列。
  7. 如請求項5所述的檢測方法,其中,該等檢測圖案的其中至少一者的該延伸部會同時設置於相應的主體部的兩個表面。
  8. 如請求項5所述的檢測方法,其中,該等檢測圖案的其中至少兩個會具有自該兩個主體部相對的表面設置的延伸部,且該兩個彼此相對之延伸部的延伸段具有相同的尺寸間距。
  9. 如請求項5所述的檢測方法,其中,該等檢測圖案的其中至少兩個分別具有自該主體部相對的表面設置的延伸部,且該兩個彼此相對之延伸部成鏡像設置。
  10. 如請求項5所述的檢測方法,其中,該等檢測圖案的其中至少兩個分別具有自該主體部相對的表面延伸的延伸部,且每一個延伸部具有多個沿該第一方向及該第二方向間隔延伸排列而形成具有格柵結構的延伸段。
  11. 如請求項1或5所述的檢測方法,其中,該等檢測圖案成陣列間隔排列,每一個檢測圖案具有一主體部,該等檢測圖案的其中至少一者會具有一自相應的該主體部的其中至少一表面延伸的延伸部,該延伸部具有多個彼此間隔排列的延伸段,該等延伸段可佔滿或未佔滿該其中至少一表面。
  12. 一種檢測圖案單元,供用於監測半導體圖案化製程,包含:至少兩個沿第一方向間隔排列的檢測圖案,每一個檢測圖案均具有一沿與該第一方向相交的一第二方向延伸的主體部,該等檢測圖案的其中至少一者具有一設置於相應的該主體部的其中至少一表面的延伸部,該延伸部具有多個彼此間隔排列的延伸段,且該等延伸段可佔滿未佔滿該其中至少一表面,而可令該等檢測圖案產生至少兩個由不同線路密度造成的間距。
  13. 如請求項12所述的檢測圖案單元,其中,該等延伸段可沿該第一方向與相應的該主體部的表面間隔排列,或自相應的主體部的表面沿該第二方向間隔排列。
  14. 如請求項12所述的檢測圖案單元,其中,至少兩個檢測圖案位於同一側邊的延伸部具有不同的線路密度,該至少兩個間距是由該等具有不同線路密度的檢測圖案產生。
  15. 如請求項12所述的檢測圖案單元,其中,該至少兩個檢測圖案具有自該兩個主體部相對的表面設置的延伸部,且該兩個彼此相對之延伸部的延伸段具有相同的尺寸間距。
  16. 如請求項12所述的檢測圖案單元,其中,該等檢測圖案的其中至少兩個分別具有自該主體部相對的表面設置的延伸部,且該兩個彼此相對之延伸部成鏡像設置。
  17. 如請求項12所述的檢測圖案單元,其中,該等檢測圖案的其中至少兩個分別具有自該主體部相對的表面延伸的延伸部,且每一個延伸部具有多個沿該第一方向及該第二方向間隔延伸排列而形成具有格柵結構的延伸段。
  18. 如請求項12所述的檢測圖案單元,其中,該等檢測圖案成陣列間隔排列,每一個檢測圖案具有一主體部,該等檢測圖案的其中至少部分會具有一自相應的該主體部的其中至少一表面延伸的延伸部,且該延伸部具有多個彼此間隔排列的延伸段。
TW110123365A 2021-06-25 2021-06-25 半導體圖案化製程的檢測方法及檢測圖案單元 TWI760255B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW110123365A TWI760255B (zh) 2021-06-25 2021-06-25 半導體圖案化製程的檢測方法及檢測圖案單元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110123365A TWI760255B (zh) 2021-06-25 2021-06-25 半導體圖案化製程的檢測方法及檢測圖案單元

Publications (2)

Publication Number Publication Date
TWI760255B true TWI760255B (zh) 2022-04-01
TW202300901A TW202300901A (zh) 2023-01-01

Family

ID=82198737

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110123365A TWI760255B (zh) 2021-06-25 2021-06-25 半導體圖案化製程的檢測方法及檢測圖案單元

Country Status (1)

Country Link
TW (1) TWI760255B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200633104A (en) * 2004-12-22 2006-09-16 Jordan Valley Semiconductors Measurement of critical dimensions using X-ray diffraction in reflection mode
TW201818468A (zh) * 2016-11-03 2018-05-16 聯華電子股份有限公司 關鍵尺寸欄結構與半導體結構
TWI711900B (zh) * 2018-06-04 2020-12-01 荷蘭商Asml荷蘭公司 用於改良用於圖案化製程之製程模型之方法及相關聯電腦程式產品
US20210041791A1 (en) * 2019-08-06 2021-02-11 Samsung Display Co., Ltd. Method for measuring critical dimension of photoresist pattern

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200633104A (en) * 2004-12-22 2006-09-16 Jordan Valley Semiconductors Measurement of critical dimensions using X-ray diffraction in reflection mode
TW201818468A (zh) * 2016-11-03 2018-05-16 聯華電子股份有限公司 關鍵尺寸欄結構與半導體結構
TWI711900B (zh) * 2018-06-04 2020-12-01 荷蘭商Asml荷蘭公司 用於改良用於圖案化製程之製程模型之方法及相關聯電腦程式產品
US20210041791A1 (en) * 2019-08-06 2021-02-11 Samsung Display Co., Ltd. Method for measuring critical dimension of photoresist pattern

Also Published As

Publication number Publication date
TW202300901A (zh) 2023-01-01

Similar Documents

Publication Publication Date Title
TWI721281B (zh) 疊對誤差測量結構以及疊對誤差測量方法
US10824081B2 (en) Metrology method for a semiconductor manufacturing process
US9316925B2 (en) Methods for monitoring source symmetry of photolithography systems
US8592287B2 (en) Overlay alignment mark and method of detecting overlay alignment error using the mark
US9400435B2 (en) Method of correcting overlay error
KR102467186B1 (ko) 패턴화된 구조물에서 측정을 위한 테스트 구조물을 사용하는 테스트 구조물 및 계측 기술
JP2007103928A (ja) オーバーレイキー、これの形成方法、及びこれを用いるオーバーレイ精度の測定方法
TW201618205A (zh) 使用重疊及對產量重要之圖案之度量
US10755016B2 (en) Hot spot and process window monitoring
TW388803B (en) A structure and method of measuring overlapping marks
US20160334208A1 (en) Overlay mark pattern and method of measuring overlay
JP2010267931A (ja) パターン形成方法およびパターン設計方法
KR101714616B1 (ko) 세 개 층의 오버레이를 측정하는 방법
TWI760255B (zh) 半導體圖案化製程的檢測方法及檢測圖案單元
US7754396B2 (en) Mask with focus measurement pattern and method for measuring focus value in exposure process using the same
JP2007206333A (ja) フレア測定用マスク及びフレア測定方法
JP2008218516A (ja) パターン評価方法、評価マーク、それを用いた半導体装置の製造方法
KR20130062697A (ko) 오버레이 버니어 및 이를 이용한 오버레이 정확도 측정방법
JP2009186934A (ja) マスク測定方法およびマスク製造方法
TW202318614A (zh) 半導體圖案化製程方法及用於監控半導體圖案化製程的檢測圖案
JP2023043534A (ja) 測定方法、測定装置、及びマーク
KR100866747B1 (ko) 반도체 소자의 오버레이 버니어 및 그 형성 방법
KR20120067129A (ko) 오버레이 버니어 및 이를 이용한 오버레이 측정 방법
KR100687398B1 (ko) 반도체 장치의 오버레이 측정 방법
JP6098055B2 (ja) 半導体装置の設計方法