TWI721281B - 疊對誤差測量結構以及疊對誤差測量方法 - Google Patents

疊對誤差測量結構以及疊對誤差測量方法 Download PDF

Info

Publication number
TWI721281B
TWI721281B TW107121126A TW107121126A TWI721281B TW I721281 B TWI721281 B TW I721281B TW 107121126 A TW107121126 A TW 107121126A TW 107121126 A TW107121126 A TW 107121126A TW I721281 B TWI721281 B TW I721281B
Authority
TW
Taiwan
Prior art keywords
pattern
sub
patterns
group
measurement
Prior art date
Application number
TW107121126A
Other languages
English (en)
Other versions
TW201915599A (zh
Inventor
陳彥良
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201915599A publication Critical patent/TW201915599A/zh
Application granted granted Critical
Publication of TWI721281B publication Critical patent/TWI721281B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/26—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes
    • G01B11/27—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes for testing the alignment of axes
    • G01B11/272—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes for testing the alignment of axes using photoelectric detection means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一種疊對誤差測量結構，包括配置在一基板上的一下層圖案，以及配置在下層圖案上並且與下層圖案至少有部分重疊的一上層圖案。下層圖案包括複數第一子圖案，第一子圖案沿著一第一方向延伸並且沿著一第二方向排列，其中第二方向與第一方向交錯。上層圖案包括複數第二子圖案，第二子圖案沿著第一方向延伸並且沿著第二方向排列。在至少一部份上述第一子圖案和/或至少一部份上述第二子圖案中的一圖案間距和一圖案寬度的至少一者沿著上述第二方向變化。

Description

疊對誤差測量結構以及疊對誤差測量方法
本揭露係有關於疊對誤差(overlay error)測量結構，用於半導體裝置製造操作中，並且有關於疊對誤差測量方法。
隨著半導體產業在追求更高的裝置密度中發展至奈米技術製程節點，在一微影操作中減少光阻圖案與下方圖案的疊對誤差已成為重要的問題之一。特別是因為各種因素(例如測量結構的不對稱形狀)，精確地測量疊對誤差變得越來越困難。因此，需要能夠更精確地測量疊對誤差的疊對測量圖案及方法。
本揭露提供一種疊對誤差測量結構，包括一下層圖案，被配置在一基板上；以及一上層圖案，被配置在上述下層圖案上，並且與上述下層圖案至少有部分重疊，其中：上述下層圖案包括複數第一子圖案，上述第一子圖案沿著一第一方向延伸並且沿著一第二方向排列，其中上述第二方向與上述第一方向交錯，上述上層圖案包括複數第二子圖案，上述第二子圖案沿著上述第一方向延伸並且沿著上述第二方向排列，以及在至少一部份上述第一子圖案和/或至少一部份上述第二子圖 案中的一圖案間距和一圖案寬度的至少一者沿著上述第二方向變化。
本揭露提供一種一種疊對誤差測量結構，包括一下層圖案，被配置在一基板上；以及一上層圖案，被配置在上述下層圖案上，其中：上述下層圖案包括一第一組第一子圖案以及一第二組第一子圖案，上述第一子圖案沿著一第一方向延伸並且沿著一第二方向排列，其中上述第二方向與上述第一方向交錯，上述上層圖案包括一第一組第二子圖案以及一第二組第二子圖案，上述第二子圖案沿著上述第一方向延伸並且沿著上述第二方向排列，上述上層圖案的上述第一組第二子圖案與上述下層圖案的上述第一組第一子圖案至少部分地重疊，並且相對於上述下層圖案的上述第一組第一子圖案沿著上述第二方向具有一偏移量D+OV，上述上層圖案的上述第二組第二子圖案與上述下層圖案的上述第二組第一子圖案至少部分地重疊，並且相對於上述下層圖案的上述第二組第一子圖案沿著上述第二方向具有一偏移量-D+OV，D係為一既定設計值，並且OV係為在上述上層圖案及上述下層圖案之間沿著上述第二方向的一疊對誤差，以及在至少一部份上述第一子圖案和/或至少一部份上述第二子圖案中的一圖案間距和一圖案寬度的至少一者沿著上述第二方向變化。
本揭露提供一種疊對誤差測量方法，包括在一下層疊對測量圖案上，形成一上層疊對測量圖案；對上述上層疊對測量圖案及上述下層疊對測量圖案，施加測量光；從上述上層疊對測量圖案及上述下層疊對測量圖案，得到複數繞射圖案； 分析關於在一繞射圖案影像內複數區域的上述繞射圖案的上述繞射圖案影像；以及藉由使用複數分析結果，得到上述上層疊對測量圖案及上述下層疊對測量圖案之間的疊對誤差，其中上述上層疊對測量圖案的一圖案配置與上述下層疊對測量圖案的一圖案配置不同，並且上述上層疊對測量圖案與上述下層疊對測量圖案的一相對位置不同。
LL‧‧‧下層
UL‧‧‧上層
P1-P4‧‧‧間距
W1-W5‧‧‧寬度
TG‧‧‧DBO測量結構
EX‧‧‧曝光區域
CHIP‧‧‧半導體晶片圖案
SL‧‧‧斜率
10‧‧‧基板
12‧‧‧下層DBO測量圖案
14‧‧‧第一中間層
16‧‧‧第二中間層
18‧‧‧上層DBO測量圖案
P11-P1N‧‧‧間距
P21-P2N‧‧‧間距
W11-W1N‧‧‧寬度
W21-W2N‧‧‧寬度
SG1-SG3‧‧‧區段
101‧‧‧習知DBO測量圖案組
102‧‧‧DBO測量圖案組
103:DBO測量圖案組
104:DBO測量圖案組
本發明從後續實施例以及附圖可以更佳理解。須知示意圖係為範例，並且不同特徵並無示意於此。不同特徵之尺寸可能任意增加或減少以清楚論述。
第1A圖至第1D圖係為根據本揭露實施例之基於繞射疊對(diffraction based overlay,DBO)測量圖案的示意圖。
第2A圖及第2B圖係為DBO測量圖案的繞射光的光強度圖。
第2C圖係為根據本揭露實施例之從DBO測量圖案的光強度圖得到的不對稱函數圖。
第2D圖係為從一比較範例之光強度圖得到的不對稱函數圖。
第3A圖至第3D圖係為根據本揭露實施例之各種DBO測量結構的示意圖。
第4圖係為根據本揭露實施例之一DBO測量圖案的示意圖。
第5圖係為根據本揭露實施例之一DBO測量圖案的示意圖。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。舉例來說，元件的尺寸不限於所揭露的範圍或數值，而可以取決於製程條件及/或所需的裝置特性。此外，若是本揭露書敘述了一第一特徵形成於一第二特徵之上或上方，即表示其可能包含上述第一特徵與上述第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與第二特徵可能未直接接觸的實施例。為了精簡及明確，各種特徵可以在不同比例中被顯示。
此外，其與空間相關用詞。例如“在...下方”、“下方”、“較低的”、“上方”、“較高的”及類似的用詞，係為了便於描述圖示中一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包含使用中或操作中的裝置之不同方位。除此之外，設備可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。另外，用詞“由...製成”可以表示為“包括”或是“由...組成”。用詞“A和B中至少一者”除非有另外的說明，否則其表示“A”、“B”或“A和B”而不是“一個來自A，一個來自B”。
在最近的微影操作中，基於繞射疊對(diffraction based overlay,DBO)測量結構被用在疊對測量中。用於DBO測 量的疊對測量結構(目標)包括在前一層(下層)以及當前層(圖案化的光阻層)上之具有固定間距(constant pitch)的一週期性間距光柵(線段間隔圖案(line-and-space patterns))。在當前的DBO測量結構中，下方圖案因於各種理由(例如蝕刻操作、因薄膜沉積及/或熱製程所引起的內部應力、包括一回蝕製程以及一化學機械研磨(CMP)製程的一平坦化操作)常常為不對稱的。當測量圖案具有此不對稱時，因為DBO測量技術測量到前一層以及當前層之間的不對稱，並且將此不對稱轉換成為疊對誤差的一部份，所以疊對測量誤差會增加。藉由使用DBO測量結構，分離來自疊對誤差測量的圖案不對稱所引起的測量誤差很困難。在本揭露中，“疊對誤差”表示將被對準的下方圖案與當前(光阻)圖案的一位置誤差(偏移)，並且“測量誤差”表示因各種因素於疊對誤差測量所引起的一誤差。
在本揭露中將揭露一種使用一特定計算方法以減少圖案不對稱所引起之測量誤差的一新穎疊對測量結構。
第1A圖至第1C圖係根據本揭露實施例之DBO測量圖案的示意圖。
一組DBO測量結構具有四個象限區域(目標區域)，例如用於X方向測量的兩個目標區域，以及用於Y方向測量的兩個目標區域。每個目標區域具有一尺寸，例如在基板上的8μm×8μm尺寸。四個目標區域的DBO測量結構被設置在一曝光區域(例如：一或二個晶片區域)中的多個位置上。
疊對誤差被測量以作為先前所形成的圖案與當前所形成的圖案之間的一橫向位移(X及Y方向)。當前所形成的圖 案通常是一光阻圖案。由下層(例如：多晶矽層、金屬層、絕緣材料層及/或基板)所形成的DBO測量結構被稱為一下層圖案、一先前圖案及/或一下方圖案。藉由微影操作形成的光阻圖案所形成的DBO測量結構被稱為一上層圖案、一當前圖案及/或一光阻圖案。
如上面所述，習知的DBO測量結構包括具有線段間隔圖案的光柵圖案，其中線段間隔圖案具有相同線寬並且在X方向及Y方向以一固定間距排列。DBO測量結構包括在下層及上層之間的設計圖案偏移。舉例來說，用於DBO測量結構的X方向測量的二個目標區域之一者被設計成在下層及上層之間在X方向上具有一偏移“d”，並且用於X方向測量的二個目標區域之另一者被設計成在下層及上層之間在X方向上具有一偏移“-d”。相似地，用於DBO測量結構的Y方向測量的二個目標區域之一者被設計成在下層及上層之間在Y方向上具有一偏移“d”，並且用於Y方向測量的二個目標區域之另一者被設計成在下層及上層之間在Y方向上具有一偏移“-d”。如下面更詳細的說明，本發明實施例之DBO測量結構的光柵圖案為不均勻的，並且DBO測量結構的圖案間距及圖案寬度之至少一者會變化。
如第1A圖所示，一組DBO測量結構TG包括四個正交目標區域，其中二個正交目標區域為X方向，另外二個正交目標區域為Y方向，並且每個正交目標區域相對於被對準的先前(下)層具有設計的偏移+d或-d。如第1D圖所示，包括四個正交目標區域的多組DBO測量結構TG被提供在例如一曝光區域 EX的四個角。在一些實施例中，一曝光區域包括二或多個半導體晶片圖案CHIP。在其他實施例中，額外的二或多組包括四個正交目標區域的多組DBO測量結構TG被提供。
一測量光被施加至DBO測量結構，並且得到±第一階繞射光。測量光可具有在一可見光範圍、一紫外光範圍及一深紫外光範圍的一波長。在一些實施例中，測量光的光源可以係一氙燈或一汞燈。形成在基板上的DBO測量結構所反射的測量光被引導至包括複數光學元件(例如透鏡)的一光學系統，並且被一偵測器接收。光學系統包括一暗場系統，其可以藉由***合適形式的一孔徑板(aperture plate)到透鏡之間(在光瞳平面(pupil plane)處)來實現。
當測量光被施加至DBO測量結構(光柵)時，其反射光包括一第零階光、二個第一階光(+1以及-1階)以及更高階光。由於光學系統的尺寸(數值孔徑)是有限的，只有第零階光以及±第一階光進入光學系統。在光學系統中，第零階光被設置在光瞳平面的孔徑光闌(aperture stop)阻擋，因此DBO測量結構的影像僅從在偵測器(例如一影像感測器)上的±第一階光形成。
第2A圖顯示作為疊對(偏移)函數的第一階繞射光I+1以及I-1的光強度。如果沒有疊對誤差，±第一階繞射光的光強度為相同。不對稱函數As可以藉由加入I+1以及I-1得到，如第2B圖所示。對於偏移+d的目標區域，其不對稱函數為：
Figure 107121126-A0202-12-0007-1
對於偏移-d的目標區域，其不對稱函數為：
Figure 107121126-A0202-12-0007-2
其中，ov係將被量測的下層及上層之間的一疊對誤差，P係一圖案(光柵)間距，並且k藉由在下層及上層之間的測量條件(例如：光波長)、目標類型、薄膜結構(例如：厚度、折射率、吸收係數)所決定。基於上述不對稱函數As (+d)以及As (-d)，可以計算出疊對誤差ov。當
Figure 107121126-A0202-12-0008-21
(ov±d)足夠小時，As (+d)可以近似為k sin
Figure 107121126-A0202-12-0008-22
(ov+d)，並且As (-d)可以近似為k sin
Figure 107121126-A0202-12-0008-23
(ov-d)，這兩者等於在第2B圖中的一斜率SL，因此可以計算出ov。
相對的，在本實施例中的DBO測量結構中，圖案寬度以及圖案間距之至少一者在一目標區域內變化(即圖案寬度/間距不均勻)。
舉例來說，如第1B圖所示，位在左下的目標圖案之上的上層UL與習知的DBO測量結構相似地被設計成相對於下層LL具有一偏移+d，但是具有彼此互相不同的非固定圖案間距P1、P2、P3、P4及P5。在一些實施例中，間距滿足P1<P2<P3<P4<P5或P1>P2>P3>P4>P5。當然，間距不需要照順序或逐漸地改變，並且在一些實施例中，間距被設計為隨機改變。對於右上的目標圖案，可以使用相對於下層LL具有一偏移-d的有相似間距配置的相似圖案。
在其他實施例中，如第1C圖所示，位在右上的目標圖案之上的上層UL與習知的DBO測量結構相似地被設計成相對於下層LL具有一偏移-d，但是具有彼此互相不同的圖案寬度W1、W2、W3、W4及W5。在一些實施例中，寬度滿足W1<W2<W3<W4<W5或W1>W2>W3>W4>W5。當然，寬度不需要照順序或逐漸地改變，並且在一些實施例中，寬度被設計為 隨機改變。對於左下的目標圖案，可以使用相對於下層LL具有一偏移+d的有相似寬度配置的相似圖案。雖然第1B圖及第1C圖為了說明而顯示五條線段的圖案，但實際的DBO測量結構包括五條以上的線段。在某些實施例中，線段的數量在10條至50條的範圍中。
當DBO測量結構包括圖案不對稱時，不對稱函數As可表示如下：
Figure 107121126-A0202-12-0009-5
 其中△As 1及△As 2是上方DBO測量結構及/或下方DBO測量結構的圖案形狀引起的不對稱誤差。從上面的方程式，可以得到下面的方程式。
Figure 107121126-A0202-12-0009-4
此外，從上面的方程式，可以得到下面的方程式。
Figure 107121126-A0202-12-0009-3
另外，此方程式可被重寫成如下：As (+d)=k 2．As (-d)+△As
其中，因子k 2與下層及上層之間的測量條件、目標類型及/或薄膜結構無關。
因此，當得到複數測量圖案在不對稱函數As (+d)及 As (-d)中的光強度的複數測量結果，並且繪製在一X-Y座標上時，其結果應該與斜率k 2成線性關係。
在本實施例中，來自具有四個目標區域的上方及下方DBO測量結構的繞射圖案係藉由一光學影像感測器來得到。光學影像感測器包括在一矩陣中所排列的複數像素。在一些實施例中，每個繞射圖案的繞射影像(亦稱為繞射圖案影像)的像素數量為50個或以上，並且在某些實施例中，像素的數量約200個至400個。在一些實施例中，藉由使用影像處理來逐像素基礎(pixel-by-pixel basis)地分析從光學影像感測器得到的繞射影像。舉例來說，不對稱函數As (+d)及/或As (-d)，可藉由逐像素基礎得到，因此得到不對稱函數As (+d)及/或As (-d)的數百個數據，並且被繪製，如第2C圖所示。藉由得到線性的近似線，可以得到△As以及值k 2。
因此，可以從下面方程式得到疊對誤差ov：
Figure 107121126-A0202-12-0010-6
其中，ov 1係從在Y方向上延伸並且在X方向上排列的DBO測量圖案所得到之在X方向上的疊對誤差。相似地，ov 2係從在X方向上延伸並且在Y方向上排列的DBO測量圖案所得到之在Y方向上的疊對誤差。換句話說，藉由上述方法，X方向的繞射影像以及Y方向的繞射影像被分別地分析，以獨立地得到X方向及Y方向的疊對誤差。
如果DBO測量結構具有一固定寬度以及一固定間距(即圖案寬度/間距一致)，不對稱函數As (+d)及/或As (-d)的測量結果將如第2D圖被聚集在一點上，並且無法得到線性近似。相 對的，如上面所述，本實施例之DBO測量圖案使用不均勻圖案，不對稱函數As (+d)及/或As (-d)的測量結果會如第2C圖般散布，並因此可以從第2C圖中的繪圖得到斜率k 2。不對稱函數As (+d)及/或As (-d)的測量結果的繪圖以及獲得斜率k 2可以藉由使用一電腦系統執行儲存在一記憶體中的程式來執行。在一些實施例中，這種用於計算疊對誤差的電腦系統被提供在具有一光學系統的疊對誤差測量設備內部。在其他實施例中，電腦系統與疊對誤差測量設備分開地設置的，並透過一有線或無線網路耦接至疊對誤差測量設備。另外，所得到的疊對誤差被回饋到一微影設備(掃描器及/或步進器)以藉由補償疊對誤差執行後續的微影操作。
值得注意的是，在一些實施例中，當圖案間距及/或圖案寬度變化(為不固定的)時，可以從在平面圖中的上層圖案的重心以及在平面圖中的下層圖案的重心之間的距離決定所設計的偏移量+d及-d。在其他實施例中，所設計的偏移量+d及-d可以是下層圖案的中心圖案以及上層圖案的中心圖案之間的距離。
在一些實施例中，光學影像感測器的像素尺寸在0.1μm2至1.0μm2的範圍中。在某些實施例中，光學影像感測器的像素尺寸係0.4μm×0.4μm。
在一些實施例中，可以使用一組像素(例如彼此在X方向及Y方向上相鄰的四個像素)作為將被進行影像分析的一區域代替逐像素基礎分析。在此情況中，在一些實施例中，每個繞射影像的像素組為50組以上。
第3A圖至第3D圖係為根據本揭露實施例之各種DBO測量結構。第3A圖至第3D圖顯示對應正交目標區域之一者的橫截面圖。在第3A圖至第3D圖中，下層DBO測量圖案12形成在一基板10上。一第一中間層14形成在下層DBO測量圖案12上，並且第二中間層16形成在第一中間層14上。上層DBO測量圖案18藉由光阻形成在第二中間層16上。雖然二個中間層(第一中間層14及第二中間層16)被設置在下層DBO測量圖案12及上層DBO測量圖案18之間，但中間層的數目並不限於兩個。中間層的數目可以是二個以上。在第3A圖至第3D圖中，下層DBO測量圖案12及上層DBO測量圖案18之間沒有疊對誤差。
在一些實施例中，下層DBO測量圖案12由導電材料(例如多晶矽)製成，並且藉由微影及蝕刻操作形成。在一些實施例中，下層DBO測量圖案12係一多晶矽圖案用於一半導體裝置的一測試閘極，其將被一金屬閘極取代。在基板10上形成一多晶矽覆蓋層後，由一或多個介電材料層製成的一硬光罩被形成在多晶矽層上。在一些實施例中，基板10包括複數結構及/或區域，例如隔離絕緣區域(即淺溝槽隔離(STI))。接著，執行一或多個第一微影操作以形成一光阻圖案。第一微影操作使用一深紫外光源，例如一氟化氪(KrF)準分子雷射或一氟化氬(ArF)準分子雷射，或一極紫外光源。接著，藉由使用光阻圖案作為一蝕刻光罩，使用乾蝕刻圖案化硬光罩層，並接著使用圖案化的硬光罩層作為一蝕刻光罩來蝕刻多晶矽層。接著，在圖案化的多晶矽層上形成一或多個中間層。當形成用於半導體裝置的多晶矽圖案時，同時形成下層DBO測量結構。
一或多個中間層由絕緣材料製成，例如氧化矽或氮化矽。一或多個中間層可以藉由一合適薄膜形成方法被形成，例如化學氣相沉積(CVD)、原子層沉積(ALD)或物理氣相沉積(PVD)。在一些實施例中，在形成中間層之後，可以執行一熱操作(例如快速熱退火)。在其他實施例中，在形成中間層之後，執行一平坦化操作，例如一回蝕操作或一化學機械研磨(CMP)操作。在形成一或多個中間層之後，執行用於下一個圖案的第二微影操作。執行第二微影操作以偵測藉由多晶矽層形成的對準標記，使得藉由第二微影操作形成的光阻圖案精確地對準多晶矽圖案。應了解上述製程之前、之間及之後亦可提供一些額外操作，並且一些操作在方法的額外實施例可被替換或刪除。這些操作/製程的順序可以互相交換。
在第3A圖中，下層DBO測量圖案12具有一固定線寬及一固定間距(即當線段的數量為N，P11=P12=P13...=P1N)，而上層DBO測量圖案18具有變化(或不固定)的間距P21、P22、...、P2N，並且彼此互相不同。在一些實施例中，不一致/不均勻的間距P21至P2N在約400nm至約800nm的範圍中，在其他實施例中則在約500nm至約700nm的範圍中。在一些實施例中，不一致的間距滿足P21>P22>...>P2N或P21<P22<...<P2N。在其他實施例中，一組圖案具有與另一組圖案不同的間距。舉例來說，間距滿足P21=P22<P23=...=P2N。在某些實施例中，在間距中的差值(例如：△P=|P21-P22|)是固定的。上層DBO測量圖案18的重心被設計為相對下層DBO測量圖案12的重心有+d的偏移。當間距變化(為不固定的)時，上述不對稱函數As的間距P可以 是不一致的間距P21、P22、...、P2N的平均值，或對應於逐像素分析(例如：一個像素)的區域的圖案間距的平均值。
在第3B圖中，下層DBO測量圖案12具有一固定線寬以及一固定間距(即W11=W12=W13...=W1N)，而上層DBO測量圖案18具有不一致並且彼此互相不同的寬度W21、W22、...、W2N。在一些實施例中，不一致的寬度滿足W21>W22>...>W2N或W21<W22<...<W2N。在一些實施例中，不一致的寬度W21至W2N在約200nm至約400nm的範圍中，在其他實施例中則在約250nm至約350nm的範圍中。在其他實施例中，一組圖案具有與另一組圖案不同的寬度。舉例來說，寬度滿足W21=W22<W23=...=W2N。在某些實施例中，在寬度中的差值(例如：△W=|W21-W22|)是固定的。上層DBO測量圖案18的重心被設計為相對下層DBO測量圖案12的重心有+d的偏移。
在第3C圖中，上層DBO測量圖案18具有一固定線寬及一固定間距(即當線的數量為N，P11=P12=P13...=P1N)，而下層DBO測量圖案12具有不一致且彼此互相不同的間距P21、P22、...、P2N。在一些實施例中，不一致的間距滿足P11>P12>...>P1N或P11<P12<...<P1N。在其他實施例中，一組圖案具有與另一組圖案不同的間距。在某些實施例中，在間距中的差值(例如：△P=|P11-P12|)是固定的。在一些實施例中，不一致的間距P11至P1N在約400nm至約800nm的範圍中，在其他實施例中則在約500nm至約700nm的範圍中。上層DBO測量圖案18的重心被設計為相對下層DBO測量圖案12的重心有+d的偏移。
在第3D圖中，上層DBO測量圖案18具有一固定線寬以及一固定間距(即W21=W22=W23...=W2N)，而下層DBO測量圖案12具有不一致且彼此互相不同的寬度W11、W12、...、W1N。在一些實施例中，不一致的寬度滿足W11>W12>...>W1N或W11<W12<...<W1N。在其他實施例中，一組圖案具有與另一組圖案不同的寬度。在某些實施例中，在寬度中的差值(例如：△W=|W11-W12|)是固定的。在一些實施例中，不一致的寬度W11至W1N在約200nm至約400nm的範圍中，在其他實施例中則在約250nm至約350nm的範圍中。上層DBO測量圖案18的重心被設計為相對下層DBO測量圖案12的重心有+d的偏移。
在第3A圖至第3D圖中，下層DBO測量圖案12及上層DBO測量圖案18之一者具有一固定的光柵結構。在其他實施例中，下層DBO測量圖案12及上層DBO測量圖案18兩者皆具有可變的間距及/或可變的寬度。舉例來說，在一些實施例中，下層DBO測量圖案具有可變的寬度並且上層DBO測量圖案具有可變的間距，或下層DBO測量圖案具有可變的間距並且上層DBO測量圖案具有可變的寬度。在其他實施例中，下層DBO測量圖案具有可變的寬度並且上層DBO測量圖案亦具有可變的寬度，或下層DBO測量圖案具有可變的間距並且上層DBO測量圖案亦具有可變的間距。
在第1A圖至第1C圖以及第3A圖至第3B圖中，象限圖案的一個目標區域在與圖案排列方向交錯的方向上具有相同的線寬。舉例來說，如第1B圖及第1C圖所示，從目標區域下端大致在Y方向延伸至目標區域上端的線段圖案具有相同的線 長，而X方向上的間距及/或寬度會變化。換句話說，在一個目標區域內，圖案在X方向不一致，但在Y方向一致。
第4圖係為根據本揭露實施例之一DBO測量圖案的示意圖。在第4圖中，DBO測量圖案在X方向及Y方向是不一致/不均勻的。在一些實施例中，象限區域(目標區域)(在第4圖中的左下區域)之一在Y方向被分成二個以上的區段。
在區段SG1中，每個圖案具有一單獨線段。在區段SG2中，每個圖案具有二個以上在Y方向上排列的子圖案。在區段SG3中，每個圖案具有二個以上在X方向上排列的子圖案。在一些實施例中，在每個區段內，子圖案在Y方向上為一致，並且在X方向上不一致。在其他實施例中，當子圖案為在Y方向上排列的複數圖案時，子圖案的間距可以變化(不一致或不同的)。雖然第4圖顯示了三個區段，但區段的數量可以是二個或大於三個。
當第4圖的DBO測量圖案被用作下層圖案及上層圖案之一者時，下層圖案及上層圖案之另一者可以是與第4圖相似的圖案，圖案具有一固定間距及一固定寬度，或是第3A圖至第3D圖所示的不一致圖案之一者。
第5圖係為根據本揭露實施例之一DBO測量圖案。在第5圖中，複數組DBO測量圖案被叢集在一起以配置在一曝光區域的複數位置(例如：四個角落)。
在一些實施例中，DBO測量圖案叢集包括具有一致間距及一致寬度的一習知DBO測量圖案組101。DBO測量圖案叢集亦包括如上述之“不一致”的DBO測量圖案組102。
另外，在一些實施例中，在DBO測量圖案簇中包括其他類型的DBO測量圖案組。舉例來說，DBO測量圖案組103包括二或多條細線段圖案取代一條線段圖案，與在第4圖中區段SG3的圖案相似，並且DBO測量圖案組104包括複數小圖案取代一條線段圖案，與在第4圖中區段SG2的圖案相似。在DBO測量圖案組103及/或104中，圖案間距及圖案寬度至少一者會變化。在DBO測量圖案組103及/或104中，DBO測量圖案組的配對物(counter part)可以是習知的DBO測量圖案組，亦可以是根據本實施例之DBO測量圖案組之一者。
在上述的實施例中，解釋了用於半導體裝置製造的一DBO測量結構。然而，本揭露之DBO測量結構可以應用於包括微影操作之一液晶顯示器(LCD)面板製造操作，一微電子機械系統(MEMS)製造操作及/或任何其他微米或奈米結構製程操作。
此處所描述的實施例或示例相對於現有技術提供了多個優點。舉例來說，在本揭露中，藉由結合不一致的光柵圖案(DBO測量結構)與一特定計算方法，可以消除由半導體製造操作所引起之圖案不對稱的不利影響，並因此可以減少由這種圖案不對稱所引起的疊對測量誤差。
應了解於此不須討論全部優點，全部實施例或示例無特定優點，並且其他實施例或示例可提供不同優點。
本發明實施例提供一種疊對誤差測量結構，此疊對誤差測量結構包括配置在一基板上的一下層圖案，以及配置在下層圖案上並且與下層圖案至少有部分重疊的一上層圖案。 下層圖案包括複數第一子圖案，第一子圖案沿著一第一方向延伸並且沿著一第二方向排列，其中第二方向與第一方向交錯。上層圖案包括複數第二子圖案，第二子圖案沿著第一方向延伸並且沿著第二方向排列。在至少一部份第一子圖案和/或至少一部份第二子圖案中的一圖案間距和一圖案寬度的至少一者沿著第二方向變化。在一或多個實施例中，第一子圖案的圖案間距係為固定的，以及第二子圖案的圖案間距沿著第二方向變化，並且至少一部份第二子圖案具有與第一子圖案不同的圖案間距。在一或多個實施例中，第二子圖案的圖案間距係為固定的，以及第一子圖案的圖案間距沿著第二方向變化，並且至少一部份第一子圖案具有與第二子圖案不同的圖案間距。在一或多個實施例中，第一子圖案包括具有一固定線寬的複數線段間隔圖案，以及第二子圖案包括複數線段間隔圖案，並且第二子圖案的線段間隔圖案的複數線段圖案的線寬沿著第二方向變化。在一或多個實施例中，第二子圖案包括具有一固定線寬的複數線段間隔圖案，以及第一子圖案包括複數線段間隔圖案，並且第一子圖案的線段間隔圖案的複數線段圖案的線寬沿著第二方向變化。在一或多個實施例中，第一子圖案和第二子圖案的至少一者包括複數組線段間隔圖案，每一組線段間隔圖案包括沿著第二方向排列的複數線段間隔圖案，以及沿著第一方向排列的複數線段間隔圖案。在一或多個實施例中，線段間隔圖案組的線段間隔圖案的長度在複數組線段間隔圖案之間變化。在一或多個實施例中，複數組線段間隔圖案的線段間隔圖案的長度在複數組線段間隔圖案之間是固定的。
本發明實施例提供一種疊對誤差測量結構，此疊對誤差測量結構包括配置在一基板上的一下層圖案，以及配置在下層圖案上的一上層圖案。下層圖案包括一第一組第一子圖案以及一第二組第一子圖案，第一子圖案沿著一第一方向延伸並且沿著一第二方向排列，其中第二方向與第一方向交錯。上層圖案包括一第一組第二子圖案以及一第二組第二子圖案，第二子圖案沿著第一方向延伸並且沿著第二方向排列。上層圖案的第一組第二子圖案與下層圖案的第一組第一子圖案至少部分地重疊，並且相對於下層圖案的第一組第一子圖案沿著第二方向有一偏移量D+OV。上層圖案的第二組第二子圖案與下層圖案的第二組第一子圖案至少部分地重疊，並且相對於下層圖案的第二組第一子圖案沿著第二方向有一偏移量-D+OV。D係為一既定設計值，並且OV係為在上層圖案及下層圖案之間沿著第二方向的一疊對誤差。在至少一部份第一子圖案和/或至少一部份第二子圖案中的一圖案間距和一圖案寬度的至少一者沿著第二方向變化。在一或多個實施例中，第一子圖案的圖案間距係為固定的，以及第二子圖案的圖案間距沿著第二方向變化，並且至少一部份第二子圖案具有與第一子圖案不同的圖案間距。在一或多個實施例中，第二子圖案的圖案間距係為固定的，以及第一子圖案的圖案間距沿著第二方向變化，並且至少一部份第一子圖案具有與第二子圖案不同的圖案間距。在一或多個實施例中，第一子圖案包括具有一固定線寬的複數線段間隔圖案，以及第二子圖案包括複數線段間隔圖案，並且第二子圖案的線段間隔圖案的複數線段圖案的線寬沿著第二方向 變化。在一或多個實施例中，第二子圖案包括具有一固定線寬的複數線段間隔圖案，以及第一子圖案包括複數線段間隔圖案，並且第一子圖案的線段間隔圖案的複數線段圖案的線寬沿著第二方向變化。在一或多個實施例中，上層圖案的第一組第二子圖案的重心相對於下層圖案的第一組第一子圖案的重心沿著第二方向具有一偏移量D+OV，以及上層圖案的第二組第二子圖案的重心相對於下層圖案的第二組第一子圖案的重心沿著第二方向具有一偏移量-D+OV。
本發明實施例提供一種疊對誤差測量方法，在此疊對誤差測量方法中，在一下層疊對測量圖案上形成一上層疊對測量圖案。對上層疊對測量圖案及下層疊對測量圖案，施加測量光。從上層疊對測量圖案及下層疊對測量圖案，得到複數繞射圖案。分析關於在一繞射圖案影像內複數區域的繞射圖案的繞射圖案影像。藉由使用複數分析結果，得到上層疊對測量圖案及下層疊對測量圖案之間的疊對誤差。上層疊對測量圖案的一圖案配置與下層疊對測量圖案的一圖案配置不同，並且上層疊對測量圖案與下層疊對測量圖案的一相對位置不同。在一或多個實施例中，下層疊對測量圖案包括一第一組第一子圖案以及一第二組第一子圖案，第一子圖案沿著一第一方向延伸並且沿著一第二方向排列，其中第二方向與第一方向交錯。上層疊對測量圖案包括一第一組第二子圖案以及一第二組第二子圖案，第二子圖案沿著第一方向延伸並且沿著第二方向排列。上層疊對測量圖案的第一組第二子圖案相對於下層疊對測量圖案的第一組第一子圖案沿著第二方向具有一偏移量D1+OV1， 其中OV1係為沿著第二方向的一疊對誤差，並且D1係為一既定設計值。上層疊對測量圖案的第二組第二子圖案相對於下層疊對測量圖案的第二組第一子圖案沿著第二方向具有一偏移量-D1+OV1。在一或多個實施例中，繞射圖案係藉由一光學影像感測器所得到，以及繞射圖案影像係藉由一逐像素基礎(pixel-by-pixel basis)分析。在一或多個實施例中，每個繞射圖案影像的複數區域的數量為50個以上。在一或多個實施例中，下層疊對測量圖案更包括一第三組第一子圖案以及一第四組第一子圖案，第一子圖案沿著第二方向延伸，並且沿著第一方向排列。上層疊對測量圖案更包括一第三組第二子圖案以及一第四組第二子圖案，第二子圖案沿著第一方向延伸，並且沿著第二方向排列。上層疊對測量圖案的第三組第二子圖案相對於下層疊對測量圖案的第三組第一子圖案沿著第一方向具有一偏移量D2+OV2，其中OV2係為沿著第一方向的一疊對誤差，並且D2係為一既定設計值。上層疊對測量圖案的第四組第二子圖案相對於下層疊對測量圖案的第四組第一子圖案沿著第一方向具有一偏移量-D2+OV2。在一或多個實施例中，所得到的疊對誤差不受下層疊對測量圖案的不對稱圖案輪廓影響。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明 精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。

Claims (10)

  1. 一種疊對誤差測量結構，包括：一下層圖案，被配置在一基板上；以及一上層圖案，被配置在上述下層圖案上，並且與上述下層圖案至少有部分重疊，其中：上述下層圖案包括複數第一子圖案，上述第一子圖案沿著一第一方向延伸並且沿著一第二方向排列，其中上述第二方向與上述第一方向交錯；上述上層圖案包括複數第二子圖案，上述第二子圖案沿著上述第一方向延伸並且沿著上述第二方向排列；以及在至少一部份上述第一子圖案和/或至少一部份上述第二子圖案中的一圖案間距和一圖案寬度的至少一者沿著上述第二方向變化，其中上述上層圖案的一間距內的上述第二子圖案之每一者包括兩個平行矩形，上述兩個平行矩形在上述第一方向上延伸，並且具有在每一間距的上述兩個平行矩形之間在上述第二方向上的一變化間距。
  2. 如申請專利範圍第1項所述之疊對誤差測量結構，其中：上述第一子圖案和上述第二子圖案的至少一者包括複數組線段間隔圖案，每一組線段間隔圖案包括沿著上述第二方向排列的複數線段間隔圖案，以及沿著上述第一方向排列的複數線段間隔圖案。
  3. 一種疊對誤差測量結構，包括：一下層圖案，被配置在一基板上；以及一上層圖案，被配置在上述下層圖案上，其中： 上述下層圖案包括一第一組第一子圖案以及一第二組第一子圖案，上述第一子圖案沿著一第一方向延伸並且沿著一第二方向排列，其中上述第二方向與上述第一方向交錯；上述上層圖案包括一第一組第二子圖案以及一第二組第二子圖案，上述第一組第二子圖案以及上述第二組子圖案中的複數第二子圖案沿著上述第一方向延伸並且沿著上述第二方向排列；上述上層圖案的上述第一組第二子圖案與上述下層圖案的上述第一組第一子圖案至少部分地重疊，並且相對於上述下層圖案的上述第一組第一子圖案沿著上述第二方向具有一偏移量D+OV；上述上層圖案的上述第二組第二子圖案與上述下層圖案的上述第二組第一子圖案至少部分地重疊，並且相對於上述下層圖案的上述第二組第一子圖案沿著上述第二方向具有一偏移量-D+OV；D係為一既定設計值，並且OV係為在上述上層圖案及上述下層圖案之間沿著上述第二方向的一疊對誤差；以及在至少一部份上述第一子圖案和/或至少一部份上述第二子圖案中的一圖案間距和一圖案寬度的至少一者沿著上述第二方向變化，其中在上述第一組第二子圖案以及上述第二組子圖案之至少一者中，上述上層圖案的一間距內的上述第二子圖案之每一者包括兩個平行矩形，上述兩個平行矩形在上述第一方向上延伸，並且具有在每一間距的上述兩個平行矩形之間在上述第二方向上的一變化間距。
  4. 如申請專利範圍第1或3項所述之疊對誤差測量結構，其中：上述第一子圖案的圖案間距係為固定的；以及上述第二子圖案的圖案間距沿著上述第二方向變化，並且至少一部份上述第二子圖案具有與上述第一子圖案不同的圖案間距。
  5. 如申請專利範圍第1或3項所述之疊對誤差測量結構，其中：上述第二子圖案的圖案間距係為固定的；以及上述第一子圖案的圖案間距沿著上述第二方向變化，並且至少一部份上述第一子圖案具有與上述第二子圖案不同的圖案間距。
  6. 如申請專利範圍第1或3項所述之疊對誤差測量結構，其中：上述第一子圖案包括具有一固定線寬的複數線段間隔圖案；以及上述第二子圖案包括複數線段間隔圖案，並且上述第二子圖案的上述線段間隔圖案的複數線段圖案的線寬沿著上述第二方向變化。
  7. 如申請專利範圍第1或3項所述之疊對誤差測量結構，其中：上述第二子圖案包括具有一固定線寬的複數線段間隔圖案；以及上述第一子圖案包括複數線段間隔圖案，並且上述第一子 圖案的上述線段間隔圖案的複數線段圖案的線寬沿著上述第二方向變化。
  8. 如申請專利範圍第3項所述之疊對誤差測量結構，其中：上述上層圖案的上述第一組第二子圖案的重心相對於上述下層圖案的上述第一組第一子圖案的重心沿著上述第二方向具有一偏移量D+OV；以及上述上層圖案的上述第二組第二子圖案的重心相對於上述下層圖案的上述第二組第一子圖案的重心沿著上述第二方向具有一偏移量-D+OV。
  9. 一種疊對誤差測量方法，包括：在一下層疊對測量圖案上，形成一上層疊對測量圖案，其中上述下層疊對測量圖案包括一第一組第一子圖案以及一第二組第一子圖案，上述第一子圖案沿著一第一方向延伸並且沿著一第二方向排列，其中上述第二方向與上述第一方向交錯；上述上層疊對測量圖案包括一第一組第二子圖案以及一第二組第二子圖案，上述第一組第二子圖案以及上述第二組子圖案中的複數第二子圖案沿著上述第一方向延伸並且沿著上述第二方向排列；在上述第一組第二子圖案以及上述第二組子圖案之至少一者中，上述上層圖案的一間距內的上述第二子圖案之每一者包括兩個平行矩形，上述兩個平行矩形在上述第一方向上延伸，並且具有在每一間距的上述兩個平行矩形之間在上述第二方向上的一變化間距；對上述上層疊對測量圖案及上述下層疊對測量圖案，施加 測量光；從上述上層疊對測量圖案及上述下層疊對測量圖案，得到複數繞射圖案；分析關於在一繞射圖案影像內複數區域的上述繞射圖案的上述繞射圖案影像；以及藉由使用複數分析結果，得到上述上層疊對測量圖案及上述下層疊對測量圖案之間的疊對誤差；其中上述上層疊對測量圖案的一圖案配置與上述下層疊對測量圖案的一圖案配置不同，並且上述上層疊對測量圖案與上述下層疊對測量圖案的一相對位置不同。
  10. 如申請專利範圍第9項所述之疊對誤差測量方法，其中：上述上層疊對測量圖案的上述第一組第二子圖案相對於上述下層疊對測量圖案的上述第一組第一子圖案沿著上述第二方向具有一偏移量D1+OV1，其中OV1係為沿著上述第二方向的疊對誤差，並且D1係為一既定設計值；上述上層疊對測量圖案的上述第二組第二子圖案相對於上述下層疊對測量圖案的上述第二組第一子圖案沿著上述第二方向具有一偏移量-D1+OV1；上述下層疊對測量圖案更包括一第三組第一子圖案以及一第四組第一子圖案，上述第一子圖案沿著上述第二方向延伸，並且沿著上述第一方向排列；上述上層疊對測量圖案更包括一第三組第二子圖案以及一第四組第二子圖案，上述第二子圖案沿著上述第一方向延伸，並且沿著上述第二方向排列； 上述上層疊對測量圖案的上述第三組第二子圖案相對於上述下層疊對測量圖案的上述第三組第一子圖案沿著上述第一方向具有一偏移量D2+OV2，其中OV2係為沿著上述第一方向的疊對誤差，並且D2係為一既定設計值；以及上述上層疊對測量圖案的上述第四組第二子圖案相對於上述下層疊對測量圖案的上述第四組第一子圖案沿著上述第一方向具有一偏移量-D2+OV2；其中上述繞射圖案係藉由一光學影像感測器所得到，且上述繞射圖案影像係藉由一逐像素基礎(pixel-by-pixel basis)分析。
TW107121126A 2017-09-29 2018-06-20 疊對誤差測量結構以及疊對誤差測量方法 TWI721281B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/721,064 US10795268B2 (en) 2017-09-29 2017-09-29 Method and apparatus for measuring overlay errors using overlay measurement patterns
US15/721,064 2017-09-29

Publications (2)

Publication Number Publication Date
TW201915599A TW201915599A (zh) 2019-04-16
TWI721281B true TWI721281B (zh) 2021-03-11

Family

ID=65896569

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107121126A TWI721281B (zh) 2017-09-29 2018-06-20 疊對誤差測量結構以及疊對誤差測量方法

Country Status (3)

Country Link
US (3) US10795268B2 (zh)
CN (1) CN109581832B (zh)
TW (1) TWI721281B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111448519A (zh) * 2017-12-11 2020-07-24 Asml荷兰有限公司 电压对比量测标记
KR102669792B1 (ko) * 2018-12-04 2024-05-27 에이에스엠엘 네델란즈 비.브이. 리소그래피 프로세스의 파라미터를 측정하기 위한 타겟
CN113439240A (zh) * 2019-02-19 2021-09-24 Asml控股股份有限公司 量测***、光刻设备和方法
EP3948938A4 (en) * 2019-04-05 2023-01-25 KLA Corporation MULTILAYER MOIRÉ TARGETS AND METHODS FOR USE THEM IN MEASUREMENT OF FALSE REGISTRATION OF SEMICONDUCTOR DEVICES
TWI786554B (zh) * 2020-02-27 2022-12-11 台灣積體電路製造股份有限公司 疊對誤差量測方法及疊對誤差量測結構
US10990023B1 (en) 2020-02-27 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for diffraction-based overlay measurement
WO2021250034A1 (en) * 2020-06-09 2021-12-16 Asml Netherlands B.V. A target for measuring a parameter of a lithographic process
CN112230514B (zh) * 2020-10-23 2022-04-12 泉芯集成电路制造(济南)有限公司 套刻误差量测标记结构及其制程方法和套刻误差量测方法
US20230175835A1 (en) * 2021-12-02 2023-06-08 Micron Technology, Inc. Apparatuses and methods for diffraction base overlay measurements
US11796925B2 (en) 2022-01-03 2023-10-24 Kla Corporation Scanning overlay metrology using overlay targets having multiple spatial frequencies
TWI809784B (zh) * 2022-01-04 2023-07-21 南亞科技股份有限公司 疊置誤差的校正方法
CN114236984A (zh) * 2022-01-13 2022-03-25 长鑫存储技术有限公司 套刻精度量测图形的制作方法及套刻精度量测图形
US20230314319A1 (en) * 2022-03-30 2023-10-05 Kla Corporation Scanning scatterometry overlay metrology
US20240167813A1 (en) * 2022-11-23 2024-05-23 Kla Corporation System and method for suppression of tool induced shift in scanning overlay metrology

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040246482A1 (en) * 2003-06-06 2004-12-09 Abdurrahman Sezginer Diffracting, aperiodic targets for overlay metrology and method to detect gross overlay
TW200538703A (en) * 2004-05-06 2005-12-01 Zetetic Inst Apparatus and methods for measurement of critical dimensions of features and detection of defects in UV, VUV, and EUV lithography masks
US20070291269A1 (en) * 2006-06-20 2007-12-20 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037671A (en) * 1998-11-03 2000-03-14 Advanced Micro Devices, Inc. Stepper alignment mark structure for maintaining alignment integrity
US7068833B1 (en) * 2000-08-30 2006-06-27 Kla-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
US6573975B2 (en) * 2001-04-04 2003-06-03 Pradeep K. Govil DUV scanner linewidth control by mask error factor compensation
US20030160163A1 (en) * 2002-02-25 2003-08-28 Alan Wong Optical metrology target design for simultaneous measurement of multiple periodic structures
US6982793B1 (en) * 2002-04-04 2006-01-03 Nanometrics Incorporated Method and apparatus for using an alignment target with designed in offset
DE102005046973B4 (de) * 2005-09-30 2014-01-30 Globalfoundries Inc. Struktur und Verfahren zum gleichzeitigen Bestimmen einer Überlagerungsgenauigkeit und eines Musteranordnungsfehlers
KR20080096297A (ko) * 2007-04-27 2008-10-30 삼성전자주식회사 반도체 소자의 오버레이 마크
KR20100065657A (ko) * 2008-12-08 2010-06-17 주식회사 하이닉스반도체 오버레이 버니어 및 그 형성 방법
US9709903B2 (en) * 2011-11-01 2017-07-18 Kla-Tencor Corporation Overlay target geometry for measuring multiple pitches
JP2013120872A (ja) * 2011-12-08 2013-06-17 Toshiba Corp 重ね合わせ計測方法
NL2010401A (en) 2012-03-27 2013-09-30 Asml Netherlands Bv Metrology method and apparatus, lithographic system and device manufacturing method.
WO2014194095A1 (en) * 2013-05-30 2014-12-04 Kla-Tencor Corporation Combined imaging and scatterometry metrology
KR101855243B1 (ko) 2013-08-07 2018-05-04 에이에스엠엘 네델란즈 비.브이. 메트롤로지 방법 및 장치, 리소그래피 시스템 및 디바이스 제조 방법
US10152654B2 (en) * 2014-02-20 2018-12-11 Kla-Tencor Corporation Signal response metrology for image based overlay measurements
TWI730050B (zh) * 2017-02-15 2021-06-11 聯華電子股份有限公司 層疊對準標記與評估製程穩定度的方法
US11112369B2 (en) * 2017-06-19 2021-09-07 Kla-Tencor Corporation Hybrid overlay target design for imaging-based overlay and scatterometry-based overlay

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040246482A1 (en) * 2003-06-06 2004-12-09 Abdurrahman Sezginer Diffracting, aperiodic targets for overlay metrology and method to detect gross overlay
TW200538703A (en) * 2004-05-06 2005-12-01 Zetetic Inst Apparatus and methods for measurement of critical dimensions of features and detection of defects in UV, VUV, and EUV lithography masks
US20070291269A1 (en) * 2006-06-20 2007-12-20 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization

Also Published As

Publication number Publication date
CN109581832B (zh) 2021-08-27
US10795268B2 (en) 2020-10-06
TW201915599A (zh) 2019-04-16
US20190101835A1 (en) 2019-04-04
US20220155696A1 (en) 2022-05-19
US11243475B2 (en) 2022-02-08
CN109581832A (zh) 2019-04-05
US20210018851A1 (en) 2021-01-21

Similar Documents

Publication Publication Date Title
TWI721281B (zh) 疊對誤差測量結構以及疊對誤差測量方法
US7666559B2 (en) Structure and method for determining an overlay accuracy
US20180074395A1 (en) Euv mask for monitoring focus in euv lithography
KR100787941B1 (ko) 중첩 마크를 갖는 포토 마스크 및 반도체 장치의 제조 방법
JP2007103928A (ja) オーバーレイキー、これの形成方法、及びこれを用いるオーバーレイ精度の測定方法
US11768443B2 (en) Method for manufacturing semiconductor structure
US9646896B2 (en) Lithographic overlay sampling
US8975094B2 (en) Test structure and method to facilitate development/optimization of process parameters
KR100746619B1 (ko) 오버레이 버니어 키 및 오버레이 버니어 키의 형성방법
CN111162056A (zh) 一种套刻标记方法、套刻测量方法及套刻标记
TWI704641B (zh) 半導體裝置、製造方法及測量方法
US7927764B2 (en) Exposure mask and method of manufacturing a semiconductor device
US8054473B2 (en) Measurement method for determining dimensions of features resulting from enhanced patterning methods
US8119309B2 (en) Reflective photomask and method of fabricating, reflective illumination system and method of process using the same
US8906584B2 (en) Photomask and method for forming pattern of semiconductor device using the same
TWI760255B (zh) 半導體圖案化製程的檢測方法及檢測圖案單元
US20220392768A1 (en) Patterning method and overlay mesurement method
JP2005250308A (ja) 露光用マスク群および露光用マスク群の製造方法
JP2001155983A (ja) 半導体装置およびその製造方法
KR20090079713A (ko) 반도체 장치의 오버레이 키 및 그 형성방법
KR101129026B1 (ko) 라인 형태의 패턴형성을 위한 포토마스크 및 이를 이용한 패턴형성방법
US20170329887A1 (en) Layout method of mask pattern, manufacturing method of a semiconductor device and exposure mask
KR100866747B1 (ko) 반도체 소자의 오버레이 버니어 및 그 형성 방법
US20180218917A1 (en) Method of patterning semiconductor device
KR20100065657A (ko) 오버레이 버니어 및 그 형성 방법