JP2010267931A - パターン形成方法およびパターン設計方法 - Google Patents
パターン形成方法およびパターン設計方法 Download PDFInfo
- Publication number
- JP2010267931A JP2010267931A JP2009120274A JP2009120274A JP2010267931A JP 2010267931 A JP2010267931 A JP 2010267931A JP 2009120274 A JP2009120274 A JP 2009120274A JP 2009120274 A JP2009120274 A JP 2009120274A JP 2010267931 A JP2010267931 A JP 2010267931A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mark
- misalignment
- inspection
- marks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70681—Metrology strategies
- G03F7/70683—Mark designs
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
【課題】下層に形成された凹部のパターンの上に、フォトレジストを形成して上層のパターンを重ねて露光する際に、下層のパターンの影響を受けずに上層のパターンを形成することができるパターン形成方法を提供する。
【解決手段】第1のデバイスパターンと、矩形状に掘り込まれたマークが第1の方向に所定の間隔で配列された第1のマーク列を第2の方向に複数配列した第1の検査用パターンと、が形成された加工処理対象上にレジストを塗布し、第2のデバイスパターンを形成するためのマスクパターンと、矩形状に掘り込まれたマークが第1のマーク列のマーク間に配置されるとともに、第2の方向の形成位置が第1のマーク列と所定の長さだけ重なるように配置される第2のマーク列を第2の方向に複数配列した第2の検査用パターンと、をレジストに形成し、第1と第2の検査用パターンを用いて算出した合わせずれ量から後の工程に進むか否かを判定する。
【選択図】図6
【解決手段】第1のデバイスパターンと、矩形状に掘り込まれたマークが第1の方向に所定の間隔で配列された第1のマーク列を第2の方向に複数配列した第1の検査用パターンと、が形成された加工処理対象上にレジストを塗布し、第2のデバイスパターンを形成するためのマスクパターンと、矩形状に掘り込まれたマークが第1のマーク列のマーク間に配置されるとともに、第2の方向の形成位置が第1のマーク列と所定の長さだけ重なるように配置される第2のマーク列を第2の方向に複数配列した第2の検査用パターンと、をレジストに形成し、第1と第2の検査用パターンを用いて算出した合わせずれ量から後の工程に進むか否かを判定する。
【選択図】図6
Description
本発明は、パターン形成方法およびパターン設計方法に関する。
従来、半導体装置の製造方法では、シリコンなどの半導体ウエハ上に複数のデバイスパターンを形成するために、多数の異なったマスクパターンを半導体ウエハ上に順次重ねて露光する。この露光のとき、露光装置はアライメントマークを用いて個々のマスクの位置決めを行い、この状態で、すでに半導体ウエハ上に設けられている各チップ上のデバイスパターンに、つぎに形成すべきデバイスパターンが正しく重ね合わされた状態で形成されるか否かの重ね合わせずれ検査を行う。
この重ね合わせずれの検査に、スキャッタロメトリ方式がある。このスキャッタロメトリ方式は、第1のデバイスパターンが形成された第1層と、第1層上に形成され、第2のデバイスパターンとなるように露光、現像されたフォトレジストからなる第2層と、にそれぞれ配置形成された回折格子からなるマークに光を照射し、その繰返しパターンのマークにおける回折光を検出することによって、その繰返しパターンのマークに対応する断面プロファイルを求め、重ね合わせずれ量を決定する技術である。ここで、第1層に形成される第1のマークと第2層に形成される第2のマークとは、一部が重なるように形成される(たとえば、特許文献1参照)。
この重ね合わせずれ検査用のマークは、まず第1層目にフォトリソグラフィ技術とエッチング技術を用いて、第1のデバイスパターンとともに、所定の周期の凹部からなる第1のマークをたとえばチップ間のダイシングライン上に形成する。その後、第1層上にフォトレジストを塗布して第2層を形成し、第2のデバイスパターンとともに、所定の周期の凹部からなる第2のマークを第1のマークと一部重なるようにダイシングライン上に形成する。このとき、フォトレジストは、第1のマークに合わせて上面に段差が生じるので、リソグラフィ工程での露光時に第2のマークがデフォーカスの影響を受け、マークの出来映えに支障をきたし、計測精度の悪化を引き起こしてしまう虞があった。
本発明は、下層に形成された凹部のパターンの上に、フォトレジストを形成して上層のパターンを重ねて露光する際に、下層のパターンの影響を受けずに上層のパターンを形成することができるパターン形成方法およびパターン設計方法を提供することを目的とする。
本願発明の一態様によれば、加工処理対象上に塗布されたレジストに形成されたマスクパターンを用いて、前記加工処理対象にパターンを形成するパターン形成方法において、所定の形状に掘り込まれた第1のデバイスパターンと、矩形状に掘り込まれたマークが第1の方向に所定の間隔で配列された第1のマーク列を、前記第1の方向に垂直な第2の方向に複数配列してなる第1の合わせずれ検査用パターンと、が形成された前記加工処理対象上にレジストを塗布する第1の工程と、第2のデバイスパターンを形成するためのマスクパターンと、矩形状に掘り込まれたマークが前記第1のマーク列の前記第1の方向に配列された前記マーク間に配置されるとともに、前記第2の方向の形成位置が、前記第1のマーク列と所定の長さだけ重なるように配置される第2のマーク列を前記第2の方向に複数配列してなる第2の合わせずれ検査用パターンと、を前記レジストに形成する第2の工程と、前記第1および第2の合わせずれ検査用パターンに光を照射して得られる回折光を検出し、前記第2の合わせずれ検査用パターンの前記第1の合わせずれ検査用パターンに対する合わせずれ量を算出する第3の工程と、算出された前記合わせずれ量が、所定の範囲内に収まっているかを判定する第4の工程と、前記合わせずれ量が所定の範囲内に収まっていない場合には、前記レジストを剥離して前記第1の工程に戻り、前記合わせずれ量が所定の範囲内に収まっている場合には、前記レジストに形成されたマスクパターンを用いて前記加工処理対象を処理する第5の工程と、を含むことを特徴とするパターン形成方法が提供される。
また、本願発明の一態様によれば、加工処理対象上に形成するデバイスパターンと、前記加工処理対象上に既に形成されたパターンに対する合わせずれを検出する回折格子状の合わせずれ検出用パターンと、を備えるパターンを設計するパターン設計方法において、前記加工処理対象上に形成する第1のデバイスパターンと、矩形状のマークが第1の方向に所定の間隔で配列された第1のマーク列を、前記第1の方向に垂直な第2の方向に複数配列してなる第1の合わせずれ検査用パターンと、を含む第1のパターンを設計する第1の工程と、前記加工処理対象上に形成する第2のデバイスパターンと、矩形状のマークが前記第1のマーク列の前記第1の方向に配列された前記マーク間に配置されるとともに、前記第2の方向の形成位置が、前記第1のマーク列と所定の長さだけ重なるように配置される第2のマーク列を前記第2の方向に複数配列してなる第2の合わせずれ検査用パターンと、を含む第2のパターンを設計する第2の工程と、を含むことを特徴とするパターン設計方法が提供される。
本発明によれば、下層に形成された凹部のパターンの上に、フォトレジストを形成して上層のパターンを重ねて露光する際に、下層のパターンの影響を受けずに上層のパターンを形成することができるという効果を奏する。
以下に添付図面を参照して、本発明の実施の形態にかかるパターン形成方法およびパターン設計方法を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。また、以下の実施の形態で用いられる半導体装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。
図1は、ウエハ上に形成されたパターンの一例を示す上面図である。ここでは、ウエハやウエハ上に形成される被加工膜などの所定のパターンに加工された加工処理対象10上にレジストを塗布し、パターンを形成した状態を模式的に示している。
加工処理対象10上には、チップごとにデバイスパターンが形成されるチップ形成領域11と、作製されたチップを切断するためのダイシングライン12と、が形成されている。チップ形成領域11に形成されるデバイスパターン(図示せず)は、工程ごとに異なるパターンが形成される。また、各層のダイシングライン12上には、露光時にレチクルとウエハとの間の位置合わせを行うためのアライメントマーク21や、露光後の上層のレジストパターンの形成位置と下層のデバイスパターンの形成位置との合わせずれを検査するための合わせずれ検査用パターン(以下、単に検査用パターンともいう)22が形成される。この例で使用される検査用パターン22は、回折光を用いて合わせずれを検出するためのマークであり、基本的には、所定の周期を有する回折格子によって構成される。また、ここでの検査用パターン22は、加工処理対象10などに掘られた凹部で構成される。なお、この図1のダイシングライン12上に形成された検査用パターン22では、下層の検査用パターンは点線で示され、上層のレジストに形成された検査用パターンは実線で示されている。
図2は、この実施の形態による合わせずれ検査用パターンの一例を示す図であり、(a)は、検査用パターンの一例を示す一部平面図であり、(b)は、検査用パターンの配置の一例を示す図である。
図2(a)に示されるように、下層の検査用パターン22Aは、第1の方向に長さD1を有し、第1の方向に垂直な第2の方向に幅W1を有する矩形状のマーク221が、第1の方向にピッチp1で複数配列されたマーク列222からなり、このマーク列222が、図示しないが第2の方向に複数配列されている。また、上層の検査用パターン22Bは、第1の方向に長さD2を有し、第2の方向に幅W2を有する矩形状のマーク223が、第1の方向にピッチp2で複数配列されたマーク列224からなり、このマーク列224が、図示しないが第2の方向に複数配列されている。
そして、上層の検査用パターン22Bを構成するマーク223は、下層の検査用パターン22Aを構成するマーク221に対して平面視上重ならないように、すなわち千鳥状に配置されるように、設計される。また、マークの幅方向(第2の方向)における下層のマーク221と上層のマーク223の形成位置は、長さLだけ重なるように配置される。
ここで、この検査用パターン22の長さD1,D2は、回折光原理による計測でのマーク221,223の情報量を密にするために、細くされることが望ましい。具体的には、マーク寸法W1,W2と同等かまたはそれより小さいことが望ましい。ただし、マーク221,223はリソグラフィによって形成されるので、長さD1,D2はリソグラフィで解像可能な寸法以上となるように設計される。
また、マーク221,223のピッチp1,p2も同様に、回折光原理による計測でのマーク221,223の情報量を密にするために、小さくされることが望ましく、具体的には、長さD1,D2の2〜3倍(マーク幅:スペース幅=1:1〜1:2)であることが望ましい。ただし、このマーク221,223のピッチp1,p2も、リソグラフィで解像可能な寸法となるように設計される。
このようなマーク221,223からなる合わせずれ検査用パターン22A,22Bがダイシングライン上に配置される場合には、たとえば図2(b)に示されるように、重なり量Lやマークの配置方向(マーク列222,224の方向)などを変えたものが複数まとめて配置される。この図2(b)では、紙面の左右方向をX方向とし、紙面内のX方向に垂直な方向をY方向としている。
この例では、検査用パターンは、8個の領域A1〜A8にそれぞれ配置されている。領域A1〜A4は、図2(a)の第1の方向(マークの長さD1,D2方向)がY方向となるようにマーク221,223が配置され、領域A5〜A8は、図2(a)の第1の方向がX方向となるように、マーク221,223が配置されている。
領域A1では、下層の検査用パターンのマーク221と上層の検査用パターンのマーク223とのX方向(幅方向)の重なり量Lがs(ただし、s>0)となるように配置し、領域A2では、下層のマーク221と上層のマーク223とのX方向の重なり量Lがt(ただし、s>t>0)となるように配置している。また、領域A3,A4では、下層のマーク221と上層のマーク223とのX方向の重なり量Lがそれぞれ−t,−sとなるように配置している。同様に、領域A5,A6,A7,A8では、下層のマーク221と上層のマーク223のY方向の重なり量Lが、それぞれs,t,−t,−sとなるように配置している。
以上のように加工処理対象10に形成されるパターンは、CAD(Computer-Aided Design)などによって設計される。
ウエハや被加工膜などの加工処理対象10に形成された合わせずれ検査用パターン22に、光を照射し、その回折光を測定することで、下層に対する上層(レジスト)に形成されたパターンの合わせずれを検出することができる。図3は、合わせずれ検査用パターンの断面の一例を模式的に示す図であり、(a)は合わせずれが発生していない状態を示す断面図であり、(b)は合わせずれが発生している状態を示す断面図である。なお、この図3は、合わせずれを模式的に示すための図であり、下層のパターンと上層のパターンの重なり度合いについては、正確に表現されていない。また、これらの図は、右側から順に、領域A1,A5、領域A2,A6、領域A3,A7、領域A4,A8にそれぞれ対応している。
図3(a)には、上層のレジストに形成された検査用パターン22Bの位置が、下層の検査用パターン22Aに対して合わせずれが発生していない状態が示されている。このように、上層の検査用パターン22Bは、下層の検査用パターン22Aに対して予め定められた位置に形成されることが望ましい。しかし、実際には、図3(b)に示されるように、合わせずれが発生してしまう場合が多い。合わせずれが発生すると、各領域の上層の検査用パターン22Bは、下層の検査用パターン22Aに対して、すべて同方向に合わせずれ量Eだけ移動することになる。
ここで、下層の検査用パターン22Aに対する上層の検査用パターン22Bの予め設定された重なり量(オフセット量)をLとすると、合わせずれ量Eは、次式(1)で求められる。ここで、領域A1(A5),A2(A6),A3(A7),A4(A8)における下層の検査用パターン22Aと上層の検査用パターン22Bの合わせずれ量Eを含む重なり量をそれぞれ、a(=s+E),b(=t+E),c(=−t+E),d(=−s+E)としている。
この式(1)に示されるように、X方向またはY方向の重なり量の絶対値が同じ2つの検査用パターン、たとえば領域A1(A5)とA4(A8)の検査用パターン、または領域A2(A6)とA3(A7)の検査用パターンを用いて、合わせずれ量Eが求められる。また、図2(b)のような配置のパターンでは、1つの方向についての合わせずれ量Eを2点算出することになり、合わせずれ量Eの算出の精度を高めるとともに、互いに直交するX方向とY方向のそれぞれの方向についての合わせずれ量Eを算出することができる。
なお、上述した説明では、検査用パターンを構成するマークとして、第2の方向に延在した矩形状のものを例に挙げたが、上記の条件を満たすものであれば、他のものであってもよい。図4と図5は、合わせずれ検査用パターンの他の例を示す図である。図4(a)では、上層の検査用パターンが第2の方向に延在した矩形状のマーク223からなり、下層の検査用パターンが矩形状のマーク223を第2の方向に複数に分割した形状のマーク221(略正方形状の3つのマークが第2の方向に配列したマーク221)からなる場合を示している。また、図4(b)では、第2の方向に配列した略正方形状の3つのマークによって、下層と上層の検査用パターンの1つのマーク221,223が形成される場合を示している。なお、このようなマーク221,223もリソグラフィで解像可能な範囲となるように設計される。
また、図5(a)では、検査用パターンを構成する1つのマーク221,223が、略正方形状を有するコンタクトホール状のマークを第1と第2の方向に所定の間隔で複数配置して構成される場合が示されている。図5(b)では、検査用パターンを構成する1つのマーク221,223が、第2の方向(マークの幅方向)に延在する矩形状のマークを第1の方向に所定の間隔で複数配置して構成される場合が示されており、図5(c)では、検査用パターンを構成する1つのマーク221,223が、第1の方向(マークの長さ方向)に延在する矩形状のマークを第2の方向に所定の間隔で複数配置して構成される場合が示されている。これらのマーク221,223もリソグラフィで解像可能な範囲となるように設計される。なお、以上は例示であって、これに限定されるものではない。
つぎに、このような合わせずれ検査用パターンを有するパターンのパターン形成方法について説明する。図6は、この実施の形態によるパターン形成方法の一例を示すフローチャートであり、図7〜図10は、パターン形成方法の一例を示す平面図と断面図である。なお、図7〜図10の(a)は、この実施の形態による合わせずれ検査用パターンにおける平面図を示しており、(b)は、(a)の平面図におけるA−A断面図を示している。また、比較のために、図7〜図10の(c)には、従来の合わせずれ検査用パターンの平面図を示し、(d)には、(c)の平面図におけるB−B断面図を示している。
まず、ウエハまたはウエハ上に形成された膜などの加工処理対象10上にレジストを塗布し、リソグラフィによって第1のマスクパターン31を形成する(ステップS11、図7)。たとえば、加工処理対象10上にフォトレジストを塗布し、フォトリソグラフィによって、所定の形状のパターンとなるように露光、現像を行う。これによって、加工処理対象10の図示しないチップ形成領域上にはデバイス形成用のマスクパターン(たとえば、デュアルダマシン法で下層配線と接続するためのコンタクトホールを形成するためのマスクパターン)が形成され、チップ形成領域の周囲のダイシングライン上には第1の検査用パターンを含む検査用パターン形成用のマスクパターンが形成される。この第1のマスクパターン31の第1の検査用パターンが形成される部分に開口32が設けられている。
ついで、形成された第1のマスクパターン31を用いて加工処理対象10をエッチングし、第1のマスクパターン31の開口32に対応して加工処理対象10に凹部を形成する。エッチング後、第1のマスクパターン31をアッシングなどの方法によって除去する。これによって、チップ形成領域上にはデバイスパターンを有し、ダイシングライン上には第1の検査用パターン22Aを有する第1層(下層)のパターンが形成される(ステップS12、図8)。ここで、第1の検査用パターン22Aは、長さがD1で、幅がW1である凹部からなるマーク221が、長さ方向にピッチp1で形成されたものとなっている。
その後、第1層(下層)のパターン上にレジスト33を塗布する(ステップS13、図9)。このレジスト33の上面は、加工処理対象10に形成された凹部のパターン(第1の検査用パターン22A)に合わせて凹凸を有する。具体的には、第1の検査用パターン22Aの形成位置に対応する位置は、他の部分よりも低い凹部34となっている。
その後、リソグラフィによってレジスト33を露光、現像し、第2のマスクパターン35を形成する(ステップS14、図10)。これによって、加工処理対象10の図示しないチップ形成領域上にはデバイス形成用のマスクパターン(たとえば、デュアルダマシン法でコンタクトホールに接続する上層配線を形成するためのマスクパターン)が形成され、ダイシングライン上には第2の検査用パターン22Bが形成される。この第2の検査用パターン22Bは、長さがD2で、幅がW2である凹部からなるマーク223が、長さ方向にピッチp2で、幅方向に第1の合わせずれ検査用パターン22Aと長さLだけ重なるように形成されたものとなっている。
ついで、ダイシングライン上に形成された第1と第2の検査用パターン22A,22Bを用いた合わせずれ測定が行われる(ステップS15)。この合わせずれ測定は、まず、第1と第2の検査用パターン22A,22Bに光を照射し、回折格子となる第1と第2の検査用パターン22A,22Bで回折される光を検出する。そして、検出した結果から、その繰返しパターンのマークに対応する断面プロファイルを求め、第2の検査用パターン22Bの第1の検査用パターン22Aに対するずれを求める。このずれは、マーク221,223の幅方向の重なり量Lと、レジスト33への露光、現像によって生じた合わせずれ量Eとを含むものである。そして、異なる重なり量Lで形成された第1と第2の検査用パターン22A,22Bから求めたずれを、上記(1)式に代入することによって合わせずれ量Eが求められる。
その後、合わせずれ量Eは、その後の加工を行う上で許容範囲内か否かを判定する(ステップS16)。合わせずれ量が許容範囲内にある場合(ステップS16でYesの場合)には、後の工程に進む。つまり、ステップS14で形成した第2のマスクパターン35を用いて加工処理対象10のエッチング処理を行う(ステップS17)。そして、この実施の形態によるパターン形成方法が終了する。
一方、合わせずれ量Eが許容範囲内にない場合(ステップS16でNoの場合)には、第2のマスクパターン35をアッシングなどの方法で除去し(ステップS18)、ステップS13に戻って、合わせずれ量Eが許容範囲内となるまで上述した処理が繰り返し行われる。
以上のステップS15とS16での合わせずれ量Eの算出と、その値が許容範囲であるか否かの判定処理は、パーソナルコンピュータなどの情報処理装置によって実現することができる。
なお、この実施の形態による合わせずれ検査用パターンは、上記したようにデュアルダマシン法を用いて、層間絶縁膜にコンタクトホールと上層配線を形成する工程での合わせずれ検査に用いることができるが、加工処理対象を深く掘り込んでデバイスパターンを形成するような工程全般に、この実施の形態による検査用パターンを用いたパターン形成方法を適用することができる。
ところで、上記した図7〜図10の(c)、(d)は、従来の合わせずれ検査用パターンを用いたパターン形成方法を示している。従来のパターン形成方法においては、第1の方向に延在した矩形状の開口132が第2の方向に配列するように形成されたマスクパターン131を用いて(図7(c)、(d))、加工処理対象10をエッチングして、第1の検査用パターン122Aを形成する(図8(c)、(d))。ついで、第1の検査用パターン122Aを形成した加工処理対象10上にレジスト133を塗布し(図9(c)、(d))、リソグラフィによって、第1の方向に延在した矩形状の開口が第2の方向に配列した第2の検査用パターン122Bを有するマスクパターン135が形成される(図10(c)、(d))。この第2の検査用パターン122Bは、第1の合わせずれ検査用パターン122Aの形成位置と一部が重なるように第2の方向にずらして形成される。そして、この第1と第2の検査用パターン122A,122Bに光を照射して、上記したように合わせずれ量Eを求めて、つぎの工程に進むか否かを判定する。
ここで、従来の方法では、図10(c)に示されるように第2の検査用パターン122Bは、第1の検査用パターン122Aの形成位置に対して一部が重なって形成されている。また、図9(d)に示されるように、レジスト133の上面は、第1の検査用パターン122Aのほぼ直上で凹部134となっている。そのため、第2の検査用パターン122Bを形成する際に、このような凹凸(段差)を有する領域にリソグラフィを行わなければならない。しかし、このような凹凸を有する領域にリソグラフィを行うと、デフォーカスや第2の検査用パターン122Bの寸法のばらつきが生じてしまう可能性があり、第2の検査用パターンの形成(精度)に影響が出てしまう。その結果、合わせずれ量Eの算出も精度の悪いものとなってしまう。このように、従来の検査用パターン122A,122Bでは、上層のマークは、下層のマークの形成位置に重ねて形成されるので、下層のマークの段差などのプロセス条件に依存してしまうという問題点があった。
これに対して、この実施の形態では、下層のマークの形成位置と重なるように上層のマークを形成せず、マークの長さ方向においては、下層のマークの間の領域に上層のマークを配置し、マークの幅方向においては、下層のマークの形成位置と長さLだけ重なるように上層のマークを配置した。これによって、レジスト35塗布後の上層のマーク形成位置には、段差がないので、レジスト35を露光する際に、デフォーカスや第2の検査用パターン22Bの寸法のばらつきなどが生じる虞を従来例に比して低減することができる。つまり、上層の第2の検査用パターン22Bの形成は、下層のマークによって形成される段差などのプロセス条件に影響されない。その結果、上層のパターンの本来の形成位置からのずれを精度よく測定することができるという効果を有する。
10…加工処理対象、11…チップ形成領域、12…ダイシングライン、21…アライメントマーク、22,22A,22B,122A,122B…検査用パターン、31,131…第1のマスクパターン、32,132…開口、33,133…レジスト、34,134…凹部、35,135…第2のマスクパターン、221,223…マーク、222,224…マーク列。
Claims (5)
- 加工処理対象上に塗布されたレジストに形成されたマスクパターンを用いて、前記加工処理対象にパターンを形成するパターン形成方法において、
所定の形状に掘り込まれた第1のデバイスパターンと、矩形状に掘り込まれたマークが第1の方向に所定の間隔で配列された第1のマーク列を、前記第1の方向に垂直な第2の方向に複数配列してなる第1の合わせずれ検査用パターンと、が形成された前記加工処理対象上にレジストを塗布する第1の工程と、
第2のデバイスパターンを形成するためのマスクパターンと、矩形状に掘り込まれたマークが前記第1のマーク列の前記第1の方向に配列された前記マーク間に配置されるとともに、前記第2の方向の形成位置が、前記第1のマーク列と所定の長さだけ重なるように配置される第2のマーク列を前記第2の方向に複数配列してなる第2の合わせずれ検査用パターンと、を前記レジストに形成する第2の工程と、
前記第1および第2の合わせずれ検査用パターンに光を照射して得られる回折光を検出し、前記第2の合わせずれ検査用パターンの前記第1の合わせずれ検査用パターンに対する合わせずれ量を算出する第3の工程と、
算出された前記合わせずれ量が、所定の範囲内に収まっているかを判定する第4の工程と、
前記合わせずれ量が所定の範囲内に収まっていない場合には、前記レジストを剥離して前記第1の工程に戻り、前記合わせずれ量が所定の範囲内に収まっている場合には、前記レジストに形成されたマスクパターンを用いて前記加工処理対象を処理する第5の工程と、
を含むことを特徴とするパターン形成方法。 - 加工処理対象上に形成するデバイスパターンと、前記加工処理対象上に既に形成されたパターンに対する合わせずれを検出する回折格子状の合わせずれ検出用パターンと、を備えるパターンを設計するパターン設計方法において、
前記加工処理対象上に形成する第1のデバイスパターンと、矩形状のマークが第1の方向に所定の間隔で配列された第1のマーク列を、前記第1の方向に垂直な第2の方向に複数配列してなる第1の合わせずれ検査用パターンと、を含む第1のパターンを設計する第1の工程と、
前記加工処理対象上に形成する第2のデバイスパターンと、矩形状のマークが前記第1のマーク列の前記第1の方向に配列された前記マーク間に配置されるとともに、前記第2の方向の形成位置が、前記第1のマーク列と所定の長さだけ重なるように配置される第2のマーク列を前記第2の方向に複数配列してなる第2の合わせずれ検査用パターンと、を含む第2のパターンを設計する第2の工程と、
を含むことを特徴とするパターン設計方法。 - 前記マークは、前記マークの前記第2の方向の幅よりも短い幅を有する矩形状の複数のパターンが前記第2の方向に所定の間隔で配列された構成を有することを特徴とする請求項2に記載のパターン設計方法。
- 前記マークは、前記第2の方向に延在し、前記マークの前記第1の方向の長さよりも短い長さを有する矩形状の複数のパターンが前記第1の方向に所定の間隔で配列された構成を有することを特徴とする請求項2に記載のパターン設計方法。
- 前記マークは、前記マークの前記第1の方向の長さよりも短い長さを有し、前記第2の方向の幅よりも短い幅を有する矩形状の複数のパターンが、前記第1および第2の方向に所定の間隔で配列された構成を有することを特徴とする請求項2に記載のパターン設計方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009120274A JP2010267931A (ja) | 2009-05-18 | 2009-05-18 | パターン形成方法およびパターン設計方法 |
US12/556,967 US8034515B2 (en) | 2009-05-18 | 2009-09-10 | Pattern forming method, pattern designing method, and mask set |
TW099103243A TW201042707A (en) | 2009-05-18 | 2010-02-03 | Pattern forming method, pattern designing method, and mask set |
KR1020100020791A KR101107354B1 (ko) | 2009-05-18 | 2010-03-09 | 패턴 형성 방법, 패턴 설계 방법 및 마스크 세트 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009120274A JP2010267931A (ja) | 2009-05-18 | 2009-05-18 | パターン形成方法およびパターン設計方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010267931A true JP2010267931A (ja) | 2010-11-25 |
Family
ID=43068779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009120274A Pending JP2010267931A (ja) | 2009-05-18 | 2009-05-18 | パターン形成方法およびパターン設計方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8034515B2 (ja) |
JP (1) | JP2010267931A (ja) |
KR (1) | KR101107354B1 (ja) |
TW (1) | TW201042707A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017151453A (ja) * | 2011-09-01 | 2017-08-31 | ケーエルエー−テンカー コーポレイション | 問題のある高度プロセス制御パラメータの検出及び訂正のためのシステム及び方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5209012B2 (ja) | 2010-09-22 | 2013-06-12 | 株式会社東芝 | 位置合わせ測定方法及び位置合わせ測定装置 |
US20120308788A1 (en) * | 2011-05-31 | 2012-12-06 | Chiu Chui-Fu | Overlay mark set and method for positioning two different layout patterns |
US8692296B2 (en) * | 2012-02-09 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices and manufacturing methods thereof |
CN104471484B (zh) * | 2012-07-05 | 2018-02-06 | Asml荷兰有限公司 | 用于光刻术的量测 |
JP6814174B2 (ja) * | 2018-04-03 | 2021-01-13 | キヤノン株式会社 | 露光装置、物品の製造方法、マーク形成装置及びマーク形成方法 |
CN112147856B (zh) * | 2019-06-27 | 2022-12-02 | 芯恩(青岛)集成电路有限公司 | 一种光刻检查图形结构及光刻检查方法 |
US20230175835A1 (en) * | 2021-12-02 | 2023-06-08 | Micron Technology, Inc. | Apparatuses and methods for diffraction base overlay measurements |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001272208A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | 重ね合わせずれ検査装置、重ね合わせずれ検査用マークおよび重ね合わせずれ検査方法 |
JP2008258593A (ja) * | 2007-03-07 | 2008-10-23 | Asml Netherlands Bv | インスペクション方法及び装置、リソグラフィ装置、リソグラフィプロセシングセル及びデバイス製造方法、これら方法で使用する基板 |
JP2008277754A (ja) * | 2007-03-01 | 2008-11-13 | Asml Netherlands Bv | 検査方法、デバイス製造方法、検査装置、基板、マスク、リソグラフィ装置、及びリソグラフィセル |
JP2009088264A (ja) * | 2007-09-28 | 2009-04-23 | Toshiba Corp | 微細加工装置およびデバイス製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4022374B2 (ja) * | 2001-01-26 | 2007-12-19 | 株式会社ルネサステクノロジ | 半導体デバイスの製造方法およびそのシステム |
JP3962648B2 (ja) * | 2002-07-30 | 2007-08-22 | キヤノン株式会社 | ディストーション計測方法と露光装置 |
KR20060014063A (ko) * | 2003-05-28 | 2006-02-14 | 가부시키가이샤 니콘 | 위치 정보 계측 방법 및 장치, 그리고 노광 방법 및 장치 |
US20080144036A1 (en) * | 2006-12-19 | 2008-06-19 | Asml Netherlands B.V. | Method of measurement, an inspection apparatus and a lithographic apparatus |
US20060117293A1 (en) * | 2004-11-30 | 2006-06-01 | Nigel Smith | Method for designing an overlay mark |
US7271907B2 (en) * | 2004-12-23 | 2007-09-18 | Asml Netherlands B.V. | Lithographic apparatus with two-dimensional alignment measurement arrangement and two-dimensional alignment measurement method |
KR20070075982A (ko) * | 2006-01-17 | 2007-07-24 | 주식회사 하이닉스반도체 | 반도체 소자의 중첩 마크 형성 방법 |
TWI339778B (en) * | 2006-07-12 | 2011-04-01 | Ind Tech Res Inst | Method for designing gratings |
-
2009
- 2009-05-18 JP JP2009120274A patent/JP2010267931A/ja active Pending
- 2009-09-10 US US12/556,967 patent/US8034515B2/en not_active Expired - Fee Related
-
2010
- 2010-02-03 TW TW099103243A patent/TW201042707A/zh unknown
- 2010-03-09 KR KR1020100020791A patent/KR101107354B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001272208A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | 重ね合わせずれ検査装置、重ね合わせずれ検査用マークおよび重ね合わせずれ検査方法 |
JP2008277754A (ja) * | 2007-03-01 | 2008-11-13 | Asml Netherlands Bv | 検査方法、デバイス製造方法、検査装置、基板、マスク、リソグラフィ装置、及びリソグラフィセル |
JP2008258593A (ja) * | 2007-03-07 | 2008-10-23 | Asml Netherlands Bv | インスペクション方法及び装置、リソグラフィ装置、リソグラフィプロセシングセル及びデバイス製造方法、これら方法で使用する基板 |
JP2009088264A (ja) * | 2007-09-28 | 2009-04-23 | Toshiba Corp | 微細加工装置およびデバイス製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017151453A (ja) * | 2011-09-01 | 2017-08-31 | ケーエルエー−テンカー コーポレイション | 問題のある高度プロセス制御パラメータの検出及び訂正のためのシステム及び方法 |
US10295993B2 (en) | 2011-09-01 | 2019-05-21 | Kla-Tencor Corporation | Method and system for detecting and correcting problematic advanced process control parameters |
JP2019113873A (ja) * | 2011-09-01 | 2019-07-11 | ケーエルエー−テンカー コーポレイション | 問題のある高度プロセス制御パラメータの検出及び訂正のためのシステム |
Also Published As
Publication number | Publication date |
---|---|
US8034515B2 (en) | 2011-10-11 |
TW201042707A (en) | 2010-12-01 |
KR20100124201A (ko) | 2010-11-26 |
KR101107354B1 (ko) | 2012-01-19 |
US20100291477A1 (en) | 2010-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010267931A (ja) | パターン形成方法およびパターン設計方法 | |
US7666559B2 (en) | Structure and method for determining an overlay accuracy | |
JP6320387B2 (ja) | 埋設sem構造オーバーレイ標的を用いたovlのためのデバイス相関計測法(dcm) | |
EP1162507B1 (en) | Alignment method, overlay deviation inspection method and photomask | |
JP4864776B2 (ja) | フォトマスク | |
TWI520172B (zh) | 用於晶圓遮罩臨界尺寸、圖案位移及覆層測量與控制之標靶與方法 | |
US20110051150A1 (en) | Unique mark and method to determine critical dimension uniformity and registration of reticles combined with wafer overlay capability | |
JP2009510770A (ja) | オーバーレイ精度とパターン配置誤差とを同時に測定する方法 | |
JP5332007B2 (ja) | 光計測を用いた二重露光リソグラフィの位置精度判断 | |
KR100519252B1 (ko) | 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법 | |
CN101789386B (zh) | 晶片对准的方法 | |
US7939224B2 (en) | Mask with registration marks and method of fabricating integrated circuits | |
JP2008076505A (ja) | マスク設計方法およびこれを用いた半導体装置の製造方法、ならびにマスク設計システム | |
JP5136745B2 (ja) | 多重露光技術におけるマスク製造誤差検証方法 | |
KR100392744B1 (ko) | 반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩정밀도 향상 방법 | |
US7754396B2 (en) | Mask with focus measurement pattern and method for measuring focus value in exposure process using the same | |
US20130182255A1 (en) | Overlay mark and application thereof | |
US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
US20160043037A1 (en) | Mark, semiconductor device, and semiconductor wafer | |
JP2824318B2 (ja) | 重ね合わせ精度及び寸法精度の評価方法 | |
JP2007194357A (ja) | 重ね合わせマークおよびその製造方法 | |
KR100772783B1 (ko) | 반도체 소자의 에러 측정 방법 | |
JP2010114130A (ja) | 半導体装置及びその製造方法 | |
KR20090071740A (ko) | 정렬 마크 측정 방법 | |
KR100866747B1 (ko) | 반도체 소자의 오버레이 버니어 및 그 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120829 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121225 |