TWI756425B - 蝕刻方法 - Google Patents

蝕刻方法 Download PDF

Info

Publication number
TWI756425B
TWI756425B TW107116536A TW107116536A TWI756425B TW I756425 B TWI756425 B TW I756425B TW 107116536 A TW107116536 A TW 107116536A TW 107116536 A TW107116536 A TW 107116536A TW I756425 B TWI756425 B TW I756425B
Authority
TW
Taiwan
Prior art keywords
film
silicon
gas
etching
chamber
Prior art date
Application number
TW107116536A
Other languages
English (en)
Other versions
TW201907473A (zh
Inventor
笹原麗紅
戶田聡
阿部拓也
黃祖虹
小澤淑恵
中込健
中畑賢一
旭健史郎
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017162179A external-priority patent/JP7109165B2/ja
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201907473A publication Critical patent/TW201907473A/zh
Application granted granted Critical
Publication of TWI756425B publication Critical patent/TWI756425B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

[課題]提供一種可相對於氧化矽膜、矽及矽鍺，以高選擇性蝕刻氮化矽膜的蝕刻方法。 　　[解決手段]在腔室內配置具有氮化矽膜、氧化矽膜、矽及矽鍺之被處理基板，將前述腔室內的壓力設成為1333Pa以上，對前述腔室內供給氟化氫氣體，相對於前述氧化矽膜、矽及矽鍺，選擇性地蝕刻前述氮化矽膜。

Description

蝕刻方法
本發明，係關於蝕刻氮化矽膜之蝕刻方法。
近來，在半導體元件的製造過程中，雖進行微細化蝕刻，但作為取代以往之電漿蝕刻的乾蝕刻技術，可進行低損傷之蝕刻的化學蝕刻技術受到矚目。例如，在氧化矽(SiO2 )膜之蝕刻中，係使用化學氧化物去除處理(Chemical Oxide Removal；COR)技術，該化學氧化物去除處理技術，係使用氟化氫(HF)氣體與氨(NH3 )氣體的混合氣體作為處理氣體。
最近，有研究探討出將像這樣的化學蝕刻技術應用於氮化矽(SiN)膜之蝕刻。
由於SiN膜，係大多與SiO2 膜相鄰，因此，作為相對於SiO2 膜選擇性地蝕刻SiN膜之技術，在專利文獻3中，係記載有如下述內容：將HF氣體、F2 氣體、惰性氣體、O2 氣體在激發的狀態下，進行供給且蝕刻。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2005-39185號公報 　　[專利文獻2]日本特開2008-160000號公報 　　[專利文獻3]日本特開2015-73035號公報
[本發明所欲解決之課題]
可是，最近，例如開發一種如CMOS電晶體般之使用了矽(Si)及矽鍺(SiGe)的半導體元件，當在像這樣的半導體元件使用SiN膜之情況下，不僅是SiO2 膜，亦對Si及SiGe要求高選擇性。
但是，在現況中，係難以相對於所有的SiO2 膜、Si及SiGe，以足夠的選擇性蝕刻SiN膜。
又，當SiO2 膜含有H或N等的雜質之情況下，係即便為如上述之專利文獻3般的技術，當蝕刻SiN膜之際，亦存在有SiO2 膜發生損傷的情形。
因此，本發明，係以提供一種「可相對於氧化矽(SiO2)膜、矽(Si)及矽鍺(SiGe)，以高選擇性蝕刻氮化矽(SiN)膜」的蝕刻方法為課題。
又，以提供一種「不會對與SiN膜相鄰之SiO2 膜造成損傷而可選擇性地蝕刻SiN膜」的蝕刻方法為課題。 [用以解決課題之手段]
為了解決上述課題，本發明之第1觀點，係提供一種蝕刻方法，其特徵係，在腔室內配置具有氮化矽膜、氧化矽膜、矽及矽鍺之被處理基板，將前述腔室內的壓力設成為1333Pa以上，對前述腔室內供給氟化氫氣體，相對於前述氧化矽膜、矽及矽鍺，選擇性地蝕刻前述氮化矽膜。
在上述第1觀點中，將前述腔室內的壓力設成為1333～11997Pa的範圍為較佳，設成為1333～5332Pa的範圍為更佳。
又，將前述被處理基板的溫度設成為10～120℃為較佳，設成為30～80℃為更佳。
前述氮化矽膜相對於前述氧化矽膜的選擇比為5以上為較佳，15以上為更佳。又，前述氮化矽膜相對於前述矽及矽鍺的選擇比為50以上為較佳，100以上為更佳。
本發明之第2觀點，係提供一種蝕刻方法，其對於具有氮化矽膜及氧化矽膜之被處理基板，選擇性地蝕刻前述氮化矽膜，該蝕刻方法，其特徵係，對前述被處理基板進行去除膜中之雜質的表面改質處理，其次，將表面改質處理後之被處理基板保持於1333Pa以上的壓力下，對前述被處理基板供給HF氣體，選擇性地蝕刻前述氮化矽膜。
在上述第2觀點中，亦可在前述表面改質處理之前，蝕刻前述氧化矽膜。又，前述被處理基板，係亦可為更具有矽及矽鍺，並相對於前述矽及前述矽鍺選擇性地蝕刻前述氮化矽膜者。
本發明之第3觀點，係提供一種蝕刻方法，其對具有氮化矽膜、氧化矽膜、矽及矽鍺之被處理基板，首先蝕刻氧化矽膜，其次，進行去除膜中之雜質及被處理基板表面之副生成物的表面改質處理，其次，將表面改質處理後之被處理基板保持於1333Pa以上的壓力下，對前述被處理基板供給HF氣體，選擇性地蝕刻前述氮化矽膜。
在上述第3觀點中，前述氧化矽膜之蝕刻，係可使用HF氣體及NH3 氣體而進行。又，前述氧化矽之蝕刻，係亦可藉由自由基處理而進行。
在上述第2及第3觀點中，將蝕刻前述氮化矽膜之際的壓力設成為1333～11997Pa的範圍為較佳，設成為1333～5332Pa的範圍為更佳。又，將蝕刻前述氮化矽膜之際的被處理基板之溫度設成為10～120℃為較佳，設成為30～80℃為更佳。
前述表面改質處理，係可在惰性環境下，藉由150～400℃之範圍的熱處理來進行。又，前述表面改質處理，係可藉由使用了H2 O之20～100℃之範圍的反應處理來進行。而且，前述表面改質處理，係可藉由具有使界面活性劑吸附於被處理基板之表面的工程與H2 O所致之濕式洗淨工程的處理來進行。 [發明之效果]
根據本發明，藉由使用HF氣體且以在高壓下蝕刻氮化矽膜的方式，可相對於氧化矽(SiO2 )膜、矽(Si)及矽鍺(SiGe)，以高選擇性蝕刻氮化矽(SiN)膜。又，在對於具有氮化矽膜及氧化矽膜之被處理基板，選擇性地蝕刻氮化矽膜之際，由於在氮化矽膜的蝕刻之前，進行去除膜中之雜質等的表面改質處理，因此，在使用HF氣體且以在高壓下蝕刻氮化矽膜之際，可抑制氧化矽膜的損傷。
以下，參閱圖面，說明關於本發明之實施形態。
＜第1實施形態＞ 　　接下來，說明關於本發明之第1實施形態。 　　在本實施形態中，係說明關於蝕刻去除與SiO2 、Si及SiGe相鄰地形成之SiN膜的方法。
[應用第1實施形態之蝕刻方法的構造例] 　　作為應用本實施形態之蝕刻方法之構造的一例，係可列舉出如圖1(a)所示般者。圖1(a)之構造，係在矽基板11上形成柱狀之Si膜12及SiGe膜13，並在Si膜12之周圍及SiGe膜13之周圍形成第1SiO2 膜14，在第1SiO2 膜14之周圍和Si膜12及SiGe膜13上，係形成SiN膜15。又，在Si側之周圍的SiN膜15與SiGe側之周圍的SiN膜15之間，係形成第2SiO2 膜16。雖蝕刻圖1(a)之構造之SiN膜15而形成所期望的半導體元件，但此時，在理想上，係如圖1(b)所示般，被要求僅去除了SiN膜15的狀態，亦即，相對於Si膜12、SiGe膜13、第1及第2SiO2 膜14、16，以高選擇比蝕刻SiN膜15。
作為應用本實施形態之SiN膜之蝕刻之構造的其他例，係可列舉出如圖2(a)所示般者。圖2(a)之構造，係在矽基板21上，從左側起設置有呈柱狀的第1Si膜22a、第2Si膜22b、第3Si膜22c，而且，在其右形成有呈柱狀的SiGe膜23。在該些第1～第3Si膜22a～22c與SiGe膜23，係殘存有硬遮罩24。而且，在第1Si膜22a之周圍及從第1Si膜22a側之端部到達第3Si膜22c為止的矽基板21上，係形成SiO2 膜25。而且，在SiO2 膜25上及第2Si膜22b的周圍，係設置有SiN膜26。雖蝕刻圖2(a)之構造之SiN膜26而形成所期望的半導體元件，但此時，在理想上，係如圖2(b)所示般，被要求僅去除了SiN膜26的狀態，亦即，相對於第1～第3Si膜22a～22c、SiGe膜23、SiO2 膜25，以高選擇比蝕刻SiN膜26。具體而言，係被要求相對於SiO2 之選擇比為5以上，相對於Si、SiGe之選擇比為50以上。
作為Si膜12、第1～第3Si膜22a～22c及SiGe膜13、23，係例如可使用藉由磊晶成長所形成者或CVD所致之多結晶膜。又，第1及第2SiO2 膜14及16和SiO2 膜25，係亦可為藉由化學蒸鍍法(CVD)所成膜者，或亦可為由原子層沈積法(ALD)所成膜者，或亦可為熱氧化膜。在藉由CVD形成SiO2 膜之際，係存在各種手法，被包含為雜質之氫(H)、碳(C)、氮(N)等的量因其手法而不同，在低質之CVD-SiO2 膜中，係含有比較多的雜質。ALD-SiO2 膜亦相同地含有該些雜質。另一方面，熱氧化膜的情況下，係像這樣般的雜質較少。
成為蝕刻對象之SiN膜，係使用SiH4 氣體、SiH2 Cl2 、Si2 Cl6 等的矽烷系氣體與NH3 氣體或N2氣體等的含氮氣體，藉由熱CVD、電漿CVD､ALD等成膜者。
[第1實施形態之SiN膜蝕刻] 　　上述元件例中所示之SiN膜與SiO2 、Si及SiGe相鄰地形成的情況下，作為以高選擇比蝕刻SiN膜之嘗試，係可執行(1)使用HF氣體或HF氣體+NH3 氣體，以COR裝置進行蝕刻的方法、(2)在該氣體系統添加F2 而進行蝕刻的方法、(3)自由基SiN蝕刻所致之方法。
(1)之COR處理的情況下，雖係通常在4Torr (532Pa)以下與比較低壓下進行，但SiN/SiO2 選擇比小於2。又，(2)的情況下，SiN/SiO2 選擇比雖被改善，但無法取得相對於Si之選擇比。而且，(3)之自由基SiN蝕刻的情況下，雖係取得SiN/SiO2 選擇比，但無法取得SiN/SiGe選擇比。
因此，在檢討了像這樣的可相對於所有SiO2 、Si及SiGe，以高選擇比蝕刻SiN膜之方法，發現到使用HF氣體且將壓力設成為高壓至1333Pa(10Torr)以上為有效。可藉由像這樣地設成為高壓狀態的方式來獲得更高選擇比之理由，係因為以設成為高壓而可獲得提高HF氣體之吸附效率的效果之緣故。
以下，詳細地進行說明。 　　在本實施形態之SiN蝕刻中，係例如藉由如下述者而進行：將具有如上述般之構造的半導體晶圓(亦僅稱為晶圓)收容於腔室內，並僅將HF氣體或HF氣體與惰性氣體的混合氣體導入至腔室內。作為惰性氣體，係可使用N2 氣體或Ar、He等的稀有氣體。
此時之氣體流量，係HF氣體：200～3000sccm、惰性氣體：200～3000sccm為較佳。
此時之腔室內的壓力，係如上述般，設成為1333Pa(10Torr)以上。較佳為1333～11997Pa(10～90Torr)。更佳為1333～5332Pa(10～40Torr)。
又，此時之晶圓溫度，係10～120℃為較佳。未滿10℃及超過120℃，係變得難以獲得所期望的選擇比。更佳為30～80℃。
在如以上般之SiN膜的蝕刻結束後，因應所需進行蝕刻殘渣等的去除，並且處理結束。
藉由以上的條件，因應SiN膜之膜厚進行SiN膜的蝕刻一預定時間，藉此，可相對於SiO2 ，以選擇比5以上，並相對於Si及SiGe，以選擇比50以上的高選擇性蝕刻SiN膜。相對於SiO2 之選擇比，係15以上，相對於Si及SiGe，選擇比100以上為較佳。
[使用於第1實施形態之處理系統的一例] 　　其次，說明關於使用於第1實施形態之處理系統的一例。 　　圖3，係表示使用於第1實施形態之處理系統之一例的概略構成圖。該處理系統100，係具備有：搬入搬出部102，搬入搬出具有上述構造例所示之半導體晶圓(以下，僅記載為晶圓)W；2個裝載鎖定室103，與搬入搬出部102相鄰地設置；熱處理裝置104，分別與各裝載鎖定室103相鄰地設置，對晶圓W進行熱處理；蝕刻裝置105，分別與各熱處理裝置104相鄰地設置，對晶圓W進行蝕刻；及控制部106。
搬入搬出部102，係具有：搬送室112，在內部設置有搬送晶圓W的第1晶圓搬送機構111。第1晶圓搬送機構111，係具有大致水平地保持晶圓W的2個搬送臂111a，111b。在搬送室112之長邊方向的側部，係設置有載置台113，在該載置台113，係可連接有例如3個收容FOUP等的複數片晶圓W之載體C。又，與搬送室112相鄰地設置有進行晶圓W之對位的對位腔室114。
在搬入搬出部102中，晶圓W，係藉由搬送臂111a，111b所保持，並藉由第1晶圓搬送機構111之驅動，在大致水平面內直進移動或升降，藉此，被搬送至所期望的位置。而且，搬送臂111a，111b分別相對於載置台113上的載體C、對位腔室114、裝載鎖定室103進退，藉此，予以搬入搬出。
各裝載鎖定室103，係在閘閥116分別介設於與搬送室112之間的狀態下，被分別連結於搬送室112。在各裝載鎖定室103內，係設置有搬送晶圓W的第2晶圓搬送機構117。又，裝載鎖定室103，係被構成為可抽真空直至預定真空度為止。
第2晶圓搬送機構117，係具有多關節臂構造，且具有大致水平地保持晶圓W的拾取器。在該第2晶圓搬送機構117中，係於收縮了多關節臂的狀態下，拾取器位於裝載鎖定室103內，藉由伸長多關節臂的方式，拾取器到達熱處理裝置104，並藉由進一步伸長的方式，可到達蝕刻裝置105，從而可在裝載鎖定室103、熱處理裝置104及蝕刻裝置105間搬送晶圓W。
控制部106，係通常由電腦所構成，具有：主控制部，具有控制處理系統100之各構成部的CPU；輸入裝置(鍵盤、滑鼠等)；輸出裝置(印表機等)；顯示裝置(顯示器等)；及記憶裝置(記憶媒體)。控制部106之主控制部，係例如根據被內建於記憶裝置之記憶媒體或被安裝於記憶裝置之記憶媒體所記憶的處理配方，使處理系統100執行預定動作。
在像這樣的處理系統100中，係將形成有上述構成的晶圓W收納於複數片載體C內，且搬送至處理系統100。在處理系統100中，係在將大氣側之閘閥116開啟的狀態下，從搬入搬出部102之載體C，藉由第1晶圓搬送機構111之搬送臂111a、111b的任一，將1片晶圓W搬送至裝載鎖定室103，並收授至裝載鎖定室103內之第2晶圓搬送機構117的拾取器。
其後，將大氣側之閘閥116關閉且對裝載鎖定室103內進行真空排氣，其次，將閘閥154開啟，使拾取器伸長至蝕刻裝置105而將晶圓W搬送至蝕刻裝置105。
其後，使拾取器返回至裝載鎖定室103，將閘閥154關閉，在蝕刻裝置105中，藉由上述的蝕刻方法進行SiN膜之蝕刻處理。
在蝕刻處理結束後，將閘閥122、154開啟，藉由第2晶圓搬送機構117的拾取器，將蝕刻處理後之晶圓W搬送至熱處理裝置104，並加熱去除蝕刻殘渣等。
在熱處理裝置104中之熱處理結束後，藉由第1晶圓搬送機構111之111a、111b的任一，返回到載體C。藉此，完成一片晶圓的處理。
另外，當不需去除蝕刻殘渣等的情況下，係亦可不設置熱處理裝置104，在其情形下，係只要藉由第2晶圓搬送機構117之拾取器來使蝕刻處理結束後之晶圓W退避至裝載鎖定室103，並藉由第1晶圓搬送機構111之搬送臂111a、111b的任一返回至載體C即可。
[蝕刻裝置] 　　其次，詳細地說明關於用以實施本實施形態之蝕刻方法之蝕刻裝置105的一例。 　　圖4，係表示蝕刻裝置105之一例的剖面圖。如圖4所示，蝕刻裝置105，係具備有密閉構造的腔室140，在腔室140之內部，係設置有在大致水平的狀態下載置晶圓W的載置台142。又，蝕刻裝置105，係具備有：氣體供給機構143，對腔室140供給蝕刻氣體；及排氣機構144，對腔室140內進行排氣。
腔室140，係藉由腔室本體151與蓋部152所構成。腔室本體151，係具有大致圓筒形狀之側壁部151a與底部151b，上部形成為開口，該開口被蓋部152關閉。側壁部151a與蓋部152，係被密封構件(未圖示)密封，以確保腔室140內之氣密性。
蓋部152，係具有：蓋構件155，構成外側；及噴頭156，被設置為嵌入於蓋構件155之內側，並面臨載置台142。噴頭156，係具有：本體157，具有呈圓筒狀之側壁157a與上部壁157b；及噴淋板158，被設置於本體157之底部。在本體157與噴淋板158之間，係形成有空間159。
在蓋構件155及本體157之上部壁157b，係貫通至空間159而形成有氣體導入路徑161，在該氣體導入路徑161，係連接有後述之氣體供給機構143的HF氣體供給配管171。
在噴淋板158，係形成有複數個氣體吐出孔162，經由氣體供給配管171及氣體導入路徑161而導入至空間159的氣體會從氣體吐出孔162被吐出至腔室140內的空間。
在側壁部151a，係設置有在與熱處理裝置104之間搬入搬出晶圓W的搬入搬出口153，該搬入搬出口153，係可藉由閘閥154開關。
載置台142，係於平面視圖下呈大致圓形，並被固定於腔室140的底部151b。在載置台142之內部，係設置有調節載置台142之溫度的溫度調節器165。溫度調節器165，係例如具備有使溫度調節用媒體(例如水等)循環的管路，藉由與流通於像這樣的管路內之溫度調節用媒體進行熱交換的方式，調節載置台142之溫度，進行載置台142上之晶圓W的溫度控制。
氣體供給機構143，係具有供給HF氣體的HF氣體供給源175及供給惰性氣體的惰性氣體供給源176，在該些，係分別連接有HF氣體供給配管171及惰性氣體供給配管172的一端。在HF氣體供給配管171及惰性氣體供給配管172，係設置有進行流路之開關動作及流量控制的流量控制器179。流量控制器179，係例如藉由開關閥及質流控制器所構成。HF氣體供給配管171之另一端，係如上述般，被連接於氣體導入路徑161。又，惰性氣體供給配管172之另一端，係被連接於HF氣體供給配管171。
因此，HF氣體，係從HF氣體供給源175經由HF氣體供給配管171被供給至噴頭156內，惰性氣體，係從惰性氣體供給源176經由惰性氣體供給配管172及HF氣體供給配管171被供給至噴頭156，該些氣體，係從噴頭156之氣體吐出孔162朝向腔室140內的晶圓W吐出。
該些氣體中之HF氣體為反應氣體，惰性氣體，係使用作為稀釋氣體及沖洗氣體。藉由將HF氣體單獨進行供給或將HF氣體與惰性氣體混合地進行供給的方式，可獲得所期望的蝕刻性能。
排氣機構144，係具有與被形成於腔室140之底部151b之排氣口181連接的排氣配管182，且進一步具有被設置於排氣配管182之用以控制腔室140內的壓力之自動壓力控制閥(APC)183及用以對腔室140內進行排氣的真空泵184。
在腔室140之側壁，係以被***至腔室140內的方式，設置有作為用以計測腔室140內的壓力之壓力計的2個電容式壓力計186a，186b。電容式壓力計186a，係作為高壓力用，電容式壓力計186b，係作為低壓力用。在被載置於載置台142之晶圓W的附近，係設置有檢測晶圓W之溫度的溫度感測器(未圖示)。
在像這樣的蝕刻裝置105中，係將形成有上述之構造的晶圓W搬入至腔室140內，並載置於載置台142。而且，將腔室140內的壓力設成為1333Pa(10Torr)以上，較佳為1333～11997Pa(10～90Torr)，更佳為1333～5332Pa(10～40Torr)，並藉由載置台142之溫度調節器165，將晶圓W設成較佳為10～120℃，更佳為30～80℃，且將HF氣體及惰性氣體較佳為均以200～3000sccm進行供給而蝕刻SiN膜。
＜第2實施形態＞ 　　其次，說明關於本發明之第2實施形態｡ 　　本實施形態，雖係與第1實施形態相同地，包含有蝕刻去除SiN膜的工程者，但在本實施形態中，係說明關於即便在與SiN膜相鄰之SiO2 膜中含有N或H等的雜質，亦難以發生對蝕刻了SiN膜之際的SiO2 膜之損傷的蝕刻方法。
[第2實施形態之蝕刻方法的第1例] 　　首先，說明關於本實施形態之基本例作為第2實施形態的第1例。在本例中，係對於與含有預定雜質之SiO2 膜相鄰地形成了SiN膜的晶圓，進行SiN膜之蝕刻。
當SiO2 膜中含有H或N等的雜質之情況下，發現到：若直接藉由HF氣體蝕刻與其相鄰的SiN膜時，則在SiN膜蝕刻之際，包含於SiO2 膜中的雜質中之H或N等的氣體成分會與HF反應，SiO2 膜被不均勻地蝕刻，從而有產生孔蝕(孔)或表面粗糙等的損傷之虞。例如，當由CVD或ALD所形成之SiO2 膜的情況下，係膜中存在有源自成膜原料氣體的H、N、C等，從而有發生SiN膜蝕刻時的損傷之虞。特別是，當由CVD或ALD所形成的SiO2 層間絕緣膜之退火溫度較低的情況下，係除了存在有上述雜質以外，密度較低且容易受到SiN膜蝕刻時的損傷。又，由於藉由流動性化學蒸鍍法(F-CVD)所形成之SiO2 膜亦大多存在有如上述般的雜質且密度亦低，因此，仍容易受到SiN膜蝕刻時的損傷。
又，當蝕刻了與SiN膜鄰接之SiO2膜的情況下，除了原本含有的雜質以外，另存在有蝕刻時侵入至膜中的成分或未被去除而附著於晶圓W的氣體成分，並在SiN膜蝕刻之際，因HF與附著的氣體成分而容易受到SiO2 膜的蝕刻所致之損傷。特別是，在藉由COR去除了SiO2 膜之際，係膜中除了雜質即H、N、C等以外，另含有氣體成分中的NH3 或F，而且，存在NH4 或HF2 這樣的反應性高之副生成物附著於晶圓W的可能性，藉由該些在SiN膜蝕刻之際，與HF共存的方式，SiO2 膜變得容易被蝕刻。如上述般，由於當SiO2 膜為CVD膜或ALD膜的情況下，係存在雜質，又，根據成膜手法，係具有膜中之雜質多且密度亦低的傾向，因此，與SiO2 膜蝕刻之際存在的氣體成分或反應生成物相互作用，SiN膜的蝕刻所致之SiO2 膜的損傷會變得更大。
在圖5中表示一例。如圖5(a)所示，在Si基板40上以FCVD方式成膜且藉由COR所蝕刻的SiO2 膜41，係在膜之表層部分含有作為雜質的C、F、NH3 等。在該狀態下，若使用作為蝕刻氣體之HF氣體來進行SiN膜的蝕刻時，則如圖5(b)所示，蝕刻氣體即HF與膜中之NH3 與SiO2 中之Si反應而生成矽氟化銨，並藉由其後的加熱處理，如圖5(c)所示，矽氟化銨揮發而在SiO2 膜41形成孔蝕42。又，因而在SiO2 膜41之表面產生表面粗糙。當NH4 或HF2 等的副生成物附著於SiO2 膜41的情況下，亦相同地產生孔蝕或表面粗糙。
因此，在本實施形態之第1例中，係如圖6的流程圖所示，首先，對晶圓進行表面改質處理(步驟1)，其後，進行HF氣體所致之SiN膜的蝕刻(步驟2)。
步驟1之表面改質處理，係用以去除膜中之NH3 、F、C等的雜質或附著於晶圓W之NH4 或HF2 等的副生成物者。藉由表面改質處理去除該些，藉此，SiO2 膜變得難以藉由其後的SiN膜蝕刻而被蝕刻。
作為表面改質處理，係可列舉出在惰性環境中進行熱處理的乾燥處理。此時之溫度，係150～400℃為較佳，例如250℃。藉由該處理，可使膜中NH3 、F、C等的雜質或附著於晶圓W之NH4 或HF2 等的副生成物熱分解或揮發而加以去除。另外，作為乾燥處理，係亦可使用自由基處理等的其他處理。
又，作為表面改質處理，可列舉出進行使用了H2 O的反應處理者。藉由該處理，可使膜中之雜質或附著於晶圓W之副生成物與H2 O反應而加以去除。此時之溫度，係20～100℃為較佳，20～80℃為更佳。作為使用了H2 O之反應處理，係亦可藉由含有H2 O蒸汽之氛圍的乾燥處理進行，抑或亦可藉由浸泡於液體之H2 O(純水)或供給液體之H2 O(純水)的濕式處理進行。
而且，表面改質處理，係亦可藉由具有使界面活性劑吸附於晶圓表面之工程與H2 O(純水)所致之濕式洗淨工程的處理進行。
若在SiO2 膜之表面存在有疏水性的部份時，則在單純的H2 O所致之濕式處理中，係有發生H2 O無法到達疏水性的部份，且H2 O處理在其部分變得不充分，從而無法充分地去除膜中之雜質或附著於膜之反應生成物的事態。對此，可藉由使界面活性劑吸附於晶圓表面的方式，使晶圓表面的整面成為親水性，因此，其後的H2 O(純水)所致之濕式洗淨之際的洗淨性良好，可更有效地去除SiO2 膜的膜中之雜質或附著於SiO2 膜之反應生成物。
亦即，如圖7(a)所示，界面活性劑，係在1分子內具有疏水基與親水基，且具有使疏水性之狀態者經由疏水基而與水親和的功能，如圖7(b)所示，能以使親水基成為外側而配列的方式，吸附於SiO2 膜表面的整面。因此，如圖7(c)所示，H2 O(純水)被供給至SiO2 膜表面的整面而以良好的洗淨性進行H2 O洗淨，從而可有效地去除SiO2 膜的膜中之雜質或附著於SiO2 膜的反應生成物。
使界面活性劑吸附於晶圓之工程，係可藉由使晶圓浸泡於界面活性劑或塗佈界面活性劑的方式來進行。此時，界面活性劑，係亦可為原液或亦可為水溶液。又，H2 O(純水)所致之濕式洗淨工程，係可藉由使晶圓浸泡於純水或將純水供給至晶圓的方式來進行。
步驟2之SiN膜的蝕刻，係與第1實施形態相同地，僅將HF氣體或將HF氣體與惰性氣體之混合氣體導入至腔室內，並將壓力設成為1333Pa(10Torr)以上的高壓而進行。較佳為1333～11997Pa(10～90Torr)。更佳為1333～5332Pa(10～40Torr)。作為惰性氣體，係可使用N2 氣體或Ar、He等的稀有氣體。
與第1實施形態相同地，此時之氣體流量，係HF氣體：200～3000sccm、惰性氣體：200～3000sccm為較佳，又，晶圓溫度，係10～120℃為較佳，30～80℃為更佳。
在如以上般之SiN膜的蝕刻結束後，因應所需進行蝕刻殘渣等的去除，並且處理結束。
藉由如以上般的處理，可相對於SiO2 膜，以15以上的高選擇比蝕刻SiN膜，並且可抑制SiN膜蝕刻時之SiO2 膜的損傷(孔蝕或表面粗糙等)。
另外，當與SiN膜相鄰而亦存在Si或SiGe的情況下，係與第1實施形態相同地，可相對於該些，以50以上的高選擇比蝕刻SiN膜。
[第2實施形態之蝕刻方法的第2例] 　　其次，說明關於本實施形態之應用例作為第2例。
(應用第2例之構造例) 　　作為應用本實施形態之第2例之蝕刻方法之構造的一例，係可列舉出如圖8所示般者。圖8之構造，係在矽基板31上形成柱狀之Si膜32及SiGe膜33，並在Si膜32之周圍及SiGe膜33之周圍形成薄的SiN膜34，且以在SiN膜34之周圍掩埋整體的方式，形成SiO2 膜35。
(第2例之蝕刻方法) 　　如圖9之流程圖及圖10之工程剖面圖所示般，對圖8之構造進行本實施形態之第2例的蝕刻方法。
首先，蝕刻圖8之SiO2 膜35(步驟11)。 　　SiO2 膜35之蝕刻，係可藉由將具有如圖8般之構造的晶圓收容於腔室內，並使用了HF氣體與NH3 氣體的COR來進行。此時，壓力：133～400Pa(1～3Torr)、處理溫度：10～130℃、HF氣體流量：20～1000sccm、NH3 氣體流量：20～1000sccm、惰性氣體流量：20～1000sccm為較佳。由於藉由該COR處理，生成六氟矽酸銨((NH4 )2 SiF6 ；AFS)，因此，藉由加熱使AFS昇華而完成蝕刻。AFS之昇華，係亦可藉由個別的加熱裝置進行，或亦可在COR腔室內重複地進行蝕刻與加熱處理，且在其中進行AFS之去除。
又，SiO2 膜35之蝕刻，係亦可藉由自由基處理進行。此時，作為自由基，係可使用使NF3 與NH3 之混合氣體活性化所形成的F自由基、N自由基。
藉由步驟11之蝕刻，如圖10(a)所示，SiO2 膜35被蝕刻去除直至預定高度位置，SiN膜34，係殘存直至比預定高度位置高的位置。因此，進行用以去除SiN膜34之腳化區域的蝕刻(去腳化(de-footing))。
此時，若對SiO2 膜35之蝕刻後的晶圓W直接蝕刻SiN膜時，則在SiN膜蝕刻之際，SiO2 膜35中所含有之雜質或SiO2 膜35之蝕刻時侵入至膜中之成分或未被去除而附著於晶圓W之氣體成分會與HF反應，蝕刻SiN膜34以外的膜，主要為SiO2 膜35，從而有產生孔蝕或表面粗糙等的損傷之虞。 　　特別是，在藉由COR去除了SiO2 膜35之際，係膜中除了雜質即H、N、C等以外，另含有氣體成分中的NH3 或F，而且，存在NH4 或HF2 這樣的反應性高之副生成物附著於晶圓W的可能性，藉由該些在SiN膜蝕刻之際，與HF共存的方式，SiO2 膜35變得容易被蝕刻。如上述般，當SiO2膜為由CVD或ALD所形成之膜的情況下，由於根據成膜方法，係具有膜中之雜質多且密度亦低的傾向，因此，像這樣的傾向明顯。
因此，即便在本例中，亦在SiO2 膜35之蝕刻後，進行表面改質處理(步驟12)。
表面改質處理，係用以去除膜中之雜質或附著於晶圓W之NH4 或HF2 等的副生成物者。藉此，在其後之SiN膜34的蝕刻之際，SiO2 膜35變得難以被蝕刻。
作為表面改質處理，係與第1例相同地，可列舉出惰性氛圍中的熱處理、使用了H2 O的處理及具有使界面活性劑吸附於晶圓表面之工程與H2 O(純水)所致之濕式洗淨工程的處理。又，作為表面改質處理，係亦可使用自由基處理等的其他處理。
在進行了像這樣的表面改質處理後，進行SiN膜34之腳化區域的蝕刻(de-footing)(步驟13)。
該蝕刻，係將圖10(a)所示之構造的晶圓收容於腔室內，與第1實施形態相同地，僅將HF氣體或將HF氣體與惰性氣體之混合氣體導入至腔室內，並將壓力設成為1333Pa(10Torr)以上的高壓而進行。較佳為1333～11997Pa (10～90Torr)。更佳為1333～5332Pa(10～40Torr)。作為惰性氣體，係可使用N2 氣體或Ar、He等的稀有氣體。但是，在本實施形態中，係藉由進行表面改質處理的方式，特別是，在以自由基處理進行SiO2 膜35之蝕刻的情況下，存在即便低於1333Pa(10Torr)，亦可進行選擇比高之SiN膜蝕刻的可能性。
又，在該蝕刻中，係與第1實施形態相同地，氣體流量，係HF氣體：200～3000sccm、惰性氣體：200～3000sccm為較佳，又，晶圓溫度，係10～120℃為較佳，30～80℃為更佳。
藉此，如圖10(b)所示，可去除SiN膜34之腳化區域而獲得所期望的半導體元件。
在如以上般之SiN膜的蝕刻結束後，因應所需，藉由熱處理等進行蝕刻殘渣等的去除，並且處理結束。
根據本例，由於在蝕刻去除了SiO2 膜35後，藉由表面改質處理，去除膜中之雜質或附著於晶圓W之NH4 或HF2 等的副生成物，因此，在其後之SiN膜34的蝕刻中，在防止了SiO2 膜35因該些影響SiO2 膜35被蝕刻而發生損傷(孔蝕或表面粗糙)的狀態下，可相對於SiO2 膜35、Si膜32、SiGe膜33，以高選擇比蝕刻SiN膜34(相對於SiO2 ，以選擇比5以上，較佳為15以上；相對於Si及SiGe，以選擇比50以上，較佳為100以上)。因此，能以高精度獲得具有圖10(b)之構造的半導體元件。特別是，即便為使用了藉由雜質比較多且密度低之成膜方法的CVD(例如FCVD)所形成者作為SiO2 膜35的情況下，亦可抑制SiO2 膜35之蝕刻，並可提高SiN膜34相對於SiO2 膜35的選擇比。
[使用於實施第2實施形態之處理系統之一例] 　　其次，說明關於使用於第2實施形態之處理系統的一例。 　　圖11，係表示使用於第2實施形態之第2例之蝕刻方法之處理系統之一例的概略構成圖。該處理系統200，係具有剖面矩形狀之真空搬送室201，在真空搬送室201之長邊的一方側，經由閘閥G連接有用以蝕刻SiO2 膜之氧化膜蝕刻裝置202、表面改質處理裝置203及SiN膜蝕刻裝置204。又，在真空搬送室201之長邊的另一方側，亦相同地經由閘閥G連接有氧化膜蝕刻裝置202、表面改質處理裝置203及SiN膜蝕刻裝置204。真空搬送室201內，係藉由真空泵予以排氣而保持為預定真空度。
氧化膜蝕刻裝置202，係可構成為藉由COR進行SiO2 膜之蝕刻的COR裝置。又，氧化膜蝕刻裝置202，係亦可為自由基處理裝置。
又，表面改質處理裝置203，係可構成為以比較高溫來對晶圓W進行熱處理的熱處理裝置。又，亦可為在H2 O氣體氛圍下對晶圓W進行熱處理的H2 O氣體處理裝置。而且，作為表面改質處理裝置203，亦可使用自由基處理裝置等的其他處理裝置。
SiN膜蝕刻裝置204，係可構成為與第1實施形態中之蝕刻裝置105相同。
又，在真空搬送室201之短邊的一方側，係經由閘閥G1連接有2個裝載鎖定室205。隔著裝載鎖定室205，在真空搬送室201之相反側，係設置有大氣搬送室206。裝載鎖定室205，係經由閘閥G2，被連接於大氣搬送室206。裝載鎖定室205，係在大氣搬送室206與真空搬送室201之間搬送晶圓W之際，於大氣壓與真空之間進行壓力控制者。
在大氣搬送室206之與裝載鎖定室205安裝壁部相反側的壁部，係具有3個載體安裝埠207，該載體安裝埠207，係安裝將FOUP等的複數片晶圓W收容之載體C。又，在大氣搬送室206之側壁，係設置有進行晶圓W之對位的對位腔室208。在大氣搬送室206內，係形成有潔淨空氣之下降流。
在真空搬送室201內，係設置有2個晶圓搬送機構210。一方之晶圓搬送機構210，係可對被連接於真空搬送室201之長邊之一方側的氧化膜蝕刻裝置202、表面改質處理裝置203及SiN膜蝕刻裝置204和一方之裝載鎖定室205進行晶圓W的搬入搬出，另一方之晶圓搬送機構210，係可對被連接於真空搬送室201之長邊之另一方側的氧化膜蝕刻裝置202、表面改質處理裝置203及SiN膜蝕刻裝置204和另一方之裝載鎖定室205進行晶圓W的搬入搬出。
在大氣搬送室206內，係設置有晶圓搬送機構211。搬送機構211，係可對載體C、裝載鎖定室205、對位腔室208搬送晶圓W。
處理系統200，係又具有控制部212。控制部212，係通常由電腦所構成，具有：主控制部，具有控制處理系統200之各構成部的CPU；輸入裝置(鍵盤、滑鼠等)；輸出裝置(印表機等)；顯示裝置(顯示器等)；及記憶裝置(記憶媒體)。控制部212之主控制部，係例如根據被內建於記憶裝置之記憶媒體或被安裝於記憶裝置之記憶媒體所記憶的處理配方，使處理系統200執行預定動作。
在像這樣的處理系統200中，係將形成有圖8所示之構成的晶圓收納於複數片載體C內，且搬送至處理系統200。在處理系統200中，係藉由晶圓搬送機構211，將晶圓W從被連接於大氣搬送室206之載體C取出，開啟任一裝載鎖定室205的閘閥G2並將晶圓W搬入至該裝載鎖定室205。在關閉了閘閥GV2後，對裝載鎖定室205內進行真空排氣。
該裝載鎖定室205在成為了預定真空度的時點，開啟閘閥G1，藉由晶圓搬送機構210，將晶圓W從裝載鎖定室205取出，並開啟氧化膜蝕刻裝置202之閘閥G，將晶圓W搬入至氧化膜蝕刻裝置202，進行SiO2 膜之蝕刻。當藉由COR處理進行SiO2 膜之蝕刻的情況下，係由於如上述般地生成AFS，因此，為了使其昇華，而以表面改質處理裝置203或個別設置的熱處理裝置進行加熱處理。或亦可在氧化膜蝕刻裝置202內重複進行蝕刻與加熱處理，且在其中進行AFS之去除。
在SiO2 膜之蝕刻結束後，藉由晶圓搬送機構210取出晶圓W，並開啟表面改質處理裝置203之閘閥G，將晶圓W搬入至表面改質處理裝置203，進行表面改質處理。
在晶圓W之表面改質處理結束後，藉由晶圓搬送機構210取出晶圓，並開啟SiN膜蝕刻裝置204之閘閥G，將晶圓W搬入至SiN膜蝕刻裝置204，進行SiN膜之蝕刻。
在SiN膜之蝕刻後，因應所需，藉由表面改質處理裝置203或個別設置的熱處理裝置等，進行蝕刻殘渣的去除。
其後，開啟裝載鎖定室205之閘閥G1，藉由晶圓搬送機構210，將SiN膜蝕刻後的晶圓W搬入至裝載鎖定室205，並關閉閘閥G1，使裝載鎖定室205內回到大氣壓。其後，開啟閘閥G2，藉由晶圓搬送機構211，使裝載鎖定室205內的晶圓W返回到載體C。
對於複數個晶圓W同時並行地進行如以上般的處理，完成預定片數之晶圓W的處理。
其次，說明關於氧化膜蝕刻裝置202及表面改質處理裝置203的一例。另外，由於SiN膜蝕刻裝置204，係與第1實施形態之蝕刻裝置105相同的構成，因此，省略說明。
[氧化膜蝕刻裝置] 　　首先，說明關於氧化膜蝕刻裝置202的一例。 　　圖12，係表示氧化膜蝕刻裝置202之一例的剖面圖。 　　在本例中，係以藉由COR處理蝕刻SiO2 膜的COR處理裝置為例進行說明。在該情況下，由於裝置之基本構成，係與第1實施形態中之蝕刻裝置105相同，因此，對與圖4相同者賦與相同符號而省略說明。
在氧化膜蝕刻裝置202中，在蓋構件155及本體157之上部壁157b，係除了貫通至噴頭156的空間159而形成有氣體導入路徑161以外，亦形成有氣體導入路徑162。在氣體導入路徑161，係連接有後述之氣體供給機構143′的HF氣體供給配管171。又，在氣體導入路徑162，係連接有NH3 氣體供給配管191。
氣體供給機構143′，係具有供給HF氣體的HF氣體供給源175及供給惰性氣體的惰性氣體供給源176，在該些，係分別連接有HF氣體供給配管171及惰性氣體供給配管172的一端。在HF氣體供給配管171及惰性氣體供給配管172，係設置有流量控制器179。HF氣體供給配管171之另一端，係被連接於氣體導入路徑161。又，惰性氣體供給配管172之另一端，係被連接於HF氣體供給配管171。
氣體供給機構143′，係具有供給NH3 氣體的NH3 氣體供給源195及供給惰性氣體的惰性氣體供給源196，在該些，係分別連接有NH3 氣體供給配管191及惰性氣體供給配管192的一端。在NH3 氣體供給配管191及惰性氣體供給配管192，係設置有與流量控制器179相同構成的流量控制器199。NH3 氣體供給配管191之另一端，係被連接於氣體導入路徑162。又，惰性氣體供給配管192之另一端，係被連接於NH3 氣體供給配管191。
因此，HF氣體，係從HF氣體供給源175經由HF氣體供給配管171被供給至噴頭156內，NH3 氣體，係從NH3 氣體供給源195經由NH3 氣體供給配管191被供給至噴頭156內，惰性氣體，係從惰性氣體供給源176及196經由惰性氣體供給配管172及192，分別到達HF氣體供給配管171及NH3 氣體供給配管191並被供給至噴頭156。而且，該些氣體，係從噴頭156之氣體吐出孔162朝向腔室140內的晶圓W吐出。
HF氣體及NH3 氣體使用作用反應氣體，惰性氣體，係使用作為稀釋氣體及沖洗氣體。藉由將HF氣體及NH3 氣體進行供給或將該些與惰性氣體混合地進行供給的方式，可產生所期望的反應。
在像這樣的氧化膜蝕刻裝置202中，係例如將形成有圖8所示之構造的晶圓W搬入至腔室140內，並載置於載置台142。而且，將腔室140內之壓力設成較佳為133～400Pa(1～3Torr)，將處理溫度設成較佳為10～130℃，將HF氣體流量、NH3 氣體流量及惰性氣體流量皆設成較佳為20～1000sccm且供給該些氣體，並使SiO2 與該些反應而生成AFS。而且，藉由在適當之裝置內加熱晶圓W的方式，去除SiO2 膜。
[表面改質處理裝置] 　　其次，說明關於表面改質處理裝置203的一例。 　　圖13，係表示表面改質處理裝置203之一例的剖面圖。 　　在本例中，作為表面改質處理裝置203，以藉由熱處理去除膜中雜質或副生成物的熱處理裝置為例進行說明。
表面改質處理裝置203，係如圖13所示，具有：腔室220，可進行抽真空；及載置台223，在其中載置晶圓W，在載置台223，係埋設有加熱器224，藉由該加熱器224，對被施予SiO2 膜之蝕刻處理後的晶圓W進行加熱，使存在於膜中之雜質或附著於晶圓W表面的副生成物熱分解或揮發而加以去除。在腔室220之側面，係設置有在與真空搬送室201之間搬送晶圓的搬入搬出口234，該搬入搬出口234，係可藉由閘閥G進行開關。在腔室220之側壁上部，係連接有氣體供給路徑225，氣體供給路徑225，係被連接於惰性氣體供給源230。又，在腔室220之底壁，係連接有排氣路徑227，排氣路徑227，係被連接於真空泵233。在氣體供給路徑225，係設置有流量調節閥231，在排氣路徑227，係設置有壓力調整閥232，藉由調整該些閥的方式，使腔室220內成為預定壓力的N2 氣體氛圍，進行熱處理。作為惰性氣體，係可使用N2 氣體或Ar氣體等的稀有氣體。
在像這樣的表面改質處理裝置203中，係藉由SiO2 膜蝕刻，例如將成為了圖10(a)之構造的晶圓W搬入至腔室220內，並載置於載置台223。而且，一面將N2 氣體等的惰性氣體導入至腔室220內而成為預定之減壓氛圍，一面藉由加熱器224，將晶圓W加熱至150～400℃例如250℃。藉此，可使膜中之雜質或附著於晶圓W之NH4 或HF2 等的副生成物熱分解或揮發。
另外，亦可將H2 O蒸氣導入至腔室220內，以較佳為20～100℃，更佳為20～80℃進行反應處理，藉此，使膜中之雜質或附著於晶圓W的副生成物與H2 O反應而加以去除。
另外，在本例中，雖係表示了「使用將氧化膜蝕刻裝置202、表面改質處理裝置203及SiN膜蝕刻裝置204連接於真空搬送室201的集群式者作為處理系統200，以in-situ進行SiO2 膜之蝕刻、表面改質處理及SiN膜之蝕刻」的例子，但亦可單獨地使用該些裝置而以ex-situ進行。
又，如上述般，當以濕處理進行表面改質處理的情況下，係可使用圖14所示者作為表面改質處理裝置之一例。如該圖所示般，表面改質處理裝置250，係具有：液處理槽251，儲存液體L而進行處理。晶圓保持構件252所保持之複數個晶圓W可被浸泡於液處理槽251所儲存的液體L。晶圓保持構件252，係具有複數個晶圓保持棒252a，藉由晶圓保持棒252a保持複數個晶圓W。晶圓保持構件252，係可藉由搬送裝置(未圖示)上下移動及水平移動，搬送所保持的複數個晶圓W。
在液處理槽251內，係設置有噴嘴253，在噴嘴253，係連接有液供給配管254。可從液體供給機構255對液供給配管254供給預定液體。
在液處理槽251之底部，係連接有排液配管256，可藉由排液機構257，經由排液配管256使液處理槽251內的液體排出。
作為表面改質處理，當進行液體的H2 O(純水)所致之處理的情況下，係使用純水作為從液體供給機構255供給的液體。又，作為表面改質處理，當進行具有使界面活性劑吸附於晶圓表面的工程與H2 O(純水)所致之濕式洗淨工程之處理的情況下，係可使用純水及界面活性劑作為從液體供給機構255供給的液體並選擇性地供給該些，或將液處理層251準備純水用與界面活性劑用的2種類。
在像這樣所構成的表面改質處理裝置250中，當表面改質處理為液體的H2 O(純水)所致之處理的情況下，係在對液處理槽251內供給純水並儲存的狀態下，藉由將複數片晶圓W浸泡於純水的方式來進行。又，當表面改質處理為具有使界面活性劑吸附於晶圓表面的工程與H2 O(純水)所致之濕式洗淨工程之處理的情況下，係首先，在對液處理槽251內供給界面活性劑並儲存的狀態下，將複數片晶圓W浸泡於界面活性劑，其後，在切換供給至液處理槽251內之液體為純水並儲存純水的狀態下，或對其他液處理槽251內供給純水並儲存的狀態下，將複數片晶圓W浸泡於純水。
可使用圖15所示者作為以濕處理進行表面改質處理的情況下之表面改質處理裝置的其他例子。如該圖所示般，表面改質處理裝置260，係具有：腔室261；旋轉卡盤262，在腔室261內，可旋轉地保持晶圓W；馬達263，使旋轉卡盤262旋轉；噴嘴264，對被保持於旋轉卡盤262的晶圓W吐出液體；及液體供給機構265，對噴嘴264供給液體。藉由液供給配管266，液體從液體供給機構265被供給至噴嘴264。可從液體供給機構265供給預定液體。
作為表面改質處理，當進行液體的H2 O(純水)所致之處理的情況下，係使用純水作為從液體供給機構265供給的液體。又，作為表面改質處理，當進行具有使界面活性劑吸附於晶圓表面的工程與H2 O(純水)所致之濕式洗淨工程之處理的情況下，係可使用純水及界面活性劑作為從液體供給機構265供給的液體並選擇性地供給該些。
在腔室261內，係設置有用以覆蓋被保持於旋轉卡盤262之晶圓W的罩杯267。在罩杯267之底部，係以朝腔室261之下方延伸的方式，設置有用於排氣及排液的排氣/排液管268。在腔室261之側壁，係設置有用於搬入搬出晶圓W的搬入搬出口269。
在像這樣所構成的表面改質處理裝置260中，係藉由搬送裝置(未圖示)，將一片晶圓W搬入至腔室261內，並裝設於旋轉卡盤262。在該狀態下，一面藉由馬達263使旋轉卡盤262與晶圓一起旋轉，一面從液體供給機構265經由液供給配管266使液體自噴嘴264吐出，並對晶圓W的表面整面供給液體。
作為表面改質處理，當進行液體的H2 O(純水)所致之處理的情況下，係藉由從液體供給機構265經由液供給配管266及噴嘴264，將純水供給至旋轉的晶圓W上並使純水擴散於晶圓W之整面的方式來進行。
作為表面改質處理，當進行具有使界面活性劑吸附於晶圓表面的工程與H2 O(純水)所致之濕式洗淨工程之處理的情況下，係首先，從液體供給機構265經由液供給配管266及噴嘴264，將界面活性劑供給至旋轉的晶圓W上並使界面活性劑擴散地吸附於晶圓W之整面，其次，切換從液體供給機構265供給之液體為純水，將純水供給至晶圓上而進行濕式洗淨。
＜實驗例＞ 　　其次，說明關於本發明的實驗例｡
(實驗例1) 　　在此，係對於作為SiN膜之藉由使用了二氯矽烷(Si2 H2 Cl2 )氣體及NH3 氣體之CVD而形成的SiN膜及熱氧化膜(SiO2 膜)、多晶矽膜，使用作為蝕刻氣體的HF氣體，使溫度及壓力變化而進行蝕刻。蝕刻之際的條件，係設成為HF氣體之流量：1500sccm、壓力：30Torr(4000Pa)及50Torr(6665Pa)、溫度：50～150℃。
圖16，係表示溫度70℃時之壓力與各膜之蝕刻量(nm)和SiN膜相對於熱氧化膜之選擇比及SiN膜相對於多晶矽膜之選擇比之關係的圖。又，圖17，係表示壓力50Torr時之溫度與各膜之蝕刻量(nm)和SiN膜相對於熱氧化膜及多晶矽膜之選擇比之關係的圖。
如圖16所示般，可知：壓力越高，則SiN膜之蝕刻量越增加，且SiN膜相對於熱氧化膜之選擇比及SiN膜相對於多晶矽膜之選擇比越高。又，如圖17所示般，可知：溫度50～120℃之範圍為選擇比的容許範圍，特別是，在70℃中，SiN膜之蝕刻量變多，且SiN膜相對於熱氧化膜之選擇比及SiN膜相對於多晶矽膜之選擇比變高。在壓力50Torr、溫度70℃中，可獲得SiN膜相對於熱氧化膜之選擇比高至15以上、SiN膜相對於多晶矽膜之選擇比高至100以上的值。
另外，在圖16及圖17雖未表示，但對於SiGe膜，係表示與多晶矽膜相同的傾向，在壓力50Torr、溫度70℃中，對於SiN膜之SiGe膜的選擇比，亦可獲得100以上之較高的值。
(實驗例2) 　　在此，係對於形成有CVD所致之SiO2 膜的晶圓，首先使用HF氣體及NH3 氣體，以壓力：333Pa(2.5Torr)、溫度：100℃之條件進行SiO2 膜的COR處理後，藉由250℃的加熱處理去除AFS而進行SiO2 膜之蝕刻。其後，就「對於該晶圓直接進行SiN膜蝕刻條件之處理(HF氣體處理+加熱處理)者(樣品1)」、「在進行純水處理後，進行SiN膜蝕刻條件之處理者(樣品2)」、「在進行具有使界面活性劑吸附之工程與H2 O(純水)所致之濕式洗淨工程的處理後，進行SiN膜蝕刻條件之處理者(樣品3)」而言，調查SiO2 膜的表面狀態。
另外，SiN膜蝕刻條件之處理，係設成為以HF氣體流量：2000sccm、壓力：1333～1995Pa(10～15Torr)、溫度：50～75℃的條件進行氣體處理後，進行250℃之熱處理者。
其結果，在樣品1中，雖係在SiO2 膜表面大量產生孔蝕且表面粗糙亦差，但在樣品2中，係SiO2 膜表面之孔蝕的數量減少20%左右，且亦觀察到表面粗糙的改善。又，在樣品3中，係未觀察到SiO2 膜表面之孔蝕且表面粗糙亦被進一步改善。
＜其他應用＞ 　　以上，雖說明了關於本發明之實施形態，但本發明，係不限定於上述實施形態，可在不脫離其要旨的範圍內進行各種變形。
例如，上述實施形態之構造例，係僅為例示，只要是SiN膜與SiO2 、Si、SiGe共存的構造，則可應用。又，關於上述處理系統或個別之裝置的構造亦僅為例示，可藉由各種構成的系統或裝置，實施本發明之蝕刻方法。
11、21、31‧‧‧矽基板12、22a、22b、22c、32‧‧‧Si膜13、23、33‧‧‧SiGe膜14、16、25、35‧‧‧SiO2膜15、26、34‧‧‧SiN膜100、200‧‧‧處理系統105‧‧‧蝕刻裝置202‧‧‧氧化膜蝕刻裝置203、250、260‧‧‧表面改質處理裝置204‧‧‧SiN膜蝕刻裝置W‧‧‧晶圓
[圖1](a)，係表示應用本發明之第1實施形態之蝕刻方法之構造之一例的剖面圖；(b)，係表示蝕刻了(a)之構造之SiN膜後之半導體元件的剖面圖。 　　[圖2](a)，係表示應用本發明之第1實施形態之蝕刻方法之構造之其他例的剖面圖；(b)，係表示蝕刻了(a)之構造之SiN膜後之半導體元件的剖面圖。 　　[圖3]表示使用於本發明之第1實施形態之蝕刻方法之處理系統之一例的概略構成圖。 　　[圖4]表示被搭載於圖3之處理系統之蝕刻裝置的剖面圖。 　　[圖5]用以說明在藉由HF氣體蝕刻與包含雜質之SiO2 膜相鄰的SiN膜之際，SiO2 膜發生損傷之機制的圖。 　　[圖6]表示本發明之第2實施形態之蝕刻方法之第1例的流程圖。 　　[圖7]用以說明使用於表面改質處理之界面活性劑之功能的圖。 　　[圖8]表示應用本發明之第2實施形態之蝕刻方法之第2例之構造之一例的剖面圖。 　　[圖9]表示本發明之第2實施形態之蝕刻方法之第2例的流程圖。 　　[圖10]本發明之第2實施形態之蝕刻方法的第2例中之工程剖面圖；(a)，係表示SiO2 膜之蝕刻後的構造；(b)，係表示SiN膜之蝕刻(de-footing)後之半導體元件的剖面圖。 　　[圖11]表示使用於本發明之第2實施形態之第2例之蝕刻方法之處理系統之一例的概略構成圖。 　　[圖12]表示被搭載於圖11之處理系統之氧化膜蝕刻裝置的剖面圖。 　　[圖13]表示被搭載於圖11之處理系統之表面改質處理裝置的剖面圖。 　　[圖14]表示表面改質處理裝置之其他例的剖面圖。 　　[圖15]表示表面改質處理裝置之另外其他例的剖面圖。 　　[圖16]表示在實驗例中，以溫度70℃且使壓力變化地蝕刻SiN膜、熱氧化膜、多晶矽膜時之壓力與各膜之蝕刻量(nm)和SiN膜相對於熱氧化膜之選擇比及SiN膜相對於多晶矽膜之選擇比之關係的圖。 　　[圖17]表示在實驗例中，以壓力50Torr且使溫度變化地蝕刻SiN膜、熱氧化膜、多晶矽膜時之溫度與各膜之蝕刻量(nm)和SiN膜相對於熱氧化膜之選擇比及SiN膜相對於多晶矽膜之選擇比之關係的圖。
105‧‧‧蝕刻裝置
140‧‧‧腔室
142‧‧‧載置台
143‧‧‧氣體供給機構
144‧‧‧排氣機構
151‧‧‧腔室本體
151a‧‧‧側壁部
151b‧‧‧底部
152‧‧‧蓋部
153‧‧‧搬入搬出口
154‧‧‧閘閥
155‧‧‧蓋構件
156‧‧‧噴頭
157‧‧‧本體
157a‧‧‧側壁
157b‧‧‧上部壁
158‧‧‧噴淋板
159‧‧‧空間
161‧‧‧氣體導入路徑
162‧‧‧氣體吐出孔
165‧‧‧溫度調節器
171‧‧‧氣體供給配管
172‧‧‧惰性氣體供給配管
175‧‧‧HF氣體供給源
176‧‧‧惰性氣體供給源
179‧‧‧流量控制器
181‧‧‧排氣口
182‧‧‧排氣配管
183‧‧‧自動壓力控制閥(APC)
184‧‧‧真空泵
186a‧‧‧電容式壓力計
186b‧‧‧電容式壓力計
W‧‧‧晶圓

Claims (14)

  1. 一種蝕刻方法，其特徵係，在腔室內配置具有氮化矽膜、氧化矽膜、矽及矽鍺之被處理基板，僅將HF氣體或HF氣體與惰性氣體的混合氣體導入至前述腔室內，將前述腔室內的壓力設成為1333Pa~5332Pa，並將前述被處理基板之溫度設成為30~70℃，對前述腔室內供給氟化氫氣體，相對於前述氧化矽膜、矽及矽鍺，選擇性地蝕刻前述氮化矽膜。
  2. 如申請專利範圍第1項之蝕刻方法，其中，前述氮化矽膜相對於前述氧化矽膜的選擇比為5以上。
  3. 如申請專利範圍第2項之蝕刻方法，其中，前述氮化矽膜相對於前述氧化矽膜的選擇比為15以上。
  4. 如申請專利範圍第1項之蝕刻方法，其中，前述氮化矽膜相對於前述矽及矽鍺的選擇比為50以上。
  5. 如申請專利範圍第4項之蝕刻方法，其中， 前述氮化矽膜相對於前述矽及矽鍺的選擇比為100以上。
  6. 一種蝕刻方法，係對於具有氮化矽膜及氧化矽膜之被處理基板，選擇性地蝕刻前述氮化矽膜，該蝕刻方法，其特徵係，對前述被處理基板進行去除膜中之雜質的表面改質處理，其次，僅將HF氣體或HF氣體與惰性氣體的混合氣體導入至前述腔室內，將表面改質處理後之被處理基板保持於1333Pa~5332Pa的壓力下，並將前述被處理基板之溫度設成為30~70℃，對前述被處理基板供給HF氣體，選擇性地蝕刻前述氮化矽膜。
  7. 如申請專利範圍第6項之蝕刻方法，其中，在前述表面改質處理之前，蝕刻前述氧化矽膜。
  8. 如申請專利範圍第6或7項之蝕刻方法，其中，前述被處理基板，係更具有矽及矽鍺，並相對於前述矽及前述矽鍺選擇性地蝕刻前述氮化矽膜。
  9. 一種蝕刻方法，其特徵係，對具有氮化矽膜、氧化矽膜、矽及矽鍺之被處理基板， 首先蝕刻氧化矽膜，其次，進行去除膜中之雜質及被處理基板表面之副生成物的表面改質處理，其次，僅將HF氣體或HF氣體與惰性氣體的混合氣體導入至前述腔室內，將表面改質處理後之被處理基板保持於1333Pa~5332Pa的壓力下，並將前述被處理基板之溫度設成為30~70℃，對前述被處理基板供給HF氣體，選擇性地蝕刻前述氮化矽膜。
  10. 如申請專利範圍第9項之蝕刻方法，其中，前述氧化矽膜之蝕刻，係使用HF氣體及NH3氣體而進行。
  11. 如申請專利範圍第9項之蝕刻方法，其中，前述氧化矽膜之蝕刻，係藉由自由基處理而進行。
  12. 如申請專利範圍第6、7、9~11項中任一項之蝕刻方法，其中，前述表面改質處理，係在惰性環境下，藉由150~400℃之範圍的熱處理來進行。
  13. 如申請專利範圍第6、7、9~11項中任一項之蝕刻方法，其中，前述表面改質處理，係藉由使用了H2O之20~100℃ 之範圍的反應處理來進行。
  14. 如申請專利範圍第6、7、9~11項中任一項之蝕刻方法，其中，前述表面改質處理，係具有使界面活性劑吸附於被處理基板之表面的工程與H2O所致之濕式洗淨工程。
TW107116536A 2017-05-30 2018-05-16 蝕刻方法 TWI756425B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017106743 2017-05-30
JP2017-106743 2017-05-30
JP2017-162179 2017-08-25
JP2017162179A JP7109165B2 (ja) 2017-05-30 2017-08-25 エッチング方法

Publications (2)

Publication Number Publication Date
TW201907473A TW201907473A (zh) 2019-02-16
TWI756425B true TWI756425B (zh) 2022-03-01

Family

ID=64454623

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107116536A TWI756425B (zh) 2017-05-30 2018-05-16 蝕刻方法

Country Status (2)

Country Link
TW (1) TWI756425B (zh)
WO (1) WO2018220973A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6960953B2 (ja) * 2019-03-20 2021-11-05 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7349861B2 (ja) * 2019-09-24 2023-09-25 東京エレクトロン株式会社 エッチング方法、ダメージ層の除去方法、および記憶媒体
JP2021153141A (ja) * 2020-03-24 2021-09-30 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050061768A1 (en) * 2003-09-18 2005-03-24 Janos Fucsko Methods of etching silicon nitride substantially selectively relative to an oxide of aluminum and methods of forming trench isolation within a semiconductor substrate
US20100197143A1 (en) * 2009-02-03 2010-08-05 Tokyo Electron Limited Dry etching method for silicon nitride film
JP2014197603A (ja) * 2013-03-29 2014-10-16 東京エレクトロン株式会社 エッチング方法
TW201612976A (en) * 2014-06-27 2016-04-01 Tokyo Electron Ltd Etching method and storage medium

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347279A (ja) * 2002-05-24 2003-12-05 Renesas Technology Corp 半導体装置の製造方法
JP4933789B2 (ja) * 2006-02-13 2012-05-16 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
JP2012089805A (ja) * 2010-10-22 2012-05-10 Toshiba Corp エッチング装置およびエッチング方法
JP2012119539A (ja) * 2010-12-01 2012-06-21 Ulvac Japan Ltd ラジカルクリーニング方法及びラジカルクリーニング装置
JP5567087B2 (ja) * 2012-09-20 2014-08-06 株式会社東芝 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050061768A1 (en) * 2003-09-18 2005-03-24 Janos Fucsko Methods of etching silicon nitride substantially selectively relative to an oxide of aluminum and methods of forming trench isolation within a semiconductor substrate
US20100197143A1 (en) * 2009-02-03 2010-08-05 Tokyo Electron Limited Dry etching method for silicon nitride film
JP2014197603A (ja) * 2013-03-29 2014-10-16 東京エレクトロン株式会社 エッチング方法
TW201612976A (en) * 2014-06-27 2016-04-01 Tokyo Electron Ltd Etching method and storage medium

Also Published As

Publication number Publication date
WO2018220973A1 (ja) 2018-12-06
TW201907473A (zh) 2019-02-16

Similar Documents

Publication Publication Date Title
TWI648791B (zh) Etching method
KR102181910B1 (ko) 에칭 방법 및 잔사 제거 방법
JP7109165B2 (ja) エッチング方法
KR102629835B1 (ko) 기판 처리 장치
TWI815898B (zh) 蝕刻方法及蝕刻裝置
KR101974715B1 (ko) 산화막 제거 방법 및 제거 장치, 및 콘택 형성 방법 및 콘택 형성 시스템
KR101802595B1 (ko) 에칭 방법 및 기억 매체
KR101802580B1 (ko) 에칭 방법 및 기억 매체
TWI756425B (zh) 蝕刻方法
TWI608536B (zh) Etching method and memory medium
CN110942985A (zh) 蚀刻方法、蚀刻装置及存储介质
KR101678266B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
JP2019197903A (ja) 処理装置
KR20180116327A (ko) 기판 처리 방법
TW201941283A (zh) 蝕刻方法
TW202113966A (zh) 蝕刻方法及蝕刻裝置
JP7513775B2 (ja) 基板処理システム
CN109891555B (zh) 低温外延层形成方法