TWI753291B - 堆疊式晶片封裝 - Google Patents
堆疊式晶片封裝 Download PDFInfo
- Publication number
- TWI753291B TWI753291B TW108130785A TW108130785A TWI753291B TW I753291 B TWI753291 B TW I753291B TW 108130785 A TW108130785 A TW 108130785A TW 108130785 A TW108130785 A TW 108130785A TW I753291 B TWI753291 B TW I753291B
- Authority
- TW
- Taiwan
- Prior art keywords
- stacked
- chips
- chip package
- disposed
- conductive elements
- Prior art date
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一種堆疊式晶片封裝，其包含有複數個晶片、一絕緣層、至少一重分佈層以及至少一外部接點。該複數個晶片係相互堆疊形成堆疊晶片且封裝於一基板，且該些堆疊晶片之導電元件於該基板移除後外露於封裝材料。該絕緣層設置在該些堆疊晶片上。該絕緣層具有開口，分別對齊於該些導電元件。該重分佈層設置在該些開口內以接觸該些導電元件。該外部接點設置在該至少一重分佈層，用來作為該堆疊式晶片封裝的電路傳輸通道。
Description
本發明係提供一種半導體封裝，尤指一種堆疊式晶片封裝。
多個晶片的堆疊技術已應用在多種半導體封裝結構，以實現組件集合最小化之需求。打線接合法與具有微凸塊的矽晶穿孔法是常見的用於電連接堆疊晶片及外部接點的技術。然而，該些傳統作法有以下缺點。
當晶片以打線接合法連接到外部接點時，銲線之間需保留間隔以避免相鄰銲線意外導通。該間隔難以避免地會增加傳統堆疊晶片封裝的尺寸。因此，具有銲線的傳統堆疊晶片封裝無法有效縮減其體積。此外，傳統堆疊晶片封裝的銲線不能同時接合，故打線接合製程需耗費較長的製作時間。這樣一來，使用打線接合製程製作的傳統堆疊晶片封裝會具有較低的產能效率。
當晶片利用微凸塊及矽晶穿孔法進行接合時，矽晶穿孔法會增加堆疊高度及提高處理複雜性，導致堆疊晶片封裝有較高厚度和偏低製造良率。再者，微凸塊之間的對齊及定位精準度之要求極高，若傳統堆疊晶片封裝的尺寸增大，微凸塊間的位移量會相應提高進而導致較差的封裝良率。
本發明係提供一種堆疊式晶片封裝，以解決上述之問題。
本發明之申請專利範圍另揭露一種堆疊式晶片封裝，其包含有複數個晶片、一絕緣層、至少一重分佈層以及至少一外部接點。該複數個晶片係相互堆疊形成堆疊晶片且封裝於一基板，且該些堆疊晶片之導電元件於該基板移除後外露於封裝材料。該絕緣層設置在該些堆疊晶片上。該絕緣層具有開口，分別對齊於該些導電元件。該重分佈層設置在該些開口內以接觸該些導電元件。該外部接點設置在該至少一重分佈層，用來作為該堆疊式晶片封裝的電路傳輸通道。
10:堆疊式晶片封裝
12:晶片
12’:堆疊晶片
121:端邊
13:側面
14:絕緣層
16:重分佈層
18:外部接點
20:導電元件
22:開口
24:基板
26:金屬載體
28:釋放膜
30:絕緣膜
32:第一封裝材料
34:第二封裝材料
36:絕緣層
38:金屬薄膜
A:線條
S200、S202、S204、S206、S208、S210、S212、S214、S216:步驟
第1圖為本發明實施例之堆疊式晶片封裝之示意圖。
第2圖為本發明實施例之用來製作堆疊式晶片封裝的製造方法之流程圖。
第3A圖、第4A圖、第5A圖、第6A圖、第7A圖、第8A圖、第9A圖與第10A圖為本發明實施例之堆疊式晶片封裝在不同操作階段之外觀示意圖。
第3B圖、第4B圖、第5B圖、第6B圖、第7B圖、第8B圖、第9B圖與第10B圖為本發明實施例之堆疊式晶片封裝在不同操作階段之前視圖。
第11圖為第1圖所示堆疊式晶片封裝之前視圖。
請參閱第1圖，堆疊式晶片封裝10可包含複數個晶片12、絕緣層14、至少一個重分佈層16、以及至少一個外部接點18。重分佈層16與外部接點18的數量不限於圖式所示實施例，端視設計需求而定。複數個晶片12可相互堆疊形成堆疊晶片12’。複數個晶片12的多個導電元件20可位於堆疊晶片12’的側面13，並且外露於絕緣層14的開口22。重分佈層16與外部接點18可設置在絕緣層14，
並通過開口22連結導電元件20。本發明的製造方法可將重分佈層16與外部接點18同時連結到導電元件20，以建立堆疊式晶片封裝10的電路傳輸通道。
複數個晶片12組合形成的堆疊晶片12’可利用特定封裝材料進行封裝。當堆疊晶片12’被第一封裝材料與第二封裝材料封裝起來時，複數個晶片12的導電元件20仍可通過封裝材料顯露於外。絕緣層14可設置在堆疊晶片12’的外表面，此外表面即為導電元件20的所在位置。重分佈層16可設置在絕緣層14，並通過絕緣層14的開口22連結於導電元件20。重分佈層16可由金屬材料通過濺鍍製成，作為植球製程的黏附層、擴散障礙層和導電層。外部接點18可設置在重分佈層16，用來改變堆疊式晶片封裝10的接觸點位置，因此堆疊式晶片封裝10能適用於多種類的模組。
第2圖所述的製造方法可應用於第1圖所示的堆疊式晶片封裝10。請參閱第3A圖與第3B圖，執行步驟S200以將一晶片12的上表面接觸止抵另一晶片12的下表面，據此堆疊複數個晶片12以形成堆疊晶片12’。可在相鄰晶片12間塗佈黏膠以將複數個晶片12彼此固定在一起。藉由黏晶技術，複數個晶片12在堆疊時較佳係彼此交錯排列。請參閱第4A圖與第4B圖，執行步驟S202以利用第一封裝材料32封裝堆疊晶片12’。第一封裝材料32係用來限制鄰近晶片12的相對運動，並可用於保護堆疊晶片12’。
請參閱第5A圖與第5B圖，執行步驟S204，切除堆疊晶片12’的端邊121，露出導電元件20以供進行後續的接點對齊，且還會進一步切除堆疊晶片12’的不具外露接點的其它端邊122以達成邊緣對齊之目的。請參閱第6A圖與第6B圖，執行步驟S206，翻轉堆疊晶片12’，使堆疊晶片12’的具有導電元件20的側面
13面向基板24，藉此將側面13設置在基板24上。基板24可包含金屬載體26與釋放膜28。堆疊晶片12’可利用釋放膜28設置在金屬載體26。基板24可利用黏晶技術與金屬濺鍍技術結合於堆疊晶片12’。
請參閱第7A圖與第7B圖，執行步驟S208，利用第二封裝材料34封裝堆疊晶片12’與基板24。第二封裝材料34用來固定鄰近堆疊晶片12’之間的相對移動，並能以包覆方式保護堆疊晶片12’。請參閱第8A圖與第8B圖，執行步驟S210以翻轉由第二封裝材料34封裝的堆疊晶片12’，並移除釋放膜28以分開金屬載體26與堆疊晶片12’，此時導電元件20會外露於堆疊晶片12’的側面。請參閱第9A圖與第9B圖，執行步驟S212以在堆疊晶片12’上形成絕緣膜30。絕緣膜30可根據導電元件20的位置進行蝕刻，形成具有開口22的絕緣層14。在其它可能的實施態樣中，具有開口22的絕緣層14另可預先製作完成，然後再以開口22對齊導電元件20之方式設置於堆疊晶片12’。
請參閱第10A圖與第10B圖，執行步驟S214，將重分佈層16設置在絕緣層14上，並通過開口22接觸導電元件20。在本實施例中，另一個絕緣層36亦可形成在重分佈層16上，且金屬薄膜38可形成於絕緣層36以通過絕緣層36之開口接觸重分佈層16。請參閱第11圖，執行步驟S216，設置外部接點18在金屬薄膜38，且外部接點18可通過重分佈層16與金屬薄膜38電連接於導電元件20。最後，堆疊晶片12’便可沿著線條A進行切割。外部接點18可為錫球、錫膏、接觸電極或針腳。
本發明中，堆疊式晶片封裝係將多個晶片堆疊起來形成晶片堆疊組合，然後翻轉晶片堆疊組合，使晶片堆疊組合之具有導電元件的側面設置在基
板上，再將晶片堆疊組合與基板以第二封裝材料進行封裝。本發明的堆疊式晶片封裝不進行第二封裝材料之移除，而是分離基板與晶片堆疊組合以外露具有導電元件的側面。絕緣層、重分佈層、金屬薄膜與外部接點係根據重分佈製程(redistribution layer process,RDL)與底層金屬薄膜製程(under bump metallurgy process,UBM)依序設置在晶片堆疊組合。因此，本發明可快速製造出具有高容量特性的堆疊式晶片封裝，藉此降低製造成本及提升產能，並能利用其特定結構設計進一步提供電磁屏蔽功能。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
S200、S202、S204、S206、S208、S210、S212、S214、S216:步驟
Claims (10)
- 一種堆疊式晶片封裝，其包含有：一第一封裝材料，具有一第一凹陷空間；一第二封裝材料，具有一第二凹陷空間，該第二封裝材料包覆該第一封裝材料以使該第二凹陷空間之一內底面接觸該第一封裝材料之一外底面；複數個晶片，其係相互堆疊形成堆疊晶片，該些堆疊晶片設置在該第一凹陷空間內以限制該些堆疊晶片內的鄰近晶片的相對運動，該些堆疊晶片設置在該第二凹陷空間且封裝於一基板，以限制該些堆疊晶片之間的相對移動，該些堆疊晶片之導電元件於該基板移除後外露於該第一封裝材料；一絕緣層，設置在該些堆疊晶片上，該絕緣層具有開口，分別對齊於該些導電元件；至少一重分佈層，設置在該些開口內以接觸該些導電元件；以及至少一外部接點，設置在該至少一重分佈層，用來作為該堆疊式晶片封裝的電路傳輸通道。
- 如請求項1所述之堆疊式晶片封裝，其中該複數個晶片係以一晶片的上表面接觸另一晶片的下表面進行堆疊，並且該些導電元件設置在該些堆疊晶片之一側面。
- 如請求項2所述之堆疊式晶片封裝，其中該些堆疊晶片進行翻轉使該些導電元件朝向上方以供進行封裝。
- 如請求項1所述之堆疊式晶片封裝，其中該些堆疊晶片之一端邊被切除以對齊位於該些堆疊晶片之一側面的該些導電元件。
- 如請求項4所述之堆疊式晶片封裝，其中該些堆疊晶片之其它端邊被切除以進行邊緣對齊。
- 如請求項1所述之堆疊式晶片封裝，其中該複數個晶片被封裝以形成該些堆疊晶片，並且該些堆疊晶片設置在一基板以供進行另一次封裝。
- 如請求項6所述之堆疊式晶片封裝，其中該基板包含一金屬載體以及一釋放膜，該些堆疊晶片利用該釋放膜設置在該金屬載體，並且該釋放膜之移除可分離該金屬載體與該些堆疊晶片。
- 如請求項1所述之堆疊式晶片封裝，其中一絕緣膜設置在該些堆疊晶片，並且該絕緣膜根據該些導電元件之位置進行蝕刻以形成具有該些開口之該絕緣層。
- 如請求項1所述之堆疊式晶片封裝，其中該基板利用黏晶技術與金屬濺鍍技術結合於該些堆疊晶片。
- 如請求項1所述之堆疊式晶片封裝，其中該複數個晶片利用黏晶技術進行交錯堆疊。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/386,276 | 2019-04-17 | ||
| US16/386,276 US11024603B2 (en) | 2018-01-10 | 2019-04-17 | Manufacturing method and a related stackable chip package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202040784A TW202040784A (zh) | 2020-11-01 |
| TWI753291B true TWI753291B (zh) | 2022-01-21 |
Family
ID=74201496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108130785A TWI753291B (zh) | 2019-04-17 | 2019-08-28 | 堆疊式晶片封裝 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI753291B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW202320276A (zh) * | 2021-11-04 | 2023-05-16 | 胡迪群 | 半導體基板結構及其製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130147063A1 (en) * | 2011-12-09 | 2013-06-13 | Samsung Electronics Co., Ltd. | Methods of fabricating fan-out wafer level packages and packages formed by the methods |
| US20180040587A1 (en) * | 2016-08-08 | 2018-02-08 | Invensas Corporation | Vertical Memory Module Enabled by Fan-Out Redistribution Layer |
-
2019
- 2019-08-28 TW TW108130785A patent/TWI753291B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130147063A1 (en) * | 2011-12-09 | 2013-06-13 | Samsung Electronics Co., Ltd. | Methods of fabricating fan-out wafer level packages and packages formed by the methods |
| US20180040587A1 (en) * | 2016-08-08 | 2018-02-08 | Invensas Corporation | Vertical Memory Module Enabled by Fan-Out Redistribution Layer |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202040784A (zh) | 2020-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7575953B2 (en) | Stacked die with a recess in a die BGA package | |
| US20180076179A1 (en) | Stacked type chip package structure and manufacturing method thereof | |
| US7170183B1 (en) | Wafer level stacked package | |
| JP5118942B2 (ja) | スルーシリコンビアスタックパッケージ及びその製造方法 | |
| US9607963B2 (en) | Semiconductor device and fabrication method thereof | |
| WO2014120484A1 (en) | Top package of a package-on-package for memory dies | |
| TWI662677B (zh) | 堆疊式封裝結構及其製造方法 | |
| CN110021572B (zh) | 堆叠式封装结构及其制造方法 | |
| TWI753291B (zh) | 堆疊式晶片封裝 | |
| US9893037B1 (en) | Multi-chip semiconductor package, vertically-stacked devices and manufacturing thereof | |
| US11121105B2 (en) | Semiconductor devices and methods of manufacturing semiconductor devices | |
| TW201709328A (zh) | 系統級封裝及其製造方法 | |
| KR20100050976A (ko) | 반도체 패키지 및 그의 제조 방법 | |
| US11024603B2 (en) | Manufacturing method and a related stackable chip package | |
| US10361146B2 (en) | Semiconductor package with multiple stacked leadframes and a method of manufacturing the same | |
| CN112635455A (zh) | 半导体设备封装和其制造方法 | |
| KR20230039416A (ko) | 반도체 패키지 | |
| KR100808586B1 (ko) | 적층형 패키지 | |
| KR20090074502A (ko) | 스택 패키지 |