TWI750049B - 畫素驅動電路 - Google Patents

畫素驅動電路 Download PDF

Info

Publication number
TWI750049B
TWI750049B TW110107141A TW110107141A TWI750049B TW I750049 B TWI750049 B TW I750049B TW 110107141 A TW110107141 A TW 110107141A TW 110107141 A TW110107141 A TW 110107141A TW I750049 B TWI750049 B TW I750049B
Authority
TW
Taiwan
Prior art keywords
switch
terminal
control signal
period
control
Prior art date
Application number
TW110107141A
Other languages
English (en)
Other versions
TW202234367A (zh
Inventor
林容甫
吳佳恩
王賢軍
李明賢
張琬珩
張書瀚
蘇松宇
戴俊翔
黃文瑜
林嘉彥
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW110107141A priority Critical patent/TWI750049B/zh
Priority to CN202111221786.6A priority patent/CN113920926B/zh
Application granted granted Critical
Publication of TWI750049B publication Critical patent/TWI750049B/zh
Publication of TW202234367A publication Critical patent/TW202234367A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本發明提出一種畫素驅動電路，具有發光單元、七或八個開關與一個電容。其中驅動開關的控制端與一端之間串連了一個開關與電容，透過電容的耦合可以補償臨界電壓與電壓壓降，藉此發光單元會提供一致的亮度。

Description

畫素驅動電路
本揭露是有關於發光二極體的畫素驅動電路。
目前發光二極體已經廣泛地應用於各類型的顯示器當中。發光二極體發光時的亮度與其驅動電流的大小有關，而其驅動電流的大小係由驅動電晶體來控制。然而，因為製程的變異會造成顯示器中的每個畫素的驅動電晶體的臨界電壓(threshold voltage，Vth)不盡相同，如此一來將會使得不同畫素之中的發光二極體具有不同的驅動電流而使每個發光二極體的亮度不一，進而造成顯示器在顯示畫面的時候會有亮度不均勻的問題。此外，驅動電流示由操作電壓所提供，而操作電壓容易因為傳遞路徑中的線阻產生壓降(IR drop)，使得每個畫素的操作電壓不同，使驅動電流產生誤差。
因此，如何針對顯示器畫素之驅動電晶體的臨界電壓做補償，並也對操作電壓做補償，是本領域的技術人員所致力研究的目標。
本揭露的實施例提出一種畫素驅動電路，包括以下元件。發光單元具有第一端及第二端，發光單元的第一端連接至第一操作電壓。第一開關具有第一端、第二端及一控制端，第一開關的第一端連接至發光單元的第二端，第一開關的控制端連接至第一控制訊號。第二開關具有第一端、第二端及一控制端，第二開關的第一端連接至第一開關的第二端，第二開關的第二端連接至第二操作電壓。第三開關具有第一端、第二端及一控制端，第三開關的第一端連接至第二開關的控制端，第三開關的第二端連接至第一操作電壓，第三開關的控制端連接至第二控制訊號。第四開關具有第一端、第二端及一控制端，第四開關的第一端連接至第一開關的第二端及第二開關的第一端，第四開關的第二端連接至第一操作電壓，第四開關的控制端連接至第二控制訊號。電容具有第一端及第二端，電容的第一端連接至第一開關的第二端、第二開關的第一端及第四開關的第一端。第五開關具有第一端、第二端及一控制端，第五開關的第一端連接至電容的第二端，第五開關的第二端連接至第二開關的控制端及第三開關的第一端，第五開關的控制端連接至第一控制訊號。第六開關具有第一端、第二端及一控制端，第六開關的第一端連接至電容的第二端及第五開關的第一端，第六開關的第二端連接至第一二極體訊號，第六開關的控制端連接至第三控制訊號。第七開關具有第一端、第二端及一控制端，第七開關的第一端連接至第二開關的控制端、第三開關的第一端及第五開關的第二端，第七開關的第二端連接至第二二極體訊號，第七開關的控制端連接至第三控制訊號。第八開關具有第一端、第二端及一控制端，第八開關的第一端連接至電容的第二端、第五開關的第一端及第六開關的第一端，第八開關的第二端連接至第二操作電壓，第八開關的控制端連接至第二控制訊號。
在一些實施例中，畫素驅動電路依序操作於第一期間、第二期間及第三期間。在第一期間內，第一開關、第二開關、第五開關、第六開關及第七開關處於一截止狀態，第三開關、第四開關及第八開關處於一導通狀態。在第二期間內，第一開關、第三開關、第四開關、第五開關及第八開關處於截止狀態，第二開關、第六開關及第七開關處於導通狀態。在第三期間內，第三開關、第四開關、第六開關、第七開關及第八開關處於截止狀態，第一開關、第二開關及第五開關處於導通狀態。
本揭露的實施例提出一種畫素驅動電路，包括以下元件。發光單元具有第一端及第二端，發光單元的第一端連接至第一操作電壓。第一開關具有第一端、第二端及控制端，第一開關的第一端連接至發光單元的第二端，第一開關的控制端連接至第一控制訊號。第二開關具有第一端、第二端及控制端，第二開關的第一端連接至第一開關的第二端，第二開關的第二端連接至第二操作電壓。第三開關具有第一端、第二端及控制端，第三開關的第一端連接至第二開關的控制端，第三開關的第二端連接至第一開關的第二端及第二開關的第一端，第三開關的控制端連接至第二控制訊號。第四開關具有第一端、第二端及控制端，第四開關的第一端連接至第一開關的第二端、第二開關的第二端及第三開關的第二端，第四開關的第二端連接至第一操作電壓，第四開關的控制端連接至第二控制訊號。電容具有第一端及第二端，電容的第一端連接至第一開關的第二端、第二開關的第一端、第三開關的第二端及第四開關的第一端。第五開關具有第一端、第二端及控制端，第五開關的第一端連接至電容的第二端，第五開關的第二端連接至第二開關的控制端及第三開關的第一端，第五開關的控制端連接至第一控制訊號。第六開關具有第一端、第二端及控制端，第六開關的第一端連接至電容的第二端及第五開關的第一端，第六開關的第二端連接至第一二極體訊號，第六開關的控制端連接至第三控制訊號。第七開關具有第一端、第二端及控制端，第七開關的第一端連接至第二開關的控制端、第三開關的第一端及第五開關的第二端，第七開關的第二端連接至第二二極體訊號，第七開關的控制端連接至第四控制訊號。
在一些實施例中，畫素驅動電路依序操作於第一期間、第二期間、第三期間及第四期間。在第一期間內，第一開關、第二開關、第五開關、第六開關及第七開關處於截止狀態，第三開關及第四開關處於導通狀態。在第二期間內，第一開關、第二開關、第五開關及第七開關處於截止狀態，第三開關、第四開關及第六開關處於導通狀態。在第三期間內，第一開關、第三開關、第四開關及第五開關處於截止狀態，第二開關、第六開關及第七開關處於導通狀態。在第四期間內，第三開關、第四開關、第六開關及第七開關處於截止狀態，第二開關及第五開關處於導通狀態。
在一些實施例中，第一開關至第七開關為N型電晶體，第一操作電壓低於第二操作電壓。在第一期間內，第一控制訊號、第三控制訊號及第四控制訊號位於低準位，第二控制訊號位於高準位。在第二期間內，第一控制訊號及第四控制訊號位於低準位，第二控制訊號及第三控制訊號位於高準位。在第三期間內，第一控制訊號及第二控制訊號位於低準位，第三控制訊號及第四控制訊號位於高準位。在第四期間內，第一控制訊號位於高準位，第二控制訊號、第三控制訊號及第四控制訊號位於低準位。
在一些實施例中，第一開關至第七開關為P型電晶體，第一操作電壓大於第二操作電壓。在第一期間內，第一控制訊號、第三控制訊號及第四控制訊號位於高準位，第二控制訊號位於低準位。在第二期間內，第一控制訊號及第四控制訊號位於高準位，第二控制訊號及第三控制訊號位於低準位。在第三期間內，第一控制訊號及第二控制訊號位於高準位，第三控制訊號及第四控制訊號位於低準位。在第四期間內，第一控制訊號位於低準位，第二控制訊號、第三控制訊號及第四控制訊號位於高準位。
在一些實施例中，畫素驅動電路還包括第八開關，其具有第一端、第二端及控制端。第八開關的第一端連接至電容的第二端、第五開關的第一端及第六開關的第一端，第八開關的第二端連接至第一二極體訊號，第八開關的控制端連接至第二控制訊號。
在一些實施例中，畫素驅動電路依序操作於第一期間、第二期間及第三期間，第三控制訊號相同於第四控制訊號。在第一期間內，第一開關、第二開關、第五開關、第六開關及第七開關處於截止狀態，第三開關、第四開關及第八開關處於導通狀態。在第二期間內，第一開關、第三開關、第四開關、第五開關及第八開關處於截止狀態，第二開關、第六開關及第七開關處於導通狀態。在第三期間內，第三開關、第四開關、第六開關、第七開關及第八開關處於截止狀態，第一開關、第二開關及第五開關處於導通狀態。
在一些實施例中，第一開關至第八開關為N型電晶體，第一操作電壓低於第二操作電壓。在第一期間內，第一控制訊號及第三控制訊號位於低準位，第二控制訊號位於高準位。在第二期間內，第一控制訊號及第二控制訊號位於低準位，第三控制訊號位於高準位。在第三期間內，第一控制訊號位於高準位，第二控制訊號及第三控制訊號位於低準位。
在一些實施例中，第一開關至第八開關為P型電晶體，第一操作電壓高於第二操作電壓。在第一期間內，第一控制訊號及第三控制訊號位於高準位，第二控制訊號位於低準位。在第二期間內，第一控制訊號及第二控制訊號位於高準位，第三控制訊號位於低準位。在第三期間內，第一控制訊號位於低準位，第二控制訊號及第三控制訊號位於高準位。
在上述的畫素驅動電路中，由於臨界電壓與操作電壓的補償，使得發光單元會提供一致的亮度。
關於本文中所使用之「第一」、「第二」等，並非特別指次序或順位的意思，其僅為了區別以相同技術用語描述的元件或操作。本文所提到的連接可以是直接連接。
本揭露提出的畫素驅動電路，可以補償臨界電壓與操作電壓，使得發光單元可以提供一致的亮度，以下將舉多個實施例來說明。
[第一實施例]
圖1是根據第一實施例繪示畫素驅動電路的電路架構圖。畫素驅動電路100可以設置在顯示面板中做為一像素，本揭露並不在此限。畫素驅動電路100包括了發光單元110、開關T1~T17與電容C1。發光單元110例如為發光二極體，此發光二極體的尺寸可以是微米等級或其他合適的大小，本揭露並不在此限。在圖1的實施例中，開關T1~T7例如為薄膜電晶體(thin film transistor)，且為N型電晶體。
發光單元110具有第一端110-1及第二端110-2，發光單元110的第一端110-1連接至操作電壓VSS。開關T1具有第一端T1-1、第二端T1-2及控制端T1-3，其中開關T1的第一端T1-1連接至發光單元110的第二端110-2，開關T1的控制端T1-3連接至控制訊號EM。開關T2具有第一端T2-1、第二端T2-2及控制端T2-3，開關T2的第一端T2-1連接至開關T1的第二端T1-2，開關T2的第二端T2-2連接至操作電壓VDD，其中操作電壓VDD大於操作電壓VSS。開關T3具有第一端T3-1、第二端T3-2及控制端T3-3，開關T3的第一端T3-1連接至開關T2的控制端T2-3，開關T3的第二端T3-2連接至開關T1的第二端T1-2及開關T2的第一端T2-1，開關T3的控制端T3-3連接至控制訊號Sn1。開關T4具有第一端T4-1、第二端T4-2及控制端T4-3，開關T4的第一端T4-1連接至開關T1的第二端T1-2、開關T2的第二端T2-2及開關T3的第二端T3-2，開關T4的第二端T4-2連接至操作電壓VSS，開關T4的控制端T4-3連接至控制訊號Sn1。
電容C1具有第一端C1-1及第二端C1-2，電容C1的第一端C1-1連接至開關T1的第二端T1-2、開關T2的第一端T2-1、開關T3的第二端T3-2及開關T4的第一端T4-1。開關T5具有第一端T5-1、第二端T5-2及控制端T5-3，開關T5的第一端T5-1連接至電容C1的第二端C1-2，開關T5的第二端T5-2連接至開關T2的控制端T2-3及開關T3的第一端T3-1，開關T5的控制端T5-3連接至控制訊號EM。開關T6具有第一端T6-1、第二端T6-2及控制端T6-3，開關T6的第一端T6-1連接至電容C1的第二端C1-2及開關T5的第一端T5-1，開關T6的第二端T6-2連接至二極體訊號SL，開關T6的控制端T6-3連接至控制訊號Sn2。開關T7具有第一端T7-1、第二端T7-2及控制端T7-3，開關T7的第一端T7-1連接至開關T2的控制端T2-3、開關T3的第一端T3-1及開關T5的第二端T5-2，開關T7的第二端T7-2連接至二極體訊號Ref，開關T7的控制端T7-3連接至控制訊號Sn3。為了說明起見，在圖1中還繪示了節點A、B、C。
圖2是根據第一實施例繪示畫素驅動電路中各個訊號與節點電壓的時序圖。請參照圖2，畫素驅動電路依序操作於第一期間210、第二期間220、第三期間230及第四期間240。
圖3是根據第一實施例繪示在第一期間內畫素驅動電路的開關示意圖。請參照圖2與圖3，在第一期間內210，控制訊號Sn1位於高準位，控制訊號Sn2、控制訊號Sn3與控制訊號EM位於低準位。因此，在第一期間210內，開關T1、開關T2、開關T5、開關T6及開關T7處於截止狀態，開關T3及開關T4處於導通狀態。此時，節點A與節點C的電位相同於操作電壓VSS。
圖4是根據第一實施例繪示在第二期間內畫素驅動電路的開關示意圖。請參照圖2與圖4，在第二期間220內，控制訊號Sn1與控制訊號Sn2位於高準位，控制訊號Sn3及控制訊號EM位於低準位。因此，在第二期間220內，開關T1、開關T2、開關T5及開關T7處於截止狀態，開關T3、開關T4及開關T6處於導通狀態。此時，節點A的電位相同於操作電壓VSS。二極體訊號SL提供資料電壓V data，節點B的電位相同於資料電壓V data。節點C的電位相同於操作電壓VSS。
圖5是根據第一實施例繪示在第三期間內畫素驅動電路的開關示意圖。請參照圖2與圖5，在第三期間230內，控制訊號Sn1及控制訊號EM位於低準位，控制訊號Sn2及控制訊號Sn3位於高準位。因此，在第三期間230內，開關T1、開關T3、開關T4及開關T5處於截止狀態，開關T2、開關T6及開關T7處於導通狀態。此時，二極體訊號Ref提供參考電壓V ref，節點A的電位相同於參考電壓V ref。節點B的電位相同於資料電壓Vdata。在第三期間230的一開始開關T2為導通狀態，接著節點C的電位會不斷上升，一直達到電位V ref-V th_T2則開關T2切換為截止狀態，其中Vth_T2為開關T2的臨界電壓。
圖6是根據第一實施例繪示在第四期間內畫素驅動電路的開關示意圖。請參照圖2與圖6，在第四期間240內，控制訊號Sn1、控制訊號Sn2及控制訊號Sn3位於低準位，控制訊號EM位於高準位。因此，在第四期間240內，開關T3、開關T4、開關T6及開關T7處於截止狀態，開關T2及開關T5處於導通狀態。此時，節點C的電位相同於VSS+V LED，其中V LED為發光單元110導通時兩端之間的跨壓。由於節點C的電位從第三期間230的Vref-V th_T2改變為第四期間240的VSS+V LED，變化量為VSS+V LED-V ref+V th_T2，因此節點B的電位會從V data改變為V data+VSS+V LED-V ref+V th_T2。節點A的電位則相同於節點B的電位，此電位會導通開關T2產生電流I d，此電流I d的大小如以下數學式1所示。 [數學式1]
Figure 02_image001
Figure 02_image003
Figure 02_image005
其中K為常數，V A為節點A的電位，V C為節點C的電位。值得注意的是，在數學式1中臨界電壓V th_T2以及參考電壓VSS因為補償而相互抵銷，因此電流I d已經不受臨界電壓V th_T2以及參考電壓VSS的影響。
[第二實施例]
圖7是根據第二實施例繪示畫素驅動電路的電路架構圖。請參照圖7，圖7與圖1的區別在於多了開關T8，開關T8具有第一端T8-1、第二端T8-2及第三端T8-3，開關T8的第一端T8-1連接至電容C1的第二端C1-2、開關T5的第一端T5-1及開關T6的第一端T6-1，開關T8的第二端T8-2連接至二極體訊號SL，開關T8的控制端T8-3連接至控制訊號Sn1。
圖8是根據第二實施例繪示畫素驅動電路中各個訊號與節點電壓的時序圖。請參照圖8，在第二實施例中，控制訊號Sn3與控制訊號Sn2相同，為了簡化起見以下不繪示控制訊號Sn3。畫素驅動電路依序操作於第一期間810、第二期間820與第三期間830。
圖9是根據第二實施例繪示在第一期間內畫素驅動電路的開關示意圖。請參照圖8與圖9，在第一期間810內，控制訊號Sn1位於高準位，控制訊號Sn2及控制訊號EM位於低準位。因此，在第一期間810內，開關T1、開關T2、開關T5、開關T6及開關T7處於截止狀態，開關T3、開關T4及開關T8處於導通狀態。此時，節點A的電位相同於操作電壓VSS。二極體訊號SL提供資料電壓V data，節點B的電位相同於資料電壓V data。節點C的電位相同於操作電壓VSS。
圖10是根據第二實施例繪示在第二期間內畫素驅動電路的開關示意圖。請參照圖8與圖10，在第二期間820內，控制訊號Sn1及控制訊號EM位於低準位，控制訊號Sn2位於高準位。因此，在第二期間820內，開關T1、開關T3、開關T4、開關T5及開關T8處於截止狀態，開關T2、開關T6及開關T7處於導通狀態。二極體訊號Ref提供參考電壓V ref，節點A的電位相同於參考電壓V ref。節點B的電位相同於資料電壓V data。在第二期間820的一開始開關T2為導通狀態，接著節點C的電位會不斷上升，一直達到電位V ref-V th_T2則開關T2切換為截止狀態，其中Vth_T2為開關T2的臨界電壓。
圖11是根據第二實施例繪示在第三期間內畫素驅動電路的開關示意圖。請參照圖8與圖11，在第三期間830內，控制訊號Sn1及控制訊號Sn2位於低準位，控制訊號EM位於高準位。因此，在第三期間830內，開關T3、開關T4、開關T6、開關T7及開關T8處於截止狀態，開關T1、開關T2及開關T5處於導通狀態。節點C的電位相同於VSS+V LED。由於節點C的電位從第二期間820的V ref-V th_T2改變為VSS+V LED，變化量為VSS+V LED-V ref+V th_T2，因此節點B的電位從V data改變為V data+VSS+V LED-V ref+V th_T2。節點A的電位相同於節點B的電位，此電位會導通開關T2產生電流I d，此電流I d的大小如同上述數學式1所示。
因此，在第二實施例中，臨界電壓V th_T2以及參考電壓VSS因為補償而相互抵銷，電流I d已經不受臨界電壓V th_T2以及參考電壓VSS的影響。
[第三實施例]
第三實施例相較於與第一實施例來說，是把N型電晶體改為P型電晶體。圖12是根據第三實施例繪示畫素驅動電路的電路架構圖，圖13是根據第三實施例繪示各個訊號與節點電壓的時序圖。在第一期間內210，控制訊號Sn1位於低準位，控制訊號Sn2、控制訊號Sn3與控制訊號EM位於高準位。在第二期間220內，控制訊號Sn1與控制訊號Sn2位於低準位，控制訊號Sn3及控制訊號EM位於高準位。在第三期間230內，控制訊號Sn1及控制訊號EM位於高準位，控制訊號Sn2及控制訊號Sn3位於低準位。在第四期間240內，控制訊號Sn1、控制訊號Sn2及控制訊號Sn3位於高準位，控制訊號EM位於低準位。本領域具有通常知識者當可根據上述第一實施例的說明理解第三實施例的電路與操作，在此並不重覆贅述。
[第四實施例]
第四實施例相較於與第二實施例來說，是把N型電晶體改為P型電晶體。圖14是根據第四實施例繪示畫素驅動電路的電路架構圖，圖15是根據第四實施例繪示各個訊號與節點電壓的時序圖。在第一期間810內，控制訊號Sn1位於低準位，控制訊號Sn2及控制訊號EM位於高準位。在第二期間820內，控制訊號Sn1及控制訊號EM位於高準位，控制訊號Sn2位於低準位。在第三期間830內，控制訊號Sn1及控制訊號Sn2位於高準位，控制訊號EM位於低準位。本領域具有通常知識者當可根據上述第二實施例的說明理解第四實施例的電路與操作，在此並不重覆贅述。
[第五實施例]
圖16是根據第五實施例繪示畫素驅動電路的電路架構圖。第五實施例相較於第一實施例來說，是把二極體訊號SL與二極體訊號Ref交換，雖然這會改變節點A與節點B的電位，對電流Id的計算公式僅改變資料電壓Vdata與參考電壓Vref的順序，即Id=K(Vref-Vdata)2，但電流Id的大小並沒有改變。值得注意的是，在第二實施 例、第三實施例與第四實施例中二極體訊號SL與二極體訊號Ref也可以相互交換。
[第六實施例]
圖17是根據第六實施例繪示畫素驅動電路的電路架構圖。請參照圖17，發光單元110具有第一端110-1及第二端110-2，發光單元110的第一端110-1連接至操作電壓VSS。開關T1具有第一端T1-1、第二端T1-2及控制端T1-3，其中開關T1的第一端T1-1連接至發光單元110的第二端110-2，開關T1的控制端T1-3連接至控制訊號EM。開關T2具有第一端T2-1、第二端T2-2及控制端T2-3，開關T2的第一端T2-1連接至開關T1的第二端T1-2，開關T2的第二端T2-2連接至操作電壓VDD，其中操作電壓VDD大於操作電壓VSS。開關T3具有第一端T3-1、第二端T3-2及控制端T3-3，開關T3的第一端T3-1連接至開關T2的控制端T2-3，開關T3的第二端T3-2連接至操作電壓VSS，開關T3的控制端T3-3連接至控制訊號Sn1。開關T4具有第一端T4-1、第二端T4-2及控制端T4-3，開關T4的第一端T4-1連接至開關T1的第二端T1-2及開關T2的第一端T2-1，開關T4的第二端T4-2連接至操作電壓VSS，開關T4的控制端T4-3連接至控制訊號Sn1。
電容C1具有第一端C1-1及第二端C1-2，電容C1的第一端C1-1連接至開關T1的第二端T1-2、開關T2的第一端T2-1及開關T4的第一端T4-1。開關T5 具有第一端T5-1、第二端T5-2及控制端T5-3，開關T5的第一端T5-1連接至電容C1的第二端C1-2，開關T5的第二端T5-2連接至開關T2的控制端T2-3及開關T3的第一端T3-1，開關T5的控制端T5-3連接至控制訊號EM。開關T6具有第一端T6-1、第二端T6-2及控制端T6-3，開關T6的第一端T6-1連接至電容C1的第二端C1-2及開關T5的第一端T5-1，開關T6的第二端T6-2連接至二極體訊號SL，開關T6的控制端T6-3連接至控制訊號Sn2。開關T7具有第一端T7-1、第二端T7-2及控制端T7-3，開關T7的第一端T7-1連接至開關T2的控制端T2-3、開關T3的第一端T3-1及開關T5的第二端T5-2，開關T7的第二端T7-2連接至二極體訊號Ref，開關T7的控制端T7-3連接至控制訊號Sn3。開關T8具有第一端T8-1、第二端T8-2及第三端T8-3，開關T8的第一端T8-1連接至電容C1的第二端C1-2、開關T5的第一端T5-1及開關T6的第一端T6-1，開關T8的第二端T8-2連接至操作電壓VDD，開關T8的控制端T8-3連接至控制訊號Sn1。為了說明起見，在圖17還繪示了節點A、B、C。
圖18是根據第六實施例繪示畫素驅動電路中各個訊號的時序圖。請參照圖18，在此實施例中，二極體訊號SL提供資料電壓Vdata，二極體訊號Ref提供參考電壓Vref。畫素驅動電路依序操作於第一期間1610、第二期間1620、第三期間1630與第四期間1640，這四個期間 彼此不重疊。
圖19是根據第六實施例繪示在第一期間內畫素驅動電路的開關示意圖。請參照圖18與圖19，在第一期間1610內，控制訊號Sn1位於高準位，控制訊號Sn2及控制訊號EM位於低準位。因此，在第一期間1610內，開關T1、開關T2、開關T5、開關T6及開關T7處於截止狀態，開關T3、開關T4及開關T8處於導通狀態。此時，節點A的電位相同於操作電壓VSS。節點B的電位相同於操作電壓VDD。節點C的電位相同於操作電壓VSS。
圖20是根據第六實施例繪示在第二期間內畫素驅動電路的開關示意圖。請參照圖18與圖20，在第二期間1620內，控制訊號Sn1及控制訊號EM位於低準位，控制訊號Sn2位於高準位。因此，在第二期間1620內，開關T1、開關T3、開關T4、開關T5及開關T8處於截止狀態，開關T2、開關T6及開關T7處於導通狀態。節點A的電位相同於參考電壓Vref。節點B的電位相同於資料電壓Vdata。在第二期間1620的一開始開關T2為導通狀態，接著節點C的電位會不斷上升，一直達到電位Vref-Vth_T2則開關T2切換為截止狀態，其中Vth_T2為開關T2的臨界電壓。
圖21是根據第六實施例繪示在第三期間內畫素驅動電路的開關示意圖。請參照圖18與圖21，在第三期間1630內，控制訊號Sn1及控制訊號Sn2位於低準位，控制訊號EM位於高準位。因此，在第三期間1630內，開 關T3、開關T4、開關T6、開關T7及開關T8處於截止狀態，開關T1、開關T2及開關T5處於導通狀態。節點C的電位相同於VSS+VLED。由於節點C的電位從第二期間1620的Vref-Vth_T2改變為VSS+VLED，變化量為VSS+VLED-Vref+Vth_T2，因此節點B的電位從Vdata改變為Vdata+VSS+VLED-Vref+Vth_T2。節點A的電位相同於節點B的電位，此電位會導通開關T2產生電流Id，此電流Id的大小如同上述數學式1所示。因此，在第六實施例中，臨界電壓Vth_T2以及參考電壓VSS因為補償而相互抵銷，電流Id已經不受臨界電壓Vth_T2以及參考電壓VSS的影響。
在第四期間1640，控制訊號Sn1、控制訊號Sn2及控制訊號EM位於低準位，因此開關T1~T8處於截止狀態，用以關閉發光單元110。
[第七實施例]
圖22是根據第七實施例繪示畫素驅動電路的電路架構圖。請參照圖22，第七實施例相較於與第六實施例來說，是把N型電晶體改為P型電晶體。本領域具有通常知識者當可根據上述第六實施例的說明理解第七實施例的電路與操作，在此並不重覆贅述。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為 準。
100:畫素驅動電路
110:發光單元
T1~T8:開關
C1:電容
110-1,C1-1,T1-1,T2-1,T3-1,T4-1,T5-1,T6-1,T7-1,T8-1:第一端
110-2,C1-2,T1-2,T2-2,T3-2,T4-2,T5-2,T6-2,T7-2,T8-2:第二端
T1-3,T2-3,T3-3,T4-3,T5-3,T6-3,T7-3,T8-3:控制端
VDD,VSS:操作電壓
Sn1,Sn2,Sn3,EM:控制訊號
SL,Ref:二極體訊號
A,B,C:節點
Id:電流
210,810,1610:第一期間
220,820,1620:第二期間
230,830,1630:第三期間
240,1640:第四期間
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。 圖1是根據第一實施例繪示畫素驅動電路的電路架構圖。 圖2是根據第一實施例繪示畫素驅動電路中各個訊號與節點電壓的時序圖。 圖3是根據第一實施例繪示在第一期間內畫素驅動電路的開關示意圖。 圖4是根據第一實施例繪示在第二期間內畫素驅動電路的開關示意圖。 圖5是根據第一實施例繪示在第三期間內畫素驅動電路的開關示意圖。 圖6是根據第一實施例繪示在第四期間內畫素驅動電路的開關示意圖。 圖7是根據第二實施例繪示畫素驅動電路的電路架構圖。 圖8是根據第二實施例繪示畫素驅動電路中各個訊號與節點電壓的時序圖。 圖9是根據第二實施例繪示在第一期間內畫素驅動電路的開關示意圖。 圖10是根據第二實施例繪示在第二期間內畫素驅動電路的開關示意圖。 圖11是根據第二實施例繪示在第三期間內畫素驅動電路的開關示意圖。 圖12是根據第三實施例繪示畫素驅動電路的電路架構圖。 圖13是根據第三實施例繪示各個訊號與節點電壓的時序圖。 圖14是根據第四實施例繪示畫素驅動電路的電路架構圖。 圖15是根據第四實施例繪示各個訊號與節點電壓的時序圖。 圖16是根據第五實施例繪示畫素驅動電路的電路架構圖。 圖17是根據第六實施例繪示畫素驅動電路的電路架構圖。 圖18是根據第六實施例繪示畫素驅動電路中各個訊號的時序圖。 圖19是根據第六實施例繪示在第一期間內畫素驅動電路的開關示意圖。 圖20是根據第六實施例繪示在第二期間內畫素驅動電路的開關示意圖。 圖21是根據第六實施例繪示在第三期間內畫素驅動電路的開關示意圖。 圖22是根據第七實施例繪示畫素驅動電路的電路架構圖。
100:畫素驅動電路
110:發光單元
T1~T7:開關
C1:電容
110-1,C1-1,T1-1,T2-1,T3-1,T4-1,T5-1,T6-1,T7-1:第一端
110-2,C1-2,T1-2,T2-2,T3-2,T4-2,T5-2,T6-2,T7-2:第二端
T1-3,T2-3,T3-3,T4-3,T5-3,T6-3,T7-3:控制端
VDD,VSS:操作電壓
Sn1,Sn2,Sn3,EM:控制訊號
SL,Ref:二極體訊號
A,B,C:節點

Claims (10)

  1. 一種畫素驅動電路，包括： 一發光單元，具有一第一端及一第二端，其中該發光單元的該第一端連接至一第一操作電壓； 一第一開關，具有一第一端、一第二端及一控制端，其中該第一開關的該第一端連接至該發光單元的該第二端，該第一開關的該控制端連接至一第一控制訊號； 一第二開關，具有一第一端、一第二端及一控制端，其中該第二開關的該第一端連接至該第一開關的該第二端，該第二開關的該第二端連接至一第二操作電壓； 一第三開關，具有一第一端、一第二端及一控制端，其中該第三開關的該第一端連接至該第二開關的該控制端，該第三開關的該第二端連接至該第一操作電壓，該第三開關的該控制端連接至一第二控制訊號； 一第四開關，具有一第一端、一第二端及一控制端，其中該第四開關的該第一端連接至該第一開關的該第二端及該第二開關的該第一端，該第四開關的該第二端連接至該第一操作電壓，該第四開關的該控制端連接至該第二控制訊號； 一電容，具有一第一端及一第二端，其中該電容的該第一端連接至該第一開關的該第二端、該第二開關的該第一端及該第四開關的該第一端； 一第五開關，具有一第一端、一第二端及一控制端，其中該第五開關的該第一端連接至該電容的該第二端，該第五開關的該第二端連接至該第二開關的該控制端及該第三開關的該第一端，該第五開關的該控制端連接至該第一控制訊號； 一第六開關，具有一第一端、一第二端及一控制端，其中該第六開關的該第一端連接至該電容的該第二端及該第五開關的該第一端，該第六開關的該第二端連接至一第一二極體訊號，該第六開關的該控制端連接至一第三控制訊號； 一第七開關，具有一第一端、一第二端及一控制端，其中該第七開關的該第一端連接至該第二開關的該控制端、該第三開關的該第一端及該第五開關的該第二端，該第七開關的該第二端連接至一第二二極體訊號，該第七開關的該控制端連接至該第三控制訊號；以及 一第八開關，具有一第一端、一第二端及一控制端，其中該第八開關的該第一端連接至該電容的該第二端、該第五開關的該第一端及該第六開關的該第一端，該第八開關的該第二端連接至該第二操作電壓，該第八開關的該控制端連接至該第二控制訊號。
  2. 如請求項1所述之畫素驅動電路，其中該畫素驅動電路依序操作於一第一期間、一第二期間及一第三期間， 其中在該第一期間內，該第一開關、該第二開關、該第五開關、該第六開關及該第七開關處於一截止狀態，該第三開關、該第四開關及該第八開關處於一導通狀態， 其中在該第二期間內，該第一開關、該第三開關、該第四開關、該第五開關及該第八開關處於該截止狀態，該第二開關、該第六開關及該第七開關處於該導通狀態， 其中在該第三期間內，該第三開關、該第四開關、該第六開關、該第七開關及該第八開關處於該截止狀態，該第一開關、該第二開關及該第五開關處於該導通狀態。
  3. 一種畫素驅動電路，包括： 一發光單元，具有一第一端及一第二端，其中該發光單元的該第一端連接至一第一操作電壓； 一第一開關，具有一第一端、一第二端及一控制端，其中該第一開關的該第一端連接至該發光單元的該第二端，該第一開關的該控制端連接至一第一控制訊號； 一第二開關，具有一第一端、一第二端及一控制端，其中該第二開關的該第一端連接至該第一開關的該第二端，該第二開關的該第二端連接至一第二操作電壓； 一第三開關，具有一第一端、一第二端及一控制端，其中該第三開關的該第一端連接至該第二開關的該控制端，該第三開關的該第二端連接至該第一開關的該第二端及該第二開關的該第一端，該第三開關的該控制端連接至一第二控制訊號； 一第四開關，具有一第一端、一第二端及一控制端，其中該第四開關的該第一端連接至該第一開關的該第二端、該第二開關的該第二端及該第三開關的該第二端，該第四開關的該第二端連接至該第一操作電壓，該第四開關的該控制端連接至該第二控制訊號； 一電容，具有一第一端及一第二端，其中該電容的該第一端連接至該第一開關的該第二端、該第二開關的該第一端、該第三開關的該第二端及該第四開關的該第一端； 一第五開關，具有一第一端、一第二端及一控制端，其中該第五開關的該第一端連接至該電容的該第二端，該第五開關的該第二端連接至該第二開關的該控制端及該第三開關的該第一端，該第五開關的該控制端連接至該第一控制訊號； 一第六開關，具有一第一端、一第二端及一控制端，其中該第六開關的該第一端連接至該電容的該第二端及該第五開關的該第一端，該第六開關的該第二端連接至一第一二極體訊號，該第六開關的該控制端連接至一第三控制訊號；以及 一第七開關，具有一第一端、一第二端及一控制端，其中該第七開關的該第一端連接至該第二開關的該控制端、該第三開關的該第一端及該第五開關的該第二端，該第七開關的該第二端連接至一第二二極體訊號，該第七開關的該控制端連接至一第四控制訊號。
  4. 如請求項3所述之畫素驅動電路，其中該畫素驅動電路依序操作於一第一期間、一第二期間、一第三期間及一第四期間， 其中在該第一期間內，該第一開關、該第二開關、該第五開關、該第六開關及該第七開關處於一截止狀態，該第三開關及該第四開關處於一導通狀態， 其中在該第二期間內，該第一開關、該第二開關、該第五開關及該第七開關處於該截止狀態，該第三開關、該第四開關及該第六開關處於該導通狀態， 其中在該第三期間內，該第一開關、該第三開關、該第四開關及該第五開關處於該截止狀態，該第二開關、該第六開關及該第七開關處於該導通狀態， 其中在該第四期間內，該第三開關、該第四開關、該第六開關及該第七開關處於該截止狀態，該第二開關及該第五開關處於該導通狀態。
  5. 如請求項4所述之畫素驅動電路，其中該第一開關至該第七開關為N型電晶體，該第一操作電壓低於該第二操作電壓， 其中在該第一期間內，該第一控制訊號、該第三控制訊號及該第四控制訊號位於一低準位，該第二控制訊號位於一高準位， 其中在該第二期間內，該第一控制訊號及該第四控制訊號位於該低準位，該第二控制訊號及該第三控制訊號位於該高準位， 其中在該第三期間內，該第一控制訊號及該第二控制訊號位於該低準位，該第三控制訊號及該第四控制訊號位於該高準位， 其中在該第四期間內，該第一控制訊號位於該高準位，該第二控制訊號、該第三控制訊號及該第四控制訊號位於該低準位。
  6. 如請求項4所述之畫素驅動電路，其中該第一開關至該第七開關為P型電晶體，該第一操作電壓大於該第二操作電壓， 其中在該第一期間內，該第一控制訊號、該第三控制訊號及該第四控制訊號位於一高準位，該第二控制訊號位於一低準位， 其中在該第二期間內，該第一控制訊號及該第四控制訊號位於該高準位，該第二控制訊號及該第三控制訊號位於該低準位， 其中在該第三期間內，該第一控制訊號及該第二控制訊號位於該高準位，該第三控制訊號及該第四控制訊號位於該低準位， 其中在該第四期間內，該第一控制訊號位於該低準位，該第二控制訊號、該第三控制訊號及該第四控制訊號位於該高準位。
  7. 如請求項3所述之畫素驅動電路，還包括： 一第八開關，具有一第一端、一第二端及一控制端，其中該第八開關的該第一端連接至該電容的該第二端、該第五開關的該第一端及該第六開關的該第一端，該第八開關的該第二端連接至該第一二極體訊號，該第八開關的該控制端連接至該第二控制訊號。
  8. 如請求項7所述之畫素驅動電路，其中該畫素驅動電路依序操作於一第一期間、一第二期間及一第三期間，該第三控制訊號相同於該第四控制訊號， 其中在該第一期間內，該第一開關、該第二開關、該第五開關、該第六開關及該第七開關處於一截止狀態，該第三開關、該第四開關及該第八開關處於一導通狀態， 其中在該第二期間內，該第一開關、該第三開關、該第四開關、該第五開關及該第八開關處於該截止狀態，該第二開關、該第六開關及該第七開關處於該導通狀態， 其中在該第三期間內，該第三開關、該第四開關、該第六開關、該第七開關及該第八開關處於該截止狀態，該第一開關、該第二開關及該第五開關處於該導通狀態。
  9. 如請求項8所述之畫素驅動電路，其中該第一開關至該第八開關為N型電晶體，該第一操作電壓低於該第二操作電壓， 其中在該第一期間內，該第一控制訊號及該第三控制訊號位於一低準位，該第二控制訊號位於一高準位， 其中在該第二期間內，該第一控制訊號及該第二控制訊號位於該低準位，該第三控制訊號位於該高準位， 其中在該第三期間內，該第一控制訊號位於該高準位，該第二控制訊號及該第三控制訊號位於該低準位。
  10. 如請求項8所述之畫素驅動電路，其中該第一開關至該第八開關為P型電晶體，該第一操作電壓高於該第二操作電壓， 其中在該第一期間內，該第一控制訊號及該第三控制訊號位於一高準位，該第二控制訊號位於一低準位， 其中在該第二期間內，該第一控制訊號及該第二控制訊號位於該高準位，該第三控制訊號位於該低準位， 其中在該第三期間內，該第一控制訊號位於該低準位，該第二控制訊號及該第三控制訊號位於該高準位。
TW110107141A 2021-02-26 2021-02-26 畫素驅動電路 TWI750049B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110107141A TWI750049B (zh) 2021-02-26 2021-02-26 畫素驅動電路
CN202111221786.6A CN113920926B (zh) 2021-02-26 2021-10-20 像素驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110107141A TWI750049B (zh) 2021-02-26 2021-02-26 畫素驅動電路

Publications (2)

Publication Number Publication Date
TWI750049B true TWI750049B (zh) 2021-12-11
TW202234367A TW202234367A (zh) 2022-09-01

Family

ID=79241452

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110107141A TWI750049B (zh) 2021-02-26 2021-02-26 畫素驅動電路

Country Status (2)

Country Link
CN (1) CN113920926B (zh)
TW (1) TWI750049B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9336713B2 (en) * 2012-08-30 2016-05-10 Lg Display Co., Ltd. Organic light emitting display and driving method thereof
TWI543143B (zh) * 2015-04-16 2016-07-21 友達光電股份有限公司 像素控制電路及像素陣列控制電路
TW201816758A (zh) * 2016-10-19 2018-05-01 創王光電股份有限公司 像素補償電路
TWI703546B (zh) * 2019-05-30 2020-09-01 友達光電股份有限公司 發光二極體畫素電路及其驅動方法
TWI706400B (zh) * 2019-08-13 2020-10-01 友達光電股份有限公司 畫素電路及其驅動方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101878502B (zh) * 2007-11-29 2013-04-10 株式会社半导体能源研究所 液晶显示器件和电子器件
CN103383837B (zh) * 2013-07-09 2015-07-01 京东方科技集团股份有限公司 一种触摸显示驱动电路、驱动方法及显示装置
CN103413522B (zh) * 2013-07-31 2015-04-22 京东方科技集团股份有限公司 一种像素电路、有机电致发光显示面板及显示装置
CN106448565A (zh) * 2016-12-26 2017-02-22 武汉华星光电技术有限公司 有机发光二极管像素补偿电路及有机发光显示装置
US10665192B2 (en) * 2017-07-31 2020-05-26 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Scan driving circuit and apparatus thereof
KR102577468B1 (ko) * 2018-12-04 2023-09-12 엘지디스플레이 주식회사 픽셀 회로와 이를 이용한 표시장치
CN112014986B (zh) * 2019-05-30 2023-06-27 夏普株式会社 电路基板和显示面板
CN110890056A (zh) * 2019-11-25 2020-03-17 南京中电熊猫平板显示科技有限公司 一种自发光显示装置以及像素内补偿电路
CN111583870A (zh) * 2020-05-15 2020-08-25 武汉华星光电半导体显示技术有限公司 像素驱动电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9336713B2 (en) * 2012-08-30 2016-05-10 Lg Display Co., Ltd. Organic light emitting display and driving method thereof
TWI543143B (zh) * 2015-04-16 2016-07-21 友達光電股份有限公司 像素控制電路及像素陣列控制電路
TW201816758A (zh) * 2016-10-19 2018-05-01 創王光電股份有限公司 像素補償電路
TWI703546B (zh) * 2019-05-30 2020-09-01 友達光電股份有限公司 發光二極體畫素電路及其驅動方法
TWI706400B (zh) * 2019-08-13 2020-10-01 友達光電股份有限公司 畫素電路及其驅動方法

Also Published As

Publication number Publication date
CN113920926B (zh) 2023-04-25
TW202234367A (zh) 2022-09-01
CN113920926A (zh) 2022-01-11

Similar Documents

Publication Publication Date Title
US9728128B2 (en) Pixel circuit, driving method thereof and display panel
US9830856B2 (en) Stage circuit including a controller, drivers, and output units and scan driver using the same
TWI533277B (zh) 有機發光二極體畫素電路
US9536476B2 (en) Gate driver circuit, gate driving method, gate-on-array circuit, display device, and electronic product
US20150187265A1 (en) Amoled display panel and organic light emitting diode display device
US10885846B2 (en) Pixel driving circuit, display device and driving method
WO2021184893A1 (zh) 像素电路及其驱动方法、显示基板、显示装置
CN106782340B (zh) 一种像素驱动电路及oled显示装置
CN104424894A (zh) 驱动电路、显示装置及驱动方法
TWI685831B (zh) 畫素電路及其驅動方法
US20240038179A1 (en) Light emitting circuit, backlight module and display panel
TW201608552A (zh) 有機發光二極體像素電路
TWI653616B (zh) 畫素電路
TWI750049B (zh) 畫素驅動電路
TWI742967B (zh) 畫素驅動電路
TWI699577B (zh) 畫素結構
TWI773498B (zh) 像素電路
TW202036200A (zh) 升壓電路、輸出緩衝電路與顯示面板
TW202001850A (zh) 畫素電路與顯示裝置
CN113077752B (zh) 像素驱动电路
CN113077754B (zh) 像素驱动电路
CN113077753B (zh) 像素驱动电路
TWI627617B (zh) 顯示裝置
WO2020215430A1 (zh) 像素驱动电路及显示面板
TWI818761B (zh) 斜波電壓產生器