CN113077754B - 像素驱动电路 - Google Patents

像素驱动电路 Download PDF

Info

Publication number
CN113077754B
CN113077754B CN202110393850.2A CN202110393850A CN113077754B CN 113077754 B CN113077754 B CN 113077754B CN 202110393850 A CN202110393850 A CN 202110393850A CN 113077754 B CN113077754 B CN 113077754B
Authority
CN
China
Prior art keywords
switch
control
control signal
period
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110393850.2A
Other languages
English (en)
Other versions
CN113077754A (zh
Inventor
林志隆
廖威胜
吴佳恩
陈松骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW109145315A external-priority patent/TWI749958B/zh
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN113077754A publication Critical patent/CN113077754A/zh
Application granted granted Critical
Publication of CN113077754B publication Critical patent/CN113077754B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提出一种像素驱动电路，具有发光单元、十二个开关与三个电容。发光单元的驱动电流只会流经其中一个开关，借此节省功率消耗。此外，此像素驱动电路可以补偿临界电压与操作电压，借此发光单元会提供一致的亮度。

Description

像素驱动电路
技术领域
本公开涉及发光二极管的像素驱动电路。
背景技术
目前发光二极管已经广泛地应用于各类型的显示器当中。发光二极管发光时的亮度与其驱动电流的大小有关，而其驱动电流的大小是由驱动晶体管来控制。然而，因为工艺的变异会造成显示器中的每个像素的驱动晶体管的临界电压(threshold voltage,Vth)不尽相同，如此一来将会使得不同像素之中的发光二极管具有不同的驱动电流而使每个发光二极管的亮度不一，进而造成显示器在显示画面的时候会有亮度不均匀的问题。此外，驱动电流示由操作电压所提供，而操作电压容易因为传递路径中的线阻产生压降，使得每个像素的操作电压不同，使驱动电流产生误差。
因此，如何针对显示器像素的驱动晶体管的临界电压做补偿，并也对操作电压做补偿，是本领域的技术人员所致力研究的目标。
发明内容
本发明的实施例提出一种像素驱动电路，包括以下元件。发光单元具有第一端及第二端，发光单元的第一端连接至第一操作电压。第一开关具有第一端、第二端及控制端，第一开关的第一端连接至发光单元的第二端，第一开关的第二端连接至第二操作电压。第二开关具有第一端、第二端及控制端，第二开关的第一端连接至第一开关的控制端，第二开关的第二端连接至第一开关的第二端及第二操作电压，第二开关的控制端连接至第一控制信号。第一电容具有第一端及第二端，第一电容的第一端连接至第一开关的控制端及第二开关的第一端。第二电容具有第一端及第二端，第二电容的第一端连接至第一电容的第二端，第二电容的第二端连接至一参考电压。第三开关具有第一端、第二端及控制端，第三开关的第一端连接至第一开关的控制端、第二开关的第一端及第一电容的第一端，第三开关的控制端连接至第二控制信号。第四开关具有第一端、第二端及控制端，第四开关的第一端连接至第四开关的控制端，第四开关的第二端连接至参考电压。第五开关具有第一端、第二端及控制端，第五开关的第一端连接至第一开关的第二端及第二开关的第二端，第五开关的第二端连接至第一电容的第二端及第二电容的第一端。第六开关具有第一端、第二端及控制端，第六开关的第一端连接至第五开关的第二端、第一电容的第二端及第二电容的第一端，第六开关的第二端连接至二极管电压，第六开关的控制端连接至第三控制信号。第七开关具有第一端、第二端及控制端，第七开关的第一端连接至第五开关的控制端，第七开关的第二端连接至二极管电压，第七开关的控制端连接至第三控制信号。第八开关具有第一端、第二端及控制端，第八开关的第一端连接至第五开关的控制端及第七开关的第一端。第三电容具有第一端及第二端，第三电容的第一端连接至第八开关的第二端，第三电容的第二端连接至参考电压。第九开关具有第一端、第二端及控制端，第九开关的第一端连接至第三电容的第一端及第八开关的第二端，第九开关的第二端连接至第一控制信号，第九开关的控制端连接至第一控制信号。第十开关具有第一端、第二端及控制端，第十开关的第一端连接至第八开关的第二端、第三电容的第一端及第九开关的第一端，第十开关的第二端连接至第八开关的控制端，第十开关的控制端连接至第一控制信号。第十一开关具有第一端、第二端及控制端，第十一开关的第一端连接至第八开关的控制端及第十开关的第二端，第十一开关的第二端连接至第四控制信号，第十一开关的控制端连接至第三控制信号。第十二开关具有第一端、第二端及控制端，第十二开关的第一端连接至第八开关的控制端、第十开关的第二端及第十一开关的第一端，第十二开关的第二端连接至一数据电压，第十二开关的控制端连接至第二控制信号。
在一些实施例中，像素驱动电路按序操作于第一期间、第二期间、第三期间及第四期间。在第一期间内，第二开关、第四开关、第六开关、第七开关、第九开关及第十开关处于一导通状态，第一开关、第三开关、第五开关、第八开关、第十一开关及第十二开关处于一截止状态。在第二期间内，第三开关、第四开关、第六开关、第七开关、第八开关及第十二开关处于导通状态，第一开关、第二开关、第五开关、第九开关、第十开关及第十一开关处于截止状态。在第三期间的第一子期间内，第十一开关处于导通状态内，第一开关至第三开关、第五开关至第十开关及第十二开关处于截止状态。在第三期间的第二子期间内，第一开关、第五开关、第八开关及第十一开关处于导通状态内，第二开关、第三开关、第六开关、第七开关、第九开关、第十开关及第十二开关处于截止状态。在第四期间内，第六开关及第七开关处于导通状态，第一开关、第二开关、第三开关、第五开关、第八开关至第十二开关处于截止状态。
在一些实施例中，第八开关及第十一开关为P型晶体管，第一开关至第七开关、第九开关、第十开关及第十二开关为N型晶体管。
在一些实施例中，第一开关的临界电压匹配至第四开关的临界电压。
在一些实施例中，在第一期间内，第一控制信号与第三控制信号为第一高电平，第二控制信号为第一低电平，第四控制信号为第二高电平。在第二期间内，第一控制信号为第一低电平，第二控制信号及第三控制信号为第一高电平，第四控制信号为第二高电平。在第三期间内，第一控制信号、第二控制信号及第三控制信号为第一低电平，第四控制信号由第二高电平逐渐地降低至第二低电平。在第四期间内，第一控制信号及第二控制信号为第一低电平，第三控制信号为第一高电平，第四控制信号为第二高电平。
在一些实施例中，第一操作电压大于第二操作电压。
在一些实施例中，上述的发光单元为发光二极管。
在一些实施例中，上述发光二极管的尺寸为次毫米。
在一些实施例中，上述的像素驱动电路设置于显示面板内。
在一些实施例中，上述的像素驱动电路设置于背光模块内。
在上述的像素驱动电路中，可以补偿临界电压与操作电压，并且具有节省功率消耗的技术效果。
附图说明
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。
图1是根据一实施例示出像素驱动电路的电路架构图。
图2是根据一实施例示出像素驱动电路中各个控制信号的时序图。
图3是根据一实施例示出在第一期间内像素驱动电路的开关示意图。
图4是根据一实施例示出在第二期间内像素驱动电路的开关示意图。
图5是根据一实施例示出在第三期间内第一子期间的像素驱动电路的开关示意图。
图6是根据一实施例示出在第三期间内第二子期间的像素驱动电路的开关示意图。
图7是根据一实施例示出在第四期间内像素驱动电路的开关示意图。
附图标记说明：
100：像素驱动电路
110：发光单元
C1：第一电容
C2：第二电容
C3：第三电容
T1～T12：开关
ILED：电流
110-1,C1-1,C2-1,C3-1,T1-1,T2-1,T3-1,T4-1,T5-1,T6-1,T7-1,T8-1,T9-1,T10-1,T11-1,T12-1：第一端
110-2,C1-2,C2-2,C3-2,T1-2,T2-2,T3-2,T4-2,T5-2,T6-2,T7-2,T8-2,T9-2,T10-2,T11-2,T12-2：第二端
T1-3,T2-3,T3-3,T4-3,T5-3,T6-3,T7-3,T8-3,T9-3,T10-3,T11-3,T12-3：控制端
A,B,C,D,E：节点
VDD,VSS：操作电压
S1,S2,EM,Vsweep：控制信号
VDATA：数据电压
VLED：二极管电压
Vref：参考电压
210：第一期间
220：第二期间
230：第三期间
230-1：第一子期间
230-2：第二子期间
240：第四期间
VGH,Vsweep_H：高电平
VGL,Vsweep_L：低电平
具体实施方式
关于本文中所使用的“第一”、“第二”等，并非特别指次序或顺位的意思，其仅为了区别以相同技术用语描述的元件或操作。
图1是根据一实施例示出像素驱动电路的电路架构图。像素驱动电路100可以设置在显示装置的背光模块上以提供背光源，或者设置在显示面板中做为一像素，本公开并不在此限。像素驱动电路100包括了发光单元110、开关T1～T12、第一电容C1、第二电容C2及第三电容C3。发光单元110例如为发光二极管，此发光二极管的尺寸可以是次毫米等级或其他合适的大小，本公开并不在此限。
发光单元110具有第一端110-1及第二端110-2，发光单元110的第一端110-1连接至操作电压VDD。开关T1具有第一端T1-1、第二端T1-2及控制端T1-3，开关T1的第一端T1-1连接至发光单元110的第二端110-2，开关T1的第二端T1-2连接至操作电压VSS，其中操作电压VSS小于操作电压VSS。开关T2具有第一端T2-1、第二端T2-2及控制端T2-3，开关T2的第一端T2-1连接至开关T1的控制端T1-3，开关T2的第二端T2-2连接至开关T1的第二端T1-2及操作电压VSS，开关T2的控制端T2-3连接至控制信号S1。第一电容C1具有第一端C1-1及第二端C1-2，第一电容C1的第一端C1-1连接至开关T1的控制端T1-3及开关T2的第一端T2-1。第二电容C2具有第一端C2-1及第二端C2-2，第二电容C2的第一端C2-1连接至第一电容C1的第二端C1-2，第二电容C2的第二端C2-2连接至参考电压Vref。开关T3具有第一端T3-1、第二端T3-2及控制端T3-3，开关T3的第一端T3-1连接至开关T1的控制端T1-3、开关T2的第一端T2-1及第一电容C1的第一端C1-1，开关T3的控制端T3-3连接至控制信号S2。开关T4具有第一端T4-1、第二端T4-2及控制端T4-3，开关T4的第一端T4-1连接至开关T4的控制端T4-3，开关T4的第二端T4-2连接至参考电压Vref。开关T5具有第一端T5-1、第二端T5-2及控制端T5-3，开关T5的第一端T5-1连接至开关T1的第二端T1-2及开关T2的第二端T2-2，开关T5的第二端T5-2连接至第一电容C1的第二端C1-2及第二电容C2的第一端C2-1。开关T6具有第一端T6-1、第二端T6-2及控制端T6-3，开关T6的第一端T6-1连接至开关T5的第二端T5-2、第一电容C1的第二端C1-2及第二电容C2的第一端C2-1，开关T6的第二端T6-2连接至二极管电压VLED，开关T6的控制端T6-3连接至控制信号EM。
开关T7具有第一端T7-1、第二端T7-2及控制端T7-3，开关T7的第一端T7-1连接至开关T5的控制端T5-3，开关T7的第二端T7-2连接至二极管电压VLED，开关T7的控制端T7-3连接至控制信号EM。开关T8具有第一端T8-1、第二端T8-2及控制端T8-3，开关T8的第一端T8-1连接至开关T5的控制端T5-3及开关T7的第一端T7-1。第三电容C3具有第一端C3-1及第二端C3-2，第三电容C3的第一端C3-1连接至开关T8的第二端T8-2，第三电容C3的第二端C3-2连接至参考电压Vref。开关T9具有第一端T9-1、第二端T9-2及控制端T9-3，开关T9的第一端T9-1连接至第三电容C3的第一端C3-1及开关T8的第二端T8-2，开关T9的第二端T9-2连接至控制信号S1，开关T9的控制端T9-3连接至控制信号S1。开关T10具有第一端T10-1、第二端T10-2及控制端T10-3，开关T10的第一端T10-1连接至开关T8的第二端T8-2、第三电容C3的第一端C3-1及开关T9的第一端T9-1，开关T10的第二端T10-2连接至开关T8的控制端T8-3，开关T10的控制端T10-3连接至控制信号S1。开关T11具有第一端T11-1、第二端T11-2及控制端T11-3，开关T11的第一端T11-1连接至开关T8的控制端T8-3及开关T10的第二端T10-2，开关T11的第二端T11-2连接至控制信号Vsweep，开关T11的控制端T11-3连接至控制信号EM。开关T12具有第一端T12-1、第二端T12-2及控制端T12-3，开关T12的第一端T12-1连接至开关T8的控制端T8-3、开关T10的第二端T10-2及开关T11的第一端T11-1，开关T12的第二端T12-2连接至数据电压VDATA，开关T12的控制端T12-3连接至控制信号S2。
在此实施例中，开关T1～T12例如为薄膜晶体管(thin film transistor)，其中开关T8、T11为P型晶体管，开关T1～T7、T9、T10、T12为N型晶体管。此外，开关T1的临界电压匹配至开关T4的临界电压，以下会再详细说明临界电压匹配的技术效果。
图2是根据一实施例示出像素驱动电路中各个控制信号的时序图。请参照图2，像素驱动电路按序操作于第一期间210、第二期间220、第三期间230及第四期间240，而第四期间240结束后又回到第一期间210。
图3是根据一实施例示出在第一期间内像素驱动电路的开关示意图。请参照图2与图3，第一期间210是用以重置像素驱动电路100。在第一期间210内，控制信号S1与控制信号EM为高电平VGH，控制信号S2为低电平VGL，控制信号Vsweep为高电平Vsweep_H，其中高电平VGH可相同或不相同于高电平Vsweep_H，本公开并不在此限。因此，开关T2、T4、T6、T7、T9、T10处于导通状态，开关T1、T3、T5、T8、T11、T12处于截止状态。在第一期间210内，节点A的电位相同于参考电压VSS。节点B及节点C的电位相同于二极管电压VLED。节点D及节点E的电位相同于高电平VGH。
图4是根据一实施例示出在第二期间内像素驱动电路的开关示意图。请参照图2与图4，第二期间220是用以做电压补偿。在第二期间220内，控制信号S1为低电平VGL，控制信号S2与控制信号EM为高电平VGH，控制信号Vsweep为高电平Vsweep_H。因此，开关T3、T4、T6、T7、T8、T12处于导通状态，开关T1、T2、T5、T9、T10、T11处于截止状态。在此期间，节点A的电位相同于Vref+VTH_T4，其中VTH_T4为开关T4的临界电压。节点B与节点C的电位相同于二极管电压VLED。节点D的电位相同于数据电压VDATA。节点E的电位会因为第三电容C3的充电而增加，直到节点E的电位等于VDATA+|VTH_T8|时开关T8切换为截止状态，其中VTH_T8为开关T8的临界电压。
图5是根据一实施例示出在第三期间内第一子期间的像素驱动电路的开关示意图。请参照图2与图5，第三期间230分为第一子期间230-1及第二子期间230-2，在第一子期间230-1发光单元110为截止，而在第二子期间230-2发光单元110为导通并发光。第一子期间230-1及第二子期间230-2的长度是由数据电压VDATA所决定。换言之，在此实施例中是以脉宽调制(pulse width modulation，PWM)的方式来驱动发光单元110，借此决定像素的亮度。具体来说，在第三期间230内，控制信号S1、控制信号S2及控制信号EM为低电平VGL，控制信号Vsweep由高电平Vsweep_H逐渐地降低至低电平Vsweep_L。
在第一子期间230-1内，开关T11处于导通状态内，开关T1～T3、T5～T10、T12处于截止状态。节点A的电位不变，维持在Vref+VTH_T4。节点B与节点C的电位相同于二极管电压VLED。节点D的电位相同于控制信号Vsweep。节点E的电位相同于VDATA+|VTH_T8|。节点D的电位会逐渐地下降，直到以下数学式1成立时开关T8切换为导通状态，然后会进入第二子期间230-2。
[数学式1]
Figure BDA0003017995130000081
其中VE表示节点E的电位，VD表示节点D的电位。由于开关T8的临界电压自我补偿，因此上述数学式1的成立条件并不受开关T8的临界电压所影响。当数据电压VDATA越大时，数学式1越早成立，也就越早进入第二子期间230-2。
图6是根据一实施例示出在第三期间内第二子期间的像素驱动电路的开关示意图。请参照图2与图6，在第二子期间230-2内，开关T1、T5、T8、T11处于导通状态内，开关T2、T3、T6、T7、T9、T10、T12处于截止状态。在此期间，节点E与节点C的电位相同于VDATA+|VTH_T8|，此电位会导通开关T5，这使得节点B的电位为操作电压VSS。节点B的电位从第一子期间230-1的VLED改变至VSS，其变化量为VSS-VLED，因此节点A的电位会从Vref+VTH_T4改变为Vref+VTH_T4+VSS-VLED，此电位会导通开关T1产生电流ILED，此电流ILED流经发光单元110与开关T1，电流ILED的大小如以下数学式2所示。
[数学式2]
Figure BDA0003017995130000082
Figure BDA0003017995130000091
其中K为常数，VA为节点A的电位，VTH_T1为开关T1的临界电压。值得注意的是，由于开关T1的临界电压匹配至开关T4的临界电压，因此在数学式2中两个临界电压VTH_T4、VTH_T1相互抵销，电流ILED的大小已经不受临界电压VTH_T1的影响。此外，由于在数学式2补偿了操作电压VSS，因此电流ILED的大小也不受操作电压VSS的影响。在现有技术中驱动电流经过了两个以上的开关，当电流较大时会产生压降使得开关可能进入线性区，增加操作电压VDD、VSS之间的跨压可以解决此问题，但却提高了功率消耗。相较之下，电流ILED只会流经一个开关T1，因此具有减少功率消耗的技术效果。
图7是根据一实施例示出在第四期间内像素驱动电路的开关示意图。请参照图2与图7，第四期间240是用以关闭发光单元110。在第四期间240内，控制信号S1及控制信号S2为低电平VGL，控制信号EM为高电平VGH，控制信号Vsweep为高电平Vsweep_H。因此，开关T6、T7处于导通状态，开关T1、T2、T3、T5、T8～T12处于截止状态。在此期间，节点B与节点C的电位为二极管电压VLED。节点B的电位从第二子期间230-2的VSS改变为第四期间240的VLED，其变化量为VLED-VSS，因此节点A的电位从此期间230-2的Vref+VTH_T4+VSS-VLED改变为Vref+VTH_T4。节点D的电位相同于控制信号Vsweep。节点E的电位相同于VDATA+|VTH_T8|。
在上述实施例中，“连接”可以是直接连接。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的构思和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种像素驱动电路，包括：
一发光单元，具有一第一端及一第二端，该发光单元的该第一端连接至第一操作电压；
一第一开关，具有一第一端、一第二端及一控制端，该第一开关的该第一端连接至该发光单元的该第二端，该第一开关的该第二端连接至第二操作电压；
一第二开关，具有一第一端、一第二端及一控制端，该第二开关的该第一端连接至该第一开关的该控制端，该第二开关的该第二端连接至该第一开关的该第二端及该第二操作电压，该第二开关的该控制端连接至第一控制信号；
一第一电容，具有一第一端及一第二端，该第一电容的该第一端连接至该第一开关的该控制端及该第二开关的该第一端；
一第二电容，具有一第一端及一第二端，该第二电容的该第一端连接至该第一电容的该第二端，该第二电容的该第二端连接至一参考电压；
一第三开关，具有一第一端、一第二端及一控制端，该第三开关的该第一端连接至该第一开关的该控制端、该第二开关的该第一端及该第一电容的该第一端，该第三开关的该控制端连接至一第二控制信号；
一第四开关，具有一第一端、一第二端及一控制端，该第四开关的该第一端连接至该第四开关的该控制端，该第四开关的该第二端连接至该参考电压；
一第五开关，具有一第一端、一第二端及一控制端，该第五开关的该第一端连接至该第一开关的该第二端及该第二开关的该第二端，该第五开关的该第二端连接至该第一电容的该第二端及该第二电容的该第一端；
一第六开关，具有一第一端、一第二端及一控制端，该第六开关的该第一端连接至该第五开关的该第二端、该第一电容的该第二端及该第二电容的该第一端，该第六开关的该第二端连接至一二极管电压，该第六开关的该控制端连接至一第三控制信号；
一第七开关，具有一第一端、一第二端及一控制端，该第七开关的该第一端连接至该第五开关的该控制端，该第七开关的该第二端连接至该二极管电压，该第七开关的该控制端连接至该第三控制信号；
一第八开关，具有一第一端、一第二端及一控制端，该第八开关的该第一端连接至该第五开关的该控制端及该第七开关的该第一端；
一第三电容，具有一第一端及一第二端，该第三电容的该第一端连接至该第八开关的该第二端，该第三电容的该第二端连接至该参考电压；
一第九开关，具有一第一端、一第二端及一控制端，该第九开关的该第一端连接至该第三电容的该第一端及该第八开关的该第二端，该第九开关的该第二端连接至该第一控制信号，该第九开关的该控制端连接至该第一控制信号；
一第十开关，具有一第一端、一第二端及一控制端，该第十开关的该第一端连接至该第八开关的该第二端、该第三电容的该第一端及该第九开关的该第一端，该第十开关的该第二端连接至该第八开关的该控制端，该第十开关的该控制端连接至该第一控制信号；
一第十一开关，具有一第一端、一第二端及一控制端，该第十一开关的该第一端连接至该第八开关的该控制端及该第十开关的该第二端，该第十一开关的该第二端连接至一第四控制信号，该第十一开关的该控制端连接至该第三控制信号；
一第十二开关，具有一第一端、一第二端及一控制端，该第十二开关的该第一端连接至该第八开关的该控制端、该第十开关的该第二端及该第十一开关的该第一端，该第十二开关的该第二端连接至一数据电压，该第十二开关的该控制端连接至该第二控制信号。
2.如权利要求1所述的像素驱动电路，其中该像素驱动电路按序操作于一第一期间、一第二期间、一第三期间及一第四期间，
其中在该第一期间内，该第二开关、该第四开关、该第六开关、该第七开关、该第九开关及该第十开关处于一导通状态，该第一开关、该第三开关、该第五开关、该第八开关、该第十一开关及该第十二开关处于一截止状态，
其中在该第二期间内，该第三开关、该第四开关、该第六开关、该第七开关、该第八开关及该第十二开关处于该导通状态，该第一开关、该第二开关、该第五开关、该第九开关、该第十开关及该第十一开关处于该截止状态，
其中在该第三期间的一第一子期间内，该第十一开关处于该导通状态内，该第一开关至该第三开关、该第五开关至该第十开关及该第十二开关处于该截止状态，
其中在该第三期间的一第二子期间内，该第一开关、该第五开关、该第八开关及该第十一开关处于该导通状态内，该第二开关、该第三开关、该第六开关、该第七开关、该第九开关、该第十开关及该第十二开关处于该截止状态，
其中在该第四期间内，该第六开关及该第七开关处于该导通状态，该第一开关、该第二开关、该第三开关、该第五开关、该第八开关至该第十二开关处于该截止状态。
3.如权利要求2所述的像素驱动电路，其中该第八开关及该第十一开关为P型晶体管，该第一开关至该第七开关、该第九开关、该第十开关及该第十二开关为N型晶体管。
4.如权利要求3所述的像素驱动电路，其中该第一开关的临界电压匹配至该第四开关的临界电压。
5.如权利要求3所述的像素驱动电路，其中在该第一期间内，该第一控制信号与该第三控制信号为一第一高电平，该第二控制信号为一第一低电平，该第四控制信号为一第二高电平，
其中在该第二期间内，该第一控制信号为该第一低电平，该第二控制信号及该第三控制信号为该第一高电平，该第四控制信号为该第二高电平，
其中在该第三期间内，该第一控制信号、该第二控制信号及该第三控制信号为该第一低电平，该第四控制信号由该第二高电平逐渐地降低至一第二低电平，
其中在该第四期间内，该第一控制信号及该第二控制信号为该第一低电平，该第三控制信号为该第一高电平，该第四控制信号为该第二高电平。
6.如权利要求5所述的像素驱动电路，其中该第一操作电压大于该第二操作电压。
7.如权利要求1所述的像素驱动电路，其中该发光单元为发光二极管。
8.如权利要求7所述的像素驱动电路，其中该发光二极管的尺寸为次毫米。
9.如权利要求1所述的像素驱动电路，其中该像素驱动电路设置于一显示面板内。
10.如权利要求1所述的像素驱动电路，其中该像素驱动电路设置于一背光模块内。
CN202110393850.2A 2020-06-10 2021-04-13 像素驱动电路 Active CN113077754B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063037293P 2020-06-10 2020-06-10
US63/037,293 2020-06-10
TW109145315 2020-12-21
TW109145315A TWI749958B (zh) 2020-06-10 2020-12-21 畫素驅動電路

Publications (2)

Publication Number Publication Date
CN113077754A CN113077754A (zh) 2021-07-06
CN113077754B true CN113077754B (zh) 2022-09-13

Family

ID=76617521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110393850.2A Active CN113077754B (zh) 2020-06-10 2021-04-13 像素驱动电路

Country Status (1)

Country Link
CN (1) CN113077754B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247262A (zh) * 2013-04-28 2013-08-14 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN103854602A (zh) * 2012-12-03 2014-06-11 三星显示有限公司 误差补偿器和使用该误差补偿器的有机发光显示设备
CN104064139A (zh) * 2014-06-05 2014-09-24 上海天马有机发光显示技术有限公司 一种有机发光二极管像素补偿电路、显示面板和显示装置
CN107093401A (zh) * 2016-11-22 2017-08-25 武汉华星光电技术有限公司 像素驱动电路
CN110767151A (zh) * 2019-03-21 2020-02-07 友达光电股份有限公司 发光二极管显示面板
WO2020058798A1 (ja) * 2018-09-21 2020-03-26 株式会社半導体エネルギー研究所 表示装置および電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103854602A (zh) * 2012-12-03 2014-06-11 三星显示有限公司 误差补偿器和使用该误差补偿器的有机发光显示设备
CN103247262A (zh) * 2013-04-28 2013-08-14 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN104064139A (zh) * 2014-06-05 2014-09-24 上海天马有机发光显示技术有限公司 一种有机发光二极管像素补偿电路、显示面板和显示装置
CN107093401A (zh) * 2016-11-22 2017-08-25 武汉华星光电技术有限公司 像素驱动电路
WO2020058798A1 (ja) * 2018-09-21 2020-03-26 株式会社半導体エネルギー研究所 表示装置および電子機器
CN110767151A (zh) * 2019-03-21 2020-02-07 友达光电股份有限公司 发光二极管显示面板

Also Published As

Publication number Publication date
CN113077754A (zh) 2021-07-06

Similar Documents

Publication Publication Date Title
CN111341249B (zh) 可调变驱动电流脉波宽度的像素电路和相关的显示面板
CN110859016B (zh) 发光二极管驱动电路
CN111341252B (zh) 像素电路
US10885846B2 (en) Pixel driving circuit, display device and driving method
TWI685831B (zh) 畫素電路及其驅動方法
CN114203103B (zh) 发光电路、背光模组以及显示面板
JP6110177B2 (ja) シフトレジスタ回路および画像表示装置
TWI749958B (zh) 畫素驅動電路
TW201532014A (zh) 位移控制單元
CN113077754B (zh) 像素驱动电路
CN113077752B (zh) 像素驱动电路
CN113077753B (zh) 像素驱动电路
CN114783357B (zh) 像素驱动电路及显示面板
CN114120886B (zh) 像素电路
TWI750049B (zh) 畫素驅動電路
WO2020215430A1 (zh) 像素驱动电路及显示面板
CN113053303B (zh) 像素补偿电路
TWI827311B (zh) 畫素電路以及顯示面板
TWI829428B (zh) 畫素電路
TW201913618A (zh) 顯示裝置
CN112669777A (zh) 像素电路
CN118197240A (zh) 发光驱动电路、阵列基板以及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant