TWI745977B - 具有偏移及位元權重校正機制的類比數位轉換系統及方法 - Google Patents

具有偏移及位元權重校正機制的類比數位轉換系統及方法 Download PDF

Info

Publication number
TWI745977B
TWI745977B TW109117216A TW109117216A TWI745977B TW I745977 B TWI745977 B TW I745977B TW 109117216 A TW109117216 A TW 109117216A TW 109117216 A TW109117216 A TW 109117216A TW I745977 B TWI745977 B TW I745977B
Authority
TW
Taiwan
Prior art keywords
capacitor
digital
weight
offset
capacitance
Prior art date
Application number
TW109117216A
Other languages
English (en)
Other versions
TW202145721A (zh
Inventor
張銘泓
鍾瑞鉅
Original Assignee
茂達電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 茂達電子股份有限公司 filed Critical 茂達電子股份有限公司
Priority to TW109117216A priority Critical patent/TWI745977B/zh
Priority to CN202010488436.5A priority patent/CN113708763B/zh
Priority to US17/016,574 priority patent/US11128311B1/en
Application granted granted Critical
Publication of TWI745977B publication Critical patent/TWI745977B/zh
Publication of TW202145721A publication Critical patent/TW202145721A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/0658—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by calculating a running average of a number of subsequent samples
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • H03M1/146—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters
    • H03M1/147—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters at least two of which share a common reference generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
    • H03M1/203—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit
    • H03M1/204—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/22—Analogue/digital converters pattern-reading type
    • H03M1/24—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip
    • H03M1/26—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip with weighted coding, i.e. the weight given to a digit depends on the position of the digit within the block or code word, e.g. there is a given radix and the weights are powers of this radix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
    • H03M1/442—Sequential comparisons in series-connected stages with change in value of analogue signal using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本發明公開一種具有偏移及位元權重校正機制的類比數位轉換系統及方法。方法包含以下步驟：取得系統中數位類比轉換單元的輸出電壓的直流偏移量；由小至大依序取得各第一電容權重值及各第二電容權重值；以及將數位訊號扣除直流偏移量後，乘上相對應的各第一電容權重值或各第二電容權重值之後，輸出轉譯訊號。

Description

具有偏移及位元權重校正機制的類比數位轉換系統及方法
本發明涉及一種類比數位轉換系統及方法，特別是涉及一種具有偏移及位元權重校正機制的類比數位轉換系統及方法。
隨著訊息產業的快速發展，類比數位轉換器(ADC)廣泛應用於電壓的轉換。常用的類比數位轉換器中的數位類比轉換單元(DAC)具有分段式電容陣列結構。在典型的兩段式結構中，主要組成為m個最高有效位元(MSB)電容、n個最低有效位元(LSB)電容以及橋接電容。衰減系數(z)為所有n個最低有效位元(LSB)電容容值總合除以橋接電容的電容值，此系數為大於1的數值；而最高有效位元對於DAC輸出電壓(vdac)的影響，會被放大z倍，因此所需的電容容值可減少z倍，因此橋接電容的配置，可大幅度減少所需的電容陣列電容個數，藉此節省了晶片面積，降低了電路成本。
然而，電路佈局時，節點連接的跑線，會產生寄生電容，以及製程變異的影響下，會使得每個電容的電容值與預期有誤差。MSB電容因為其等效值會被放大z倍，所以其電容值的變化也會被放大z倍，相對於LSB電容，其微小的誤差即足以導致類比數位轉換器的輸出電壓產生週期性的非線性偏移，造成電壓轉換的精準度降低。
本發明所要解決的技術問題在於，針對現有技術的不足提供一種具有偏移及位元權重校正機制的類比數位轉換系統，包含電容電路、比較器、開關電路、控制電路以及轉譯電路。電容電路為此系統中的數位類比轉換單元(DAC)，其包含第一電容組、第二電容組以及橋接電容。橋接電容耦合第一電容組與第二電容組。第一電容組包含多個第一電容。第二電容組包含多個第二電容。各第一電容的實際電容值定義為第一電容權重。各第一電容權重不大於其餘所有較小第一電容權重總合。多個第一電容權重的總和除以橋接電容的實際電容值以取得衰減系數。衰減系數為大於1的數值。各第二電容的實際電容值乘上衰減系數以取得第二電容權重。第二電容組中最小的第二電容權重不大於第一電容組所有多個第一電容權重的總合，且各第二電容權重不大於其餘所有較小第二電容權重總合。電容電路中所有電容值在設計上為最小電容值的整數倍。電容電路稱為類比數位轉換系統中的數位類比轉換單元。第二電容組以及橋接電容耦合處稱為數位類比轉換電壓。比較器具有一第一比較輸入端連接在第二電容組與橋接電容之間的節點，並具有第二比較輸入端耦接於第三參考電壓。比較器配置以比較第三參考電壓與節點的一轉換電壓，以輸出比較訊號。開關電路包含多個第一開關元件、多個第二開關元件以及第三開關元件。多個第一開關元件分別連接多個第一電容。多個第二開關元件分別連接多個第二電容。多個第一開關元件以及多個第二開關元件中的每一個在輸入訊號、第一參考電壓以及第二參考電壓之間切換。第三開關元件開啟時將第一比較輸入端耦接至第三參考電壓。控制電路連接開關電路以及比較器，配置以依據比較訊號輸出數位訊號，並輸出控制訊號以控制開關電路的運作。轉譯電路連接控制電路，配置以轉譯數位訊號，以輸出一轉譯訊號。
在一實施方案中，所述具有偏移及位元權重校正機制的類比數位轉換系統，更包含儲存電路。儲存電路配置以記錄比較器直流偏移校正參數、數位類比轉換電壓的直流偏移量、各第一電容權重以及各第二電容權重。
另外，本發明提供一種具有偏移及位元權重校正機制的類比數位轉換方法，適用於所述具有偏移及位元權重校正機制的類比數位轉換系統，所述具有偏移及位元權重校正機制的類比數位轉換方法包含以下步驟：多次將數位類比轉換電壓的直流偏移量，以第一電容組中的各第一電容權重為基準，轉換為數位訊號，平均多個數位訊號，取得最終數位類比轉換電壓的直流偏移量數位值，此值可為正或負值；多次將第二電容組中的最小第二電容權重，以第一電容組中各第一電容權重為基準，轉換為數位訊號，平均多個數位訊號，再減去最終數位類比轉換電壓的直流偏移量數位值，取得最終最小第二電容權重；多次將第二電容組中的次小第二電容權重，以最終最小第二電容權重及第一電容組中各第一電容權重為基準，轉換為數位訊號，平均多個數位訊號，再減去最終數位類比轉換電壓的直流偏移量數位值，取得最終次小第二電容權重；多次將第二電容組中的第三小第二電容權重，以最終次小及最小第二電容權重及第一電容組中各第一電容權重為基準，轉換為數位訊號，平均多個數位訊號，再減去最終數位類比轉換電壓的直流偏移量數位值，取得最終第三小第二電容權重，依此類推，由小至大，依序取得各第二電容的各最終第二電容權重。
在一實施方案中，所述的具有偏移及位元權重校正機制的類比數位轉換方法，更包含以下步驟：校正比較器，取得比較器校準參數，以降低比較器本身的偏移。
在一實施方案中，所述的具有偏移及位元權重校正機制的類比數位轉換方法，更包含以下步驟：利用儲存電路，記錄比較器校準參數、最終數位類比轉換電壓的直流偏移量數位值、各第一電容權重，以及各第二電容的最終各第二電容權重。
另外，本發明提供一種具有偏移及位元權重校正機制的類比數位轉換方法，適用於所述的具有偏移及位元權重校正機制的類比數位轉換系統。所述具有偏移及位元權重校正機制的類比數位轉換方法包含以下步驟：將輸入類比訊號，轉換為數位訊號；將數位訊號減去最終數位類比轉換電壓的直流偏移量數位值，得到最終輸入訊號數位值；將最終輸入訊號數位值的各位元值乘上各位元權重後作加總，再轉換為一個二進制數位值。
在一實施方案中，所述的具有偏移及位元權重校正機制的類比數位轉換方法，其中第一電容組中最小第一電容權重，為數位值中最小位元權重；第一電容組中次小第一電容權重，為數位值中次小位元權重；依序由小至大，第二電容組中的最大第二電容權重，為數位值中最大位元權重。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。
以下是通過特定的具體實施例來說明本發明的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不背離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。另外，本文中所使用的術語“或”，應視實際情況可能包含相關聯的列出項目中的任一個或者多個的組合。
請參閱圖1，其為本發明實施例的具有偏移及位元權重校正機制的類比數位轉換系統的功能方塊圖。
如圖1所示，本發明實施例的具有偏移及位元權重校正機制的類比數位轉換系統可包含電容電路CAP、開關電路SWC、比較器COM、控制電路DCL以及轉譯電路TSR。電容電路CAP連接開關電路SWC。比較器COM連接電容電路CAP以及開關電路SWC。控制電路DCL連接比較器COM以及轉譯電路TSR。
電容電路CAP包含第一電容組LSB、第二電容組MSB以及橋接電容Cb。橋接電容Cb橋接第一電容組LSB與第二電容組MSB。第一電容組LSB包含多個第一電容C11~C1n，其中n代表第一電容的數量，可為任意適當整數值。第二電容組MSB包含多個第二電容C21~C2m，其中m代表第二電容的數量，可為任意適當整數值。電容電路CAP稱為類比數位轉換系統中的數位類比轉換單元，第二電容組MSB以及橋接電容Cb耦合處稱為一數位類比轉換電壓。
為方便說明，在本實施例中，第一電容C11~C1n的編號越大，代表具有越大的電容值。例如，第一電容C13的電容值大於或等於第一電容C12~C11中的每一個的電容值，第一電容C19的電容值大於或等於第一電容C11~C18中的每一個的電容值，以此類推。
類似地，第二電容C21~C2n的編號越大，代表具有越大的電容值。例如，第二電容C26的電容值大於或等於第二電容C21~C25中的每一個的電容值，第二電容C23的電容值大於或等於第二電容C21~C22中的每一個的電容值，以此類推。
值得注意的是，第一電容組LSB的多個第一電容C11~C1n中的每一個的電容值不大於多個第一電容C11~C1n中的其他所有較小電容值與最小電容值的總和，以下列方程式表示：
Figure 02_image001
, 其中x為介於2至n的範圍內的數值，x最小值為2，x最大值為n，Cunit1代表單位電容，即多個第一電容C11~C1n中的最小電容值，例如第一電容C11的電容值。
舉例而言，第一電容C13的電容值小於或等於第一電容C11、C12加總的電容值與第一電容C11的電容值(最小電容值)的總和。又例如，第一電容C16的電容值小於或等於第一電容C11、C12、C13、C14、C15加總的電容值與第一電容C11的電容值(最小電容值)的總和。
第二電容C21~C2m的電容值不大於多個第二電容C21~C2m中的其他所有較小電容值與最小電容值的總和以下列方程式表示：
Figure 02_image003
, 其中y為介於2至m的範圍內的數值，y最小值為2，y最大值為m，Cunit2代表代表單位電容，即多個第二電容C21~C2m中的最小電容值，例如第二電容C21的電容值。
各第一電容C11~C1n的實際電容值定義為第一電容權重。各第一電容權重不大於其餘所有較小第一電容權重總合。所有第一電容權重的總和除以橋接電容Cb的電容值以取得衰減系數。衰減系數為大於1的數值。其中衰減系數以下列方程式表示： Z
Figure 02_image005
, 其中Z代表衰減係數，n代表第一電容C11~C1n的編號/數量，
Figure 02_image007
代表第一電容組LSB的所有第一電容C11~C1n的電容值的總和，CB代表橋接電容Cb的電容值。
各第二電容C21~C2m的電容值乘上衰減系數以取得第二電容權重。各第二電容組SWT2的所有多個第二電容C21~C2m中最小的第二電容權重不大於第一電容組SWT1的所有第一電容C11~C1n的第一電容權重的總合。各第二電容權重不大於其餘所有較小第二電容權重總合。電容電路CAP中所有電容值為最小電容值的整數倍。以下列方程式表示：
Figure 02_image009
, 其中Z代表衰減係數，n代表第一電容C11~C1n的編號/數量，
Figure 02_image011
代表第一電容組LSB的所有第一電容C11~C1n的電容值的總和，Cunit1代表多個第一電容C11~C1n中的最小電容值，例如第一電容C11的電容值。
在理想設計中，總權重等於總等效電容值 Ctotal=
Figure 02_image013
+ Zx [
Figure 02_image015
] 。 積體電路製作中，製程參數變異，及佈局時產生的寄生容值，造成各電容值與預期有差異，因此衰減係數(z)與各第二電容的權重與預期產生很大的差異，造成類比數位轉換時產生很大的誤差。
在本實施例中，第一電容C11~C1n中每一個的電容值，可為單位電容(例如具有最小電容值的第一電容C11)的電容值的整數倍。同樣，第二電容C21~C2m中每一個的電容值，可為單位電容(例如具有最小電容值的第二電容C21)的電容值的整數倍。藉此，實現更好的佈局匹配。
舉例而言，第一電容C11的電容值表示為C時，則第一電容C12、C13、C14的電容值分別表示為2C、4C、7C，在此僅舉例說明，本發明不以此為限。
開關電路SWC可包含第一開關組SWT1、第二開關組SWT2以及第三開關元件SW3。第一開關組SWT1包含多個第一開關元件SW11~SW1n，其中n代表第一開關元件的數量，可為任意適當的整數值。第二開關組SWT2包含多個第二開關元件SW21~SW2m，其中m代表第二開關元件的數量，可為任意適當的整數值。
第一開關元件SW11~SW1n以及第二開關元件SW21~SW2m中的每一個可具有第一切換點P1、第二切換點P2、第三切換點P3以及第四切換點P4。第二切換點P2耦接至第二參考電壓VREF2。第三切換點P3耦接至第一參考電壓VREF1。第四切換點P4耦接至輸入訊號源，以從輸入訊號源取得輸入訊號VIN，其中輸入訊號VIN為類比電壓。第一切換點P1可切換至連接第二切換點P2、第三切換點P3或第四切換點P4。
開關電路SWC的多個第一開關元件SW11~SW1n的第一切換點P1分別連接第一電容組LSB的多個第一電容C11~C1n的第一端。多個第一電容C11~C1n的第二端連接橋接電容Cb的第一端。
開關電路SWC的多個第二開關元件SW21~SW2m的第一切換點P1分別連接第二電容組MSB的多個第二電容C21~C2m的第一端。多個第二電容C21~C2m的第二端連接橋接電容Cb的第二端。
控制電路DCL可控制開關電路SWC，例如控制第一開關元件SW11~SW1n以及第二開關元件SW21~SW2m在輸入訊號VIN、第一參考電壓VREF1以及第二參考電壓VREF2之間切換。
詳言之，當控制電路DCL控制第一開關元件SW11~SW1n的第一切換點P1連接至第四切換點P4時，第一電容C11~C1n透過第一開關元件SW11~SW1n耦接至輸入訊號VIN。類似地，控制電路DCL控制第二開關元件SW21~SW2m的第一切換點P1連接至第四切換點P4時，第二電容C21~C2m透過第二開關元件SW21~SW2m耦接至輸入訊號VIN。
當控制電路DCL控制第一開關元件SW11~SW1n的第一切換點P1連接至第二切換點P2時，第一電容C11~C1n透過第一開關元件SW11~SW1n耦接至第二參考電壓VREF2。類似地，當控制電路DCL控制第二開關元件SW21~SW2m的第一切換點P1連接至第二切換點P2時，第二電容C21~C2m透過第二開關元件SW21~SW2m耦接至第二參考電壓VREF2。此第二參考電壓VREF2可為高準位電壓，即為輸入訊號VIN的可轉換上限電壓，當輸入訊號VIN高於第二參考電壓VREF2，即無法正確產生相對應的數位訊號Dout1。
當控制電路DCL控制第一開關元件SW11~SW1n的第一切換點P1連接至第三切換點P3時，第一電容C11~C1n透過第一開關元件SW11~SW1n耦接至第一參考電壓VREF1。類似地，當控制電路DCL控制第二開關元件SW21~SW2m的第一切換點P1連接至第三切換點P3時，第二電容C21~C2m透過第二開關元件SW21~SW2m耦接至第一參考電壓VREF1。此第一參考電壓VREF1可為低準位電壓，即為輸入訊號VIN的可轉換下限電壓，當輸入訊號VIN低於第一參考電壓VREF1，即無法正確產生相對應的數位訊號Dout1。
比較器COM具有第一比較輸入端T1以及第二比較輸入端T2。第一比較輸入端T1以及第二比較輸入端T2中的其中一者可為反相輸入端，另一者可為非反相輸入端。比較器COM的第一比較輸入端T1連接在第二電容組MSB與橋接電容Cb之間的節點，此節點的電壓定義為轉換電壓VDAC。
控制電路DCL控制第三開關元件SW3開啟時，比較器COM的第一比較輸入端T1耦接至第三參考電壓VREF3，藉此可將轉換電壓VDAC重設為第三參考電壓VREF3。另外，比較器COM的第二比較輸入端T2維持直接耦接於第三參考電壓VREF3。
在每次第一開關元件SW11~SW1n以及第二開關元件SW21~SW2m中的任一者切換時，比較器COM的第一比較輸入端T1重新取得第二電容組MSB與橋接電容Cb之間的節點的轉換電壓VDAC。接著，比較器COM比較轉換電壓VDAC與第三參考電壓VREF3，以輸出比較訊號CMPO至控制電路DCL。
也就是說，比較器COM比較轉換電壓VDAC與第三參考電壓VREF3的次數以及比較訊號CMPO的位元值/邏輯值的數量，可取決於第一開關元件SW11~SW1n以及第二開關元件SW21~SW2m的數量、切換次數。
控制電路DCL可依據每次切換產生的比較訊號CMPO的位元值/邏輯值，輸出控制訊號CLS至開關電路SWC，以控制第一開關元件SW11~SW1n以及第二開關元件SW21~SW2m的運作。
在切換完開關電路SWC的所有第一開關元件SW11~SW1n以及第二開關元件SW21~SW2m之後，控制電路DCL可依據多次切換產生的比較訊號CMPO的位元值/邏輯值，以輸出位元數K的數位訊號Dout1。數位訊號Dout1的位元數K，以下列方程式表示： K=(n + m)>= N, 其中K代表數位訊號Dout1的位元數， n代表第一電容C11~C1n或第一開關元件SW11~SW1n的數量，m代表第二電容C21~C2m或第二開關元件SW21~SW2m的數量，N代表下述轉譯訊號Dout2的位元數。
最後，轉譯電路TSR可從控制電路TSR接收並轉譯位元數K的數位訊號Dout1，以儲存並輸出具有位元數N的轉譯訊號Dout2，其中N可為適當整數值。數位訊號Dout1至轉譯訊號Dout2的轉換可為不同進制間的數值轉換，例如轉譯訊號Dout2具有二進制的多個位元值，在此僅舉例說明，本發明不以此為限。
請一併參閱圖1、圖2、圖4~圖7，其中圖2為本發明實施例的具有偏移及位元權重校正機制的類比數位轉換方法的校正步驟流程圖。如圖2所示，本發明實施例的具有偏移及位元權重校正機制的類比數位轉換方法可包含以下步驟S101~S109，適用於如圖1所示的具有偏移及位元權重校正機制的類比數位轉換系統。應理解，可依據實際應用需求，調整步驟S101~S109的執行順序和程序。
在步驟S101，進入校正程序。
在步驟S103，校正比較器COM本身的偏移或稱偏差(offset)，並得到比較器COM的校正參數。
在步驟S105，取得數位類比轉換電壓VDAC的直流偏移量。
在步驟S107，由小至大依序取得各第二電容權重。
在步驟S109，記錄步驗S105~107所取得的各項數值。
在如圖4和圖5所示的例子中，第一開關元件SW11~SW17與第二開關元件SW21~SW27的數量相同，即上述n=m。第一開關準位訊號BL[7]~BL[1]或簡化為BL[7:1]分別代表第一開關元件SW17~SW11耦接的電壓準位，第二開關準位訊號BM[7]~BL[1]或簡化為BM[7:1]代表所有第二開關元件SW27~SW21耦接的電壓準位。0代表耦接至第一參考電壓VREF1，1代表耦接至第二參考電壓VREF2。
首先，如圖4所示為S105步驟操作說明，在時脈訊號CK的取樣相位時間內，所有第一開關元件SW11~SW17及所有第二開關元件SW21~SW27皆切換在低準位的第一參考電壓VREF1，分別表示為BM[7:1]=0000000、BL[1]=0、BL[2]=0、BL[3]=0、BL[4]=0、BL[5]=0、BL[6]=0、BL[7]=0。
另外，在如圖4所示的時脈訊號CK的取樣相位時間內，如圖1所示的第三開關元件SW3開啟，使得比較器COM的第一比較輸入端T1耦接至第三參考電壓VREF3，使轉換電壓VDAC固定等於第三參考電壓VREF3。
隨後，在如圖4所示的時脈訊號CK的轉換相位時間內，第三開關元件SW3關閉，比較器COM的第一比較輸入端T1與第三參考電壓VREF3斷開耦接。其結果為，轉換電壓VDAC呈浮動(floating)，轉換電壓VDAC的電壓值之後將隨第一開關元件SW11~SW17的切換狀態而改變。
接著，在時脈訊號CK的轉換相位時間內，利用控制電路DCL將多個第一開關元件SW17~SW11依序從低準位的第一參考電壓VREF1切換至高準位的第二參考電壓VREF2。
在執行每次開關電路SWC的切換作業時，利用比較器COM比較轉換電壓VDAC與第三參考電壓VREF3，以輸出比較訊號CMPO。比較訊號CMPO可包含依序切換第一開關元件SW17~SW11時，比較器COM分別輸出的位元值BL7~BL1，這些位元值可為0或1。
另外，在執行每次開關電路SWC的切換作業時，利用控制電路DCL依據比較訊號CMPO，判斷切換作業是否導致轉換電壓VDAC超過一第一門檻值。
如圖4、圖5所示的Vos2為比較器COM的直流偏移電壓。若比較器COM為理想，或是已在S103步驟中完全校正為0，則Vos2=0。Vos1為第三開關元件SW3斷開時造成的轉換電壓VDAC的偏移電壓，其原因可能是第三開關元件SW3通道關閉時的電荷注入，以及第三開關元件SW3經由寄生電容耦合造成。
轉換電壓VDAC在第三開關元件SW3為關閉時短路至第三參考電壓VREF3，因此VDAC=VREF3，但在第三開關元件SW3開啟時如上述原因造成轉換電壓VDAC偏移至轉換電壓VDAC0。而比較器COM的直流偏移電壓Vos2造成如圖4所示，實際比較位準為門檻電壓 Vt1=VREF3+Vos2。
藉由圖4的操作，可將原來無法準確評估的類比的直流偏移電壓(Vos1+Vos2)以BL[7:1]數位值精確表示出來，而之後便可將此偏移量扣除。實際電路操作會有外部電源雜訊干擾，以及元件本身雜訊干擾，可能造成每次BL[7:1]數位值有所不同，但可藉由多次操作取得一平均值，可大幅增進準確性。
詳言之，如圖4所示，在t0時，VDAC電壓低於Vt1，因此CMPO輸出為0，將此結果記錄於WRES=0。在t1時，利用控制電路DCL先切換第一開關元件SW17至高準位的第二參考電壓VREF2，表示為BL[7]=1，以將多個第一電容C11~C17中具最大電容值的第一電容C17透過第一開關元件SW17耦接至高準位的第二參考電壓VREF2。
在切換第一開關元件SW17後，利用控制電路DCL判斷轉換電壓VDAC超過門檻電壓Vt1，因此將第一開關元件SW17切回至耦接低準位的第一參考電壓VREF1，表示為BL[7]=0。
接著，如圖4所示，在時間t2，利用控制電路DCL切換第一開關元件SW16至高準位的第二參考電壓VREF2，表示為BL[6]=1，以將電容值僅次第一電容C17的第一電容C16透過第一開關元件SW16耦接至高準位的第二參考電壓VREF2，表示為BL[6]=1。
在切換第一開關元件SW16後，利用控制電路DCL判斷轉換電壓VDAC超過門檻電壓Vt1，因此將第一開關元件SW16切回至耦接低準位的第一參考電壓VREF1，表示為BL[6]=0。
接著，如圖4所示，在時間t3，利用控制電路DCL切換第一開關元件SW15至高準位的第二參考電壓VREF2，表示為BL[5]=1，以將第一電容C15透過第一開關元件SW15耦接至第二參考電壓VREF2。
在切換第一開關元件SW15後，利用控制電路DCL判斷轉換電壓VDAC小於門檻電壓Vt1，因此保持第一開關元件SW15切換在高準位的第二參考電壓VREF2。
其他第一開關元件SW14~SW11依序執行上述切換操作直到完成判斷BL[0]的值。在切換第一開關元件SW17~SW11的過程中，所有第二開關元件SW21~SW27皆保持切換至低準位的第一參考電壓VREF1，表示為BM[7:1]=0。其結果為，最終轉換電壓VDAC1接近實際比較器COM的轉態位準(即門檻電壓Vt1)，並大於初始轉換電壓VDAC0。
圖4所示，最終轉換電壓VDAC1大於初始轉換電壓VDAC0的情形，WRES=0，最後所得到的值 BL[7:1]代表正向的轉換電壓直流偏移值。
如圖5與圖4的示例相同內容不重複贅述，而不同之處具體說明如下。在充電過程中，電荷注入可能導致如圖5所示的轉換電壓VDAC發生正偏移，轉換電壓VDAC增加了偏移電壓Vos1，變成初始轉換電壓VDAC0，且大於比較器COM的實際轉換電壓(等於VREF3-Vos2)，使得CMPO=1, 此結果將記入於WRES=1, 並啟動第二次取樣相位。
首先，如圖5所示，在時脈訊號CK的第二取樣相位時間內，所有第一開關元件SW11~SW17皆切換至高準位的第二參考電壓VREF2，表示為BL[1]=1、BL[2]=1、BL[3]=1、BL[4]=1、BL[5]=1、BL[6]=1、BL[7]=1。
接著，如圖5所示，在時脈訊號CK的第二轉換相位時間內，利用控制電路DCL從大至小依序將多個第一開關元件SW17~SW11從高準位的第二參考電壓VREF2切換至低準位的第一參考電壓VREF1。
在每次開關電路SWC的切換作業時，利用控制電路DCL依據比較訊號CMPO，判斷轉換電壓VDAC是否超過門檻電壓Vt2。
若轉換電壓VDAC小於門檻電壓Vt2，利用控制電路DCL將第一開關元件SW11~SW17切回至耦接高準位的第二參考電壓VREF2。若轉換電壓VDAC大於門檻電壓Vt2，利用控制電路DCL保持第一開關元件SW11~SW17切換至低準位的第一參考電壓VREF1。
圖5所示，最終轉換電壓VDAC1小於初始轉換電壓VDAC0的情形，WRES=1，則最後所得到的值BL[7:1]需先反向，例如BL[7:1]=1111010，反向之後BL[7:1]= 0000101，才是最後代表負向的轉換電壓直流偏移值。
圖6所示為S107步驟中，量測第二電容組中最小第二電容權重的程序，若控制電路DCL控制第二開關元件SW21在取樣相位時間內，耦接第二參考電壓VREF2(表示為BM[1]=1)，隨後進入轉換時間內時，切換至第一參考電壓VREF1(表示為BM[1]=0) ，切換時刻可在轉換相位的t0或t1，但必需不晚於BL[7:1]開啟變動的時刻。
圖7所示為S107步驟中，量測第二電容組中次小第二電容權重的程序，若控制電路DCL控制第二開關元件SW22在取樣相位時間內，耦接第二參考電壓VREF2(表示為BM[2]=1)，隨後進入轉換時間內時，切換至第一參考電壓VREF1(表示為BM[2]=0)，切換時刻可在轉換相位的t0或t1，但必需不晚於BM[1] 、BL[7:1]開啟變動的時刻。
在步驟S109，利用儲存電路例如記憶體或其他具有儲存或記憶功能的元件(包含於如圖1所示的轉譯電路TSR中)，配置以記錄比較器COM的直流偏移校正參數、數位類比轉換電壓的直流偏移量、各第一電容C11~C1n的第一電容權重以及各第二電容C21~C2m的第二電容權重。
請參閱圖3和圖8，其中圖3為本發明實施例的具有偏移及位元權重校正機制的類比數位轉換方法的類比數位轉換步驟流程圖；圖8為本發明實施例的具有偏移及位元權重校正機制的類比數位轉換系統及方法，執行類比數位轉換程序的訊號波形圖，為一般循續漸近式類比數位轉換器程序。
本發明實施例的具有偏移及位元權重校正機制的類比數位轉換方法可更包含如圖3所示的步驟S201~S213，可在如圖2所示的步驟S101~S109之後執行，適用於如圖1所示的具有偏移及位元權重校正機制的類比數位轉換系統。應理解，可依據實際應用需求，調整S201~S213的執行順序和程序。
在步驟S201，進入電壓轉換程序。
在步驟S203，利用控制電路DCL開啟第三開關電壓SWC，以允許比較器COM的第一比較輸入端T1通過第三開關電壓SWC耦接至第三參考電壓VREF3，使轉換電壓VDAC等於第三參考電壓VREF3。
在步驟S205，利用控制電路DCL控制開關電路SWC的所有第一開關元件SW11~SW1n以及第二開關元件SW21~SW2m皆耦接至輸入訊號VIN，以由輸入訊號VIN充電第一電容組LSB的所有第一電容C11~C1n以及第二電容組MSB的所有第二電容C21~C2m。
在步驟S207，利用控制電路DCL關閉第三開關電壓SWC，以斷開比較器COM的第一比較輸入端T1以及第三參考電壓VREF3之間的耦接，使轉換電壓VDAC浮動。
在步驟S209，利用控制電路DCL切換如圖1所示的多個第一開關元件SW11~SW1n以及多個第二開關元件SW21~SW2m。
舉例而言，如圖8所示，利用控制電路DCL以電容權重大至小(C27~C21、C17~C11)為順序，依序將多個第二開關元件SW27~SW21以及第一開關元件SW17~SW11從第一參考電壓VREF1(電壓位準為0)切換至第二參考電壓VREF2(電壓位準為1)。
在步驟S211，在每次切換後，利用比較器COM比較如圖1所示的轉換電壓VDAC與第三參考電壓VREF3，以輸出比較訊號CMPO，包含如圖8所示的位元值BM1~BM7以及BL1~BL7，其中每個位元值BM1~BM7以及BL1~BL7可為0或1。
在步驟S213，如圖1所示的控制電路DCL依據比較訊號CMPO，輸出位元數K的數位訊號Dout1至轉譯電路TSR。轉譯電路TSR先將數位訊號Dout1執行直流偏移量校正，若WRES=0，Dout1減去S105所得到的BL[7:1]數值; 若WRES=1，數位訊號Dout1加上S105所得到的BL[7:1]數值；之後再將Dout1的每個位元值乘上相對應的各第一電容權重值或第二電容權重值之後，轉換成所需位元數N的二進位制格式的轉譯訊號Dout2。相對應電容權重說明如下：第一電容組LSB中最小第一電容權重，為數位訊號Dout1的數位值中最小位元權重；第一電容組LSB中次小第一電容權重，為數位訊號Dout1的數位值中次小位元權重；依序由小至大，第二電容組MSB中最大第二電容權重，為數位訊號Dout1的數位值中最大位元權重。
也就是說，本發明所提供的具有偏移及位元權重校正機制的類比數位轉換方法可包含以下步驟：多次將數位類比轉換電壓的直流偏移量，以第一電容組LSB中的各第一電容權重為基準，轉換為數位訊號Dout1，平均多個數位訊號Dout1，取得最終數位類比轉換電壓的直流偏移量數位值；多次將第二電容組MSB中的最小第二電容權重，以第一電容組LSB中各第一電容權重為基準，轉換為數位訊號Dout1，平均多個數位訊號Dout1，再減去最終數位類比轉換電壓的直流偏移量數位值，取得最終最小第二電容權重；多次將第二電容組MSB中的次小第二電容權重，以最終最小第二電容權重及第一電容組LSB中各第一電容權重為基準，轉換為數位訊號Dout1，平均多個數位訊號Dout1，再減去最終數位類比轉換電壓的直流偏移量數位值，取得最終次小第二電容權重；多次將第二電容組MSB中的第三小第二電容權重，以最終次小及最小第二電容權重及第一電容組LSB中各第一電容權重為基準，轉換為數位訊號Dout1，平均多個數位訊號Dout1，再減去最終數位類比轉換電壓的直流偏移量數位值，取得最終第三小第二電容權重，依此類推，由小至大，依序取得各第二電容C21~C2m的各最終第二電容權重。
另外，所述具有偏移及位元權重校正機制的類比數位轉換方法客更包含以下步驟：將輸入一類比訊號，轉換為數位訊號；將數位訊號減去最終數位類比轉換電壓的直流偏移量數位值，得到一最終輸入訊號數位值；將最終輸入訊號數位值的各位元值乘上各位元權重後作加總，再轉換為一個二進制數位值。
本發明所提供的具有偏移及位元權重校正機制的類比數位轉換系統及其方法，其至少具有以下有益效果： 1.     具有冗餘轉換週期及特殊權重安排，釋放了對參考電壓驅動電路帶寬和建立時間的要求，以實現更高的轉換速率。 2.     本發明採用電容式數位類比轉換器(Capacitive Digital-to-Analog Converter, CDAC)，其內設置的每個電容的電容值均具有單位電容的電容值(最小電容值)的整數倍，佈局匹配比較好。 3.     與傳統的二進制電容式數位類比轉換器相比，本發明採用分離式的電容式數位類比轉換器(Split-CDAC)大大縮小了第二電容組(MSB)部件的佈局尺寸。 4.      轉換和校正均使用相同類比硬件，無需額外的硬件供校正使用，節省面積，適合與其它功能電路整合為單晶片。 5.     可將數位類比轉換器的直流電壓的偏移量，以數位值方式記錄儲存，後續在轉換各位元權重，以及類比輸入訊號轉換時，皆可將此偏移量扣除，可獲取精確的位元權重值(電容值的權重比)和轉換電壓值。 6.     位元權重值估算可最大程度地減少電容式數位類比轉換器的衰減誤差，從而改善線性度。 7.     重複多次估算取得平均數據，以避免噪聲影響估計值。 8.     偏移量、位元權重值、以及輸入訊號轉換，皆是使用相同漸進暫存器(Successive Approximation Registers, SAR)操作，無需其它校正演算法。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。
CAP:電容電路 LSB:第一電容組 C11~C1n:第一電容 MSB:第二電容組 C21~C2m:第二電容 Cb:橋接電容 SWC:開關電路 SWT1:第一開關組 SW11~SW1n:第一開關元件 SWT2:第二開關組 SW21~SW2m:第二開關元件 P1:第一切換點 P2:第二切換點 P3:第三切換點 P4:第四切換點 SW3:第三開關元件 VREF1:第一參考電壓 VREF2:第二參考電壓 VREF3:第三參考電壓 VIN:輸入訊號 VDAC:轉換電壓 COM:比較器 T1:第一比較輸入端 T2:第二比較輸入端 CMPO:比較訊號 DCL:控制電路 CLS:控制訊號 Dout1:數位訊號 bit:位元 K:位元數 TSR:轉譯電路 N:位元數 Dout2:轉譯訊號 S101~S109、S201~S213:步驟 CK:時脈訊號 VDAC0:初始轉換電壓 VDAC1:最終轉換電壓 Vt1、Vt2:門檻電壓 Vos1、Vos2:偏移電壓 BL[1]~BL[7]:第一開關準位訊號 BM[1]~BM[7]:第二開關準位訊號 WRES:直流偏移量方向訊號 BL1~BL7、BM1~BM7:位元值 t0、 t1、 t2、 t3:時間
圖1為本發明實施例的具有偏移及位元權重校正機制的類比數位轉換系統的電路功能方塊圖。
圖2為本發明實施例的具有偏移及位元權重校正機制的類比數位轉換方法的校正步驟流程圖。
圖3為本發明實施例的具有偏移及位元權重校正機制的類比數位轉換方法的類比數位轉換步驟流程圖。
圖4為本發明實施例的具有偏移及位元權重校正機制的類比數位轉換系統及方法，執行VDAC直流準位負偏移時，切換多個第一電容耦接至不同準位時的訊號波形圖。
圖5為本發明實施例的具有偏移及位元權重校正機制的類比數位轉換系統及方法，執行VDAC直流準位正偏移時，切換多個第一電容耦接至不同準位的訊號波形圖。
圖6為本發明實施例的具有偏移及位元權重校正機制的類比數位轉換系統及方法，執行第二電容組中最小第二電容權重校正程序時，切換第二電容組中最小電容與多個第一電容耦接至不同準位的訊號波形圖。
圖7為本發明實施例的具有偏移及位元權重校正機制的類比數位轉換系統及方法，執行第二電容組中次小第二電容權重校正程序時，切換第二電容組中次小、最小電容與多個第一電容耦接至不同準位的訊號波形圖。
圖8為本發明實施例的具有偏移及位元權重校正機制的類比數位轉換系統及方法，執行類比數位轉換程序的訊號波形圖。
CAP:電容電路
LSB:第一電容組
C11~C1n:第一電容
MSB:第二電容組
C21~C2m:第二電容
Cb:橋接電容
SWC:開關電路
SWT1:第一開關組
SW11~SW1n:第一開關元件
SWT2:第二開關組
SW21~SW2m:第二開關元件
P1:第一切換點
P2:第二切換點
P3:第三切換點
P4:第四切換點
SW3:第三開關元件
VREF1:第一參考電壓
VREF2:第二參考電壓
VREF3:第三參考電壓
VIN:輸入訊號
VDAC:轉換電壓
COM:比較器
T1:第一比較輸入端
T2:第二比較輸入端
CMPO:比較訊號
DCL:控制電路
CLS:控制訊號
Dout1:數位訊號
bit:位元
K:位元數
TSR:轉譯電路
N:位元數
Dout2:轉譯訊號

Claims (7)

  1. 一種具有偏移及位元權重校正機制的類比數位轉換系統，包含：一電容電路，包含一第一電容組、一第二電容組以及一橋接電容，該橋接電容耦合該第一電容組與該第二電容組，該第一電容組包含多個第一電容，該第二電容組包含多個第二電容，各該第一電容的實際電容值定義為一第一電容權重，各該第一電容權重不大於其餘所有較小該第一電容權重加總與最小電容值之總合；該多個第一電容權重的總和除以該橋接電容的實際電容值以取得一衰減系數，該衰減系數為大於1的數值，各該第二電容的實際電容值與該衰減系數的乘積值定義為一第二電容權重，該第二電容組中最小的該第二電容權重不大於該第一電容組所有該多個第一電容權重的總合，且各該第二電容權重不大於其餘所有較小該第二電容權重總合；該電容電路中所有電容值在設計上為最小電容值的整數倍；該電容電路稱為該類比數位轉換系統中的數位類比轉換單元，該第二電容組以及該橋接電容耦合處稱為一數位類比轉換電壓；一比較器，具有一第一比較輸入端連接在該第二電容組與該橋接電容之間的一節點，並具有一第二比較輸入端耦接於一第三參考電壓，該比較器配置以比較該第三參考電壓與該節點的一轉換電壓，以輸出一比較訊號；一開關電路，包含多個第一開關元件、多個第二開關元件以及一第三開關元件，該多個第一開關元件分別連接該多個第一電容，該多個第二開關元件分別連接該多個第二電容，該多個第一開關元件以及該多個第二開關元件中的每一個在一輸入訊號、一第一參考電壓以及一第二參考電壓之間 切換，該第三開關元件開啟時將該第一比較輸入端耦接至該第三參考電壓；一控制電路，連接該開關電路以及該比較器，配置以依據該比較訊號輸出一數位訊號，並輸出一控制訊號以控制該開關電路的運作；以及一轉譯電路，連接該控制電路，配置以轉譯該數位訊號，以輸出一轉譯訊號。
  2. 如請求項1所述的具有偏移及位元權重校正機制的類比數位轉換系統，更包含一儲存電路，配置以記錄該比較器直流偏移校正參數、該數位類比轉換電壓的直流偏移量、各該第一電容權重以及各該第二電容權重。
  3. 一種具有偏移及位元權重校正機制的類比數位轉換方法，適用於如請求項1所述的具有偏移及位元權重校正機制的類比數位轉換系統，所述具有偏移及位元權重校正機制的類比數位轉換方法包含以下步驟：多次將該數位類比轉換電壓的直流偏移量，以該第一電容組中的各該第一電容權重為基準，轉換為該數位訊號，平均該多個數位訊號，取得最終該數位類比轉換電壓的直流偏移量數位值，此值可為正或負值；多次將該第二電容組中的最小該第二電容權重，以該第一電容組中各該第一電容權重為基準，轉換為該數位訊號，平均該多個數位訊號，再減去最終該數位類比轉換電壓的直流偏移量數位值，取得最終最小該第二電容權重；多次將該第二電容組中的次小該第二電容權重，以最終最小該第二電容權重及該第一電容組中各該第一電容權重為基準，轉換為該數位訊號，平均該多個數位訊號，再減去最終該數位類比轉換電壓的直流偏移量數位值，取得最終次 小該第二電容權重；多次將該第二電容組中的第三小該第二電容權重，以最終該次小及最小該第二電容權重及該第一電容組中各該第一電容權重為基準，轉換為該數位訊號，平均該多個該數位訊號，再減去最終該數位類比轉換電壓的直流偏移量數位值，取得最終第三小該第二電容權重，依此類推，由小至大，依序取得各該第二電容的各最終第二電容權重。
  4. 如請求項3所述的具有偏移及位元權重校正機制的類比數位轉換方法，更包含以下步驟：校正該比較器，取得該比較器的校準參數，據以降低該比較器本身的偏移。
  5. 如請求項3所述的具有偏移及位元權重校正機制的類比數位轉換方法，更包含以下步驟：利用一儲存電路，記錄該比較器校準參數、最終該數位類比轉換電壓的直流偏移量數位值、各該第一電容權重，以及各該第二電容的最終各該第二電容權重。
  6. 一種具有偏移及位元權重校正機制的類比數位轉換方法，適用於如請求項1所述的具有偏移及位元權重校正機制的類比數位轉換系統，所述具有偏移及位元權重校正機制的類比數位轉換方法包含以下步驟：將輸入一類比訊號，轉換為該數位訊號；將該數位訊號減去最終該數位類比轉換電壓的直流偏移量數位值，得到一最終輸入訊號數位值；將該最終輸入訊號數位值的各位元值乘上各位元權重後作加總，再轉換為一個二進制數位值。
  7. 如請求項6所述的具有偏移及位元權重校正機制的類比數位轉換方法，其中該第一電容組中最小該第一電容權重，為數 位值中最小位元權重；該第一電容組中次小該第一電容權重，為數位值中次小位元權重；依序由小至大，該第二電容組中的最大該第二電容權重，為數位值中最大位元權重。
TW109117216A 2020-05-22 2020-05-22 具有偏移及位元權重校正機制的類比數位轉換系統及方法 TWI745977B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109117216A TWI745977B (zh) 2020-05-22 2020-05-22 具有偏移及位元權重校正機制的類比數位轉換系統及方法
CN202010488436.5A CN113708763B (zh) 2020-05-22 2020-06-02 具有偏移及位权重校正机制的模拟数字转换***及方法
US17/016,574 US11128311B1 (en) 2020-05-22 2020-09-10 Analog-to-digital converting system and method with offset and bit-weighting correction mechanisms

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109117216A TWI745977B (zh) 2020-05-22 2020-05-22 具有偏移及位元權重校正機制的類比數位轉換系統及方法

Publications (2)

Publication Number Publication Date
TWI745977B true TWI745977B (zh) 2021-11-11
TW202145721A TW202145721A (zh) 2021-12-01

Family

ID=77749194

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109117216A TWI745977B (zh) 2020-05-22 2020-05-22 具有偏移及位元權重校正機制的類比數位轉換系統及方法

Country Status (3)

Country Link
US (1) US11128311B1 (zh)
CN (1) CN113708763B (zh)
TW (1) TWI745977B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11635849B1 (en) * 2021-10-22 2023-04-25 Image Match Design Inc. Fingerprint signal processing system and fingerprint signal processing method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8842027B2 (en) * 2012-12-28 2014-09-23 Industrial Technology Research Institute Analog to digital converter and method for evaluating capacitor weighting of digital-to-analog converter thereof
US9154152B1 (en) * 2014-03-14 2015-10-06 Mediatek Inc. Calibration and noise reduction of analog to digital converters
US9432046B1 (en) * 2015-06-04 2016-08-30 Faraday Technology Corporation Successive approximation analog-to-digital converter
US9432037B2 (en) * 2014-11-05 2016-08-30 Samsung Electronics Co., Ltd Apparatus and method for analog-digital converting
US9602119B1 (en) * 2016-02-09 2017-03-21 Applied Micro Circuits Corporation Gain calibration by applying a portion of an input voltage to voltage associated with a capacitor array
US10581445B2 (en) * 2015-11-04 2020-03-03 Avnera Corporation Digitally calibrated successive approximation register analog-to-digital converter

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307490B1 (en) * 1999-09-30 2001-10-23 The Engineering Consortium, Inc. Digital to analog converter trim apparatus and method
JP4403141B2 (ja) * 2003-12-01 2010-01-20 パナソニック株式会社 受信装置及び受信方法
JP2006222701A (ja) * 2005-02-09 2006-08-24 Thine Electronics Inc Ａ／ｄ変換器の出力補正回路
WO2011149428A1 (en) * 2010-05-26 2011-12-01 Agency For Science, Technology And Research An analogue to digital converter, an integrated circuit and a medical device
TWI501562B (zh) * 2012-10-05 2015-09-21 Univ Nat Chiao Tung 估測逐次漸近類比數位轉換器中電容權重誤差之方法與其應用於校正該逐次漸進類比數位轉換器
US8823572B2 (en) * 2012-12-17 2014-09-02 Dust Networks, Inc. Anti-aliasing sampling circuits and analog-to-digital converter
WO2015167478A1 (en) * 2014-04-29 2015-11-05 Synopsys, Inc. Reference voltage generator for an analog-digital converter and method for analog-digital conversion
US9590592B2 (en) * 2014-11-24 2017-03-07 Cypress Semiconductor Corporation Configurable capacitor arrays and switched capacitor circuits
US9654132B2 (en) * 2015-07-08 2017-05-16 Marvell World Trade Ltd. Hybrid charge-sharing charge-redistribution DAC for successive approximation analog-to-digital converters
CN106027051B (zh) * 2016-05-12 2019-03-19 东南大学 一种适用于流水线模数转换器的后台校准电路及校准方法
US9831889B1 (en) * 2016-10-31 2017-11-28 Silicon Laboratories Inc. Converting large input analog signals in an analog-to-digital converter without input attenuation
CN109120263B (zh) * 2018-08-13 2022-09-13 中国电子科技集团公司第二十四研究所 一种基于数字调制校正的逐次逼近模数转换器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8842027B2 (en) * 2012-12-28 2014-09-23 Industrial Technology Research Institute Analog to digital converter and method for evaluating capacitor weighting of digital-to-analog converter thereof
US9154152B1 (en) * 2014-03-14 2015-10-06 Mediatek Inc. Calibration and noise reduction of analog to digital converters
US9432037B2 (en) * 2014-11-05 2016-08-30 Samsung Electronics Co., Ltd Apparatus and method for analog-digital converting
US9432046B1 (en) * 2015-06-04 2016-08-30 Faraday Technology Corporation Successive approximation analog-to-digital converter
US10581445B2 (en) * 2015-11-04 2020-03-03 Avnera Corporation Digitally calibrated successive approximation register analog-to-digital converter
US9602119B1 (en) * 2016-02-09 2017-03-21 Applied Micro Circuits Corporation Gain calibration by applying a portion of an input voltage to voltage associated with a capacitor array

Also Published As

Publication number Publication date
TW202145721A (zh) 2021-12-01
CN113708763A (zh) 2021-11-26
CN113708763B (zh) 2023-09-19
US11128311B1 (en) 2021-09-21

Similar Documents

Publication Publication Date Title
US10135457B2 (en) Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter
US8599059B1 (en) Successive approximation register analog-digital converter and method for operating the same
US7928880B2 (en) Digital analog converter
JP4884519B2 (ja) アナログ−デジタル変換器
CN109347477B (zh) 一种逐次逼近型模数转换器权重校准方法
TWI783072B (zh) 用於使用經減小電容器陣列數位轉類比轉換（ｄａｃ）在連續近似暫存器（ｓａｒ）類比轉數位轉換器（ａｄｃ）中進行偏移校正之方法及設備
US10886933B1 (en) Analog-to-digital converter
US20230198535A1 (en) Calibration method of capacitor array type successive approximation register analog-to-digital converter
CN113839672B (zh) 一种利用冗余电容模拟域自校准逐次逼近模数转换器
CN110190854B (zh) 一种面向两步式sar adc共用一组参考电压的实现电路及方法
CN113839673A (zh) 一种新型数字域自校准逐次逼近模数转换器
CN112039528B (zh) 一种逐次逼近模数转换器中的电容阵列逻辑控制方法
CN109802678B (zh) 逐次逼近模数转换器及其数字校准方法和装置
JP2015171087A (ja) アナログデジタル変換回路
CN114050827B (zh) 应用于电容三段式逐次逼近型模数转换器的数字校准方法
TWI745977B (zh) 具有偏移及位元權重校正機制的類比數位轉換系統及方法
CN110535467B (zh) 逐步逼近型模数转换装置的电容阵列校准方法和装置
CN110176930B (zh) 测量传输曲线跳变高度的多位分辨率子流水线结构
TW201015870A (en) Successive approximation ADC with binary error tolerance mechanism
JP4884518B2 (ja) アナログ−デジタル変換器
CN113810052B (zh) 基于电容失配校准电路的逐次逼近模数转换器
CN114640350A (zh) 逐次逼近模数转换器、校准方法及工作方法
CN109802674B (zh) 逐次逼近模数转换器及其数字校准方法和装置
CN114553226A (zh) 模数转换器的校准方法和校准***
Zhang et al. A 12-bit 200KS/s SAR ADC with digital self-calibration