TWI741835B - 柱狀半導體裝置及其製造方法 - Google Patents

柱狀半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI741835B
TWI741835B TW109135722A TW109135722A TWI741835B TW I741835 B TWI741835 B TW I741835B TW 109135722 A TW109135722 A TW 109135722A TW 109135722 A TW109135722 A TW 109135722A TW I741835 B TWI741835 B TW I741835B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
pillar
sgt
column
Prior art date
Application number
TW109135722A
Other languages
English (en)
Other versions
TW202118055A (zh
Inventor
舛岡富士雄
原田望
Original Assignee
新加坡商新加坡優尼山帝斯電子私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商新加坡優尼山帝斯電子私人有限公司 filed Critical 新加坡商新加坡優尼山帝斯電子私人有限公司
Publication of TW202118055A publication Critical patent/TW202118055A/zh
Application granted granted Critical
Publication of TWI741835B publication Critical patent/TWI741835B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

作為接觸部之Ta柱41a的底部與N+層3a、P+層4a相連，閘極HfO2層36與Si柱6a、6c及作為接觸部之Ta柱41a的側面及Si柱6a、6c與作為接觸部之Ta柱41a間的SiO2層35上表面相連。在包圍Si柱6a、6c之閘極HfO2層36的側面有閘極TiN層37a、37b。另外，Si柱6a、6c、作為接觸部之Ta柱的中點從平面圖看時係在一條第一線上。

Description

柱狀半導體裝置及其製造方法
本發明係關於柱狀半導體裝置及其製造方法。
近年來，在LSI(Large Scale Integration：大型積體電路)中採用了三維構造電晶體。其中，屬於一種柱狀半導體裝置之SGT(Surrounding Gate Transistor：環繞閘極電晶體)，係作為提供高積體度的半導體裝置之半導體元件而受到矚目。而且，日益要求具有SGT之半導體裝置的更高積體化、更高性能化。
在通常的平面型MOS電晶體中，通道(channel)係在沿著半導體基板的上表面之水平方向延伸。相對於此，SGT的通道是在與半導體基板的上表面垂直的方向延伸(參照例如專利文獻1、非專利文獻1)。因此，與平面型MOS電晶體相比較，SGT可做到半導體裝置的高密度化。
圖5顯示N通道SGT的構造模式圖。在P型或i型(本質型)的Si柱215(以下將矽半導體柱稱為「Si柱」)的上下的位置，形成有在一方作為源極而發揮功能時，另一方則作為汲極而發揮功能之N+區域216a、216b。Si柱215的源極、汲極N+區域216a、216b之間的區域為通 道區域217。以圍繞該通道區域217的形態形成有閘極絕緣層218，以圍繞該閘極絕緣層218的形態形成有閘極導體層219。SGT中係源極、汲極N+區域216a、216b、通道區域217、閘極絕緣層218、閘極導體層219形成於單一個Si柱215。因此，SGT的表面的佔有面積，看起來係相當於平面型MOS電晶體的單一的源極或汲極N+區域的佔有面積。因而，具有SGT之電路晶片與具有平面型MOS電晶體之電路晶片相比較，可實現晶片尺寸的更加縮小化。
圖6顯示採用SGT而構成的CMOS反相器(inverter)電路的剖面圖(參照例如專利文獻2、圖38(b))。
此CMOS反相器電路係在絕緣層基板120上形成有i層121(「i層」表示本質型Si層)，在該i層121上形成有為了構成P通道SGT而形成的Si柱SP1及為了構成N通道SGT而形成的Si柱SP2。P通道SGT的汲極P+區域122係與i層121同層，且形成為從平面圖看時係包圍Si柱SP1的下部。N通道SGT的汲極N+區域123係與i層121同層，且形成為從平面圖看時係包圍Si柱SP2的下部。P通道SGT的源極P+區域124係形成於Si柱SP1的頂部，N通道SGT的源極N+區域125係形成於Si柱SP2的頂部。而且，以包圍Si柱SP1、SP2，且延伸到P+區域122及N+區域123的上表面上之形態形成有閘極絕緣層126a、126b，以包圍閘極絕緣層126a、126b的形態形成有P通道SGT的閘極導體層127a及N通道SGT的閘極導體層127b。以包圍該等閘極導體層127a、127b的形態，形成有作為絕緣層之邊牆(sidewall)氮化膜128a、128b。同樣的，以分別包圍Si柱SP1、SP2的頂部的P+區域、N+區域之形態，形成有作為絕緣層之邊牆 氮化膜128c、128d。P通道SGT的汲極P+區域122與N通道SGT的汲極N+區域123係透過矽化物層129b而連接。在P通道SGT的源極P+區域124上形成有矽化物層129a，在N通道SGT的源極N+區域125上形成有矽化物層129c。另外，在閘極導體層127a、127b的頂部形成有矽化物層129d、129e。在Si柱SP1的P+區域122、124間之i層130a係作為P通道SGT的通道而發揮功能，Si柱SP2的N+區域123、125間之i層130b作為N通道SGT的通道而發揮功能。以覆蓋絕緣層基板120、i層121及Si柱SP1、SP2之形態形成有SiO2層131。經由接觸孔132a，電源配線金屬層Vd與P+區域124及矽化物層129a相連接。經由接觸孔132b，輸出配線金屬層Vo與P+區域122、N+區域123、矽化物層129b相連接。另外，經由接觸孔132c，接地配線金屬層Vs與N+區域125及矽化物層129c相連接。P通道SGT的閘極導體層127a與N通道SGT的閘極導體層127b係以相連接的狀態與輸入配線金屬層(未圖示)相連。以如上所述的方式形成採用SGT而構成的CMOS反相器電路。
圖6所示的具有SGT之CMOS反相器電路，也受到電路要更高密度化及更高性能化之要求。在本電路中，要使電路更高密度化及更高性能化，有如下述的問題。接觸孔132b係形成於Si柱SP1與Si柱SP2之間。Si柱SP1、SP2及接觸孔132b分別以微影(lithography)製程、蝕刻製程形成。因此，接觸孔132b的位置會由於微影製程的遮罩對位偏差而偏向Si柱SP1、SP2的任一方而形成。該遮罩對位偏差若大幅偏向一方，閘極導體層127a、127b的任一個、與輸出配線金屬層Vo之間就會發生電氣 短路之不良情形。因此，為了不要發生該電氣的短路，必須加大Si柱SP1、SP2與接觸孔132b的距離。此成為阻礙電路更高密度化的原因。
對於採用SGT而成的電路有要高度積體化之要求。
[先前技術文獻]
[專利文獻]
專利文獻1：日本特開平2-188966號公報
專利文獻2：美國專利申請案公開第2010/0219483號說明書
[非專利文獻]
非專利文獻1：Hiroshi Takato, Kazumasa Sunouchi, Naoko Okabe, Akihiro Nitayama, Katsuhiko Hieda, Fumio Horiguchi, and Fujio Masuoka: IEEE Transaction on Electron Devices, Vol.38, No.3, pp.573-578 (1991)
如何實現柱狀半導體裝置的高密度化。
本發明的一個面向之SGT柱狀半導體裝置係具有：
在基板上往垂直方向直立之第一半導體柱及第二半導體柱；
第一雜質層及第二雜質層，該第一雜質層係連接於前述第一半導體柱的底部及/或底部側面而作為汲極或源極，該第二雜質層係連接於前述第二半導體柱的底部及/或底部側面而作為源極或汲極；
第三雜質層及第四雜質層，該第三雜質層係在前述第一半導體柱的上部內部及/或包圍前述第一半導體柱的上部而作為汲極或源極，該第四雜質層係在前述第二半導體柱的上部內部及/或包圍前述第二半導體柱的上部而作為源極或汲極；
第一閘極絕緣層，係包圍前述第一半導體柱及前述第二半導體柱；
第一閘極導體層及第二閘極絕緣層，該第一閘極導體層係包圍前述第一半導體柱外周的前述第一閘極絕緣層，該第二閘極導體層係包圍前述第二半導體柱外周的前述第一閘極絕緣層；以及
第一接觸柱，從平面圖看時係位於前述第一雜質層與前述第二雜質層之間，且往垂直方向直立並且至少中央部具有導體層，
前述第一閘極絕緣層係延伸到前述第一接觸柱而與前述第一接觸柱相連，且包圍前述第一接觸柱的側面。
較佳為，前述第一接觸柱的底部之在垂直方向的位置，係比前述第一半導體柱及前述第二半導體柱的底部位置還要下方。
較佳為，從平面圖看時，與前述第一半導體柱及前述第二半導體柱相切之平行的兩條假想的切線，也與前述第一接觸柱相切。
較佳為，前述第一閘極絕緣層在前述第一半導體柱及前述第二半導體柱的外周部係為不同的材料，且前述第一半導體柱及前述第二半 導體柱的任一者的前述第一閘極絕緣層係與前述第一接觸柱的外周部相連。
在前述接觸柱的外周部，從平面圖看時可設有由金屬、合金或絕緣層的單層或複數層所構成的第一材料層。
另外，可構成為：
從平面圖看時，前述第一接觸柱的中點係在連結前述第一半導體柱的中點與前述第二半導體柱的中點之第一線上，前述SGT柱狀半導體裝置並具有第三半導體柱，該第三半導體柱係在與前述第一接觸柱相反之側與前述第二半導體柱鄰接，且在前述第一線上具有中點，
前述第一閘極絕緣層係從前述第二半導體柱延伸並包圍前述第三半導體柱的側面，
前述第二閘極導體層係從前述第二半導體柱延伸並包圍前述第三半導體柱的外周部側面，
前述第二閘極導體層係在前述第二半導體柱與前述第三半導體柱的前述第一閘極絕緣層的側面全體進行接觸。
另外，可構成為：
具有第四半導體柱，該第四半導體柱係在與前述第二半導體柱相反之側與前述第三半導體柱鄰接，且在前述第一線上具有中點，
前述第一閘極絕緣層係從前述第二半導體柱及前述第三半導體柱延伸並包圍前述第四半導體柱側面，
前述第二閘極導體層係從前述第二半導體柱及前述第三半導體柱延伸並包圍前述第四半導體柱的外周部側面，
前述第二閘極導體層係在前述第二半導體柱、前述第三半導體柱與前述第四半導體柱的前述第一閘極絕緣層的側面全體進行接觸。
可構成為：
前述第一半導體柱包含選擇用SGT，
前述第二半導體柱包含負載用SGT，
前述第三半導體柱包含驅動用SGT，
前述SGT柱狀半導體裝置係具有前述第一半導體柱、前述第二半導體柱及前述第三半導體柱而構成SRAM單元(SRAM cell)。
可構成為：
前述第一半導體柱包含選擇用SGT，
前述第二半導體柱包含負載用SGT，
前述第三半導體柱包含驅動用SGT，
前述第四半導體柱包含驅動用SGT，
前述SGT柱狀半導體裝置係具有前述第一半導體柱、前述第二半導體柱、前述第三半導體柱及前述第四半導體柱而構成SRAM單元。
另外，可構成為：
前述第一半導體柱、前述第二半導體柱及前述第一接觸柱從平面圖看時係具有朝一個方向延伸之矩形形狀，且從平面圖看時係相互平行配置。
本發明的另一個面向之SGT柱狀半導體裝置的製造方法，係具有：
在基板上，以從平面圖看時第一半導體柱、第二半導體柱、第五半導體柱及第二半導體柱各者的中點會位在第一線上之方式，形成第一半導體柱、第五半導體柱及第二半導體柱之工序；
形成第一雜質層及第二雜質層之工序，該第一雜質層係連在前述第一半導體柱的底部並作為源極或汲極者，該第二雜質層係連在前述第二半導體柱的底部並作為汲極或源極者；
形成包圍前述第一半導體柱、前述第五半導體柱及前述第二半導體柱且相連的第一閘極絕緣層之工序；
在前述第一閘極絕緣層的外側，形成包圍前述第一半導體柱、前述第五半導體柱及前述第二半導體柱且相連的第一導體層之工序；
對前述第五半導體柱進行蝕刻而形成第一空孔之工序；
在前述第一空孔內，形成至少中心部為導體的第一接觸柱之工序；
對前述第一導體層進行蝕刻，將包圍在前述第一接觸柱的外周部之前述第一導體層去除，且形成由包圍前述第一半導體柱之前述第一導體層所構成的第一閘極導體層及由包圍前述第二半導體柱之前述第一導體層所構成的第二閘極導體層之工序；以及
在前述第一閘極導體層、包圍前述第一接觸柱之前述第一閘極絕緣層及前述第二閘極導體層的外周部形成第一絕緣層之工序，
前述第一接觸柱係電性連接前述第一雜質層與前述第二雜質層，且該連接係往垂直方向延伸。
較佳為，在前述方法中，前述第一空孔的底部的位置係形成為比前述第一半導體柱及前述第二半導體柱的底部位置位於垂直方向的更下方。
較佳為，在前述方法中，更具有：
在形成第一空孔後，在前述空孔的側面形成由金屬、合金或絕緣層的單層或複數層所構成的第一材料層之工序；以及
形成從平面圖看時位在前述第一材料層的內側之第二導體層之工序，
前述第一材料層及前述第二導體層係為前述第一接觸柱。
較佳為，在前述方法中，更具有：將前述第一半導體柱、前述第五半導體柱及前述第二半導體柱形成為從平面圖看時朝與前述第一線正交的方向延伸之矩形形狀之工序。
在前述方法中，可具有：
在形成往與前述第一線正交的方向延伸之前述第一半導體柱、前述第五半導體柱及前述第二半導體柱之前，
對於為了形成前述第一半導體柱、前述第五半導體柱及前述第二半導體柱而形成的蝕刻遮罩材料層之內，將為了形成前述第五半導體柱而形成的第一蝕刻遮罩層之從平面圖看時的上下的任一部分區域去除之工序。
在前述方法中，可具有：
形成第三半導體柱之工序，該第三半導體柱係在與前述第一接觸柱相反之側與前述第二半導體柱鄰接，且其中點位在從平面圖看時連結前述第一半導體柱的中點與前述第五半導體柱的中點之前述第一線上；
使前述第一閘極絕緣層從前述第二半導體柱延伸並包圍前述第三半導體柱的側面之工序；以及
將前述第二閘極導體層形成為在前述第二半導體柱與前述第三半導體柱的前述第一閘極絕緣層的側面全體進行接觸之工序。
在前述方法中，可具有：
以在與前述第二半導體柱相反之側與前述第三半導體柱鄰接之方式，在前述第一線上形成第四半導體柱之工序；
使前述第一閘極絕緣層從前述第三半導體柱延伸並包圍前述第四半導體柱的側面之工序；以及
將前述第二閘極導體層形成為在前述第二半導體柱、前述第三半導體柱與前述第四半導體柱的前述第一閘極絕緣層的側面全體進行接觸之工序。
在前述方法中，可具有：
在前述第一半導體柱形成選擇用SGT，
在前述第二半導體柱形成負載用SGT，
在前述第三半導體柱形成驅動用SGT之工序，
前述第一半導體柱、前述第二半導體柱及前述第三半導體柱係構成SRAM單元的一部分。
另外，可具有：
在前述第一半導體柱形成選擇用SGT，
在前述第二半導體柱形成負載用SGT，
在前述第三半導體柱形成驅動用SGT，
在前述第四半導體柱形成驅動用SGT之工序，
前述第一半導體柱、前述第二半導體柱、前述第三半導體柱及前述第四半導體柱係構成SRAM單元的一部分。
根據本發明，就可實現高密度的柱狀半導體裝置。
1:P層基板
2,2a,2b,2A:N層
3,3a,3b,3c,3d,56a,56c,56d,56e,56f,56h,72,72a,72b,72c,72d,86,86a,105a:N+層
4,4a,5,5a,56b,56g,73a,73b,73aa,73bb,87a,105b,105c:P+層
6,88:i層
6a,6b,6c,6d,6e,6f,6g,6h,6i,6j,75a,75b,75c,75d,75e,75f,75g,75h:Si柱
7,9,10,7a,7b,7c,7d,7e,7f,7g,7h,7i,7j,30a,30b,30c,30d,33a,33b,38,74a,74b,74c,74d,74e,74f,74g,74h,89:遮罩材料層
8,24,44,82a,82b,82c,82d,104:SiN層
8a,16a,16b,20a,20b,24a,24b,28a,28b:帶狀SiN層
8aa,8ab,16aa,16ba,20aa,20ab,20ba,20bb:正方形SiN層
9aa,9ab,17aa,17ab,17ba,17bb,21aa,21ab,21ba,21bb:正方形遮罩材料層、遮罩材料層
9a,15a,15b,17a,17b,19a,19b,21a,21b,26,27a,27b:帶狀遮罩材料層、遮罩材料層
12a,12b:SiGe層
12aa,12ab,18a,18b:帶狀SiGe層
13,22,22a,22b,42a,42b,42aa,42bb,46a,46b,46c,46d,48,55,58,60,64,66,85,83a,83b,83c,83d,81a,81b,97,102,103,106:SiO2層
35:SiO2層
36,78,99:HfO2層
37,37a,37b,37c,37d,37A,106:TiN層
39,47a,47b,47c,47d:阻劑層
40a,40b:空孔
41a,41b,80a,80b,101:Ta柱
50a,50b:凹部
52a,52b,57a,57b,57c,57d,57e,57f,57g,57h,70a,70b,70aa,70bb:W層
59a,59b:接觸孔
61a,61b,61c,61d,65a,65b,67a,67b,109a,109b,109c,109d,109e:接觸孔
76a,76b:合金層
90a,90b,90c,90d,90bb:矩形遮罩材料層
91a,91b,91c,91d,91bb:矩形SiN層
92:Si台
95a,95b,95c,95d:矩形Si柱
120:絕緣層基板
121:i層
122:P+區域
123:N+區域
124:P+區域
125:N+區域
126a:閘極絕緣層
126b:閘極絕緣層
127a:閘極導體層
127b:閘極導體層
128a:氮化膜
128b:氮化膜
129a:矽化物層
129b:矽化物層
129c:矽化物層
129d:矽化物層
129e:矽化物層
130a:i層
130b:i層
131:SiO2層
132a:接觸孔
132b:接觸孔
132c:接觸孔
215:Si柱
216a:N+區域
216b:N+區域
217:通道區域
218:閘極絕緣層
219:閘極導體層
BL:位元配線金屬層
RBL:互補位元配線金屬層
Vdd:電源配線金屬層
Vin:輸入配線金屬層
Vout:輸出配線金屬層
Vss1,Vss2,Vss:接地配線金屬層
WL:字元配線金屬層
圖1A係用來說明具有第一實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1B係用來說明具有第一實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1C係用來說明具有第一實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1D係用來說明具有第一實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1E係用來說明具有第一實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1F係用來說明具有第一實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1G係用來說明具有第一實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1H係用來說明具有第一實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1I係用來說明具有第一實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1J係用來說明具有第一實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1K係用來說明具有第一實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1L係用來說明具有第一實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1M係用來說明具有第一實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1N係用來說明具有第一實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1O係用來說明具有第一實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1P係用來說明具有第一實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1Q係用來說明具有第一實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1R係用來說明具有第一實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1S係用來說明具有第一實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1T係用來說明具有第一實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1U係用來說明具有第一實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1V係用來說明具有第一實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1W係用來說明具有第一實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1X係用來說明具有第一實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1Y係用來說明具有第一實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1Z係用來說明具有第一實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖2A係用來說明具有本發明的第二實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖2B係用來說明具有第二實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖3A係用來說明具有本發明的第三實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖3B係用來說明具有本發明的第三實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖4A係用來說明具有第四實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖4B係用來說明具有第四實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖4C係用來說明具有第四實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖4D係用來說明具有第四實施型態之SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖5係顯示習知例的SGT之示意構造圖。
圖6係顯示採用習知例的SGT而構成的反相器電路之模式構造圖。
以下，參照圖式來說明本發明的實施型態之柱狀半導體裝置的製造方法。
(第一實施型態)
以下，參照圖1A至圖1Z，來說明本發明的第一實施型態之具有SGT的柱狀半導體裝置的製造方法。各圖中，(a)為平面圖，(b)為沿著(a)的X-X’線之剖面構造圖，(c)為沿著(a)的Y-Y’線之剖面構造圖，(d)為沿著(a)的Y1-Y1’線之剖面構造圖。
如圖1A所示，在P型半導體層(以下稱為「P層」)基板1上以磊晶成長法形成N型半導體層(以下稱為「N層」)2。然後，在N層2的表層以離子植入法形成N+層3及P+層4、5。然後，形成i層(本質型Si層)6。i層6可採用含有少量的施體(donor)或受體(acceptor)雜質之N型或P型的Si來形成。然後，形成堆疊例如SiO2層、氧化鋁(Al2O3，以下稱為AlO)層、SiO2層而構成的遮罩材料層7。然後，堆積氮化矽(SiN)層8。然後，堆積由SiO2層所構成之遮罩材料層9。然後，堆積由SiN層所構成之上部遮罩材料層10。本實施型態中做成為矽(Si)層的部分，亦可採用矽(Si)以外的半導體材料。其他的實施型態也都一樣。
接著，以利用微影(lithography)法形成的從平面圖時看係朝Y方向延伸的帶狀阻劑層(未圖示)作為遮罩，對上部遮罩材料層10進行蝕刻。藉此，形成從平面圖看時係朝Y方向延伸的上部帶狀遮罩材料層(未圖示)。對該上部帶狀遮罩材料層進行等向性蝕刻，藉此使得上部帶狀遮罩材料層的寬度形成得比阻劑層的寬度窄。藉此，形成具有比利用微影法所能形成的最小的阻劑層的寬度更小的寬度之帶狀上部遮罩材料層。然後，如圖1B所示，以上部帶狀遮罩材料層作為蝕刻遮罩，以例如RIE(Reactive Ion Etching；反應離子蝕刻)方式對遮罩材料層9及SiN層8進行蝕刻而形成帶狀遮罩材料層9a、帶狀SiN層8a。經等向性蝕刻而形成的上部帶狀遮罩材料層的剖面係底部的寬度比頂部的寬度更寬之梯形形狀，相對於此，帶狀遮罩材料層9a的剖面因為是以RIE法而蝕刻形成的，所以為矩形。然後，將帶狀上部遮罩材料層去除掉。該帶狀上部遮罩材料層亦可在SiN層8的蝕刻之後仍使其留存。
接著，以ALD(Atomic Layered Deposition；原子層沉積)法對於全體進行沉積，形成覆蓋遮罩材料層7、帶狀SiN層8a、帶狀遮罩材料層9a之SiGe層(未圖示)及SiO2層(未圖示)。此情況，SiGe層的剖面的頂部會產生圓角部分。此圓角部分較佳係形成於高於帶狀遮罩材料層9a之上部。然後，以例如流動式CVD(Flow Chemical Vapor Deposition：流動式化學氣相沉積)法沉積形成覆蓋全體之SiO2層(未圖示)，然後，如圖1C所示，以CMP(Chemical Mechanical Polishing；化學機械研磨)方式進行研磨至上表面位置到達帶狀遮罩材料層9a的上表面位置，而形成SiO2層13、SiGe層12a、12b。在此情況，SiGe層12a、12b的頂部側面較佳為垂直。因此，對於覆蓋全體之SiO2層及SiGe層之研磨，較佳以SiGe層12a、12b的頂部不會產生圓角的方式進行。
接著，以SiO2層13、帶狀遮罩材料層9a作為遮罩對於SiGe層12a、12b的頂部進行蝕刻而形成凹部(未圖示)。此蝕刻係進行到凹部的底部位置會在帶狀遮罩材料層9a的下部位置。然後，使SiN層(未圖示)被覆於全體。然後，對於全體以CMP法將SiN層研磨到上表面位置到達遮罩材料層9a的上表面位置。然後，將SiO2層13去除掉。藉此，如圖1D所示，在帶狀遮罩材料層9a的兩側，形成從平面圖看時具有與SiGe層12a、12b的頂部形狀相同形狀的SiN層(帶狀遮罩材料層)15a、15b。
接著，如圖1E所示，以帶狀遮罩材料層9a、15a、15b作為遮罩，對SiGe層12a、12b進行蝕刻，形成帶狀SiGe層12aa、12ab。在此情況，從平面圖看時，帶狀SiGe層12aa與帶狀SiGe層12ab的寬度係相同。
然後，以與形成帶狀遮罩材料層15a、15b、帶狀SiGe層12aa、12ab的方法相同的方法，如圖1F所示，形成與帶狀SiGe層12aa的左側面(圖1F(b)中，以下也一樣)相接之帶狀SiN層16a，與帶狀SiGe層12ab的右側面相接之帶狀SiN層16b，與帶狀遮罩材料層15a的左側面相接之帶狀遮罩材料層17a，及與帶狀遮罩材料層15b的右側面相接之帶狀遮罩材料層17b。
然後，以與形成帶狀遮罩材料層15a、15b、帶狀SiGe層12aa、12ab的方法相同的方法，如圖1G所示，形成與帶狀SiN層16a的左側面(圖1G(b)中，以下也一樣)相接之帶狀SiGe層18a，與帶狀SiN層16b的右側面相接之帶狀SiGe層18b，與帶狀遮罩材料層17a的左側面相接之帶狀遮罩材料層19a，及與帶狀遮罩材料層17b的右側面相接之帶狀遮罩材料層19b。
然後，以與形成帶狀遮罩材料層17a、17b、帶狀SiN層16a、16b的方法相同的方法，如圖1H所示，形成與帶狀SiGe層18a的左側面(圖1H(b)中，以下也一樣)相接之帶狀SiN層20a，與帶狀SiGe層18b的右側面相接之帶狀SiN層20b，與帶狀遮罩材料層19a的左側面相接之帶狀遮罩材料層21a，及與帶狀遮罩材料層19b的右側面相接之帶狀遮罩材料層21b。
接著，以蝕刻將帶狀遮罩材料層15a、15b、19a、19b、帶狀SiGe層12aa、12ab、18a、18b去除。藉此，如圖1I所示，在遮罩材料層7上，形成帶狀SiN層8a、16a、16b、20a、20b，及在帶狀SiN層8a、16a、16b、20a、20b上之帶狀遮罩材料層9a、17a、17b、21a、21b。
接著，使SiO2層(未圖示)被覆於全體，然後，如圖1J所示，以CMP法進行研磨到SiO2層的上表面位置成為帶狀遮罩材料層9a的上表面位置，而形成SiO2層22。然後，在全體形成SiN層24及SiGe層(未圖示)、遮罩材料層(未圖示)。然後，以微影法及RIE蝕刻法，形成往X方向延伸之帶狀遮罩材料層26及帶狀SiGe層25。
然後，以與形成帶狀遮罩材料層15a、15b、帶狀SiGe層12aa、12ab的方法相同的方法，如圖1K所示，形成與帶狀SiGe層25的兩側側面相接之帶狀SiN層28a、28b及與帶狀遮罩材料層26的兩側側面相接之帶狀遮罩材料層27a、27b。
接著，將帶狀遮罩材料層26、帶狀SiGe層25予以去除，而如圖1L所示，在SiN層24上，形成從平面圖看時係往X方向延伸之帶狀SiN層28a、28b，及在帶狀SiN層28a、28b上之帶狀遮罩材料層27a、27b。
接著，如圖1M所示，以帶狀遮罩材料層27a、27b及帶狀SiN層28a、28b作為遮罩，對SiN層24、帶狀遮罩材料層9a、17a、17b、21a、21b、帶狀SiN層8a、16a、16b、20a、20b及SiO2層22進行蝕刻。藉此，在帶狀遮罩材料層27a、帶狀SiN層28a之下，形成帶狀SiN層24a及從平面圖看時呈正方形之遮罩材料層21aa、21ab、17aa、17ab、9aa，及位於正方形遮罩材料層21aa、21ab、17aa、17ab、9aa之下之正方形SiN材料層20aa、20ab、16aa、16ab、8aa。同樣地，在帶狀遮罩材料層27b、28b之下，形成帶狀SiN層24b及從平面圖看時呈正方形之遮罩材料層21ba、21bb、17ba、17bb、9ab及位於正方形遮罩材料層21ba、21bb、17ba、 17bb、9ab之下之正方形SiN材料層20ba(未圖示)、20bb(未圖示)、16ba(未圖示)、16bb(未圖示)、8ab。另外，同時在帶狀SiN層24a之下且在正方形遮罩材料層21aa、21ab、17aa、17ab、9aa、正方形SiN層20aa、20ab、16aa、16ab、8aa之間形成SiO2層22a。同樣地，在帶狀SiN層24b之下且在正方形遮罩材料層21ba、21bb、17ba、17bb、9ab、正方形SiN層20ba、20bb、16ba、16bb、8ab之間形成SiO2層22b(未圖示)。
接著，將帶狀遮罩材料層27a、27b、帶狀SiN層28a、28b、帶狀SiN層24a、24b、SiO2層22a、22b去除掉。藉此，在遮罩材料層7上，形成從平面圖看時呈正方形之遮罩材料層21aa、21ab、21ba、21bb、17aa、17ab、17ba、17bb、9aa、9ab，及正方形SiN層20aa、20ab、20ba、20bb、16aa、16ab、16ba、16bb、8aa、8ab。接著，以正方形遮罩材料層21aa、21ab、21ba、21bb、17aa、17ab、17ba、17bb、9aa、9ab，及正方形SiN層20aa、20ab、20ba、20bb、16aa、16ab、16ba、16bb、8aa、8ab作為遮罩而以RIE法對遮罩材料層7進行蝕刻。然後，將正方形遮罩材料層21aa、21ab、21ba、21bb、17aa、17ab、17ba、17bb、9aa、9ab，及正方形SiN層20aa、20ab、20ba、20bb、16aa、16ba、16bb、8aa、8ab去除掉。藉此，在i層6上形成遮罩材料層7a、7b、7c、7d、7e、7f、7g、7h、7i、7j。例如，在遮罩材料層7的RIE蝕刻之前，對於正方形遮罩材料層21aa、21ab、21ba、21bb、17aa、17ab、17ba、17bb、9aa、9ab，及正方形SiN層20aa、20ab、20ba、20bb、16aa、16ab、16ba、16bb、8aa、8ab的一方或雙方進行輕度的等向性蝕刻。藉此，使從平面圖看時之遮罩材料層7a至7j的形狀成為圓形。接著，如圖1N所示，以遮罩材料層7a至 7j作為遮罩對i層6進行蝕刻，在N+層3及P+層4、5之上形成Si柱6a(此係對應於申請專利範圍中的第一半導體柱)、Si柱6b(此係對應於申請專利範圍中的第五半導體柱)、Si柱6c(此係對應於申請專利範圍中的第二半導體柱)、Si柱6d(此係對應於申請專利範圍中的第三半導體柱)、Si柱6e(此係對應於申請專利範圍中的第四半導體柱)，及Si柱6f、6g、6h、6i、6j。另外，很明顯的，Si柱6j也對應於申請專利範圍中的第一半導體柱，Si柱6i也對應於申請專利範圍中的第五半導體柱，Si柱6h也對應於申請專利範圍中的第二半導體柱，因此以下不再特別針對此點多加註明。
接著，以FCVD(Flowable Chemical Vapor Deposition)法將SiO2層(未圖示)被覆，然後以CMP法及RIE法進行研磨，使得表面位置到達遮罩材料層7a至7j的上部位置而形成SiO2層(未圖示)。接著，以RIE法將SiO2層蝕刻到上表面位置到達遮罩材料層7a至7j的底部位置。然後，如圖1O所示，形成包圍遮罩材料層7a、7b、7c、7d、7e側面之遮罩材料層30a，及包圍遮罩材料層7f、7g、7h、7i、7j側面之遮罩材料層30b。然後，在該平滑面上，形成從平面圖看時與Si柱6a、6b、6c、6d、6e相連之帶狀遮罩材料層33a及與Si柱6f、6g、6h、6i、6j相連之帶狀遮罩材料層33b。接著，以遮罩材料層30a、30b、7a至7j、33a、33b作為遮罩，以RIE法對SiO2層、N+層3、P+層4、5、N層2、P層基板1進行蝕刻。藉此，在遮罩材料層30a、帶狀遮罩材料層33a之下形成SiO2層31a。同時，在遮罩材料層30b、帶狀遮罩材料層33b之下形成SiO2層31b。然後，在Si柱6a、6b、6c、6d、6e的下部且在P層基板1上，形成N層2a及 N+層3a、3b及P+層4a。同樣，在Si柱6f、6g、6h、6i、6j的下部且在P層基板1上，形成N層2b及N+層3c(未圖示)、3d(未圖示)及P+層5a。
接著，將遮罩材料層30a、30b、33a、33b及SiO2層31a、31b去除掉。藉此，如圖1P所示，在相連的N+層3a(此係相當於申請專利範圍中的第一雜質層)、3b及P+層4a(此係相當於申請專利範圍中的第二雜質層)上形成Si柱6a、6b、6c、6d、6e。同樣，在相連的N+層3c、3d及P+層5a上形成Si柱6f、6g、6h、6i、6j。
接著，如圖1Q所示，在N+層3a、3b、3c、3d及P+層4a、5a及N層2a、2b的外周部及P層基板1上形成SiO2層35。然後，以ALD法及CMP法，形成覆蓋SiO2層35及Si柱6a至6j及遮罩材料層7a至7j之作為閘極絕緣層之HfO2層36(此係相當於申請專利範圍中的第一閘極絕緣層)及作為閘極導體層之TiN層37。在此情況，TiN層37(此係相當於申請專利範圍中的第一導體層)較佳為在Si柱6a、6b、6c、6d、6e間的側面與側面之間進行接觸。同樣，TiN層37較佳為在Si柱6f、6g、6h、6i、6j間的側面與側面之間進行接觸。然後，在全體形成遮罩材料層38。另外，TiN層37亦可在形成達到能在Si柱6a、6b、6c、6d、6e間及Si柱6f、6g、6h、6i、6j間的側面與側面之間進行接觸的厚度後，利用例如鎢層(以下稱為「W層」)來形成其外周部。
接著，如圖1R所示，以微影法形成從平面圖看時以圍繞Si柱6b、6i之方式具有窗口之阻劑層39。然後，以阻劑層39作為蝕刻遮罩，對遮罩材料層38、HfO2層36、遮罩材料層7b、7i、Si柱6b、6i進行蝕刻而形成空孔40a、40b。此蝕刻係進行到空孔40a、40b的底部位置會低於 包圍該空孔40a、40b之N+層3a、3d、P+層4a、5a的上表面位置。另外，阻劑層39只要是合於形成空孔40a、40b的目的者即可，可為單層或複數層的其他的材料層。
接著，將阻劑層39去除掉。然後，如圖1S所示，以ALD法在整個空孔40a、40b內，形成鉭(Ta)等之導體層(未圖示)。然後，以CMP法對全體進行研磨。然後，如圖1S所示，以RIE法對柱狀的Ta層的上部進行蝕刻而形成Ta柱41a、41b。然後，將在垂直方向高出Ta柱41a、41b之上部的HfO2層36去除掉。然後使SiO2層(未圖示)被覆全體，再以CMP法進行研磨到SiO2層的上表面位置到達遮罩材料層38的上表面位置，而在Ta柱41a(此係對應於申請專利範圍中的第一接觸柱)、41b之上形成SiO2層42a、42b。Ta柱41a係作為連接N+層3a、P+層4a之接觸部。同樣的，Ta柱41b係作為連接N+層3d、P+層5a之接觸部。而且，Ta柱41a、41b係在與Si柱6a、6c、6d、6e、6f、6h、6j同時形成的Si柱6b、6i的相同的位置，且以相同的形狀形成。因此，Ta柱41a、41b係相對於Si柱6a、6c、6d、6e、6f、6h、6j以自對準(self alignment)方式形成。此自對準係指：在兩個構造物的形成中，能夠以不會有例如微影法中的遮罩對位偏差之方式形成兩個構造物之意。利用此自對準可高密度、高精度地形成構造物。另外，亦可在形成Ta柱41a、41b之前，先在空孔40a、40b的內面形成用來減低N+層3a、P+層4a與Ta柱41a的接觸電阻及N+層3d、P+層5a與Ta柱41b的接觸電阻之緩衝導體層。而且，從平面圖看時，Si柱6a、6c、6d、6e及Ta柱41a係配置成與共通的兩條切線A、B相切。同樣，Si柱6f、6g、6h、6j與Ta柱41b係配置成與共通的兩條切線相切。Si柱6a、 6c、6d、6e及Ta柱41a的中點係在X-X’線上。同樣，Si柱6f、6g、6h、6j與Ta柱41b係配置成與共通的兩條切線相切。Si柱6a、6c、6d、6e及Ta柱41a的中點係在X-X’線上。同樣，Si柱6f、6g、6h、6j及Ta柱41b的中點係在與X-X’線平行的同一條線上。
此外，在空孔40a、40b內形成Ta層之前，還可先在空孔40a、40b的側面形成由導體層、絕緣體層或兩者複合而成的層所構成之側壁。
接著，如圖1T所示，使用RIE法對於遮罩材料層38、TiN層37、SiO2層42a、42b進行蝕刻，以使該等的上表面位置到達Si柱6a、6c、6d、6e、6f、6h、6j的上部位置，而形成TiN層37A及SiO2層42aa、42bb(未圖示)。然後，在Si柱6a、6c、6d、6e、6f、6h、6j頂部的外周部形成SiN層44。
接著，使SiO2層(未圖示)被覆全體。然後，以RIE法對SiO2層進行蝕刻，而如圖1U所示，在SiN層44上的Si柱6a、6c、6d、6e、6f、6g、6h、6j的頂部及遮罩材料層7a、7c、7d、7e、7f、7g、7h、7j的側面形成SiO2層46a、46b、46c、46d。在此情況，SiO2層46b係在Si柱6c、6d、6e間相連而形成。同樣，SiO2層46c係在Si柱6f、6g、6h間相連而形成。然後，以微影法形成從平面圖看時係一部分與Si柱6a重疊之阻劑層47a，一部分與Si柱6d重疊之阻劑層47b，一部分與Si柱6g重疊之阻劑層47c，及一部分與Si柱6j重疊之阻劑層47d。
接著，如圖1V所示，以SiO2層46a、46b、46c、46d及阻劑層47a、47b、47c、47d作為遮罩，以RIE法對SiN層44、TiN層37A進行蝕刻，而形成從平面圖看時係包圍Si柱6a(此係對應於申請專利範圍 中的第一半導體柱)之作為閘極導體層之TiN層37a(此係對應於申請專利範圍中的第一閘極導體層)，包圍Si柱6c、6d、6e之作為閘極導體層之TiN層37b(此係對應於申請專利範圍中的第二閘極導體層)，包圍Si柱6f、6g、6h之作為閘極導體層之TiN層37c，及包圍Si柱6j之作為閘極導體層之TiN層37e(未圖示)。藉此，將覆蓋Ta柱41a(此係對應於申請專利範圍中的第一接觸柱)、41b且覆蓋SiO2層42aa、42bb、HfO2層36的外側之TiN層37去除掉。然後，將阻劑層47a、47b、47c、47d去除掉。
接著，以FCVD(Flowable Chemical Vapor Deposition)法使SiO2層(未圖示)被覆全體。然後，以CMP法研磨SiO2層，而如圖1W所示形成SiO2層48。然後，使用微影法及RIE法，以阻劑層49作為遮罩對SiO2層48、42aa、42bb進行蝕刻，而形成從平面圖看時係一部分與Ta柱41a及TiN層37c重疊之凹部50a，及一部分與Ta柱41b及TiN層37b重疊之凹部50b。凹部50a的底部係在TiN層37c及Ta柱41a的上表面，凹部50b的底部係在TiN層37b及Ta柱41b的上表面。
接著，使W層被覆全體之後，以CMP法研磨W層的上表面。然後，如圖1X所示，以RIE法對W層進行蝕刻，而在凹部50a的底部形成W層52a，在凹部50b的底部形成W層52b。然後，在W層52a及W層52b之上分別形成SiO2層53a及SiO2層53b(未圖示)。使用CMP法，使SiO2層53a、53b的上表面位置與SiO2層48的上表面位置相同。如此，N+層3a、P+層4a、與TiN層37c就經由作為接觸部之Ta柱41a及W層52a而電性連接。同樣，N+層3d、P+層5a、與TiN層37b就經由作為接觸部之Ta柱41b及W層52b而電性連接。
接著，使用RIE法進行蝕刻，將SiO2層48、46a、46b、46c、46d蝕刻到其上表面位置到達SiN層44的上表面位置。然後，在全體形成SiO2層55。然後，對於遮罩材料層7a、7c、7d、7e、7f、7g、7h、7j及Si柱6a、6c、6d、6e、6f、6g、6h、6j的頂部外周的SiO2層55進行蝕刻而形成凹部(未圖示)。然後，如圖1Y所示，以覆蓋各個Si柱6a、6d、6e、6f、6g、6j之形態，以例如選擇性磊晶成長法形成含有施體雜質原子之N+層56a(此係對應於申請專利範圍中的第三雜質層)、56c、56d、56e(未圖示)、56h(未圖示)。然後，以覆蓋各個Si柱6c、6h之形態，以例如選擇性磊晶成長法形成含有受體雜質原子之P+層56b(此係對應於申請專利範圍中的第四雜質層)、56g。然後，在N+層56a、56c、56d、56e(未圖示)、56f、56h(未圖示)上的凹部內形成W層57a、57c、57d、57e(未圖示)、57f、57h(未圖示)。同樣，在P+層56b、56g上的凹部內形成W層57b、57g。此外，亦可進行熱處理，使來自N+層56a、56c、56d、56e、56f、56h、P+層56b、56g之施體或受體雜質原子擴散到Si柱6a、6c、6d、6e、6f、6g、6h、6j的頂部，而使N+區域或P+區域在Si柱6a、6c、6d、6e、6f、6g、6h、6j的頂部形成。或者，可在形成N+層56a、56c、56d、56e、56f、56h、P+層56b、56g之前，以例如離子植入法使N+區域或P+區域在Si柱6a、6c、6d、6e、6f、6g、6h、6j的頂部形成。
接著，如圖1Z所示，形成覆蓋全體且上表面平坦之SiO2層58。然後，經由形成於TiN層37a、37d上的接觸孔59a、59b而形成字元配線金屬層WL。形成覆蓋全體且上表面平坦之SiO2層60。然後，經由形成於W層57c、57d上之接觸孔61a、61b而形成接地配線金屬層Vss1。 同時，經由形成於W層57e、57f上之接觸孔61c、61d而形成接地配線金屬層Vss2。然後，形成覆蓋全體且上表面平坦之SiO2層64。然後，經由形成於W層57b、57g上之接觸孔65a、65b而形成電源配線金屬層Vdd。然後，形成覆蓋全體且上表面平坦之SiO2層66。然後，經由形成於W層57a、57h上之接觸孔67a、67b而形成位元配線金屬層BL、互補位元配線金屬層RBL。如此，就在P層基板1上形成高密度SRAM單元(Static Random Access Memory cell，靜態隨機存取記憶體單元)電路。
如圖1Z所示，在Si柱6a形成的是選擇SGT，在Si柱6c形成的是負載SGT，在Si柱6d、6e形成的是驅動SGT。同樣的，在Si柱6f、6g形成的是驅動SGT，在Si柱6h形成的是負載SGT，在Si柱6j形成的是選擇SGT。
在本實施型態的說明中，N+層3a係採用從Si柱6a的底部開始往水平方向延伸而連接到P+層4a之構造。此對於N+層3b、3c、3d與P+層5a亦相同。該N+層3a、3b、3c、3d與P+層4a、5a也可採用其他的構造而形成。例如，可使用例如選擇性磊晶成長法來形成包圍Si柱6a的底部側面之N+層。可使用相同的方法來形成N+層3b、3c、3d及P+層4a、5a。在此情況，N+層3a、3b、3c、3d及P+層4a、5a係與Si柱6a、6c、6d、6e、6f、6g、6h、6j的側面相連而形成。當從與Si柱6a、6c、6d、6e、6f、6g、6h、6j的側面相連之N+層、P+層往Si柱6a、6c、6d、6e、6f、6g、6h、6j的底部進行熱擴散，N+層、P+層就會與Si柱6a、6c、6d、6e、6f、6g、6h、6j的內部及側面相連而形成。亦即，形成於Si柱6a、 6c、6d、6e、6f、6g、6h、6j的底部及/或側面之N+層3a、3b、3c、3d及P+層4a、5a的形成方法，係按照來自電路設計及製造的要求而選擇。
另外，本實施型態雖然以SRAM為例而進行說明，但將本發明應用於其他的電路之情況，與N+層3a、3b、3c、3d及P+層4a、5a對應之雜質層的極性，係按照電路設計規格而可相同，亦可不同。
又，第一實施型態係如圖1Y所示，採用選擇性磊晶成長法，將N+層56a、56c、56d、56e、56f、56h及P+層56b、56g形成為包圍Si柱6a、6c、6d、6e、6f、6h、6j的頂部。之後，亦可利用熱處理，使施體雜質原子或受體雜質原子熱擴散到Si柱6a、6c、6d、6e、6f、6h、6j的頂部，而使得N+層或P+層在Si柱6a、6c、6d、6e、6f、6h、6j的頂部內部形成。亦即，在Si柱6a、6c、6d、6e、6f、6g、6h、6j的頂部內部及/或包圍頂部而形成之N+層56a、56c、56d、56e、56f、56h及P+層56b、56g的形成方法，係按照來自電路設計及製造的要求而選擇。
又，本實施型態中說明的是在Si柱6a、6c、6d、6e、6f、6g、6h、6j各形成一個SGT之例。本發明也可應用於在一個半導體柱形成複數個SGT的情況。在此情況，如圖1Z所示，包圍Si柱6a、6c、6d、6e、6f、6g、6h、6j的頂部而形成的N+層56a、56c、56d、56e、56f、56h、及P+層56b、56g，可形成於半導體柱的側面外周部或內部，或形成於側面外周也形成於內部。亦即，與N+層56a、56c、56d、56e、56f、56h、及P+層56b、56g對應之雜質層可採用在半導體柱的上部內部及/或包圍半導體柱的上部之形態。
又，在圖1Q中，閘極HfO2層36係同時形成於Si柱6a、6b、6c、6d、6e、6f、6g、6h、6i、6j的側面。相對於此，亦可利用第一閘極絕緣層包圍Si柱6a、6b側面，利用與第一閘極絕緣層不同的第二閘極絕緣層包圍Si柱6c、6d、6e。如此的話，接觸部的Ta柱41a的側面，係由從Si柱6a連過來的第一閘極絕緣層加以支持。此外，還可利用第一閘極絕緣層包圍Si柱6b、6c、6d、6e側面，利用與第一閘極絕緣層不同的第二閘極絕緣層包圍Si柱6a。如此的話，接觸部的Ta柱41a的側面，係由從Si柱6c、6d、6e連過來的第一閘極絕緣層加以支持。另外，作為閘極導體層之TiN層37a及TiN層37b可用不同的導體材料層形成。
根據第一實施型態之製造方法，可得到如下的特徵。
(特徵1)
連接N+層3a、P+層4a之作為接觸部之Ta柱41a，及連接N+層3c與P+層5a之作為接觸部之Ta柱41b，係在形成有Si柱6b、6i之位置形成為與該Si柱6b、6i的外周形狀相同的形狀。Si柱6b、6i係與Ta柱41a、41b自對準而形成的，因此作為接觸部之Ta柱41a、41b會相對於Si柱6a、6c、6d、6e、6f、6g、6h、6j而自對準形成。此有助於SRAM單元的高密度化。
(特徵2)
本實施型態中，如圖1V所示，在形成閘極TiN層37a、37b、37c、37d之後，Ta柱41a、41b係與TiN層37a、37b、37c、37d分開而孤立地直立。包圍Si柱6a、6c、6d、6e、6f、6g、6h、6j的側面全體之作為閘極絕緣層之HfO2層36係與Ta柱41a、41b的側面全體相連而形成。Ta柱 41a、41b為金屬柱，相較於單結晶Si柱6a、6c、6d、6e、6f、6g、6h、6j而言較軟。因此，在只有Ta柱41a、41b直立的形態，會在洗淨等之工序中發生傾倒或傾斜之問題。相對於此，在本實施型態中，從Si柱6a、6c、6d、6e、6f、6g、6h、6j的側面連過來之HfO2層36會作為防止傾倒或傾斜發生之防止層而發揮作用。
(特徵3)
本實施型態中，Ta柱41a、41b的底部位置係形成為比包圍Ta柱41a、41b之N+層3a、3b、3c、3d及P+層4a、5a的上表面位置還下方。藉此，支持Ta柱41a、41b之支點有2點，分別為HfO2層36的底部及Ta柱41a、41b的底部。因而，可更改善防止Ta柱41a、41b傾倒或傾斜。
(特徵4)
以相對於Si柱6a、6c、6d、6e、6f、6g、6h、6j而自對準之方式形成接觸部之Ta柱41a、41b，因而可縮短Ta柱41a與Si柱6a、6c間的距離及Ta柱41b與Si柱6h、6j間的距離。Ta柱41a與Si柱6a、6c間的距離如圖1H所示，係由帶狀SiGe層18a、12aa的厚度所決定。Ta柱41b與Si柱6h、6j間的距離則是由帶狀SiGe層18b、12ab的厚度所決定。帶狀SiGe層18a、18b係同時以ALD法加以形成。同樣的，帶狀SiGe層12aa、12ab係同時以ALD法加以形成。ALD法可控制到按每1原子層或每1分子層地堆積材料層。因此，可按照來自設計的要求，而將從平面圖看時之帶狀SiGe層18a、18b、12aa、12ab的厚度設成高精度且狹窄。如此，就可使閘極TiN層37b、37c在Si柱6c、6d、6e間及在Si柱6f、6g、6h間的各自的側面進行接觸而形成。因此，可將Si柱6c、6d、6e間及Si柱6f、 6g、6h間的距離縮短到加上閘極HfO2層36及閘極TiN層37b、37c的厚度的2倍。如上所述，以自對準方式形成作為接觸部之Ta柱41a、41b，以及利用以ALD法控制的帶狀SiGe層12aa、12ab、18a、18b的厚度來決定作為接觸部之Ta柱41a、41b與其各自的兩側的Si柱6a、6c、6h、6j間的距離，可實現SRAM單元的高密度化。
(第二實施型態)
以下，參照圖2A、圖2B來說明具有本發明的第二實施型態之SGT的柱狀半導體裝置的製造方法。各圖中，(a)為平面圖，(b)為沿著(a)的X-X’線之剖面構造圖，(c)為沿著(a)的Y-Y’線之剖面構造圖，(d)為沿著(a)的Y1-Y1’線之剖面構造圖。另外，將與第一實施型態中的構成部分相同或對應的構成部分都標以相同的符號，而不做重複的說明。
進行與圖1A至圖1R所示的工序相同之工序。在此情況，空孔40a、40b的底部位置係形成為比N+層3a、3b、3c、3d及P+層4a、5a的上表面位置還下方。接著，使用ALD法使W層覆蓋全體。然後，如圖2A所示，使用RIE法將底部的W層去除，在空孔40a(此係對應於申請專利範圍中的第一空孔)、40b的側面形成W層70a、70b。W層70a、70b亦可為由單層或複數層構成之金屬、合金或絕緣層。
接著，進行與圖1S至圖1V所示的工序相同之工序。藉此，如圖2B所示，在Ta柱41a、41b與包圍Ta柱41a、41b的外周之HfO2層36之間形成W層70aa、70bb(未圖示)。在Ta柱41a、41b及W層70aa(此係對應於申請專利範圍中的第一材料層)、70bb上形成有SiO2層42aa、 42bb(未圖示)。然後，進行與圖1W至圖1Z所示的工序相同的工序，在P層基板1上形成高密度SRAM單元電路。
根據第二實施型態之製造方法，可得到如下的特徵。
(特徵1)
第一實施型態中，採用了用來防止作為接觸部之Ta柱41a、41b的傾倒或傾斜之包圍Ta柱41a、41b的側面之HfO2層36。相對於此，本實施型態更進一步形成包圍Ta柱41a、41b的側面之W層70aa、70bb，而更加防止Ta柱41a、41b之傾倒或傾斜發生。即使將W層70aa、70bb換為使用絕緣層，也因為作為接觸部之Ta柱41a、41b的剖面中心部為由Ta所構成之導體層，所以與N+層3a、3d、P+層4a、5a之電性連接不會有問題。
(特徵2)
在第一實施型態中之Ta柱41a、41b的傾倒或傾斜防止，只使用了作為閘極絕緣層之HfO2層36。HfO2層36受到了電路設計所要求的作為閘極絕緣層之例如膜厚、物理常數等之使用上的限制。相對於此，本實施型態中，W層70aa、70bb係採用其他的金屬層、合金層、絕緣層，可進行更符合期望的防止傾倒或傾斜之製程設計。
(特徵3)
本實施型態中，W層70aa、70bb的底部位置係形成為比N+層3a、3b、3c、3d及P+層4a、5a的上表面位置還下方。因此，支持Ta柱41a、41b之支點會為2點，分別為HfO2層36的底部及W層70aa、70bb的底部。因而，可更改善防止Ta柱41a、41b傾倒或傾斜。
(第三實施型態)
以下，參照圖3A、圖3B來說明具有本發明的第三實施型態之SGT的柱狀半導體裝置的製造方法。各圖中，(a)為平面圖，(b)為沿著(a)的X-X’線之剖面構造圖，(c)為沿著(a)的Y-Y’線之剖面構造圖。相對於第一實施型態為以8個SGT構成SRAM單元之例，本實施型態係為以6個SGT構成SRAM單元之例。
進行與圖1A至圖1N所示的工序同等之工序，如圖3A所示，在N+層72及P+層73a、73b之上形成Si柱75a、75b、75c、75d、75e、75f、75g、75h。在Si柱75a至75h的頂部上形成有遮罩材料層74a、74b、74c、74d、74e(未圖示)、74f、74g(未圖示)、74h(未圖示)。並且，N+層72及P+層73a、73b係與第一實施型態一樣形成於P層基板1、N層2上。因此，相對於第一實施型態之在1單元區域形成有8個Si柱6a至6j，本實施型態係在1個SRAM單元內形成6個Si柱75a、75b、75c、75d、75e、75f、75h。而且，從平面圖看時，Si柱75a、75b、75c係與共通的2條切線A’、B’相切而配置。同樣的，Si柱75f、75g、75h係與共通的2條切線相切而配置。
接著進行與圖1O至圖1X所示的工序同等之工序。然後，在空孔(未圖示)的底部外周部的N+層72a、P+層73aa的上表面，形成例如NiSi等之合金層76a。同樣地，在N+層72d、P+層73bb的上表面，形成合金層(未圖示)。然後，如圖3B所示，在Si柱75b、75g之處形成作為接觸部之Ta柱80a、80b。在N層2a上形成N+層72a、72b及P+層73aa。同樣地，在N層2b上形成N+層72c、72d(未圖示)及P+層73bb。然後，在Si柱75a、75c、75d、75e、75f、75h及Ta柱80a、80b的底部的外周 部形成SiO2層77。然後，在Si柱75a、75c、75d、75e、75f、75h及Ta柱80a、80b的側面及SiO2層77上，形成作為閘極絕緣層之HfO2層78。在HfO2層78的外側，形成包圍Si柱75a之作為閘極導體層之TiN層84a、包圍Si柱75c、75d之作為閘極導體層之TiN層84b、包圍Si柱75e、75f之作為閘極導體層之TiN層84c及包圍Si柱75h之作為閘極導體層之TiN層84d。在TiN層84a上，形成包圍Si柱75a、遮罩材料層74a的側面之SiN層82a、SiO2層83a。同樣地，在TiN層84b上，形成包圍Si柱75c、75d、遮罩材料層74c、74d的側面之SiN層82b、SiO2層83b。同樣地，在TiN層84c上，形成包圍Si柱75e、75f、遮罩材料層74e、74f的側面之SiN層82c、SiO2層83c。同樣地，在TiN層84d上，形成包圍Si柱75h、遮罩材料層74h的側面之SiN層82d、SiO2層83d。然後，在Ta柱80a、80b上形成SiO2層81a、81b(未圖示)。然後，形成包圍全體，且其上表面位置到達遮罩材料層74a、74c、74d、74e、74f、74h的上表面位置之SiO2層85。然後，形成連接Ta柱80a與TiN層84c之W層87a。同樣地，形成連接Ta柱80b與TiN層84b之W層87b(未圖示)。然後，在W層87a上形成SiO2層88a，在W層87b上形成SiO2層88b(未圖示)。然後，進行與圖1Y、圖1Z所示的工序同等之工序。以此方式在P層基板1上形成SRAM單元電路。其中，從平面圖看時，Si柱75a、75c及Ta柱80a係與圖3A所示的共通的2條切線A’、B’相切而配置。同樣地，Si柱75f、75h及Ta柱80b係與共通的2條切線相切而配置。
在圖3B中，在Si柱75a形成選擇SGT，在Si柱75c形成負載SGT，在Si柱75d形成驅動SGT。同樣地，在Si柱75e形成驅動SGT，在Si柱75f形成負載SGT，在Si柱75h形成選擇SGT。
根據第三實施型態之製造方法，可得到如下的特徵。
(特徵1)
連接N+層72a、P+層73aa之作為接觸部之Ta柱80a，及連接N+層72d、P+層73bb之作為接觸部之Ta柱80b，係在先前形成Si柱75b、75g之位置形成為與該Si柱75b、75g的外周形狀相同的形狀。Si柱75b、75g係與Ta柱80a、80b自對準而形成，因此作為接觸部之Ta柱80a、80b會相對於Si柱75a、75c、75d、75e、75f、75h以自對準形成。此有助於SRAM單元的高密度化。
(特徵2)
本實施型態係與第一實施型態一樣，作為閘極絕緣層之HfO2層78係包圍Ta柱80a、80b的側面全體且包圍Si柱75a、75c、75d、75e、75f、75h的側面全體而相連形成。本實施型態中，從Si柱75a、75c、75d、75e、75f、75h的側面連到Ta柱80a、80b側面之HfO2層78，會發揮防止Ta柱80a、80b傾倒或傾斜發生之防止層的作用。
(特徵3)
與第一實施型態一樣，將接觸Ta柱80a、80b以相對於Si柱75a、75c、75d、75e、75f、75h自對準的方式形成，可縮短Ta柱80a與Si柱75a、75c間的距離及Ta柱80b與Si柱75f、75h間的距離。如此，就可使閘極TiN層84b、84c在Si柱75c、75d間及在Si柱75e、75f間的各者 的側面進行接觸，而可將Si柱75c、75d間及Si柱75e、75f間的距離縮短到閘極HfO2層78加閘極TiN層84b、84c的厚度的2倍。因而，可實現SRAM單元的高密度化。
(第四實施型態)
以下，參照圖4A至圖4D來說明本發明的第四實施型態之具有邏輯電路用SGT之柱狀半導體裝置的製造方法。(a)為平面圖，(b)為沿著(a)的X-X’線之剖面構造圖，(c)為沿著(a)的Y-Y’線之剖面構造圖。
進行與圖1A至圖1I所示的工序同等之工序，如圖4A所示，在遮罩絕緣層89上，形成從平面圖看時往X方向平行並排的矩形SiN層91a、91b、91c、90d。在遮罩絕緣層89的下方由下往上分別為P層基板1、N層2、N+層86、P+層87、i層88。然後，在矩形SiN層91a、91b、91c、90d上，分別形成矩形遮罩材料層90a、90b、90c、90d。
接著，以微影法及RIE蝕刻法，如圖4B所示，將矩形遮罩材料層90b、矩形SiN層90b的從平面圖看的上方部去除掉，而形成矩形遮罩材料層90bb、矩形SiN層91bb。
接著，以矩形遮罩材料層90a、90bb、90c、90d及矩形SiN層91a、91bb、91c、90d作為遮罩對遮罩材料層89進行蝕刻，而如圖4C所示形成矩形遮罩材料層89a、89b、89c、89d。然後，將殘存的矩形遮罩材料層90a、90bb、90c、90d、及矩形SiN層91a、91bb、91c、90d去除掉。然後，以矩形遮罩材料層89a、89b、89c、89d作為遮罩，對i層88、N+層86、P+層87進行蝕刻而形成Si柱95a、95b、95c、95d。然後，對Si柱95a、95b、95c、95d的外周部的N+層86、P+層87、N層2、P層基 板1進行蝕刻，而在P層基板1上形成由N層2A、N+層86a、P+層87a所構成的Si台92。
接著進行與圖1P至圖1Z所示的工序同等之工序，如圖4D所示在矩形Si柱95b之處形成作為接觸部之矩形Ta柱101。在矩形Si柱95a、95c、95d及矩形Ta柱101的底部的外周部形成SiO2層97。然後，在矩形Si柱95a、95c、95d及矩形Ta柱101的側面及SiO2層97上，形成作為閘極絕緣層之HfO2層99。在HfO2層99的外側，形成包圍矩形Si柱95a、95c、95d及矩形Ta柱101且相連之作為閘極導體層之TiN層106。TiN層106並未形成於包圍矩形Ta柱101的HfO2層99的側面。然後，在TiN層106、矩形Ta柱101的外周部形成SiO2層103。然後，在矩形Ta柱101上形成SiO2層102。然後，在矩形Si柱95a、95c、95d的頂部的外周部形成SiN層104。然後，形成包圍矩形Si柱95a的頂部之N+層105a及包圍矩形Si柱95c、95d的頂部之P+層105b、105c。然後，形成覆蓋全體之SiO2層106。然後，在N+層105a上形成接觸孔109a，在TiN層106上形成接觸孔109b，在矩形Ta柱101上形成接觸孔109c，在P+層105b、105c上形成接觸孔109d、109e。然後，形成經由接觸孔109a而與N+層105a連接之接地配線金屬層Vss，經由接觸孔109b而與TiN層106連接之輸入配線金屬層Vin，經由接觸孔109c而與矩形Ta柱101連接之輸出配線金屬層Vout，經由接觸孔109a而與N+層105a連接之接地配線金屬層Vss，及經由接觸孔109d、109e而與P+層105b、105c連接之電源配線金屬層Vdd。以此方式，在P層基板1上形成CMOS反相器電路。
(特徵1)
本實施型態中，在以與矩形Si柱95a、95c、95d自對準而形成的矩形Si柱95b之處形成作為接觸部之矩形Ta柱101。因此，矩形Ta柱101會與矩形Si柱95a、95c、95d自對準而形成。藉此，在P層基板1上高密度形成CMOS反相器電路。
(特徵2)
本實施型態與其他的實施型態一樣，包圍矩形Si柱95a、95c、95d之作為閘極絕緣層的HfO2層係相連而包圍作為接觸部之矩形Ta柱101而形成。因此，HfO2層36會發揮防止矩形Ta柱101傾倒或傾斜發生之防止層的作用。而且，將矩形Ta柱101的底部的位置形成為比N+層86a、P+層87a的上表面還下方，會更加防止矩形Ta柱101傾倒或傾斜之發生。
(特徵3)
本實施型態之CMOS反相器電路，可用與其他的實施型態中說明過的SRAM電路相同的工序來形成。因此，可在同一P層基板1上形成高密度反相器電路及高密度SRAM電路。另外，藉由變更N+層86a、105a、P+層87a、105a、105c、閘極TiN層106的配置、構造以及配線的形狀，可形成其他的高密度邏輯電路。因此，可在同一P層基板1上形成高密度SRAM電路及高密度邏輯電路。
(特徵4)
本實施型態中，為了得到大驅動電流，而形成從平面圖看時係在Y方向延伸之矩形Si柱95a、95c、95d。藉此，可將矩形Ta柱101的Y方向的長度形成得比矩形Si柱95a、95c、95d的長度短，可形成從平面圖看時係在矩形Si柱95a、95c之間使閘極TiN層106與輸出配線金屬層Vout相 連之接觸孔109b。藉此，形成更高密度的CMOS反相器電路。此點也適用於其他的邏輯電路之形成。藉此，形成高密度的邏輯電路。
在本發明的說明中，係在一個半導體柱形成一個SGT，但在形成兩個以上之電路的形成中，也可應用本發明。
又，第一實施型態中，遮罩材料層7係層疊SiO2層、氧化鋁(Al2O3，以下稱為AlO)層、SiO2層而形成。然後，堆積氮化矽(SiN)層8。然後，堆積由SiO2層所構成之遮罩材料層9。然後，堆積由SiN層所構成之遮罩材料層10。該等遮罩材料層7、9、10及SiN層8只要是符合本發明的目的之材料即可，亦可採用由單層或複數層所構成之其他的材料層。此點在本發明的其他的實施型態都一樣。
又，第一實施型態中，如圖1E所示，以ALD法形成帶狀SiGe層12a、12b。此帶狀SiGe層12aa、12ab只要是符合本發明的目的之材料即可，亦可採用由單層或複數層所構成之其他的材料層。此點在帶狀SiGe層18a、18b也一樣。另外，帶狀SiGe層12aa、12ab及帶狀SiGe層18a、18b的材料母體可不同。此點在本發明的其他的實施型態都一樣。
又，第一實施型態中之帶狀遮罩材料層15a、15b、17a、17b、19a、19b，21a、21b及帶狀遮罩材料層16a、16b、20a、20b只要是符合本發明的目的之材料即可，亦可採用由單層或複數層所構成之其他的材料層。此點在本發明的其他的實施型態都一樣。
又，第一實施型態中，帶狀遮罩材料層9a、15a、15b、17a、17b、19a、19b、21a、21b各者的上表面及底部的位置係形成為相同，但 只要符合本發明的目的，各者的上表面及底部的位置亦可在垂直方向為不同的。此在本發明的其他的實施型態都一樣。
又，第一實施型態中，帶狀遮罩材料層9a、15a、15b、17a、17b、19a、19b、21a、21b的厚度及形狀，會由於CMP研磨及RIE蝕刻、洗淨而變化。該變化只要是在符合本發明的目的之程度之內，就沒有問題。此在本發明的其他的實施型態都一樣。
又，第一實施型態中，圖1Q至圖1S所示之SiO2層22、SiN層24、帶狀SiGe層25以SiN層形成之帶狀遮罩材料層26及帶狀遮罩材料層27a、27b、28a、28b，只要是符合本發明的目的之材料即可，亦可採用由單層或複數層所構成之材料層。此在本發明的其他的實施型態都一樣。
又，第一實施型態係在Si柱6b、6i之處形成作為接觸部之Ta柱41a、41b。但亦可配合電路設計，而在Si柱7b、6i以外的Si柱形成作為接觸部之Ta柱。此也可應用於SRAM單元電路以外的電路之形成。此在本發明的其他的實施型態都一樣。
又，第一實施型態係如圖1Z所示，採用TiN層37a、37b、37c、37d作為閘極金屬層。此TiN層37a、37b、37c、37d只要是符合本發明的目的之材料即可，可採用由單層或複數層構成之材料層。TiN層37a、37b、37c、37d可由至少具有所期望的功函數(work function)之單層或複數層的金屬層所形成。在其外側，可形成例如W層。在此情況，W層發揮使閘極金屬層相連的金屬配線層之作用。除了W層之外，亦可採用單層或複數層之金屬層。另外，形成P通道SGT之Si柱6c、6h的外周部以及形 成N通道SGT之Si柱6a、6d、6e、6f、6g、6j的外周部的閘極導體層可用不同的材料形成。此在本發明的其他的實施型態都一樣。
又，本發明的第一至第三實施型態之說明，係以形成SRAM單元為例進行說明。第四實施型態說明的則是在邏輯電路之本發明的應用例。本發明亦可應用於例如微處理器電路之將SRAM電路及邏輯電路形成在同一晶片上之電路的形成。
又，第一實施型態中，形成從平面圖看時呈圓形之遮罩材料層7a至7j。遮罩材料層7a至7j的形狀亦可為楕圓形。此點在本發明的其他的實施型態都一樣。
第一實施型態係採用HfO2層36作為閘極絕緣層，採用TiN層37a、37b、37c、37d作為閘極材料層，但亦可採用由單層或複數層所構成之其他的材料層來作為上述各層。同樣的，關於W層34也一樣，亦可採用由單層或複數層所構成之其他的材料層。此在本發明的其他的實施型態都一樣。
又，第一實施型態係如圖1Y所示，使用選擇性磊晶成長法來形成N+層56a、56c、56d、56e、56f、56h及P+層56b、56g。然後，利用熱處理，使施體雜質原子或受體雜質原子熱擴散到Si柱6a、6c、6d、6e、6f、6h、6j的頂部，而使N+層或P+層在Si柱6a、6c、6d、6e、6f、6h、6j的頂部形成。此點在本發明的其他的實施型態也一樣。
又，第一實施型態係在P層基板1上形成SGT，但亦可採用SOI(Silicon On Insulator)基板來取代P層基板1。或者，可採用其他的 材料基板，只要可發揮作為基板的作用即可。此在本發明的其他的實施型態都一樣。
又，第一實施型態中，說明的是在Si柱6a、6c、6d、6e、6f、6g、6h、6j的上下，採用具有相同極性的導電性之N+層3a、3b、3c、3d、56a、56c、56d、56e、56f、56h及P+層56b、56g來構成源極、汲極之SGT，但本發明也適用於具有極性不同的源極、汲極之通道型SGT。此在本發明的其他的實施型態都一樣。
又，上述各實施型態雖然以採用Si(矽)作為通道、源極、汲極等之半導體區域為例進行說明。但並不限於此，本發明的技術思想也可應用於採用如SiGe之含有Si的半導體材料，或Si以外的半導體材料之三維的半導體裝置。
又，第一實施型態中，Si柱6a至6j係由單體的Si層所形成，但亦可在垂直方向堆疊由不同的半導體母體所構成的半導體層來形成SGT的通道。此在本發明的其他的實施型態都一樣。
又，縱型NAND型快閃記憶體電路，係將由作為通道之半導體柱、圍繞該半導體柱之通道氧化層、電荷蓄積層、層間絕緣層、控制導體層所構成的記憶體單元(memory cell)在垂直方向形成複數段。在該等記憶體單元的兩端的半導體柱，有對應於源極之源極線雜質層及對應汲極之位元線雜質層。而且，相對於一個記憶體單元，若其兩側的記憶體單元之一方為源極，則另一方就發揮汲極之作用。如此，縱型NAND型快閃記憶體電路即為SGT電路之一。因此，本發明也可應用於NAND型快閃記憶體電路。
本發明可在未脫離本發明的廣義的精神及範圍之情況下，採取各種實施型態及變化。上述的實施型態只是用來說明本發明的一實施例，並不是要限定本發明的範圍。上述實施例及變化例可任意地組合。另外，按需要而將上述實施型態的構成要件的一部分去除也是在本發明的技術思想的範圍內。
[產業上可利用性]
根據本發明之柱狀半導體裝置及其製造方法，可得到高密度的柱狀半導體裝置。
1:P層基板
2a,2b:N層
3a,3b,3c,56a,56c,56d,56f:N+層
4a,5a,56b:P+層
6a,6c,6d,6e,6f,6g,6h,6j:Si柱
35:SiO2層
36:HfO2層
37a,37b,37c:TiN層
42aa,46c,48,55,58,60,64,66:SiO2層
44:SiN層
47a,47b:阻劑層
52a,57a,57b,57c,57d,57f:W層
59a,59b:接觸孔
61a,61b,61c,61d,65a,65b,67a,67b:接觸孔
BL:位元配線金屬層
RBL:互補位元配線金屬層
Vdd:電源配線金屬層
Vss1,Vss2:接地配線金屬層
WL:字元配線金屬層

Claims (19)

  1. 一種SGT柱狀半導體裝置，具有：在基板上往垂直方向直立之第一半導體柱及第二半導體柱；第一雜質層及第二雜質層，該第一雜質層係連接於前述第一半導體柱的底部及/或底部側面而作為汲極或源極，該第二雜質層係連接於前述第二半導體柱的底部及/或底部側面而作為源極或汲極；第三雜質層及第四雜質層，該第三雜質層係在前述第一半導體柱的上部內部及/或包圍前述第一半導體柱的上部而作為汲極或源極，該第四雜質層係在前述第二半導體柱的上部內部及/或包圍前述第二半導體柱的上部而作為源極或汲極；第一閘極絕緣層，係包圍前述第一半導體柱及前述第二半導體柱；第一閘極導體層及第二閘極導體層，該第一閘極導體層係包圍前述第一半導體柱外周的前述第一閘極絕緣層，該第二閘極導體層係包圍前述第二半導體柱外周的前述第一閘極絕緣層；以及第一接觸柱，從平面圖看時係位於前述第一雜質層與前述第二雜質層之間，且往垂直方向直立並且至少於中央部具有導體層，前述第一閘極絕緣層係延伸到前述第一接觸柱而與前述第一接觸柱相連，且包圍前述第一接觸柱的側面，前述第一接觸柱係與前述第一及第二閘極導體層分開而孤立地直立。
  2. 如請求項1所述之SGT柱狀半導體裝置，其中，前述第一接觸柱的底部之在垂直方向的位置，係比前述第一半導體柱及前述第二半導體柱的底部位置還要下方。
  3. 如請求項1所述之SGT柱狀半導體裝置，其中，從平面圖看時，與前述第一半導體柱及前述第二半導體柱相切之平行的兩條假想的切線，係也與前述第一接觸柱相切。
  4. 如請求項1所述之SGT柱狀半導體裝置，其中，前述第一閘極絕緣層在前述第一半導體柱及前述第二半導體柱的外周部係為不同的材料，且前述第一半導體柱及前述第二半導體柱的任一者的前述第一閘極絕緣層係與前述第一接觸柱的外周部相連。
  5. 如請求項1所述之SGT柱狀半導體裝置，其中，在前述接觸柱的外周部，從平面圖看時係有由金屬、合金或絕緣層的單層或複數層所構成的第一材料層。
  6. 如請求項1所述之SGT柱狀半導體裝置，其中，從平面圖看時，前述第一接觸柱的中點係在連結前述第一半導體柱的中點與前述第二半導體柱的中點之第一線上，該SGT柱狀半導體裝置並具有第三半導體柱，該第三半導體柱係在與前述第一接觸柱相反之側與前述第二半導體柱鄰接，且在前述第一線上具有中點，前述第一閘極絕緣層係從前述第二半導體柱延伸並包圍前述第三半導體柱的側面，前述第二閘極導體層係從前述第二半導體柱延伸並包圍前述第三半導體柱的外周部側面，前述第二閘極導體層係在前述第二半導體柱與前述第三半導體柱的前述第一閘極絕緣層的側面全體進行接觸。
  7. 如請求項6所述之SGT柱狀半導體裝置，其具有第四半導體柱，該第四半導體柱係在與前述第二半導體柱相反之側與前述第三半導體柱鄰接，且在前述第一線上具有中點，前述第一閘極絕緣層係從前述第二半導體柱及前述第三半導體柱延伸並包圍前述第四半導體柱側面，前述第二閘極導體層係從前述第二半導體柱及前述第三半導體柱延伸並包圍前述第四半導體柱的外周部側面，前述第二閘極導體層係在前述第二半導體柱、前述第三半導體柱與前述第四半導體柱的前述第一閘極絕緣層的側面全體進行接觸。
  8. 如請求項6所述之SGT柱狀半導體裝置，其中，前述第一半導體柱係包含選擇用SGT，前述第二半導體柱係包含負載用SGT，前述第三半導體柱係包含驅動用SGT，該SGT柱狀半導體裝置係具有前述第一半導體柱、前述第二半導體柱及前述第三半導體柱而構成SRAM單元。
  9. 如請求項7所述之SGT柱狀半導體裝置，其中，前述第一半導體柱係包含選擇用SGT，前述第二半導體柱係包含負載用SGT，前述第三半導體柱係包含驅動用SGT，前述第四半導體柱係包含驅動用SGT，該SGT柱狀半導體裝置係具有前述第一半導體柱、前述第二半導體柱、前述第三半導體柱及前述第四半導體柱而構成SRAM單元。
  10. 如請求項1所述之SGT柱狀半導體裝置，其中，前述第一半導體柱、前述第二半導體柱及前述第一接觸柱從平面圖看時係具有朝一個方向延伸的矩形形狀，且從平面圖看時係相互平行地配置。
  11. 一種SGT柱狀半導體裝置的製造方法，具有：在基板上，以從平面圖看時第一半導體柱、第五半導體柱及第二半導體柱各者的中點會位在第一線上之方式，形成第一半導體柱、第五半導體柱及第二半導體柱之工序；形成第一雜質層及第二雜質層之工序，該第一雜質層係連在前述第一半導體柱的底部並作為源極或汲極者，該第二雜質層係連在前述第二半導體柱的底部並作為汲極或源極者；形成包圍前述第一半導體柱、前述第五半導體柱及前述第二半導體柱且相連的第一閘極絕緣層之工序；在前述第一閘極絕緣層的外側，形成包圍前述第一半導體柱、前述第五半導體柱及前述第二半導體柱且相連的第一導體層之工序；對前述第五半導體柱進行蝕刻而形成第一空孔之工序；在前述第一空孔內，形成至少中心部為導體的第一接觸柱之工序；對前述第一導體層進行蝕刻，將包圍在前述第一接觸柱的外周部之前述第一導體層去除，且形成由包圍前述第一半導體柱之前述第一導體層所構成的第一閘極導體層及由包圍前述第二半導體柱之前述第一導體層所構成的第二閘極導體層之工序；以及在前述第一閘極導體層、包圍前述第一接觸柱之前述第一閘極絕緣層及前述第二閘極導體層的外周部形成第一絕緣層之工序， 前述第一接觸柱係電性連接前述第一雜質層與前述第二雜質層，且該連接係往垂直方向延伸。
  12. 如請求項11所述之SGT柱狀半導體裝置的製造方法，其中，前述第一空孔的底部的位置係形成為比前述第一半導體柱及前述第二半導體柱的底部位置位於垂直方向的更下方。
  13. 如請求項11所述之SGT柱狀半導體裝置的製造方法，具有：在形成第一空孔後，在前述空孔的側面形成由金屬、合金或絕緣層的單層或複數層所構成的第一材料層之工序；以及形成從平面圖看時位在前述第一材料層的內側之第二導體層之工序，前述第一材料層及前述第二導體層係為前述第一接觸柱。
  14. 如請求項11所述之SGT柱狀半導體裝置的製造方法，具有：將前述第一半導體柱、前述第五半導體柱及前述第二半導體柱形成為從平面圖看時朝與前述第一線正交的方向延伸之矩形形狀之工序。
  15. 如請求項14所述之SGT柱狀半導體裝置的製造方法，具有：在形成往與前述第一線正交的方向延伸之前述第一半導體柱、前述第五半導體柱及前述第二半導體柱之前， 對於為了形成前述第一半導體柱、前述第五半導體柱及前述第二半導體柱而形成的蝕刻遮罩材料層之內，將為了形成前述第五半導體柱而形成的第一蝕刻遮罩層之從平面圖看時的上下的任一部分區域去除之工序。
  16. 如請求項11所述之SGT柱狀半導體裝置的製造方法，具有：形成第三半導體柱之工序，該第三半導體柱係在與前述第一接觸柱相反之側與前述第二半導體柱鄰接，且其中點位在從平面圖看時連結前述第一半導體柱的中點與前述第五半導體柱的中點之前述第一線上；使前述第一閘極絕緣層從前述第二半導體柱延伸並包圍前述第三半導體柱的側面之工序；以及將前述第二閘極導體層形成為在前述第二半導體柱與前述第三半導體柱的前述第一閘極絕緣層的側面全體進行接觸之工序。
  17. 如請求項16所述之SGT柱狀半導體裝置的製造方法，具有：以在與前述第二半導體柱相反之側與前述第三半導體柱鄰接之方式，在前述第一線上形成第四半導體柱之工序；使前述第一閘極絕緣層從前述第三半導體柱延伸並包圍前述第四半導體柱的側面之工序；以及將前述第二閘極導體層形成為在前述第二半導體柱、前述第三半導體柱與前述第四半導體柱的前述第一閘極絕緣層的側面全體進行接觸之工序。
  18. 如請求項16所述之SGT柱狀半導體裝置的製造方法，具有：在前述第一半導體柱形成選擇用SGT，在前述第二半導體柱形成負載用SGT，在前述第三半導體柱形成驅動用SGT之工序，前述第一半導體柱、前述第二半導體柱及前述第三半導體柱係構成SRAM單元的一部分。
  19. 如請求項17所述之SGT柱狀半導體裝置的製造方法，具有：在前述第一半導體柱形成選擇用SGT，在前述第二半導體柱形成負載用SGT，在前述第三半導體柱形成驅動用SGT，在前述第四半導體柱形成驅動用SGT之工序，前述第一半導體柱、前述第二半導體柱、前述第三半導體柱及前述第四半導體柱係構成SRAM單元的一部分。
TW109135722A 2019-10-30 2020-10-15 柱狀半導體裝置及其製造方法 TWI741835B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2019/042593 WO2021084652A1 (ja) 2019-10-30 2019-10-30 柱状半導体装置と、その製造方法
WOPCT/JP2019/042593 2019-10-30

Publications (2)

Publication Number Publication Date
TW202118055A TW202118055A (zh) 2021-05-01
TWI741835B true TWI741835B (zh) 2021-10-01

Family

ID=75714958

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109135722A TWI741835B (zh) 2019-10-30 2020-10-15 柱狀半導體裝置及其製造方法

Country Status (6)

Country Link
US (1) US12029022B2 (zh)
JP (1) JP7350371B2 (zh)
KR (1) KR20220059541A (zh)
CN (1) CN114762127A (zh)
TW (1) TWI741835B (zh)
WO (1) WO2021084652A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022234655A1 (ja) * 2021-05-07 2022-11-10 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体の製造方法
WO2022239194A1 (ja) * 2021-05-13 2022-11-17 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体素子を用いたメモリ装置
WO2023281728A1 (ja) * 2021-07-09 2023-01-12 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体素子を用いたメモリ装置
WO2023032025A1 (ja) * 2021-08-31 2023-03-09 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080303083A1 (en) * 2007-06-06 2008-12-11 Elpida Memory, Inc. Semiconductor apparatus and production method of the same
TW201312693A (zh) * 2011-09-15 2013-03-16 Unisantis Elect Singapore Pte 半導體裝置的製造方法，及半導體裝置
US20190027483A1 (en) * 2017-07-19 2019-01-24 Globalfoundries Inc. Vertical sram structure with penetrating cross-coupled contacts
US20190148387A1 (en) * 2017-11-01 2019-05-16 Unisantis Electronics Singapore Pte. Ltd. Pillar-shaped semiconductor device and method for producing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2703970B2 (ja) 1989-01-17 1998-01-26 株式会社東芝 Ｍｏｓ型半導体装置
US8378425B2 (en) 2008-01-29 2013-02-19 Unisantis Electronics Singapore Pte Ltd. Semiconductor storage device
WO2015022744A1 (ja) 2013-08-15 2015-02-19 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド Ｓｇｔを有する半導体装置の製造方法
WO2016163045A1 (ja) * 2015-04-06 2016-10-13 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド Ｓｇｔを有する柱状半導体装置と、その製造方法
JP6393841B2 (ja) 2016-10-14 2018-09-19 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 柱状半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080303083A1 (en) * 2007-06-06 2008-12-11 Elpida Memory, Inc. Semiconductor apparatus and production method of the same
TW201312693A (zh) * 2011-09-15 2013-03-16 Unisantis Elect Singapore Pte 半導體裝置的製造方法，及半導體裝置
US20190027483A1 (en) * 2017-07-19 2019-01-24 Globalfoundries Inc. Vertical sram structure with penetrating cross-coupled contacts
US20190148387A1 (en) * 2017-11-01 2019-05-16 Unisantis Electronics Singapore Pte. Ltd. Pillar-shaped semiconductor device and method for producing the same

Also Published As

Publication number Publication date
TW202118055A (zh) 2021-05-01
JP7350371B2 (ja) 2023-09-26
WO2021084652A1 (ja) 2021-05-06
JPWO2021084652A1 (zh) 2021-05-06
CN114762127A (zh) 2022-07-15
US12029022B2 (en) 2024-07-02
US20220254790A1 (en) 2022-08-11
KR20220059541A (ko) 2022-05-10

Similar Documents

Publication Publication Date Title
TWI741835B (zh) 柱狀半導體裝置及其製造方法
US10651180B2 (en) Method for producing pillar-shaped semiconductor device
US10658371B2 (en) Method for producing a pillar-shaped semiconductor memory device
CN101506966B (zh) 具有凹陷式栅极的动态随机存取存储器晶体管及其制作方法
US11862464B2 (en) Method for manufacturing three-dimensional semiconductor device
TWI735197B (zh) 柱狀半導體裝置及其製造方法
US20100203714A1 (en) Semiconductor storage device
TW201810533A (zh) 半導體裝置之製造方法
JPWO2021084652A5 (zh)
JP6175196B2 (ja) 柱状半導体メモリ装置と、その製造方法
WO2018033981A1 (ja) 柱状半導体装置とその製造方法
TWI750729B (zh) 柱狀半導體裝置及其製造方法
TWI710112B (zh) 柱狀半導體裝置的製造方法
JPWO2021005789A5 (zh)
US10229916B2 (en) Method for producing pillar-shaped semiconductor device
US10410932B2 (en) Method for producing pillar-shaped semiconductor device
TWI781747B (zh) 柱狀半導體裝置及其製造方法
TWI815229B (zh) 柱狀半導體記憶裝置及其製造方法
TWI818489B (zh) 柱狀半導體的製造方法
TW202224157A (zh) 使用柱狀半導體元件之記憶裝置及其製造方法
JPWO2019229811A1 (ja) 柱状半導体装置と、その製造方法。