TWI741710B - 三維記憶體元件的接觸墊結構及其形成方法 - Google Patents

三維記憶體元件的接觸墊結構及其形成方法 Download PDF

Info

Publication number
TWI741710B
TWI741710B TW109125948A TW109125948A TWI741710B TW I741710 B TWI741710 B TW I741710B TW 109125948 A TW109125948 A TW 109125948A TW 109125948 A TW109125948 A TW 109125948A TW I741710 B TWI741710 B TW I741710B
Authority
TW
Taiwan
Prior art keywords
insulating layer
layer
contact pad
insulating
conductive
Prior art date
Application number
TW109125948A
Other languages
English (en)
Other versions
TW202147576A (zh
Inventor
王迪
文犀 周
夏志良
楊永剛
張坤
張豪
艾義明
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI741710B publication Critical patent/TWI741710B/zh
Publication of TW202147576A publication Critical patent/TW202147576A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種半導體元件及其製造方法。該方法包括在一半導體基底之上形成包括交替的第一絕緣層和第二絕緣層的一堆疊體，接著在該堆疊體中形成具有多個臺階的一階梯結構，其中該階梯結構的至少一該臺階包括一該第一絕緣層以及位於該第一絕緣層之上的一該第二絕緣層。然後，在該臺階的該第二絕緣層之上形成一犧牲層，接著用形成一接觸墊的一導電材料置換該第二絕緣層的一部分和該犧牲層。

Description

三維記憶體元件的接觸墊結構及其形成方法
本發明是關於一種記憶體元件，特別是關於一種三維記憶體元件的接觸墊結構及其形成方法。
快閃記憶體元件被廣泛用於例如智慧型電話或電腦等現代設備中，用於儲存數據資料。為了增加記憶單元密度並降低製造成本，本領域已經開發了三維(three-dimensional,3D)NAND快閃記憶體元件。製作3D NAND快閃記憶體元件的關鍵步驟之一包括利用高深寬比蝕刻製程以形成接觸孔。隨著3D NAND快閃記憶體元件堆疊層數不斷增加，接觸孔的深度也不可避免地隨之增加，造成高深寬比蝕刻製程控制的挑戰。舉例來說，蝕刻過度可能導致字元線之間的橋接，而蝕刻不足可能導致字元線接觸異常。
本發明目的在於提供一種三維記憶體元件的接觸墊結構及其形成方法，有利於接觸孔蝕刻的控制，可減少接觸孔蝕刻異常造成的字元線之間的橋接或字元線接觸異常的問題。
本發明一方面公開了一種半導體元件，包括設置在一基底之上的一堆疊體，以及設置該堆疊體中並且具有多個臺階的一階梯結構，其中該階梯結構的至少一該臺階包括一第一絕緣層和設置在該第一絕緣層之上的一第二層，其中該第二層包括一絕緣部分和一導電部分。
在一些實施例中，半導體元件還可以包括設置在該臺階的該第二層的該絕緣部分和該導電部分之上的一接觸墊。接觸墊所具有的厚度使得接觸墊的上表面可以在位於該臺階的上方的相鄰的另一臺階的第一絕緣層的上表面和下表面之間。接觸墊與該第二層的該導電部分包含相同的材料，並且該接觸墊與該第二層的該導電部分一體成型構成。
在一些實施例中，半導體元件還可以包括設置在該階梯結構的相對側上的兩個壁體，該兩個壁體之各者是由垂直堆疊在該基底之上的交替的該第一絕緣層和導電層構成，其中該臺階的該第一絕緣層在兩個相對方向上的延伸部為該兩個壁體的對應的該第一絕緣層。該臺階的該第二層的該導電部分是該兩個壁體的對應的該導電層的延伸部。該第二層的該絕緣部分包含一第二絕緣層構成，該第二絕緣層與該兩個壁體的該第一絕緣層包含不同的材料。
在一些實施例中，半導體元件還可以包括一第三絕緣層，該第三絕緣層形成在該接觸墊之上並且延伸到該兩個壁體的上表面。在一些實施例中，半導體元件還可以包括一接觸結構，該接觸結構穿過該第三絕緣層並且延伸到該接觸墊的一上表面。
在一些實施例中，半導體元件可以包括一通道結構陣列，該通道結 構陣列形成在堆疊在該基底之上的交替的該第一絕緣層和該導電層中。
在一些實施例中，半導體元件還可以包括兩個狹縫結構，該兩個狹縫結構分別設置在該兩個壁體的邊界上，使得該兩個壁體和該階梯結構被夾置在該兩個狹縫結構之間，並且使得該臺階的該第二層的該絕緣部分位於該兩個狹縫結構之間。
在一些實施例中，該階梯結構設置在該堆疊體的一邊界區域或者設置在該堆疊體的中間區域，該接觸墊的一上表面位在該臺階的上方的相鄰的另一臺階的該絕緣層的一上表面和一下表面之間。
本發明另一方面提供了一種用於製造半導體元件的方法，步驟包括在一半導體基底之上形成包括交替的第一絕緣層和第二絕緣層的一堆疊體，然後在該堆疊體中形成具有多個臺階的一階梯結構，其中該階梯結構的至少一該臺階包括一該第一絕緣層以及位於該第一絕緣層之上的一該第二絕緣層。隨後，可以在該臺階的該第二絕緣層之上形成一犧牲層。然後，用形成一接觸墊的一導電材料置換該第二絕緣層的一部分和該犧牲層。
在一些實施例中，該臺階的該第二犧牲層的一上表面位該臺階的上方的相鄰的另一臺階的該第一絕緣層的一上表面和一下表面之間。在一些實施例中，該階梯結構可以位在該堆疊結構的一邊界區域或者位在該堆疊體的一中間區域。
在一些實施例中，在該第二絕緣層之上形成該犧牲層之前，還包括 在該第二絕緣層中形成一凹陷。
在一些實施例中，在該第一犧牲層之上形成該犧牲層之前，還包括對該第二絕緣層的一頂部部分進行一化學處理，其中通過該化學處理以在該第二絕緣層的該頂部部分中斷開化學鍵並且形成懸空鍵，使得該犧牲層擴散到該第二絕緣層的經該化學處理的該頂部部分中並且沉積在該第二絕緣層的該經化學處理的該頂部部分之上。
在一些實施例中，該方法還包括去除該第二絕緣層的該部分以獲得連接至該犧牲層的一通路，然後去除該犧牲層。接著，至少防止該犧牲層之下的該第二絕緣層的一剩餘部分被去除，使得一導電材料填充該空間由去除該犧牲層所形成的部分，以在該第二絕緣層的該剩餘部分之上形成該接觸墊。
在一些實施例中，該導電材料還填充該空間由去除該第二絕緣層所形成的部分以形成一導電層，並且該導電層與該接觸墊為一體成型構成。
在一些實施例中，可包括進行一第一濕蝕刻製程以去除該第二絕緣層的該部分。可以進行一第二濕蝕刻製程以去除該犧牲層。
在一些實施例中，是通過將導電材料沉積到由去除該第二絕緣層的該部分和該犧牲層所形成的空間中以形成該接觸墊。在一些實施例中，還包括形成與該接觸墊電性連接的一接觸結構。
在一些實施例中，該方法還包括在該堆疊體中形成至少一通道結構 陣列，該接觸結構被配置為通過該接觸墊以向該通道結構陣列提供控制信號。
100:半導體元件
110:導電階梯結構區域
120:絕緣階梯結構區域
121:接觸結構
130:陣列區域
131:通道結構
140:壁體區域
150:階梯結構區域
200:半導體元件
220:絕緣階梯結構區域
221:接觸結構
230:陣列區域
231:通道結構
250:階梯結構區域
401:絕緣層
402:第二絕緣層
403:第三絕緣層
404:凹陷
405:接觸墊
406:接觸結構
407:導電層
408:突出部分
410:導電階梯結構區域
420:絕緣階梯結構區域
440:壁體區域
460:臺階
470:臺階
500:半導體元件
501:第一絕緣層
502:第二絕緣層
503:凹陷
504:化學改性層
506:犧牲層
507:臺階
508:剩餘部分
509:導電層
511:接觸墊
512:接觸結構
513:層
540:壁體區域
550:階梯結構區域
570:臺階
810:第一階梯結構區域
820:第二階梯結構區域
840:壁體區域
850:階梯結構區域
1010:第一階梯結構區域
1020:第二階梯結構區域
1040:壁體區域
1050:階梯結構區域
1200:半導體結構
1201:第一絕緣層
1202:第二絕緣層
1203:凹陷
1206:接觸墊
1270:臺階
1400:製程
1201':上表面
1201":下表面
1203':上表面
1206':壁體區域
130a:子區塊
130b:子區塊
130c:子區塊
132b:狹縫結構
132c:狹縫結構
210a:導電階梯結構區域
210b:導電階梯結構區域
230a:子區塊
230b:子區塊
230c:子區塊
232a:狹縫結構
232b:狹縫結構
232c:狹縫結構
232d:狹縫結構
240a:壁體區域
240b:壁體區域
340a:壁體區域
340b:臺階狀壁體區域
350a:階梯結構區域
350b:階梯結構區域
401':上表面
401":下表面
403':上表面
404':上表面
405':上表面
408':上表面
501':上表面
501":下表面
501''':側表面
503':頂表面
506':上表面
507':上表面
507":下表面
507":側表面
508':上表面
508''':側表面
540':上表面
AA’:切線
BB’:切線
CC’:切線
DD’:切線
EE’:切線
S1401:步驟
S1402:步驟
S1403:步驟
S1404:步驟
S1405:步驟
S1406:步驟
S1407:步驟
S1408:步驟
S1409:步驟
X:方向
Y:方向
Z:方向
所附圖式提供對於本發明實施例更深入的了解，並納入此說明書成為其中一部分。這些圖式與描述，用來說明一些實施例的原理並且使得相關領域技術人員能夠實現和使用本發明內容。應當注意，根據本領域中的標準慣例，圖式中的各種特徵及元件的尺寸並未按比例繪製。實際上，為了便於說明，可以增加或減小各種特徵及元件的尺寸。
第1圖是根據本發明一示例性實施例的半導體元件的三維視圖。
第2圖是根據本發明一示例性實施例的半導體元件的俯視圖。
第3A圖是第2圖中的半導體元件的壁體區域和階梯結構區域的側視圖。
第3B圖是一示例性半導體元件之臺階狀的壁體區域和階梯結構區域的側視圖。
第4A圖、第4B圖和第4C圖分別是半導體元件沿著第2圖中的AA’切線、BB’切線和CC’切線截取的剖面視圖。
第5圖至第11圖是根據本發明一示例性實施例之半導體元件於製作步驟中的剖面視圖。
第12圖是半導體元件沿著第7圖中的EE’切線截取的剖面視圖。
第13圖是第6圖所示的製造步驟的一其他實施例。
第14圖是根據本發明一實施例的用於製造示例性半導體元件的示例性製程的步驟流程圖。
接下來文中實施例的具體配置和佈置僅是為了便於說明本發明的目的，並非用來限制本發明。相關領域的技術人員應可理解，在不脫離本發明的精神和範圍的情況下，可以使用其他配置和佈置。對於相關領域的技術人員顯而易見的是，本發明還可以應用在其他應用中。應當容易理解的是，本發明中的「在...上」、「在...之上」和「在...上方」的含義應以最寬廣的方式來解釋，使得「在...上」並不限於指向「直接在某物上」，其也可包括其間具有中間特徵或層的「在某物上」的含義。並同理，「在...之上」或「在...上方」並不限於「在某物之上」或「在某物上方」的含義，其也可包括其間沒有中間特徵或層的「直接位在某物之上」或「直接位在某物上方」的含義。另外，所有圖式均為示意圖，以說明和製圖方便為目的，相對尺寸及比例都經過調整。相同的符號在不同的實施例中代表相對應或類似的特徵，並不用於限定所討論的各種實施例和/或構造之間的關係。
此外，為了便於描述，可以在本文使用例如「在…之下」、「在…下方」、「下」、「在…之上」、「上」等空間相對術語來描述如圖所示的一個元件或特徵與另一個(或多個)元件或特徵的關係。除了附圖中所示的取向之外，空間相對術語旨在涵蓋元件在使用或步驟中的不同取向。該元件可以以其他方式定向(旋轉90度或在其他取向)並且同樣可以對應地解釋本文使用的空間相關描述詞。
本發明提供了一種三維記憶體元件的接觸墊結構及其形成方法。本發明的方法可以包括凹陷的形成、凹陷上的犧牲層的沉積、以及用於在絕緣層 的堆疊體之上設置接觸墊結構的蝕刻和沉積製程。接觸墊使接觸結構與相應的字元線電連接。相較於習知接觸結構與交替的絕緣層和字元線的堆疊體之上的字元線直接接觸的相關示例相比，即使當接觸結構穿過接觸墊而延伸到該堆疊體的下方部分時，接觸墊構造還可以允許接觸結構與接觸墊適當地電連接。
請參考第1圖，所繪示為一示例性的半導體元件100(也可稱為元件100)的三維視圖。半導體元件100可以任何合適的元件，例如儲存電路、具有形成在半導體晶片上的儲存電路的半導體晶片(或晶粒)、具有形成在半導體晶圓上的多個半導體晶粒的半導體晶圓、半導體晶片的堆疊體、包括組裝在封裝件基底上的一個或多個半導體晶片的半導體封裝，或其他合適的半導體元件。
如第1圖所示，半導體元件100可以包括位於基底之上且包括交替的層所形成的堆疊體。基底可以是任何合適的基底，例如矽(Si)基底、鍺(Ge)基底、矽鍺(SiGe)基底和/或矽覆絕緣(SOI)基底，但不限於此。基底可以包括半導體材料，例如IV族半導體、III-V族化合物半導體或II-VI族氧化物半導體，但不限於此。在一些實施例中，IV族半導體可以包括Si、Ge或SiGe。在一些實施例中，基底可以是塊體晶圓或磊晶層。
根據本發明的一些實施例，半導體元件100可以包括陣列區域130，其中陣列區域130具有以陣列的形式形成在堆疊體中的垂直記憶單元串(例如3D NAND記憶單元串)。半導體元件100還可包括階梯結構區域150，其中階梯結構區域150被配置為例如用來與垂直記憶單元串的字元線電連接。在本實施例中，階梯結構區域150可以被劃分成導電階梯結構區域110和絕緣階梯結構區域120。在一些示例中，堆疊體可以具有與階梯結構區域150相鄰設置的壁體區域 140。應當注意，半導體元件100還可以包括位於絕緣階梯結構區域120旁邊的相鄰導電階梯結構區域(未示出)，使得絕緣階梯結構區域120被夾置在導電階梯結構區域110和相鄰導電階梯結構區域(未示出)之間。應理解，半導體元件100還可以包括位於相鄰導電階梯結構區域(未示出)旁邊的第二壁體區域(未示出)。
半導體元件100的陣列區域130可以包括穿過堆疊體並且延伸到基底的多個通道結構131。陣列區域130可以具有與絕緣階梯結構區域120中的多個接觸結構121電連接的多條字元線。在第1圖的示例性實施例中，半導體元件100可以具有將陣列區域130劃分成三個子區塊130a、130b和130c(也被稱為指狀部或指狀結構)的兩個狹縫結構132b和132c。在其他實施例中，壁體區域140和階梯結構區域150可以形成在陣列區域130的一側上，或者形成在陣列區域130的多側上。在其他實施例中，壁體區域140和階梯結構區域150可以被夾置在兩個陣列區域之間。此外，壁體區域140本身也可以具有階梯結構構造。
第2圖是根據本發明一實施例之半導體元件200(也可稱為元件200)的在由X方向和Y方向定義之平面上的俯視圖。半導體元件200例如是一種3D NAND記憶體元件。類似於第1圖所示的半導體元件100，半導體元件200可以具有階梯結構區域250，該階梯結構區域250可以被劃分成兩個導電階梯結構區域210a和210b以及一個絕緣階梯結構區域220。在第2圖的示例中，兩個壁體區域240a和240b可以被設置為與階梯結構區域250相鄰。半導體元件200還可以包括具有多個通道結構231的陣列區域230。陣列區域230可以具有與絕緣階梯結構區域220中的多個接觸結構221電連接的多條字元線。如第2圖所示，半導體元件200還可以具有將陣列區域230劃分成三個子區塊230a、230b和230c(也被稱為指狀 部或指狀結構)的兩個狹縫結構232b和232c。在邊界上還可以包括兩個狹縫結構232a和232d，以將半導體元件200與其他區塊(未示出)分隔開。
根據本發明的一些實施例，狹縫結構232a、230b、232c和232d可以用在後閘極製作技術中，以用來去除犧牲層並且形成真正的閘極層。在一些實施例中，接觸結構可以形成在狹縫結構232a、230b、232c和232d中。例如，狹縫結構232a、230b、232c和232d的一些部分可以由導電材料製成，並且被設置在陣列公共源極(ACS)區域上以用作接觸點，其中ACS區域形成在基底中以用作公共源極。應當注意，一般而言，狹縫結構232a、230b、232c和232d還可以包括介電材料，以使接觸結構與例如字元線等的導電層絕緣。
第3A圖和第3B圖示出了第2圖中的壁體區域240和階梯結構區域250的三維視圖。如第3A圖所示，在此示例中，半導體元件200可以包括壁體區域340a(對應於第2圖中的壁體區域240)，壁體區域340a設置在階梯結構區域350a(對應於第2圖中的階梯結構區域250)旁邊。如第3B圖中所示，在另一個示例中，半導體元件200可以具有位於階梯結構區域350b(對應於第2圖中的階梯結構區域240)旁邊的臺階狀壁體區域340b(對應於第2圖中的壁體區域240)。
第4A圖是沿第2圖中的AA’切線截取的剖面視圖。如第4A圖所示，壁體區域440(對應於壁體區域240)由包括交替的多個導電層407和多個第一絕緣層401的一堆疊體形成。此外，第三絕緣層403可以形成在堆疊體之上。應理解雖然第4A圖僅示出了五對層疊的導電層407和絕緣層401，堆疊體之疊層的數量可以根據設計要求調整。
第4B圖是沿第2圖中的BB’切線截取的剖面視圖。第4B圖示出了同樣由交替的導電層407和第一絕緣層401的堆疊體形成的導電階梯結構區域410(對應於第2圖中的導電階梯結構區域210)。如圖所示，導電階梯結構區域410可以包括多個臺階460，其中每個臺階460具有一第一絕緣層401以及位於該第一絕緣層401之上的一導電層407。應理解導電層407和第一絕緣層401對應於第4A圖中所示位於壁體區域440的相應的導電層407和第一絕緣層401。
如第4B圖所示，各個臺階460之導電層407可以呈L形，包括向上延伸的突出部分408，其中突出部分408的上表面408’可以在位於該臺階460之導電層407上方的相鄰的另一臺階的第一絕緣層401的上表面401’和下表面401”之間水平延伸。應理解，雖然第4B圖僅示出了四個臺階460，臺階的數量可根據設計要求調整。
第4C圖是沿第2圖中的CC’切線截取的剖面視圖。第4C圖示出了可以包括多個臺階470的絕緣階梯結構區域420(對應於第2圖中的絕緣階梯結構區域220)，且所述多個臺階470對應於第4B圖中的導電階梯結構區域410的臺階460。 各個臺階470可以包括一第一絕緣層401以及位於該第一絕緣層401之上的一第二絕緣層402。應理解，第4C圖中所示的第一絕緣層401對應於第4A圖和第4B圖中所示的相同的相應的第一絕緣層401。值得注意的是，臺階470的第二絕緣層402和第一絕緣層401可以由不同的材料製成。
跟據本發明一實施例，臺階470的第二絕緣層402可以具有形成在第二絕緣層402的上表面404’中的一凹陷404。並且，臺階470還可以包括被設置在凹陷404內的一接觸墊405。值得注意的是，接觸墊405是第4B圖中所示的導電層 407的突出部408的延伸，即突出部408是在凹陷404內的第二絕緣層402之上沿著Y方向橫向延伸。此外，接觸墊405所具有的厚度使得接觸墊405的上表面405’位於設置在接觸墊405正上方的相鄰的另一臺階之第一絕緣層401的上表面401’和下表面401”之間。
本發明的特徵在於，是用接觸墊405作為自第三絕緣層403的上表面403’往下(沿著Z方向往下)延伸的相應的接觸結構406的連接點。接觸結構406可以由與接觸墊405相同的材料製成。在一些實施例中，接觸結構406與接觸墊405可以是一體成型構成。因此，接觸結構406可以通過接觸墊405與壁體區域440和導電階梯結構區域410中的導電層407電連接。此外，接觸結構406可以與陣列區域中的對應的字元線電連接。另外，儘管接觸結構406被繪示為延伸穿過接觸墊405並且延伸到下方堆疊體中，但是應當理解，接觸結構406也可以僅延伸到接觸墊405內而不延伸到下方堆疊體中。
第5圖至第11圖是根據本發明一示例性實施例之半導體元件500於製作步驟中的剖面視圖。半導體元件500完成後之結構例如是半導體元件100或半導體元件200之結構。
請參考第5圖，示出了製程開始時半導體元件500沿著例如第2圖中的DD’切線截取的剖面視圖。如圖所示，半導體元件500可以包括由交替的多個第一絕緣層501和多個第二絕緣層502構成之堆疊體。該堆疊體可以具有壁體區域540和階梯結構區域550。階梯結構區域550可以具有多個臺階570，每個臺階570包括一第一絕緣層501以及位於該第一絕緣層501之上的一第二絕緣層502。儘管在第5圖中未示出，但是階梯結構區域550的該些臺階570被設置為在Z方向上向 上遞增。在一些實施例中，第一絕緣層501可以通過化學氣相沉積形成，第一絕緣層501可以是例如氧化矽的絕緣材料構成。在一些實施例中，第二絕緣層502也可以通過化學氣相沉積形成，並且可以是由不同於第一絕緣層501的絕緣材料構成，例如氮化矽。應當注意，其他合適的沉積製程和合適的絕緣材料可以用於製作第一絕緣層501和第二絕緣層502。
請參考第6圖，接著在階梯結構區域550中的臺階570之第二絕緣層502的頂表面503’中形成凹陷503。可以通過任何技術(例如乾蝕刻製程)來形成凹陷503。凹陷503所具有的厚度使得凹陷503的上表面503’會位在該臺階507之上的第一絕緣層501的下表面501”下方。應理解，階梯結構區域550中的其他臺階570的第二絕緣層502中也可形成有類似的凹陷503。
請參考第7圖，示出了第6圖中的半導體元件500在完成兩個沉積製程之後的剖面結構。第6圖至第7圖可包括以下步驟。首先，可以在第二絕緣層502的凹陷503中形成犧牲層506。在一些實施例中，犧牲層506的上表面506’可以位在該凹陷503正上方的第一絕緣層501的上表面501’下方。在一些實施例中，犧牲層506可以通過例如化學氣相沉積的任何合適的製程形成。此外，犧牲層506與第二絕緣層502可包括不同的材料。在一些實施例中，犧牲層506例如可包括多晶矽。
接下來，可以在犧牲層506之上形成第三絕緣層507。如第7圖所示，第三絕緣層507可以從壁體區域540的上表面540’往下延伸到犧牲層506的上表面506’。在一些實施例中，第三絕緣層507可以通過化學氣相沉積形成。在一些實施例中，第三絕緣層507可以由例如氧化矽的絕緣材料製成。
請參考第8圖，示出了第7圖中的半導體結構500在去除第二絕緣層502的一部分之後的剖面結構。如第8圖所示，可以從壁體區域840(壁體區域840例如對應於壁體區域140、壁體區域240、壁體區域440等)完全去除了第二絕緣層502。然而，在階梯結構區域850(階梯結構區域850例如對應於階梯結構區域150、250等)中僅去除了第二絕緣層502的一部分。結果，如第8圖所示，第二階梯結構區域850會被劃分成兩個區域：第一階梯結構區域810和第二階梯結構區域820。第一階梯結構區域810中的第二絕緣層502會類似於壁體區域840的第二絕緣層502被完全去除。值得注意的是，第二階梯結構區域820中的第二絕緣層502在去除第一階梯結構區域810和壁體區域840中的第二絕緣層502的製程期間會保留有剩餘部分508位在凹陷503的犧牲層506的下方。
可以通過任何技術(例如濕蝕刻製程)來移除第一階梯結構區域810和壁體區域840中的第二絕緣層503。例如，可以通過預先形成的狹縫結構(例如對應於第2圖中所示的狹縫232a的溝槽)來引入蝕刻劑。該狹縫結構可以被設置在壁體區域840的邊界上，使得壁體區域840被夾置在狹縫結構和階梯結構區域850之間。結果，蝕刻劑可以在擴散到階梯結構區域850中之前蝕刻壁體區域840中的第二絕緣層502。蝕刻速率可以被校準，並且蝕刻製程的時間可以由從狹縫結構到第二階梯結構區域820的距離來決定，使得當蝕刻劑到達第二階梯結構區域820時可以立即停止蝕刻製程。此外，可以通過選擇合適的蝕刻劑，使得蝕刻劑僅蝕刻第二絕緣層502並且不蝕刻第一絕緣層501或犧牲層506。例如，蝕刻劑可以是蝕刻氮化矽但不蝕刻氧化矽或多晶矽的熱濃縮的正磷酸(phosphoric acid)。
請參考第9圖，示出了第8圖中的半導體結構500在去除了犧牲層506之後的剖面結構。去除犧牲層506的製程可以通過任何技術(例如第二濕蝕刻製程)來完成。舉例來說，可以通過與第一蝕刻劑相同的狹縫結構來引入第二蝕刻劑，使第二蝕刻劑可以擴散到被去除的第二絕緣層502的空隙中並且到達第8圖中的犧牲層506的底表面506”，並利用第二蝕刻劑來蝕刻掉整個犧牲層506。 儘管第9圖中未示出，應理解其他臺階570的犧牲層506也同時於此步驟中被去除。可以通過選擇合適的第二蝕刻劑，使得其僅蝕刻犧牲層506並且不蝕刻第一絕緣層501或第二絕緣層502。在一些實施例中，第二蝕刻劑可以是蝕刻多晶矽但不蝕刻氧化矽或氮化矽的包含氫氧化四甲基銨(tetramethylammonium hydroxide,TMAH)的溶液。
請參考第10圖，接著可以形成導電層509以填充第9圖中由於去除第二絕緣層502和犧牲層506所形成的空隙。結果，壁體區域1040可以由包括交替的導電層509和第一絕緣層501的堆疊體構成，階梯結構區域1050的第一階梯結構區域1010可以由包括交替的導電層509和第一絕緣層501的堆疊體構成，階梯結構區域1050的第二階梯結構區域1020可以由包括交替的第二絕緣層502的剩餘部分508和第一絕緣層501的堆疊體構成，並且接觸墊511形成在第二階梯結構區域1020的堆疊體的頂部上。如第10圖所示，導電層509在每個臺階570處可以是呈鋸齒形的，其位於第二階梯結構區域1020中的第二絕緣層502的剩餘部分508之上的部分形成接觸墊511。
在一些實施例中，導電層509可以通過原子層(ALD)沉積形成，並且可以由例如鎢的導電材料製成。舉例來說，可以先在第9圖所示由去除第二絕緣層502和犧牲層506所形成的空隙的「所有表面」上形成一原子層，其中所述「所 有表面」包括第一絕緣層501的上表面501’、下表面501”和側表面501'''、第三絕緣層507的下表面507”和側表面507'''、第二絕緣層502的剩餘部分508的上表面508’和側表面508'''。接著，可以在先前的原子層上重複沉積形成連續的原子層，直到整個空隙都填充有導電材料為止。
在第11圖中，可以在第二階梯結構區域1020中形成接觸結構512。接觸結構512可以由與接觸墊511相同的導電材料製成，並與接觸墊511一體地形成，從而使接觸結構512與相應的導電層509電連接。此外，接觸結構512可以與陣列區域中的相應的字元線電連接。另外，儘管接觸結構512被示為從第三絕緣層507的上表面507’延伸穿過接觸墊511並且延伸到剩餘部分508中，但是應當理解，接觸結構406還可以延伸到接觸墊511，而不延伸到下方堆疊體中或不延伸穿過接觸墊511並進一步延伸到下方堆疊體中。
請繼續參考第11圖，第一階梯結構區域1010對應於第2圖中的導電階梯結構區域210和第4B圖中的導電階梯結構區域410。第二階梯結構區域1020對應於第2圖中的絕緣階梯結構區域220和第4C圖中的絕緣階梯結構區域420。壁體區域1040對應於第2圖中的壁體區域240和第4A圖中的壁體區域440。
第12圖是沿第7圖中的EE’切線截取的剖面視圖。半導體結構1200可以具有多個臺階1270，其中每個臺階1270包括一第一絕緣層1201以及位於該第一絕緣層1201之上的一第二絕緣層1202，其中第一絕緣層1201和第二絕緣層1202由不同的絕緣材料製成。每個臺階1270的第二絕緣層1202可以包括一凹陷1203，其中凹陷1203的上表面1203’位在包含該凹陷1203的第二絕緣層1202之正上方的相鄰的另一臺階之第一絕緣層1201的下表面1201”下方。各個臺階1270還 可以包括位於凹陷1203中的一接觸墊1206，其中接觸墊1206之上表面1206’位於相應的凹陷1203上方的相鄰的另一臺階之第一絕緣層1201的上表面1201’和下表面1201”之間。在一些實施例中，可以在第二絕緣層1202的接觸墊1206之上形成第三絕緣層。應理解儘管第12圖僅示出了兩個臺階，本發明可根據設計要求設置各種數量的層和臺階。
請參考第13圖，示出了第6圖的製造步驟的其他實施例。不同於第6圖所示於第二絕緣層502形成凹陷503，在第13圖的實施例中，可以對每個臺階570的第二絕緣層502的頂部部分進行一化學處理以形成一化學改性層504，並且在化學改性層504正下方保留部分第二絕緣層502(即層513)。特別地，可以對化學改性層504進行處理，使得化學鍵可以斷開並且形成暴露的懸空鍵。因此，後續的沉積製程可以具有更多的成核點，從而製作出更光滑的膜層並且避免空隙形成。在一些實施例中，對每個臺階570的第二絕緣層502的頂部部分的化學處理可以包括但不限於電漿處理、濕蝕刻、乾蝕刻、化學氣相沉積。舉例來說，氦電漿可以用於轟擊氮化矽表面以斷開Si-N鍵並且形成Si懸空鍵。
隨後，可以進行如上第7圖所述的其餘的製造製程，在第13圖中的化學改性層504之內和之上形成犧牲層506。在此製程期間，可以將化學改性層504轉換為犧牲層506的部分。
應當注意，在其他實施例中，可以省略第6圖所示的製造步驟而不形成凹陷503。例如，在一些實施例中可以在如第5圖所示的完整的第二絕緣層502之上形成犧牲層506。
請參考第14圖，是根據本發明一實施例的用於製造示例性半導體元件的示例性製程1400的步驟流程圖。製程1400開始於步驟S1401，在一半導體基底上形成包括交替的第一絕緣層和第二絕緣層的一堆疊體。第一絕緣層和第二絕緣層可以由不同的材料製成。
製程1400接著進行到步驟S1402，在該堆疊體中形成具有多個臺階的一階梯結構，每個臺階包括一該第一絕緣層以及位於該第一絕緣層之上的一該第二絕緣層。在一些實施例中，該堆疊體還可以具有與該階梯結構相鄰的一壁體區域。在一些實施例中，該壁體區域可以如第3A圖所示是平坦的，或者如第3B圖所示是臺階狀的。在一些實施例中，半導體結構還可以包括一陣列區域、一些狹縫結構、以及位於整個堆疊體之上的一第三絕緣層。
製程1400接著進行到步驟S1403，在該階梯結構中的各該臺階的該第二絕緣層上形成一凹陷。可以通過進行蝕刻製程(例如電漿處理)以選擇性地蝕刻該第二絕緣層而形成該凹陷。
製程1400接著進行到步驟S1404，在各該第二絕緣層的該凹陷之上形成一犧牲層。可以進行選擇性沉積製程以在該凹陷之上沉積一犧牲材料來形成該犧牲層。在一些實施例中，該犧牲層的一上表面可以位在相應的凹陷之上方的相鄰的另一臺階之該第一絕緣層的一上表面和一下表面之間。
製程1400接著進行到步驟1405，去除該第二絕緣層的一部分，將階梯結構劃分成不具有該第二絕緣層的一第一階梯結構區域和具有剩餘的該第二絕緣層的一第二階梯結構區域。在一些實施例中，還可以去除半導體元件的壁 體區域和陣列區域中的該第二絕緣層。在一些實施例中，去除部分第二絕緣層的製程可以是一第一濕蝕刻製程。
製程1400接著進行到步驟1406，去除所有犧牲層。在一些實施例中，去除所有犧牲層的製程可以是一第二濕蝕刻製程，其中是使蝕刻劑通過由去除的第二絕緣層所形成之空間到達犧牲層。
製程1400接著進行到步驟S1407，在由去除的第二絕緣層和犧牲層所形成之空間中形成一導電層。在一些實施例中，導電層可以通過沉積製程(例如原子層沉積)以共形且可控地填充空間而不留下空隙。沉積導電層後，壁體區域的堆疊體轉變成是由交替的導電層和第一絕緣層構成。第一階梯結構區域的堆疊體轉變成是由交替的導電層和第一絕緣層構成。第二階梯結構區域則可以包括交替的第二絕緣層和第一絕緣層之堆疊體以及位於該堆疊體之上的導電層(即接觸墊)。在一些實施例中，陣列區域中的第二絕緣層也可被置換成相同的導電材料，用作字元線。應理解，第二階梯結構區域中的接觸墊可以通過第一階梯結構區域中的相應的導電層和壁體區域中的相應的導電層而與陣列區域中的字元線電連接。
製程1400接著進行到步驟1408，在第二階梯結構區域中形成多個接觸結構。接觸結構可以從第三絕緣層的上表面往下延伸至與第二階梯結構區域中接觸墊接觸。因此，接觸結構可以通過相應的接觸墊與相應的字元線電連接。在一些實施例中，接觸結構可以與相應的接觸墊包括相同的材料並且一體地形成。
應當注意，應理解，製程1400中示出的步驟並非用於限制本發明。 製程1400繪示的步驟之前、之後或者之間可以包括本文中為了簡化說明而未描述出來的其他選擇性的步驟。此外，在其他實施例中，製程1400的步驟可以用不同的順序或同時進行，或者可以用其他步驟替換或消除。舉例來說，在製程1400期間，可以在堆疊體的陣列區域中形成多個通道結構。通道結構可以從基底延伸穿過包括交替的絕緣層和導電層之堆疊體。
綜合以上，本發明提供之三維記憶體元件的接觸墊結構及其形成方法，具有幾項優點。例如，本發明之接觸結構是設置在由交替的絕緣層構成之堆疊體之上，再通過接觸墊與相應的字元線電連接。由於接觸墊下方之堆疊體是由絕緣層構成，因此即使接觸結構穿過接觸墊延伸至下方的堆疊體中時，並不會導致與其他條字元線短路的問題。相較於習知技術在形成高深寬比的接觸結構時，常由於難以精確地控制接觸結構的蝕刻深度而導致接觸結構穿過相應的字元線而與下方其他條字元線之間發生短路，本發明可提高接觸結構的製程餘裕，使接觸結構的蝕刻製程更容易控制。
前文對於特定實施例的詳細描述可得知本發明的一般性質，並使得本發明具有通常知識者在不脫離本發明一般概念的情況下，能夠根據本領域技術的知識，容易地修改及/或調整這些特定實施例以用於各種應用，並不需要過度實驗。因此，基於本文呈現的教示和指導，這樣的調整和修改目的在於所公開的實施例的等同物的含義和範圍內。應該理解的是，本文中的措辭或術語是出於描述的目的，而非限制的目的。本說明書使用術語或措辭將由本領域技術人員根據所述教示和指導進行解釋。
前文已經借助於功能區塊描述了本發明的實施例，該功能區塊例示了特定功能及其關係的實施方式。為了便於描述，前文實施例中任意限定了這些功能區塊的邊界，但只要適當執行特定功能及其關係，在其他實施例中也可以限定替代的邊界。
以上所述僅為本發明之較佳實施例，本發明內容的廣度和範圍不應由以上所述的示例性實施例中的任一者限制，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:半導體元件
140:壁體區域
110:導電階梯結構區域
120:絕緣階梯結構區域
121:接觸結構
150:階梯結構區域
X:方向
Y:方向
Z:方向
131:通道結構
130:陣列區域
130a:子區塊
130b:子區塊
130c:子區塊
132b:狹縫結構
132c:狹縫結構

Claims (20)

  1. 一種用於製造半導體元件的方法，包括：在一半導體基底之上形成包括交替的第一絕緣層和第二絕緣層的一堆疊體；在該堆疊體中形成具有多個臺階的一階梯結構，其中該階梯結構的至少一該臺階包括一該第一絕緣層以及位於該第一絕緣層之上的一該第二絕緣層；在該臺階的該第二絕緣層之上形成一犧牲層；以及用形成一接觸墊的一導電材料置換該第二絕緣層的一部分和該犧牲層。
  2. 根據申請專利範圍第1項所述的方法，其中在該第二絕緣層之上形成該犧牲層之前，還包括在該第二絕緣層中形成一凹陷。
  3. 根據申請專利範圍第1項所述的方法，其中在該第一犧牲層之上形成該犧牲層之前，還包括對該第二絕緣層的一頂部部分進行一化學處理。
  4. 根據申請專利範圍第3項所述的方法，其中通過該化學處理以在該第二絕緣層的該頂部部分中斷開化學鍵並且形成懸空鍵，使得該犧牲層擴散到該第二絕緣層的經該化學處理的該頂部部分中並且沉積在該第二絕緣層的該經化學處理的該頂部部分之上。
  5. 根據申請專利範圍第1項所述的方法，其中用該導電材料置換該第二絕緣層的該部分和該犧牲層還包括：去除該第二絕緣層的該部分以獲得連接至該犧牲層的一通路； 去除該犧牲層；以及將該導電材料沉積到由去除該第二絕緣層的該部分和該犧牲層所形成的一空間中。
  6. 根據申請專利範圍第5項所述的方法，還包括：進行一第一濕蝕刻製程以去除該第二絕緣層的該部分；以及進行一第二濕蝕刻製程以去除該犧牲層。
  7. 根據申請專利範圍第5項所述的方法，其中：至少防止該犧牲層之下的該第二絕緣層的一剩餘部分被去除，使得該導電材料填充該空間由去除該犧牲層所形成的部分，以在該第二絕緣層的該剩餘部分之上形成該接觸墊。
  8. 根據申請專利範圍第7項所述的方法，其中：該導電材料填充該空間由去除該第二絕緣層所形成的部分以形成一導電層，其中該導電層與該接觸墊為一體成型構成；以及該接觸墊水平地位於該臺階上，與該第二絕緣層的該剩餘部分和該導電層的一部分接觸。
  9. 根據申請專利範圍第5項所述的方法，還包括形成與該接觸墊電性連接的一接觸結構。
  10. 根據申請專利範圍第9項所述的方法，還包括：在該堆疊體中形成至少一通道結構陣列，該接觸結構被配置為通過該接觸 墊以向該通道結構陣列提供控制信號。
  11. 根據申請專利範圍第1項所述的方法，其中該階梯結構位在該堆疊體的一邊界區域或者位在該堆疊體的一中間區域。
  12. 根據申請專利範圍第1項所述的方法，其中該臺階的該犧牲層的一上表面位在該臺階的上方的相鄰的另一臺階的該第一絕緣層的一上表面和一下表面之間。
  13. 一種半導體元件，包括：設置在一基底之上的一堆疊體；設置該堆疊體中並且具有多個臺階的一階梯結構，其中該階梯結構的至少一該臺階包括一第一絕緣層和設置在該第一絕緣層之上的一第二層，其中該第二層包括一第二絕緣層和一導電層；以及一接觸墊，該接觸墊設置在該第二層的該第二絕緣層和部分該導電層之上。
  14. 根據申請專利範圍第13項所述的半導體元件，其中該接觸墊與該第二層的該導電層包含相同的材料，並且該接觸墊與該第二層的該導電層一體成型構成。
  15. 根據申請專利範圍第13項所述的半導體元件，還包括：設置在該階梯結構的相對側上的兩個壁體，該兩個壁體之各者是由垂直堆疊在該基底之上的交替的該第一絕緣層和該導電層構成，其中該臺 階的該第一絕緣層在兩個相對方向上的延伸部為該兩個壁體的對應的該第一絕緣層。
  16. 根據申請專利範圍第15項所述的半導體元件，其中：該臺階的該第二層的該導電層是該兩個壁體的對應的該導電層的延伸部；以及該第二層的該第二絕緣層與該兩個壁體的該第一絕緣層包含不同的材料。
  17. 根據申請專利範圍第15項所述的半導體元件，還包括：一第三絕緣層，該第三絕緣層形成在該接觸墊之上並且延伸到該兩個壁體的上表面；以及一接觸結構，該接觸結構穿過該第三絕緣層並且延伸到該接觸墊的一上表面。
  18. 根據申請專利範圍第15項所述的半導體元件，還包括一通道結構陣列，該通道結構陣列形成在堆疊在該基底之上的交替的該第一絕緣層和該導電層中。
  19. 根據申請專利範圍第15項所述的半導體元件，還包括兩個狹縫結構，該兩個狹縫結構分別設置在該兩個壁體的邊界上，使得該兩個壁體和該階梯結構被夾置在該兩個狹縫結構之間，並且使得該臺階的該第二層的該第二絕緣層位於該兩個狹縫結構之間。
  20. 根據申請專利範圍第13項所述的半導體元件，其中： 該階梯結構設置在該堆疊體的一邊界區域或者設置在該堆疊體的中間區域；以及該接觸墊的一上表面位在該臺階的上方的相鄰的另一臺階的該絕緣層的一上表面和一下表面之間。
TW109125948A 2020-06-05 2020-07-31 三維記憶體元件的接觸墊結構及其形成方法 TWI741710B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2020/094582 2020-06-05
PCT/CN2020/094582 WO2021243686A1 (en) 2020-06-05 2020-06-05 Contact pad structure and method of forming the same

Publications (2)

Publication Number Publication Date
TWI741710B true TWI741710B (zh) 2021-10-01
TW202147576A TW202147576A (zh) 2021-12-16

Family

ID=72918754

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109125948A TWI741710B (zh) 2020-06-05 2020-07-31 三維記憶體元件的接觸墊結構及其形成方法

Country Status (4)

Country Link
US (1) US20210384219A1 (zh)
CN (1) CN111837224B (zh)
TW (1) TWI741710B (zh)
WO (1) WO2021243686A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11778818B2 (en) * 2020-07-21 2023-10-03 Sandisk Technologies Llc Three-dimensional memory device with punch-through-resistant word lines and methods for forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768380B2 (en) * 2011-07-15 2017-09-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
TWI630709B (zh) * 2017-03-14 2018-07-21 旺宏電子股份有限公司 三維半導體元件及其製造方法
TWI674665B (zh) * 2018-08-10 2019-10-11 大陸商長江存儲科技有限責任公司 半導體結構暨其形成方法
CN111180462A (zh) * 2018-11-09 2020-05-19 爱思开海力士有限公司 存储器装置以及制造该存储器装置的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102192539B1 (ko) * 2014-05-21 2020-12-18 삼성전자주식회사 반도체 장치 및 이의 프로그램 방법
KR20150139255A (ko) * 2014-06-03 2015-12-11 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US20170104000A1 (en) * 2015-10-13 2017-04-13 Joo-Hee PARK Vertical memory devices
US10381371B2 (en) * 2015-12-22 2019-08-13 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device
KR102609348B1 (ko) * 2016-10-26 2023-12-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10002787B2 (en) * 2016-11-23 2018-06-19 Lam Research Corporation Staircase encapsulation in 3D NAND fabrication
CN106910746B (zh) * 2017-03-08 2018-06-19 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法、封装方法
US11171050B2 (en) * 2017-03-09 2021-11-09 Tokyo Electron Limited Method for manufacturing a contact pad, method for manufacturing a semiconductor device using same, and semiconductor device
JP2019054153A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置の製造方法
KR102565714B1 (ko) * 2018-03-28 2023-08-10 삼성전자주식회사 적층 구조체를 갖는 반도체 소자
CN108899322B (zh) * 2018-07-04 2024-07-12 长江存储科技有限责任公司 三维存储器件及在其阶梯区形成接触孔的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768380B2 (en) * 2011-07-15 2017-09-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
TWI630709B (zh) * 2017-03-14 2018-07-21 旺宏電子股份有限公司 三維半導體元件及其製造方法
TWI674665B (zh) * 2018-08-10 2019-10-11 大陸商長江存儲科技有限責任公司 半導體結構暨其形成方法
CN111180462A (zh) * 2018-11-09 2020-05-19 爱思开海力士有限公司 存储器装置以及制造该存储器装置的方法

Also Published As

Publication number Publication date
WO2021243686A1 (en) 2021-12-09
CN111837224A (zh) 2020-10-27
TW202147576A (zh) 2021-12-16
US20210384219A1 (en) 2021-12-09
CN111837224B (zh) 2021-08-17

Similar Documents

Publication Publication Date Title
TWI705557B (zh) 多堆疊層三維記憶體元件及其製造方法
TWI707459B (zh) 用於形成三維記憶體元件的方法
KR102613951B1 (ko) 지그재그 슬릿 구조를 갖는 3차원 메모리 장치 및 이를 형성하기 위한 방법
US20190221558A1 (en) Three-dimensional memory device and fabrication method thereof
KR20210040475A (ko) 3차원 메모리 소자를 위한 트렌치 구조
JP2022532987A (ja) ドレイン選択ゲートカット構造を備えた三次元メモリデバイスおよびこれを形成するための方法
TWI697105B (zh) 一種三維有接面半導體記憶體元件及其製造方法
CN110100307A (zh) 三维存储器件及其制作方法
TW202025462A (zh) 一種具有接面的三維半導體記憶體元件及其製造方法
US10186485B2 (en) Planarized interlayer dielectric with air gap isolation
TW202137518A (zh) 三維記憶體元件及其製造方法
TW202018953A (zh) 在閘極與源極／汲極接觸之間具有絕緣層的ｆｉｎｆｅｔ
KR20230002798A (ko) 콘택 구조를 형성하기 위한 방법 및 이의 반도체 디바이스
TWI741710B (zh) 三維記憶體元件的接觸墊結構及其形成方法
CN108962907A (zh) 半导体存储装置及其的形成方法
TWI647819B (zh) 立體記憶體元件及其製作方法
KR20210002139A (ko) 수직형 메모리 장치
KR20210102979A (ko) 굴곡된 후면 워드 라인을 갖는 삼차원 메모리 디바이스
US11264488B2 (en) Manufacturing method of semiconductor structure
JP2014056867A (ja) 半導体装置の製造方法
TWI742913B (zh) 半導體元件及其形成方法
KR20210110344A (ko) 굴곡된 후면 워드 라인을 갖는 삼차원 메모리 디바이스를 형성하는 방법
US20240055353A1 (en) Contact structure and method of forming the same
US11923321B2 (en) Three-dimensional memory device including dielectric rails for warpage reduction and method of making the same
TWI773086B (zh) 用於形成立體（３ｄ）記憶體元件的方法