TWI739277B - 用於多位準蝕刻之方法、半導體感測裝置及用於製造半導體感測裝置之方法 - Google Patents

用於多位準蝕刻之方法、半導體感測裝置及用於製造半導體感測裝置之方法 Download PDF

Info

Publication number
TWI739277B
TWI739277B TW109101216A TW109101216A TWI739277B TW I739277 B TWI739277 B TW I739277B TW 109101216 A TW109101216 A TW 109101216A TW 109101216 A TW109101216 A TW 109101216A TW I739277 B TWI739277 B TW I739277B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
opening
etching
feature
Prior art date
Application number
TW109101216A
Other languages
English (en)
Other versions
TW202044371A (zh
Inventor
李政哲
陳林謙
Original Assignee
瀚源生醫股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瀚源生醫股份有限公司 filed Critical 瀚源生醫股份有限公司
Publication of TW202044371A publication Critical patent/TW202044371A/zh
Application granted granted Critical
Publication of TWI739277B publication Critical patent/TWI739277B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Pressure Sensors (AREA)

Abstract

本發明提供一種用於多位準蝕刻之方法。該方法包括：提供一基板；在該基板之一控制區域上方形成一第一參考特徵；在該第一參考特徵以及該基板之一目標區域上方形成一可蝕刻層；在該可蝕刻層上方圖案化一遮蔽層，該遮蔽層具有投射在該控制區域上方之一第一開口及投射在該目標區域上方之一第二開口；及通過該第一開口及該第二開口移除該可蝕刻層之一部分直至到達該第一參考特徵。本發明亦揭示一種藉由該多位準蝕刻而製造之半導體感測裝置。

Description

用於多位準蝕刻之方法、半導體感測裝置及用於製造半導體感測裝置之方法
本發明係關於用於多位準蝕刻之方法、半導體感測裝置及用於藉由應用多位準蝕刻來製造半導體感測裝置之方法。特定言之，係關於使用參考特徵之多位準蝕刻。
在半導體結構製造過程期間，通常使用乾式蝕刻及濕式蝕刻操作。可蝕刻材料經移除後會曝露出對於蝕刻化學成分具有選擇性之另一材料。乾式蝕刻操作的特性包括提供材料移除尺寸上的可控性，然而，由於高能量原子/分子轟擊，所曝露之材料的表面可能在巨觀或甚至微觀層級被損壞。當待曝露之材料擁有微型尺寸及/或其結構做為關鍵載子通道時，結構性缺陷可能使其電氣效能劣化。
另一方面，濕式蝕刻操作提供更溫和的方式來移除可蝕刻材料，並曝露出對蝕刻化學成分具有選擇性之另一材料，然而，由於濕式蝕刻操作之均向性本質，待移除之材料尺寸與採用乾式蝕刻操作相比不太可控制。換言之，在濕式蝕刻操作中之製程的尺度變化被預期為大於乾式 蝕刻操作之製程的尺度變化。類似地，當待曝露之材料擁有微型尺寸及/或其結構做為關鍵載子通道時，此類製程變化可能造成裝置效能變化。
因此，當蝕刻操作涉及曝露微型尺寸結構及/或關鍵載子通道結構時，需要多位準蝕刻的方法以結合乾式蝕刻及濕式蝕刻操作之優點。
在一些實施例中，本發明提供一種用於多位準蝕刻之方法。該方法包括：提供一基板；在該基板之一控制區域上方形成一第一參考特徵；在該第一參考特徵以及該基板之一目標區域上方形成一可蝕刻層；在該可蝕刻層上方圖案化一遮蔽層，該遮蔽層具有投射在該控制區域上方之一第一開口及投射在該目標區域上方之一第二開口；及通過該第一開口及該第二開口移除該可蝕刻層之一部分直至到達該第一參考特徵。
在一些實施例中，本發明提供一種用於製造一半導體感測裝置之方法。該方法包括：提供一基板；在該基板之一控制區域上方形成一參考特徵；在該基板之一目標區域上方形成一感測特徵；在該基板之控制區域及該目標區域上方形成一可蝕刻層；在該可蝕刻層上方圖案化一遮蔽層。該遮蔽層具有投射在該參考特徵上方之一第一開口及投射在該感測特徵上方之一第二開口；及通過該第一開口及該第二開口移除該可蝕刻層之一部分直至到達該參考特徵。
在一些實施例中，本發明提供一種半導體感測裝置。該裝置包括一基板，其具有一感測區域。該感測區域包括一主動特徵，該主動特徵具有：一錨定部分，其在該基板之一頂部表面上；一升高部分，其與該基板之頂部表面間隔開一垂直距離，且該升高部分連接至該錨定部分； 及一奈米線部分，其在該基板之頂部表面上並連接至該錨定部分。該垂直距離大於或等於該奈米線部分之一厚度。
12X:線
12X':線
90:感測層
101:半導體基板
101A:控制區域
101B:目標區域
101C:目標區域
101D:控制區域
101T:頂部表面
103:參考特徵
103':目標特徵
103":參考特徵
103A:核心部分
103A':核心層
103AA:核心部分
103AN:錨定部分
103A1:主要尺寸
103B:蓋部分
103BB:蓋部分
103EL:升高部分
103NW:奈米線部分
103T2:頂部表面
105:可蝕刻層
105':第一遮蔽層
105A:參考位準
105A':隔室
105B:控制位準
105B':隔室
105C:控制位準
105C':隔室
105D:參考位準
105D':隔室
107:遮蔽層
107':遮蔽層
107A:第一開口
107B:第二開口
107C:開口
107D:開口
110:奈米線
110C:彎曲側壁
110T:頂部表面
110V:垂直側壁
120:絕緣層
121:圖案
122:奈米線結構
123:遮蔽層
124:層間介電質(ILD)
125:接觸件
126:介電層
600:主動部分
601:信號增強部分
701:遮蔽層
702:遮蔽層
801:遮蔽層
802:遮蔽層
1030A:核心層
1030B:頂蓋層
1100C:中心部分
1100E:邊緣部分
1301:遮蔽層
1301':光阻劑圖案
1302:遮蔽層
1601:遮蔽層
1801:遮蔽層
1801':光阻劑圖案
1802:遮蔽層
2101:遮蔽層
AA:線
AA':線
BB:線
BB':線
CC:線
CC':線
DD:線
DD':線
EE:線
FF:線
GG:線
H':垂直距離
H1:高度
H105A:蝕刻深度
H105B:蝕刻深度
J:接合部分
O:重疊
P:寬度
TAN:厚度
TEL:厚度
TNW:厚度
WEL:寬度
W1:寬度
W2:寬度
W2':寬度
W3':寬度
W4':寬度
ww3:橫截面圖
ww3':橫截面圖
ww3":橫截面圖
ww4:橫截面圖
ww4':橫截面圖
xx:橫截面
xx1:橫截面圖
xx2:橫截面圖
xx3:橫截面圖
xx3':橫截面圖
xx4:橫截面圖
xx4':橫截面圖
yy:橫截面
yy1:橫截面圖
yy2:橫截面圖
yy3:橫截面圖
yy3':橫截面圖
yy4:橫截面圖
yy4':橫截面圖
zz:橫截面
zz1:橫截面圖
zz2:橫截面圖
zz3:橫截面圖
zz3':橫截面圖
zz4:橫截面圖
zz4':橫截面圖
當結合附圖閱讀時，自以下詳細描述容易理解本發明之態樣。應注意，各種特徵可能並不按比例繪製。實際上，為了論述清楚起見，可任意增大或減小各個特徵之尺寸。
圖1A係根據本發明之一些實施例在多位準蝕刻之中間階段期間之結構的橫截面圖。
圖1AA係根據本發明之一些實施例在多位準蝕刻之中間階段期間之結構的橫截面圖。
圖1AA'係根據本發明之一些實施例在多位準蝕刻之中間階段期間之結構的橫截面圖。
圖1B係根據本發明之一些實施例在多位準蝕刻之中間階段期間之結構的橫截面圖。
圖1C係根據本發明之一些實施例在多位準蝕刻之中間階段期間之結構的橫截面圖。
圖2A、圖2B、圖2C、圖2D及圖2E係根據本發明之一些實施例在多位準蝕刻之各種中間階段期間在圖1A中之結構的橫截面圖。
圖2E'係根據本發明之一些實施例在圖2E之後的選擇性操作的橫截面圖。
圖3係根據本發明之一些實施例在多位準蝕刻之中間階段期間之結構的橫截面圖。
圖4係根據本發明之一些實施例在多位準蝕刻之中間階段期 間之結構的橫截面圖。
圖5係根據本發明之一些實施例在多位準蝕刻之中間階段期間之結構的橫截面圖。
圖6A、圖6B、圖6C、圖6D、圖6E及圖6F係根據本發明之一些實施例在多位準蝕刻之各種中間階段期間之結構的橫截面圖。
圖6FA、圖6FB、圖6FC、圖6FD及圖6FE係在圖6F中之操作之後在一個實施例中之操作。
圖6FA'、圖6FB'、圖6FC'及圖6FD'係在圖6F中之操作之後在一個實施例中之操作。
圖7A係根據本發明之一些實施例之若干遮蔽層之佈局的俯視圖。
圖7B及圖7C根據本發明之一些實施例分別對應於沿著圖7A之線AA及線BB剖切之半導體感測裝置。
圖7A'係根據本發明之一些實施例之半導體感測裝置的俯視圖。
圖7B'及圖7C'根據本發明之一些實施例分別對應於沿著圖7A'之線AA'及線BB'剖切之半導體感測裝置。
圖8A係根據本發明之一些實施例之若干遮蔽層之佈局的俯視圖。
圖8B及圖8C根據本發明之一些實施例分別對應於沿著圖8A之線CC及線DD剖切之半導體感測裝置。
圖8A'係根據本發明之一些實施例之半導體感測裝置的俯視圖。
圖8B'及圖8C'根據本發明之一些實施例分別對應於沿著圖8A'之線CC'及線DD'剖切之半導體感測裝置。
圖9A係根據本發明之一些實施例之半導體感測裝置的俯視圖。
圖9B、圖9C及圖9D係根據本發明之一些實施例分別對應於圖9A之線EE、線FF及線GG之半導體感測裝置的橫截面圖。
圖10係與圖9D相關聯之半導體感測裝置的橫截面圖。
圖11A、圖11B及圖11C係根據本發明之一些實施例在依序製造階段期間半導體感測裝置的透視圖。
圖12A、圖12B、圖12C、圖12D、圖12E、圖12F、圖12G、圖12H、圖12I、圖12J係根據本發明之一些實施例在各種中間製造階段期間半導體感測裝置的橫截面圖。
圖12E'及圖12E"係根據本發明之一些實施例在圖12E之中間階段期間半導體感測裝置的俯視圖。
圖13係根據本發明之一些實施例用於製造半導體感測裝置之若干遮蔽層之佈局的俯視圖。
圖14係根據本發明之一些實施例在利用圖13之遮蔽層之中間製造階段期間半導體感測裝置的俯視圖及若干橫截面圖。
圖15係根據本發明之一些實施例在利用圖13之遮蔽層之中間製造階段期間半導體感測裝置的俯視圖及若干橫截面圖。
圖16係根據本發明之一些實施例在利用圖13之遮蔽層之中間製造階段期間半導體感測裝置的俯視圖及若干橫截面圖。
圖17係根據本發明之一些實施例在利用圖13之遮蔽層之中 間製造階段期間半導體感測裝置的俯視圖及若干橫截面圖。
圖18係根據本發明之一些實施例用於製造半導體感測裝置之若干遮蔽層之佈局的俯視圖。
圖19係根據本發明之一些實施例在利用圖18之遮蔽層之中間製造階段期間半導體感測裝置的俯視圖及若干橫截面圖。
圖20係根據本發明之一些實施例在利用圖18之遮蔽層之中間製造階段期間半導體感測裝置的俯視圖及若干橫截面圖。
圖21係根據本發明之一些實施例在利用圖18之遮蔽層之中間製造階段期間半導體感測裝置的俯視圖及若干橫截面圖。
圖22係根據本發明之一些實施例在利用圖18之遮蔽層之中間製造階段期間半導體感測裝置的俯視圖及若干橫截面圖。
圖23係在中間製造階段期間放大半導體感測裝置之接合部分J的俯視圖及透視圖。
相關申請案之交叉參考
本申請案主張2019年1月18日申請之名為「用於多位準蝕刻之方法、半導體感測裝置及用於製造半導體感測裝置之方法(Method for multi-level etch,semiconductor sensing device,and method for manufdcturing semiconductor sensing device)」之美國序號62/794,130的先前申請之美國臨時申請案的權益，該臨時申請案之全部揭示內容的全文以引用之方式併入本文中。
在圖式及實施方式中使用共用參考標號來指示相同或類似組件。根據以下結合附圖作出之詳細描述將容易理解本發明之實施例。
相對於某一組件或組件群組或組件或組件群組之某一平面而指定空間描述，例如「上方」、「下方」、「向上」、「左」、「右」、「向下」、「頂部」、「底部」、「垂直」、「水平」、「側」、「較高」、「較低」、「上部」、「上方」、「下方」等等，以用於如相關聯圖中所示之組件的定向。應理解，本文中所使用之空間描述僅出於說明之目的，且本文中所描述之結構的實際實施方案可以任何定向或方式在空間上配置，其前提是本發明之實施例的優點不會因此類配置而有偏差。
本發明藉由在材料堆疊結構上實施乾式蝕刻及濕式蝕刻操作而提供用於多位準蝕刻之方法。此類多位準蝕刻提供了對材料移除之尺寸之足夠的控制，並同時減少了對於待曝露之材料表面造成的損壞。
本發明提供一半導體感測裝置，其藉由多位準蝕刻而製造，並擁有在材料堆疊結構中之參考特徵。
本發明提供一方法，其用於藉由在包括至少一參考特徵之材料堆疊結構上實施乾式蝕刻及濕式蝕刻操作來製造半導體感測裝置。此多位準蝕刻提供了對材料移除之尺寸足夠的控制，並同時減少了對待曝露之通道結構造成的損壞。
圖1A係根據本發明之一些實施例在多位準蝕刻之中間階段期間之結構的橫截面圖。在一些實施例中，圖1A中之結構係為一半導體結構，其包括半導體基板101、可蝕刻層105及遮蔽層107。半導體基板101包括至少一個控制區域101A，該控制區域101A結構做為蝕刻操作中之控制樞軸，此蝕刻操作實施於半導體基板101之目標區域101B中的目標特徵103'。在圖1A中，用於控制蝕刻操作之裝置包括在控制區域101A中之參考特徵103。參考特徵103可擁有預定高度H1。遮蔽層107中之第一開 口107A投射在控制區域101A及參考特徵103上方。遮蔽層107中之第二開口107B投射在目標區域101B及目標特徵103'上方。第一開口107A及第二開口107B與參考特徵103及目標特徵103'之寬度相比可分別更寬或更窄，只要參考特徵103及目標特徵103'之一部分與第一開口107A及第二開口107B部分地重疊即可。當在單一蝕刻操作中，可蝕刻層105之一部分通過第一開口107A及第二開口107B被移除時，到達參考特徵103之頂部表面會早於到達目標特徵103'之頂部表面。參考特徵103之材料可不同於可蝕刻層105之材料，因此，當蝕刻位準接近參考特徵103之頂部表面時可獲取材料區別(material-sensitive)指示。換言之，當在蝕刻操作期間到達控制區域101A上方之參考位準105A並在同時相對應地到達目標區域101B上方之控制位準105B時，會獲取適當形式之指示，例如，電漿之顏色(波長)，或即時質譜。在接收到此指示之後，可改變蝕刻操作，例如，考慮到在控制位準105B下之目標特徵103'，而終止蝕刻操作或改變蝕刻化學成分或狀況。如圖1A中所示，參考位準105A擁有自可蝕刻層105之頂部表面量測之蝕刻深度H105A，且控制位準105B擁有自可蝕刻層105之頂部表面量測之蝕刻深度H105B。
圖1AA係根據本發明之一些實施例在多位準蝕刻之中間階段期間之結構的橫截面圖。如圖1A及圖1AA中所示，控制位準105B之位置可由參考特徵103之高度H1、第一開口107A之寬度W1及/或第二開口107B之寬度W2決定。在圖1A中，寬度W1比寬度W2寬，在單一蝕刻操作下，例如，含電漿之蝕刻、異向性蝕刻或乾式蝕刻，參考位準105A將低於控制位準105B。在圖1AA中，寬度W1窄於寬度W2，在單一蝕刻操作下，例如，含電漿之蝕刻、異向性蝕刻或乾式蝕刻，參考位準105A將高 於控制位準105B。
在一些實施例中，參考特徵103可由不同於可蝕刻層105之材料的材料構成。在一些實施例中，目標特徵可由實質上與參考特徵之材料相同或不同的材料構成。在一些實施例中，參考特徵由一或多種材料構成，且目標特徵實質上與一或多種材料中之一者相同。在一些實施例中，目標特徵可為連接結構，該連接結構在半導體結構中在其各別端部處連接端子(terminals)。在一些實施例中，目標特徵可為半導體連接結構，該半導體連接結構在半導體結構中在其各別端部處連接導電端子(conductive terminals)。在一些實施例中，目標特徵可為半導體奈米線，該半導體奈米線在半導體感測裝置中在其各別端部處連接源極及汲極。
圖1AA'係根據本發明之一些實施例在多位準蝕刻之中間階段期間之結構的橫截面圖。圖1AA'可為在圖1AA中之蝕刻操作之後的蝕刻操作。當在圖1AA中到達參考位準105A時，蝕刻狀況可自例如具有較多異向性特性(anisotropic weight)之蝕刻變為具有較少異向性特性及較多均向性特性(isotropic weight)之蝕刻。藉由自參考位準105A及控制位準105B之具有較少異向性特性之蝕刻可分別獲取隔室105A'及隔室105B'。與在參考位準105A處之開口相比，隔室105A'及/或隔室105B'可具有更寬之橫向寬度。隔室105A'及/或隔室105B'可具有非垂直側壁。隔室105A'及/或隔室105B'可具有彎曲側壁。
圖1B係根據本發明之一些實施例在多位準蝕刻之中間階段期間之結構的橫截面圖。在基板101之控制區域101A中的參考特徵103是由核心部分103A以及在核心部分103A之頂部表面及側壁上的蓋部分103B所構成。核心部分103A可為位在控制區域101A中之離散圖案(discrete pattern)。核心部分103A可由絕緣材料構成，例如氧化物或氮化物。蓋部分103B自控制區域101A延伸至目標區域101B，並在目標區域101B中形成目標特徵103'。在一些實施例中，蓋部分103B及目標特徵103'由相同材料構成，例如，多晶矽或其他半導體材料。圖1B亦顯示在基板101中之另一目標區域101C上方在遮蔽層107中之開口107C。開口107C允許在相對於第一開口107A、第二開口107B實施之單一蝕刻操作期間移除可蝕刻層105之一部分。當到達參考位準105A時，可在目標區域101C上方獲得由開口107C呈現之控制位準105C。如圖1B中所示，開口107C之寬度W3窄於第一開口107A之寬度W1，因此，在單一蝕刻操作下，例如，含電漿之蝕刻、異向性蝕刻或乾式蝕刻，參考位準105A將低於控制位準105C。
圖1C係根據本發明之一些實施例在多位準蝕刻之中間階段期間之結構的橫截面圖。在圖1C中之參考特徵103及目標特徵103'可為在控制區域101A及目標區域101B上方延伸之連續層。遮蔽層107中之第一開口107A係具有寬度W1之一個寬開口。在遮蔽層107中之第二開口107B包括多個窄開口，例如，多個窄開口中之一者可具有寬度W2，寬度W2窄於寬度W1。在單一蝕刻操作下，例如，含電漿之蝕刻、異向性蝕刻或乾式蝕刻，當到達參考特徵103之頂部表面時，參考位準105A將低於控制位準105B。在圖1C中，即使參考特徵103及目標特徵103'共用相同的高度H1，多位準蝕刻的效果仍然可藉由在控制區域101A上方之第一開口107A處及在目標區域101B上方之第二開口107B處具有不同的寬度配置來達成。
圖2A、圖2B、圖2C、圖2D、圖2E及圖2E'(選擇性操作)係根據本發明之一些實施例在多位準蝕刻之各種中間階段期間在圖1A中之 結構的橫截面圖。在圖2A中，提供基板101。在圖2B中，參考特徵103形成在基板101之控制區域101A上方。在一些實施例中，參考特徵103可為一離散圖案，由例如氧化物或氮化物之絕緣材料構成。隨後，目標特徵103'形成在基板101之目標區域101B上方，之後形成可蝕刻層105，例如，介電層，其覆蓋參考特徵103及目標特徵103'，如圖2C中所示。在圖2D中，遮蔽層107形成在可蝕刻層105之頂部表面上方，之後，圖案化遮蔽層107中在控制區域101A上方之第一開口107A及在目標區域101B上方之第二開口107B。在圖2E中，透過第一開口107A及第二開口107B執行多位準蝕刻操作，例如，含電漿之蝕刻、異向性蝕刻或乾式蝕刻，直至到達參考特徵103之頂部表面或參考位準105A。同時，相對應地到達目標區域101B上方之控制位準105B。取決於第一開口107A、第二開口107B之寬度及參考特徵103之高度，控制位準105B可預先被設計成高於或低於參考位準105A。圖2E'可為與重新圖案化圖2E中之遮蔽層107相關聯之選擇性操作，以形成經重新圖案化之遮蔽層107'，以便改變第一開口107A、第二開口107B之寬度用於隨後操作。相關論述可進一步見於本發明之圖5。
圖3係根據本發明之一些實施例在多位準蝕刻之中間階段期間之結構的橫截面圖。除了參考特徵103之外，圖3顯示在基板101之控制區域101D上方之另一參考特徵103"，其結構做為多位準蝕刻之第二控制樞軸。參考特徵103"可具有一高度H2，其不同於參考特徵103之高度H1。圖3可為在圖1B中所示之蝕刻操作之後的蝕刻操作。類似地，參考特徵103之材料可不同於可蝕刻層105之材料，因此，當蝕刻位準接近參考特徵103"之頂部表面時可獲取材料區別(material-sensitive)指示。換言之，當在蝕刻操作期間到達控制區域101D上方之參考位準105D，並在同 時相對應地到達目標區域101B上方之控制位準105B及目標區域101C上方之控制位準105C時，會獲取適當形式之指示，例如，電漿之顏色(波長)，或即時質譜。在接收到此指示之後，可改變蝕刻操作，例如，考慮到在控制位準105B及控制位準105C下之目標特徵(圖3中未示出)終止蝕刻操作或改變蝕刻化學成分或狀況。
圖4係根據本發明之一些實施例在多位準蝕刻之中間階段期間之結構的橫截面圖。圖4可為在圖3中之蝕刻操作之後的蝕刻操作。當在圖3中到達參考位準105A及參考標記105D時，蝕刻狀況可自例如具有較多異向性特性(anisotropic weight)之蝕刻變為具有較少異向性特性及較多均向性特性(isotropic weight)之蝕刻。藉由自參考位準105A、105D及控制位準105B、105C之具有較少異向性特性之蝕刻可分別獲取隔室105A'、隔室105D'、隔室105B'及隔室105C'。與在參考位準105A、105D處及/或在控制位準105B、105C處之開口相比，隔室105A'至105D'可具有更寬之橫向寬度。隔室105A'至105D'可具有非垂直側壁。隔室105A'至105D'可具有彎曲側壁。
圖5係根據本發明之一些實施例在多位準蝕刻之中間階段期間之結構的橫截面圖。圖5可為在圖3中之蝕刻操作之後的蝕刻操作。或者，藉由在到達參考位準105D之後重新圖案化遮蔽層107，與在參考位準105D處及/或在控制位準105B、105C處之開口相比，隔室105B'至105D'可具有更窄之橫向寬度。舉例而言，在到達參考位準105D之後可移除圖3中之遮蔽層107，隨後圖5中之另一遮蔽層107'可在可蝕刻層105之頂部表面及蝕刻溝槽側壁上方經圖案化。因此，與圖3中之彼等相比經重新圖案化之遮蔽層107'中之第二開口107B、開口107C、開口107D可擁有不同的 寬度W2'、W3'及W4'。如圖5中所示，寬度W2'、W3'及W4'與圖3中之寬度W2、W3及W4相比更窄，且因此，與在參考位準105D處及/或在控制位準105B、105C處之開口相比，對應隔室105B'、105C'及105D'可擁有更窄之橫向寬度。在一些實施例中，隔室105A'至105D'可具有非垂直側壁。隔室105A'至105D'可具有彎曲側壁。
圖6A、圖6B、圖6C、圖6D、圖6E、圖6F、圖6FA、圖6FB、圖6FC、圖6FD、圖6FE、圖6FA'、圖6FB'、圖6FC'、圖6FD'係根據本發明之一些實施例在多位準蝕刻之各種中間階段期間之結構的橫截面圖。圖6FA至圖6FE係在圖6F中之操作之後在一個實施例中之操作。圖6FA'至圖6FD'係在圖6F中之操作之後在另一實施例中之操作。在圖6A中，提供基板101。在圖6C中，參考特徵103形成在基板101之控制區域101A上方。參考圖6B及圖6C，參考特徵103之形成包括形成參考特徵103之核心部分103A，之後係形成參考特徵103之蓋部分103B。在一些實施例中，控制區域101A之間的區域係目標區域101B。如圖6C中所示，在控制區域101A中形成蓋部分103B，同時在目標區域101B中形成感測特徵，因為蓋部分103B自控制區域101A延伸至目標區域101B。在一些實施例中，蓋部分103B由半導體材料構成，或在後續操作之後，蓋部分103B可為用於載子運送的主動層結構。在圖6D中，第一遮蔽層105'在參考特徵103上方經圖案化以將參考特徵103之一部分與另一部分分離。舉例而言，如圖6D及圖6E中所示，參考特徵103之主動部分600與參考特徵103之信號增強部分601電氣分離。可蝕刻層105，例如，介電層，共形地(conformably)形成在經圖案化參考特徵103上方。如圖6F中所示，可蝕刻層105可藉由化學氣相沈積操作沈積，在該可蝕刻層105之頂部表面表現 位於其底部之經圖案化參考特徵103的表面形態。可蝕刻層105可使用例如硼磷矽玻璃(BPSG)或矽酸磷玻璃(PSG)之可流動材料藉由旋塗操作而形成以獲取平坦化表面，如圖6FA中所示。
在圖6FA中，當在表現位於其底部之經圖案化參考特徵103的表面形態之可蝕刻層105上執行例如化學機械拋光(CMP)之平坦化操作時，或當利用可流動材料作為可蝕刻層105時，可獲得可蝕刻層105之實質上平坦化表面。在圖6FB中，圖案化遮蔽層107以形成一第一開口107A在信號增強部分601上方，且圖案化遮蔽層107以形成一第二開口107B在參考特徵103之主動部分600上方。在圖6FC中，通過第一開口107A、第二開口107B執行例如含電漿之蝕刻、異向性蝕刻或乾式蝕刻的蝕刻操作，直至到達參考特徵103之頂部表面。同時，目標區域101B中之感測特徵仍然由可蝕刻層105覆蓋。參考特徵103之信號增強部分601可增強材料區別(material-sensitive)信號以便指示蝕刻位階到達參考特徵103之主動部分600。在圖6FD中，蝕刻狀況可自例如具有較多異向性特性之蝕刻變為具有較少異向性特性及較多均向性特性之蝕刻，以滿足目標區域101B中感測特徵細微的或溫和的蝕刻條件。在圖6FE中，隨後移除遮蔽層107。
在圖6FA'中，當省略平坦化操作時，圖案化參考特徵103之表面形態會表現在可蝕刻層105之頂部表面。一具有在信號增強部分601上方之第一開口107A及在主動部分600上方之第二開口107B的遮蔽層107形成在可蝕刻層105上方。在圖6FB'中，通過第一開口107A、第二開口107B執行例如含電漿之蝕刻、異向性蝕刻或乾式蝕刻之蝕刻操作，直至到達參考特徵103之頂部表面。同時，目標區域101B中之感測特徵仍然由 可蝕刻層105覆蓋。圖6FB'及圖6FC之間的差異在於，直接在感測特徵上方的可蝕刻層105之部分，其頂部表面低於直接在參考特徵103上方的可蝕刻層105之部分的頂部表面，藉此在圖6FB'之蝕刻操作之後，在圖6FB'中，位於感測特徵上方之剩餘介電材料與在圖6FC中的相比較薄。關於圖6FC'及圖6FD'之描述可參考先前提供之圖6FD及圖6FE。
圖7A係根據本發明一些實施例之若干遮蔽層佈局的俯視圖。遮蔽層701可用於圖案化參考特徵103之核心部分103A。遮蔽層702可用於圖案化參考特徵103之蓋部分103B。圖7B及圖7C係在利用圖7A之遮蔽層之中間製造階段期間半導體感測裝置的橫截面圖。圖7B及圖7C根據本發明一些實施例分別對應於沿著圖7A之線AA及線BB剖切之半導體感測裝置。參考圖7A及圖7B，在圖7B之左端上，線AA沿著核心部分103A之主要尺寸103A1及主體延伸，因此在圖7B中顯示延伸且連續之絕緣條帶。遮蔽層702圖案化蓋部分103B以曝露絕緣條帶之中心部分。參考圖7A及圖7B，在圖7B之右端上，遮蔽層702覆蓋並延伸超出遮蔽層701之邊界，因此核心部分103AA由蓋部分103BB覆蓋。參考圖7A及圖7C，在圖7C之左端上，線BB沿著主要尺寸103A1延伸並自核心部分103A之主體偏離，因此在圖7C中顯示兩個離散絕緣區塊。遮蔽層702圖案化蓋部分103B，因此蓋部分103B覆蓋離散絕緣區塊。參考圖7A及圖7C，在圖7C之右端上，線BB僅經過蓋部分103BB，因此在圖7C之右端上僅顯示蓋部分103BB。在一些實施例中，如圖7B中所示，參考特徵103形成在基板上之控制區域(例如，由蓋部分103B及103BB覆蓋之區域)及目標區域(例如，未由蓋部分103B覆蓋之核心部分103A佔據之區域)兩者中。
圖7A'係根據本發明之一些實施例之半導體感測裝置的俯視 圖。在圖案化如圖7A、圖7B及圖7C中所示之參考特徵103之核心部分103A及蓋部分103B之後，至少部分地移除感測區域中之核心部分103A，隨後獲得感測裝置之主動特徵。圖7B'及圖7C'分別對應於沿著圖7A'之線AA'及線BB'剖切之半導體感測裝置。移除可蝕刻層105之一部分以形成靠近圖7B中之參考特徵103之蝕刻位準，之後選擇性蝕刻以移除核心部分103A或絕緣圖案，以及參考特徵103上方之剩餘可蝕刻層。選擇性蝕刻的表現，在核心部分103A比在蓋部分103B具有更大的選擇性。舉例而言，選擇性蝕刻移除氧化物或氮化物之速度大於移除多晶矽之速度。參考圖7A'及圖7B'，線AA'沿著核心部分103A之主要尺寸103A1及主體延伸，核心部分103A之主體在選擇性蝕刻操作之後被部分地移除。圖7A'中之陰影區例示了核心部分103A中被部分移除的區域。參考圖7A'及圖7C'，線BB'沿著主要尺寸103A1延伸並自核心部分103A之主體偏離，核心部分103A偏離主體之部分可在選擇性蝕刻操作後被保留。如圖7C'中所示，保留的兩個離散絕緣圖案由蓋部分103B覆蓋並由奈米線110連接。
圖7B'中之主動特徵顯示在基板101之頂部表面101T上之錨定部分103AN及升高部分103EL，升高部分103EL相對於錨定部分103AN定位在升高位準處，連接至錨定部分103AN。升高部分103EL具有以垂直距離H'與頂部表面101T間隔開之底部表面。比較圖7B及圖7B'，在升高部分103EL下方之空間最初填充有核心部分103A或絕緣圖案。取決於在蓋部分103B之形成處之厚度均勻度，錨定部分103AN可擁有與升高部分103EL之厚度TEL實質上相同的厚度TAN。
圖7C'中之主動特徵顯示緊密地圍繞升高部分103EL之兩個錨定部分103AN。奈米線部分103NW在其各別端部處連接兩個鄰近錨定 部分103AN。在一些實施例中，奈米線部分103NW包括一或多個奈米線110。奈米線110中之每一者可具有小於或等於對應升高部分103EL之垂直距離H'之厚度TNW。當升高部分103EL與奈米線110形成一實體上或電氣上整合主體時，升高部分103EL會與奈米線110對應。錨定部分103AN、升高部分103EL及奈米線部分103NW可由例如多晶矽之相同主動材料構成。當錨定部分103AN及升高部分103EL之結構做為源極或汲極且奈米線部分103NW之結構做為感測裝置之通道時，錨定部分103AN及升高部分103EL可由摻雜的多晶矽(doped polysilicon)構成，而奈米線部分103NW可由未摻雜的多晶矽(undoped polysilicon)構成。主動特徵之錨定部分103AN及升高部分103EL中之一者可進一步連接至接收外部偏壓或信號之互連結構。
在一些實施例中，若蓋部分103B之圖案化過程消耗了在核心部分103A側壁處之蓋部分103B，則錨定部分103AN之頂部表面103T2會高於奈米線部分103NW之頂部表面110T之位準。在一些實施例中，若蓋部分103B之圖案化過程並不消耗在核心部分103A側壁處之蓋部分103B，但僅消耗在核心部分103A之頂部表面處之蓋部分103B，則錨定部分103AN之頂部表面103T2在與奈米線部分103NW之頂部表面110T實質上位於相同的位準。
圖8A係根據本發明之一些實施例之若干遮蔽層之佈局的俯視圖。遮蔽層801可用於圖案化參考特徵103之核心部分103A。遮蔽層802可用於圖案化參考特徵103之蓋部分103B。圖8B及圖8C係在利用圖8A之遮蔽層之中間製造階段期間半導體感測裝置的橫截面圖。圖8B及圖8C根據本發明之一些實施例分別對應於沿著圖8A之線CC及線DD剖切之 半導體感測裝置。參考圖8A及圖8B，在圖8B之左端上，線CC沿著核心部分103A之主要尺寸103A1及主體延伸，因此在圖8B中顯示延伸且連續之絕緣條帶。遮蔽層802圖案化蓋部分103B，以曝露絕緣條帶之中心部分。參考圖8A及圖8B，在圖8B之右端上，遮蔽層802覆蓋並延伸超出遮蔽層801之邊界，因此核心部分103AA由蓋部分103BB覆蓋。參考圖8A及圖8C，在圖8C之左端上，線DD沿著主要尺寸103A1延伸並自核心部分103A之主體偏離，因此在圖8C中顯示延伸且連續之蓋部分103B。遮蔽層802圖案化蓋部分103B，因此由遮蔽層802覆蓋之蓋部分103B的厚度大於由遮蔽層802曝露之蓋部分103B的厚度。在圖8C中，自遮蔽層802曝露的蓋部分103B且與核心部分103A之垂直側壁接觸者隨後變為奈米線結構。參考圖8A及圖8C，在圖8C之右端上，線DD僅經過蓋部分103BB，因此在圖8C之右端上僅顯示蓋部分103BB。
圖8A'係根據本發明之一些實施例之半導體感測裝置的俯視圖。在如圖8A、圖8B及圖8C中所示圖案化參考特徵103之核心部分103A及蓋部分103B之後，移除感測區域中之核心部分103A，隨後獲取感測裝置之主動特徵。圖8B'及圖8C'分別對應於沿著圖8A'之線CC'及線DD'剖切之半導體感測裝置。移除可蝕刻層105之一部分以形成靠近圖8B中之參考特徵103之蝕刻位準，之後選擇性蝕刻以移除核心部分103A或絕緣圖案，以及參考特徵103上方之剩餘可蝕刻層。選擇性蝕刻的表現，在核心部分103A比在蓋部分103B具有更大的選擇性。舉例而言，選擇性蝕刻移除氧化物或氮化物之速度大於移除多晶矽之速度。參考圖8A'及圖8B'，線CC'沿著核心部分103A之主要尺寸103A1及主體延伸，核心部分103A之主體在選擇性蝕刻操作之後被移除。圖8A'中之陰影區例示了核心部分103A中 被部分移除之區域。參考圖8A'及圖8C'，線DD'沿著主要尺寸103A1延伸並自核心部分103A之主體偏離。如圖8C'中所示，連續之蓋部分103B位於基板101之頂部表面101T上。
圖8B'中之主動特徵顯示在基板101之頂部表面101T上之錨定部分103AN及升高部分103EL，升高部分103EL相對於錨定部分103AN定位在升高位準處，連接至錨定部分103AN。升高部分103EL具有以垂直距離H'與頂部表面101T間隔開之底部表面。比較圖8B及圖8B'，在升高部分103EL下方之空間最初填充有核心部分103A或絕緣圖案。取決於在蓋部分103B之形成處之厚度均勻度，錨定部分103AN可擁有與升高部分103EL之厚度TEL實質上相同的厚度TAN。升高部分103EL擁有寬度WEL，其可由遮蔽層801及遮蔽層802之重疊程度決定。考慮到移除最初位在主動特徵之升高部分103EL下方之核心部分103A的選擇性蝕刻劑之可觸及性(accessibility)，在一些實施例中，寬度WEL為約0.3微米。
圖8C'中之主動特徵顯示奈米線部分103NW在其各別端部處連接兩個鄰近錨定部分103AN。在一些實施例中，奈米線部分103NW包括一或多個奈米線110。奈米線110中之每一者可具有小於或等於對應升高部分103EL之垂直距離H'之厚度TNW。當升高部分103EL與奈米線110形成一實體上或電氣上整合主體時，升高部分103EL會與奈米線110對應。錨定部分103AN、升高部分103EL及奈米線部分103NW可由例如多晶矽之相同主動材料構成。當錨定部分103AN及升高部分103EL之結構做為源極或汲極，且奈米線部分103NW之結構做為感測裝置之通道時，錨定部分103AN及升高部分103EL可由摻雜的多晶矽(doped polysilicon)構成，而奈米線部分103W可由未摻雜的多晶矽(undoped polysilicon)構成。主 動特徵之錨定部分103AN及升高部分103EL中之一者可進一步連接至接收外部偏壓或信號之互連結構。
在一些實施例中，若蓋部分103B之圖案化過程消耗了在核心部分103A側壁處之蓋部分103B，則錨定部分103AN之頂部表面103T2會高於奈米線部分103NW之頂部表面110T之位準。在一些實施例中，若蓋部分103B之圖案化過程並不消耗在側壁處之蓋部分103B，但僅消耗在核心部分103A之頂部表面處之蓋部分103B，則錨定部分103AN之頂部表面103T2在與奈米線部分103NW之頂部表面110T實質上位於相同的位準。
圖9A係根據本發明之一些實施例之半導體感測裝置的俯視圖。圖9B、圖9C及圖9D係根據本發明之一些實施例分別對應於圖9A之線EE、線FF及線GG之半導體感測裝置的橫截面圖。在圖9B中，錨定部分103AN在基板101之頂部表面101T上方延伸。在圖9C中，升高部分103EL在絕緣圖案(目前已被移除)之兩側連接至錨定部分103AN。在圖9D中，奈米線部分103NW包括位在絕緣圖案(目前已被移除)兩側之兩個奈米線110。每一奈米線110包括彼此連接之垂直側壁110V及彎曲側壁110C。垂直側壁110V遵循絕緣圖案(目前已被移除)之側壁之形態。
圖10係與圖9D相關聯之半導體感測裝置的橫截面圖。在一些實施例中，感測層90塗佈在兩個奈米線110之垂直側壁110V及彎曲側壁110C上，以便增大與感測目標之接觸面積。返回參考圖7B'、圖7C'、圖8B'及圖8C'，錨定部分103AN及升高部分103EL可作為一擋板，增強含有感測目標之微流體的擾動作用，因此可增大感測目標與塗佈在奈米線110上方之感測層90之間的碰撞的可能性。
圖11A、圖11B及圖11C係根據本發明之一些實施例在依序製造階段期間半導體感測裝置的透視圖。在圖11A、圖11B及圖11C中進一步描述圖6C與圖6D之間的中間操作。參考圖6D及圖11A，參考特徵103之主動部分600可藉由形成核心部分103A(例如絕緣圖案)及蓋部分103B(例如覆蓋核心部分103A之主動層)而完成。雖然在圖11A中顯示之絕緣圖案呈現為條帶，但亦可採用其他圖案，例如，蜿蜒圖案(zig-zag pattern)。應注意的是，圖11A、圖11B及圖11C僅繪示了一半的參考特徵103，因其係藉由自幾何中心剖切參考特徵103的方式顯示。隨後，在參考特徵103之蓋部分103B上方執行離子植入，例如，植入之摻雜劑位在蓋部分103B之頂部表面處。在一些實施例中，主動層可由多晶矽層構成，例如，未摻雜的或摻雜的多晶矽層。在圖11B中，蓋部分103B經圖案化以曝露絕緣圖案之中心部分1100C，留下由蓋部分103B覆蓋絕緣圖案之邊緣部分1100E。在圖12E'及圖12E"中自俯視圖視角進一步描繪了絕緣圖案之中心部分1100C及邊緣部分1100E。蓋部分103B之圖案化過程包括在水平表面蝕刻速率高與在垂直表面蝕刻速率之異向性蝕刻。如圖11B所示，在核心部分103A垂直表面處之蓋部分103B被保留，且隨後形成如先前描述之奈米線部分103NW。在一些實施例中，在核心部分之垂直表面處被保留的蓋部分103B可為實質上未摻雜的。在一些實施例中，蓋部分103B之摻雜濃度可不同於奈米線部分103NW之摻雜濃度。在一些實施例中，蓋部分103B之摻雜劑之導電性類型可不同於奈米線部分103NW中之摻雜劑之導電性類型。在圖11C中，對蓋部分103B之剩餘部分進行一退火操作以便活化摻雜劑並自其頂部表面向下擴散摻雜劑。如圖所示之奈米線及蓋部分103B之整合結構可有效地防止在退火操作期間摻雜劑自蓋部分103B擴 散至奈米線。
圖12A、圖12B、圖12C、圖12D、圖12E、圖12F、圖12G、圖12H、圖12I、圖12J係根據本發明之一些實施例在各種中間製造階段期間半導體感測裝置的橫截面圖。圖12E'及圖12E"係根據本發明之一些實施例在圖12E之中間階段期間半導體感測裝置的俯視圖。自圖12A至圖12E進一步描述了在圖6B與圖6C之間的中間操作。在圖12A中，提供基板101。在圖12B中，絕緣層120毯覆式形成(blanket formed)在基板101上方，且核心層103A'形成在絕緣層120上方。在圖12C中，核心層103A'經圖案化以在絕緣層120上方形成核心部分103A，其可為絕緣條帶。絕緣條帶可擁有主要尺寸103A1，如圖12E'及圖12E"中所示。在圖12D中，形成蓋部分103B在核心部分103A上方及絕緣層120之頂部表面上方。在圖12E中，圖案化蓋部分103B以曝露核心部分103A之頂部表面並在絕緣層120上方形成所要圖案121。在圖12E之圖案化操作後，在核心部分103A之垂直側壁處之剩餘蓋材料在半導體感測裝置之感測區域中形成奈米線結構122。在一些實施例中，圖案121可為在基板101之感測區域中感測結構的源極或汲極，圖案121連接至奈米線結構122，如圖12E'中所示。圖12E可為自圖12E'之線12X剖切的橫截面圖。在一些實施例中，圖案121可為在基板101之電路區域中之電晶體之閘極結構，如圖12E"中所示。電路區域及感測區域各自佔據基板101之不同區。電路區域可包括一或多個電晶體結構及/或記憶體結構。圖12E可為自圖12E"之線12X'剖切的橫截面圖。在圖12F中，層間介電質(inter-layer dielectric，ILD)124覆蓋核心部分103A、奈米線結構122及圖案121。在圖12G中，接觸件125可形成在ILD 124中以連接電路區域中之閘極結構或感測區域中之源極或汲極，以用於 後續互連準備。在圖12H中，包括氧化物及/或氮化物之介電層126堆疊在接觸件125及ILD 124上方。一開口形成在介電層中並投射在核心部分103A及奈米線結構122上方。另一開口形成在介電層中並在電路區域或感測區域中投射在接觸件125上方。
圖12I及圖12J進一步描述了在圖6FD與圖6FE之間的中間操作。在圖12I中，形成遮蔽層123並僅曝露投射在核心部分103A及奈米線結構122上方之開口。通過遮蔽層123執行含電漿之蝕刻、異向性蝕刻或乾式蝕刻直至到達參考特徵之頂部表面或參考位準(圖12I中未顯示)。隨後，執行選擇性蝕刻以移除核心部分103A並釋放(release)奈米線結構122以成為獨立(free-standing)奈米線，該選擇性蝕刻對核心部分103A及層間介電質ILD之材料的選擇性高於與對奈米線結構122及絕緣層120之材料的選擇性。
圖13係根據本發明之一些實施例用於製造半導體感測裝置之若干遮蔽層之佈局的俯視圖。圖14係根據本發明之一些實施例在利用圖13之遮蔽層之中間製造階段期間半導體感測裝置的俯視圖及若干橫截面圖xx1、yy1、zz1。如圖13及圖14所示顯示，遮蔽層1301具有自中心部分1100C朝向邊緣部分1100E寬度逐漸變窄之條帶圖案。如圖13中所描繪，寬度逐漸變窄特徵可呈階梯狀形式。然而，寬度逐漸變窄特徵可採取其他形式，只要寬度在條帶圖案之端部減小至預定值即可。在之後的圖式中，將繪示在三個橫截面xx、yy及zz處展示使用遮蔽層1301及遮蔽層1302製造之後續結構。在圖13中，遮蔽層1301可用於形成圖14中之光阻劑圖案1301'。在圖14中，光阻劑圖案1301'隨後被轉印至核心層1030A中，例如，氧化物或氮化物等絕緣材料。如圖14中所示，在將光阻劑圖案1301' 轉印至核心層1030A中之蝕刻操作之前，寬度逐漸變窄特徵分別在橫截面xx1、yy1及zz1處擁有不同的光阻劑高度。
圖15係根據本發明之一些實施例在利用圖13之遮蔽層之中間製造階段期間半導體感測裝置的俯視圖及若干橫截面圖xx2、yy2、zz2。在圖15中，頂蓋層1030B毯覆式沈積(blanket-deposited)在接受光阻劑圖案1301'之核心部分103A上方。如橫截面xx2、yy2及zz2中所示，距條帶圖案之中心愈近，則核心部分103A愈高。頂蓋層1030B共形於其底下核心部分103A之表面形態。
圖16係根據本發明之一些實施例在利用圖13之遮蔽層之中間製造階段期間半導體感測裝置的俯視圖及若干橫截面圖xx3、xx3'、yy3、yy3'、zz3、zz3'、ww3、ww3'。圖16顯示用於圖案化半導體感測裝置之源極及汲極之遮蔽層1601。遮蔽層1601位在絕緣條帶擁有恆定寬度之部分。在圖16中，隨後執行異向性蝕刻以移除在水平表面(包括核心部分103A之頂部水平表面及基板之頂部水平表面)上的頂蓋層1030B之一部分，藉此曝露核心部分103A之頂部水平表面及基板之頂部水平表面。在異向性蝕刻之後，在核心部分103A側壁處的頂蓋層1030B保持不移除並且成為目前半導體感測裝置中之奈米線。由於在絕緣條帶端部之核心部分103A的寬度較窄及高度較低，奈米線可能不會在絕緣條帶之該端部處連續，例如奈米線會在圖16之橫截面zz3及zz3'之附近形成斷裂線。在此圖示中，在異向性蝕刻之後得到的奈米線可在絕緣條帶之兩端中斷，形成不電連接之兩個離散或電性隔離的奈米線。當電流及/或電阻率被用作感測指示，就電特性而言，單根奈米線裝置與多根奈米線裝置相比可提供更好之敏感度。圖案化具有自中心部分1100C至邊緣部分1100E寬度逐漸變窄 之核心部分103A的過程可引起奈米線之自中斷(self-discontinuity)，此係因為在橫截面zz3或zz3'處核心部分103A的最窄部分可接近或超過黃光微影線寬的極限。核心部分103A在橫截面zz3或zz3'處之最窄部分擁有與在橫截面xx3、xx3'、yy3、yy3'處任一者相比較低的高度，因此在異向性蝕刻期間，橫截面zz3或zz3'處之最窄部分之垂直側壁未移除之頂蓋層1030B可為中斷的。橫貫遮蔽層1601及絕緣條帶之橫截面ww3顯示蓋部分103B被升高並位於核心部分103A之頂部表面。蓋部分103B的升高部分，其寬度可改變，係取決於遮蔽層1601與核心部分103A之間重疊的程度。
圖17係根據本發明之一些實施例在利用圖13之遮蔽層之中間製造階段期間半導體感測裝置的俯視圖及若干橫截面圖xx4、xx4'、yy4、yy4'、zz4、zz4'、ww4、ww4'。在圖17中，在異向性蝕刻之後移除圖16中之遮蔽層1601，自遮蔽層1601曝露之蓋部分103B做為半導體感測裝置中之源極或汲極，且僅有單一奈米線連接源極及汲極。單一奈米線半導體感測裝置，亦即僅有單一奈米線連接源極及汲極之結構，可藉由自對準(self-aligned)方式獲得。奈米線之長度由在其各別端部處之源極及汲極界定，並因此在異向性蝕刻完成時界定。如在圖13之遮蔽層1301中所示，在一些實施例中，單一奈米線半導體感測裝置之裝置密度取決於絕緣條帶之寬度P，即核心部分103A之寬度，。
圖18係根據本發明之一些實施例用於製造半導體感測裝置之若干遮蔽層之佈局的俯視圖。圖19係根據本發明之一些實施例在利用圖18之遮蔽層之中間製造階段期間半導體感測裝置的俯視圖及若干橫截面圖。圖18及圖19顯示遮蔽層1801具有自中心部分1100C朝向邊緣部分1100E寬度逐漸變窄之條帶圖案。如圖18中所描繪，寬度逐漸變窄特徵可 呈階梯狀形式。然而，寬度逐漸變窄特徵可採取其他形式，只要寬度在條帶圖案之端部減小至預定值即可。在之後的圖式中，將繪示在三個橫截面xx、yy及zz處展示使用遮蔽層1801及遮蔽層1802製造之後續結構。在圖18中，遮蔽層1801可用於形成圖19中之光阻劑圖案1801'。在圖19中，光阻劑圖案1801'隨後被轉印至核心層1030A中，例如，毯覆式沈積之多晶矽層。如圖19中所示，在將光阻劑圖案1301'轉印至核心層1030A中之蝕刻操作之前，寬度逐漸變窄特徵分別在橫截面xx1、yy1及zz1處擁有不同的光阻劑高度。
圖20係根據本發明之一些實施例在利用圖18之遮蔽層之中間製造階段期間半導體感測裝置的俯視圖及若干橫截面圖xx2、yy2、zz2。在圖20中，頂蓋層1030B毯覆式沈積在接受光阻劑圖案1801'之核心部分103A上方。如橫截面xx2、yy2及zz2中所示，距條帶圖案之中心愈近，則核心部分103A愈高。頂蓋層1030B共形於其底下核心部分103A之表面形態。
圖21係根據本發明之一些實施例在利用圖18之遮蔽層之中間製造階段期間半導體感測裝置的俯視圖及若干橫截面圖xx3、xx3'、yy3、yy3'、zz3、zz3'、ww3、ww3'、ww3"。圖21顯示用於圖案化半導體感測裝置之源極及汲極之遮蔽層2101。遮蔽層2101位在絕緣條帶寬度改變之部分。在圖21中，隨後執行異向性蝕刻以移除在水平表面(包括核心部分103A之頂部水平表面及基板之頂部水平表面)上的頂蓋層1030B之一部分，藉此曝露核心部分103A之頂部水平表面及基板之頂部水平表面。在異向性蝕刻之後，在核心部分103A側壁處的頂蓋層1030B保持不移除並成為目前半導體感測裝置中之奈米線。由於在絕緣條帶端部之核心 部分103A的寬度較窄及高度較低，奈米線可能並不會在絕緣條帶之該端部處連續，例如奈米線會在圖21之橫截面zz3之附近形成斷裂線。在此圖示中，在異向性蝕刻之後得到的奈米線可在絕緣條帶之兩端中斷，形成兩個離散或電性隔離的奈米線。橫貫遮蔽層2101及絕緣條帶之橫截面ww3'及ww3顯示蓋部分103B被升高並位於核心部分103A之頂部表面。蓋部分103B的升高部分，其寬度可改變，係取決於遮蔽層2101與核心部分103A之間重疊O之程度。在異向性蝕刻之後，橫貫剩餘蓋部分103B及核心部分103A之橫截面ww3"顯示在核心部分103A側壁之奈米線(即，剩餘蓋部分103B)。
圖22係根據本發明之一些實施例在利用圖18之遮蔽層之中間製造階段期間半導體感測裝置的俯視圖及若干橫截面圖xx3、xx3'、yy3、yy3'、zz3、zz3'、ww3、ww3'、ww3"。在圖22中，在異向性蝕刻之後移除圖21中之遮蔽層2101。自遮蔽層2101曝露之蓋部分103B做為半導體感測裝置中之源極或汲極，且僅有單一奈米線連接源極及汲極。單一奈米線半導體感測裝置，亦即僅有單一奈米線連接源極及汲極之結構，可藉由自對準(self-aligned)方式獲得。在圖22中提供在xx3、xx3'、yy3、yy3'、zz3、zz3'、ww3、ww3'及ww3"處之橫截面。
圖23係在中間製造階段期間放大半導體感測裝置之接合部分J的俯視圖及透視圖。在圖23中，藉由選擇性蝕刻操作移除核心部分103A之至少一部分，曝露奈米線部分103NW中奈米線110之垂直側壁。奈米線110自與核心部分103A接觸狀態被釋放(release)。在一些實施例中，在奈米線部分103NW以外且接近斷裂線的核心部分103A將被保留在半導體感測裝置中。接合部分之放大視圖顯示先前在圖7B'、圖7C'、圖 8B'及圖8C'中描述之錨定部分103AN、升高部分103EL及奈米線部分103NW之詳細結構。
奈米線之長度由在其各別端部處之源極及汲極界定，並因此在異向性蝕刻之完成時界定。如在圖18之遮蔽層1801中所示，在一些實施例中，單一奈米線半導體感測裝置之裝置密度取決於絕緣條帶之寬度P，即核心部分103A之寬度。
如本文中所使用且不另外定義，術語「實質上」、「實質」、「近似地」及「約」用於描述並考慮較小變化。當與事件或情況結合使用時，該等術語可涵蓋事件或情況精確發生之例項及事件或情況極近似地發生之例項。舉例而言，當結合數值使用時，術語可涵蓋小於或等於該數值之±10%之變化範圍，例如小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%，或小於或等於±0.05%。術語「實質上共面」可指沿同一平面定位之在數微米內之兩個表面，例如，沿同一平面定位之在40μm內、30μm內、20μm內、10μm內或1μm內。
如本文中所使用，除非上下文另外明確規定，否則單數術語「一(a/an)」及「該」可包括複數指示物。在一些實施例之描述中，組件提供於另一組件「上」或「上方」可涵蓋前一組件直接在後一組件上(例如，與後一組件實體接觸)之情況，以及一或多個中間組件位於前一組件與後一組件之間的情況。
雖然已參考本發明之特定實施例描述並說明本發明，但此等描述及說明並非限制性的。熟習此項技術者應理解，在不脫離如由所附申請專利範圍定義之本發明之真實精神及範疇的情況下，可作出各種改變 且可取代等效物。圖示可能未必按比例繪製。歸因於製程及公差，本發明中之技術詮釋與實際設備之間可能存在區別。可能存在未特別說明的本發明之其他實施例。應將本說明書及圖式視為說明性而非限制性的。可進行修改，以使特定情形、材料、物質組成、方法或製程適應於本發明之目標、精神及範疇。所有此類修改都意欲在所附申請專利範圍之範疇內。雖然本文中所揭示之方法已參考按特定次序執行之特定操作加以描述，但應理解，可在不脫離本發明之教示的情況下組合、細分或重新排序此等操作以形成等效方法。因此，除非在本文中特別指示，否則操作之次序及分組並非限制性的。
103A:核心部分
103AN:錨定部分
103B:蓋部分
103EL:升高部分
103NW:奈米線部分
110:奈米線
J:接合部分
ww3:橫截面圖
ww3':橫截面圖
ww3":橫截面圖
xx3:橫截面圖
xx3':橫截面圖
yy3:橫截面圖
yy3':橫截面圖
zz3:橫截面圖
zz3':橫截面圖

Claims (20)

  1. 一種用於多位準蝕刻之方法，其包含：提供一基板；在該基板之一控制區域上方形成一第一參考特徵；在該第一參考特徵以及該基板之一目標區域上方形成一可蝕刻層；在該可蝕刻層上方圖案化一遮蔽層，該遮蔽層具有投射在該控制區域上方之一第一開口及投射在該目標區域上方之一第二開口；通過該第一開口及該第二開口執行一具有較多異向性特性之蝕刻而移除該可蝕刻層之一部分直至到達該第一參考特徵；及到達該第一參考特徵後，執行一具有較少異向性特性及較多均向性特性之蝕刻而移除該可蝕刻層之另一部分。
  2. 如請求項1之方法，其進一步包含在該基板之該目標區域上方形成一目標特徵，其中在該移除該可蝕刻層之該部分期間到達該第一參考特徵早於到達該目標特徵。
  3. 如請求項1之方法，其進一步包含在該基板之該目標區域上方形成該第一參考特徵。
  4. 如請求項1之方法，其中藉由通過該第一開口移除該可蝕刻層之該部分獲取的該可蝕刻層中之一參考位準不同於藉由通過該第二開口移除該可蝕刻層之該部分獲取的該可蝕刻層中之一控制位準。
  5. 如請求項4之方法，在通過該第一開口及該第二開口移除該可蝕刻層之該部分直至到達該第一參考特徵之後，自該參考位準形成一第一隔室並自該控制位準形成一第二隔室。
  6. 如請求項5之方法，其進一步包含：在形成該第二隔室之前藉由重新界定該遮蔽層改變該第二開口之寬度。
  7. 如請求項1之方法，其中形成該第一參考特徵包含：在該基板之該控制區域上方形成一核心部分；及形成覆蓋該核心部分之一蓋部分。
  8. 如請求項7之方法，其進一步包含：形成覆蓋該基板之該目標區域之該蓋部分。
  9. 一種用於製造一半導體感測裝置之方法，其包含：提供一基板；在該基板之一控制區域上方形成一參考特徵；在該基板之一目標區域上方形成一感測特徵；在該基板之該控制區域及該目標區域上方形成一可蝕刻層；在該可蝕刻層上方圖案化一遮蔽層，該遮蔽層具有投射在該參考特徵上方之一第一開口及投射在該感測特徵上方之一第二開口；及 通過該第一開口及該第二開口移除該可蝕刻層之一部分直至到達該參考特徵。
  10. 如請求項9之方法，其中在該移除該可蝕刻層之該部分期間到達該參考特徵早於到達該感測特徵。
  11. 如請求項10之方法，其中通過該第一開口移除該可蝕刻層之該部分直至到達該參考特徵包含：執行一異向性蝕刻操作。
  12. 如請求項11之方法，在通過該第一開口移除該可蝕刻層之該部分直至到達該參考特徵之後，該方法進一步包含：執行一選擇性蝕刻操作。
  13. 如請求項9之方法，其進一步包含：在該基板上方毯覆式沈積適形於該參考特徵之一絕緣圖案之一主動層；在該主動層上方執行一離子植入；圖案化該主動層以曝露該絕緣圖案之一中心部分；及對該主動層執行一退火操作。
  14. 如請求項13之方法，其中圖案化該主動層以曝露該絕緣圖案之該中心部分同時在該基板之一電路區域形成一電晶體之一閘極。
  15. 一種半導體感測裝置，其包含：一基板，其具有一感測區域，該感測區域包含：一主動特徵，其包含：一錨定部分，其在該基板之一頂部表面上；一升高部分，其與該基板之該頂部表面間隔開一垂直距離，且該升高部分連接至該錨定部分；及一奈米線部分，其在該基板之該頂部表面上並連接至該錨定部分；其中該垂直距離大於或等於該奈米線部分之一厚度。
  16. 如請求項15之裝置，其中該奈米線部分之一頂部表面低於該錨定部分之一頂部表面。
  17. 如請求項15之裝置，其中該奈米線部分包含一彎曲側壁及一實質上垂直側壁。
  18. 如請求項15之裝置，其中該主動特徵包含一核心部分及覆蓋該核心部分之一蓋部分，該蓋部分由與該奈米線部分之材料實質上相同的材料構成。
  19. 如請求項18之裝置，其中該蓋部分之一摻雜濃度不同於該奈米線部分之一摻雜濃度。
  20. 如請求項15之裝置，其進一步包含連接至該錨定部分並延伸遠離該奈米線部分之一逐漸變窄圖案。
TW109101216A 2019-01-18 2020-01-14 用於多位準蝕刻之方法、半導體感測裝置及用於製造半導體感測裝置之方法 TWI739277B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962794130P 2019-01-18 2019-01-18
US62/794,130 2019-01-18

Publications (2)

Publication Number Publication Date
TW202044371A TW202044371A (zh) 2020-12-01
TWI739277B true TWI739277B (zh) 2021-09-11

Family

ID=69061164

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109101216A TWI739277B (zh) 2019-01-18 2020-01-14 用於多位準蝕刻之方法、半導體感測裝置及用於製造半導體感測裝置之方法

Country Status (6)

Country Link
US (2) US11289336B2 (zh)
EP (1) EP3683825B1 (zh)
JP (1) JP2020129654A (zh)
KR (1) KR20200090608A (zh)
CN (1) CN111463127A (zh)
TW (1) TWI739277B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100279459A1 (en) * 2009-05-04 2010-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing contact resistance of cmos image sensor
US20130330891A1 (en) * 2012-06-07 2013-12-12 International Business Machines Corporation Dram with a nanowire access transistor
US20140232013A1 (en) * 2007-07-03 2014-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Backside Through Vias in a Bonded Structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821169A (en) * 1996-08-05 1998-10-13 Sharp Microelectronics Technology,Inc. Hard mask method for transferring a multi-level photoresist pattern
US6379981B2 (en) * 1998-03-27 2002-04-30 Micron Technology, Inc. Methods incorporating detectable atoms into etching processes
US6007733A (en) * 1998-05-29 1999-12-28 Taiwan Semiconductor Manufacturing Company Hard masking method for forming oxygen containing plasma etchable layer
KR100338766B1 (ko) * 1999-05-20 2002-05-30 윤종용 티(ｔ)형 소자분리막 형성방법을 이용한 엘리베이티드 샐리사이드 소오스/드레인 영역 형성방법 및 이를 이용한 반도체 소자
DE10324434B4 (de) * 2003-05-28 2005-08-25 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Einstellen der Ätzselektivität durch Anpassen von Aspektverhältnissen bei einem Mehrebenen-Ätzprozess
KR100741467B1 (ko) * 2006-07-12 2007-07-20 삼성전자주식회사 반도체 장치 및 그 제조방법
KR101670463B1 (ko) * 2010-04-14 2016-10-28 삼성전자주식회사 반도체 소자의 제조방법
WO2017003409A1 (en) * 2015-06-27 2017-01-05 Intel Corporation Offstate parasitic leakage reduction for tunneling field effect transistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140232013A1 (en) * 2007-07-03 2014-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Backside Through Vias in a Bonded Structure
US20100279459A1 (en) * 2009-05-04 2010-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing contact resistance of cmos image sensor
US20130330891A1 (en) * 2012-06-07 2013-12-12 International Business Machines Corporation Dram with a nanowire access transistor

Also Published As

Publication number Publication date
US20220157611A1 (en) 2022-05-19
JP2020129654A (ja) 2020-08-27
KR20200090608A (ko) 2020-07-29
CN111463127A (zh) 2020-07-28
TW202044371A (zh) 2020-12-01
EP3683825A1 (en) 2020-07-22
US20200234967A1 (en) 2020-07-23
EP3683825B1 (en) 2024-02-21
US11289336B2 (en) 2022-03-29

Similar Documents

Publication Publication Date Title
KR101319719B1 (ko) Ｆｉｎ 프로파일 구조물 및 그 제조 방법
US6004862A (en) Core array and periphery isolation technique
US6852620B2 (en) Semiconductor device with self-aligned junction contact hole and method of fabricating the same
US11211255B2 (en) Semiconductor structure
US7413943B2 (en) Method of fabricating gate of fin type transistor
KR0155874B1 (ko) 반도체장치의 평탄화방법 및 이를 이용한 소자분리방법
US20130113069A1 (en) Self-aligned semiconductor trench structures
US10714565B2 (en) Semiconductor device with support pattern
US20190295898A1 (en) Contacts formed with self-aligned cuts
EP3267474A1 (en) Contact structure and associated method for flash memory
US9059043B1 (en) Fin field effect transistor with self-aligned source/drain regions
CN111415861A (zh) 形成图案的方法和使用该方法制造半导体装置的方法
KR20030003906A (ko) 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체메모리 소자
TWI739277B (zh) 用於多位準蝕刻之方法、半導體感測裝置及用於製造半導體感測裝置之方法
TWI689040B (zh) 半導體元件及其製造方法
CN111564407B (zh) 一种互连结构的形成方法及互连结构
CN111354630B (zh) 半导体结构及其制造方法
KR102632497B1 (ko) 저항 구조물을 구비하는 반도체 소자
KR100328557B1 (ko) 반도체 소자의 금속배선 형성방법
KR100578271B1 (ko) 반도체 소자의 게이트 전극 형성방법
US20050142809A1 (en) Method for forming gate in semiconductor device
CN115084139A (zh) 半导体结构及其制作方法
KR100301810B1 (ko) 반도체 메모리 소자의 제조방법
KR100536027B1 (ko) 반도체 장치의 트랜지스터 및 그 제조방법
KR20040058762A (ko) 랜딩플러그를 구비하는 반도체 소자의 제조 방법