JP2020129654A - マルチレベルエッチングの方法、半導体センシングデバイス、および半導体センシングデバイスを製造するための方法 - Google Patents

マルチレベルエッチングの方法、半導体センシングデバイス、および半導体センシングデバイスを製造するための方法 Download PDF

Info

Publication number
JP2020129654A
JP2020129654A JP2019235723A JP2019235723A JP2020129654A JP 2020129654 A JP2020129654 A JP 2020129654A JP 2019235723 A JP2019235723 A JP 2019235723A JP 2019235723 A JP2019235723 A JP 2019235723A JP 2020129654 A JP2020129654 A JP 2020129654A
Authority
JP
Japan
Prior art keywords
layer
substrate
opening
feature
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019235723A
Other languages
English (en)
Inventor
政哲 李
Jung Chul Lee
政哲 李
林謙 陳
Lin-Chien Chen
林謙 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Helios Bioelectronics Inc
Original Assignee
Helios Bioelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Helios Bioelectronics Inc filed Critical Helios Bioelectronics Inc
Publication of JP2020129654A publication Critical patent/JP2020129654A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02603Nanowires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30608Anisotropic liquid etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67294Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Pressure Sensors (AREA)

Abstract

【課題】半導体センシングデバイスをマルチレベルエッチングのための方法を提供する。【解決手段】方法は、基板101を提供すること、基板の制御領域101A上に第1基準フィーチャ103を形成すること、第1基準フィーチャ上および基板上の標的領域101B上にエッチング可能層105を形成すること並びにエッチング可能層上にマスキング層107をパターニングすることを含む。マスキング層は、制御領域上に突き出る第1開口107Aと、標的領域上に突き出る第2開口107Bとを有する。さらに、第1基準フィーチャに到達するまで、第1開口と第2開口を通してエッチング可能層の一部を除去することを含む。【選択図】図1

Description

関連する出願への相互参照
本出願は2019年1月18日に出願された「マルチレベルエッチングの方法、半導体センシングデバイス、および半導体センシングデバイスの製造方法」という名称の先出願米国仮出願第62/794,130号の利益を主張するものであり、その開示の全体は、その全体の参照により本明細書に組み込まれる。
本開示は、マルチレベルエッチング(multi‐level etch)のための方法、半導体センシングデバイス、およびマルチレベルエッチングを適用することによる半導体センシングデバイスの製造方法に関する。特に、基準フィーチャ(reference feature)を採用するマルチレベルエッチングについてである。
ドライエッチングおよびウェットエッチング工程は、半導体構造製造の過程でしばしば使用される。エッチング可能な材料を除去して、エッチング化学物質に対して選択的な別の材料を露出させる。ドライエッチング工程の特徴は材料除去の制御可能な寸法を提供することを含むが、高エネルギー原子/分子衝撃のために、露出された材料の表面は巨視的または微視的なレベルでさえ損傷され得る。露出される材料が、微小寸法を有しおよび/または重要なキャリアチャネルとして構成される場合、構造的欠陥はその電気的性能を劣化させ得る。
一方、ウェットエッチング工程はエッチング可能な材料を除去し、エッチング化学物資に対して選択的な別の材料を露出するためのより穏やかなアプローチを提供するが、ウェットエッチング工程の等方性の性質のために、除去される材料の寸法はドライエッチング工程を利用するよりも制御可能性が低い。換言すれば、ウェットエッチング工程におけるプロセス変動は、ドライエッチング工程のそれよりも大きいことが予測される。同様に、露出される材料が、微小寸法を有しおよび/または重要なキャリアチャネルとして構成される場合、そのようなプロセス変動はデバイス性能変動に寄与し得る。
したがって、エッチング工程が微小寸法構造および/または重要なキャリアチャネル構造の露出を含む場合には、ドライエッチングおよびウェットエッチング工程の利点を組み合わせた、マルチレベルエッチングのための方法が必要とされる。
いくつかの実施形態では、本開示がマルチレベルエッチングのための方法を提供する。本方法は、基板を提供すること、基板の制御領域上に第1基準フィーチャを形成すること、第1基準フィーチャ上、および基板上の標的領域上にエッチング可能層を形成すること、エッチング可能層上にマスキング層をパターニングすること、ここで、マスキング層は、制御領域上に突き出る第1開口と、標的領域上に突き出る第2開口とを有する、ならびに、第1基準フィーチャに到達するまで、第1開口と第2開口を通してエッチング可能層の一部を除去することを含む。
いくつかの実施形態では、本開示が半導体センシングデバイスを製造するための方法を提供する。本方法は、基板を提供すること、基板の制御領域上に基準フィーチャを形成すること、基板の標的領域上にセンシングフィーチャを形成すること、基板の制御領域および標的領域上にエッチング可能層を形成すること、エッチング可能層上にマスキング層をパターニングすることを含む。マスキング層は、基準フィーチャに突き出る第1開口と、センシングフィーチャ上に突き出る第2開口とを有し、基準フィーチャに到達するまで、第1開口と第2開口を通してエッチング可能層の一部が除去される。
いくつかの実施形態では、本開示は半導体センシングデバイスを提供する。上記デバイスは、センシング領域を有する基板を含む。センシング領域は、基板の上端面上のアンカー部分と、垂直距離だけ基板の上端面から離間しかつアンカー部分に接続された高架部分と、アンカー部分に接続された、基板の上端面上のナノワイヤ部分とを有する活性フィーチャを含む。垂直距離は、ナノワイヤ部分の厚さ以上である。
本開示の態様は、添付の図面を参照しながら以下の詳細な説明を読むことによって容易に理解される。様々な特徴は、一定の縮尺で描かれていない場合があることに留意されたい。実際、様々な特徴の寸法は議論を明確にするために、任意に増減されてもよい。
図1Aは、本開示のいくつかの実施形態による、マルチレベルエッチングの中間段階中の構造の断面図である。 図1AAは、本開示のいくつかの実施形態による、マルチレベルエッチングの中間段階中の構造の断面図である。 図1AA’は、本開示のいくつかの実施形態による、マルチレベルエッチングの中間段階中の構造の断面図である。 図1Bは、本開示のいくつかの実施形態による、マルチレベルエッチングの中間段階中の構造の断面図である。 図1Cは、本開示のいくつかの実施形態による、マルチレベルエッチングの中間段階中の構造の断面図である。 図2A、図2B、図2C、図2D、および図2Eは、本開示のいくつかの実施形態による、マルチレベルエッチングの様々な中間段階の間の図1Aにおける構造の断面図である。図2E’は、本開示のいくつかの実施形態による、図2Eに続く任意選択の工程の断面図である。 図3は、本開示のいくつかの実施形態による、マルチレベルエッチングの中間段階中の構造の断面図である。 図4は、本開示のいくつかの実施形態による、マルチレベルエッチングの中間段階中の構造の断面図である。 図5は、本開示のいくつかの実施形態による、マルチレベルエッチングの中間段階中の構造の断面図である。 図6A、図6B、図6C、図6D、図6E、および図6Fは、本開示のいくつかの実施形態による、マルチレベルエッチングの様々な中間段階の間の構造の断面図である。 図6FA、図6FB、図6FC、図6FD、および図6FEは、図6Fにおける工程に続く一実施形態の工程である。 図6FA’、図6FB’、図6FC’、および図6FD’は、図6Fにおける工程に続く一実施形態の工程である。 図7Aは、本開示のいくつかの実施形態による、いくつかのマスキング層のレイアウトの上面図である。 図7Bおよび図7Cは、本開示のいくつかの実施形態による、図7Aの線AAおよび線BBに沿ってそれぞれ切開した半導体センシングデバイスに対応する。 図7A’は、本開示のいくつかの実施形態による、半導体センシングデバイスの上面図である。 図7B’および図7C’は、本開示のいくつかの実施形態による、図7A’の線AA’および線BB’に沿ってそれぞれ切開した半導体センシングデバイスに対応する。 図8Aは、本開示のいくつかの実施形態による、いくつかのマスキング層のレイアウトの上面図である。 図8Bおよび図8Cは、本開示のいくつかの実施形態による、図8Aの線CCおよび線DDに沿ってそれぞれ切開した半導体センシングデバイスに対応する。 図8A’は、本開示のいくつかの実施形態による、半導体センシングデバイスの上面図である。 図8B’および図8C’は、本開示のいくつかの実施形態による、図8A’の線CC’および線DD’に沿ってそれぞれ切開した半導体センシングデバイスに対応する。 図9Aは、本開示のいくつかの実施形態による、半導体センシングデバイスの上面図である。 図9B、図9C、および図9Dは、本開示のいくつかの実施形態による、図9Aの線EE、線FF、および線GGのそれぞれに対応する半導体センシングデバイスの断面図である。 図10は、図9Dに関連付けられた半導体センシングデバイスの断面図である。 図11A、図11B、および図11Cは、本開示のいくつかの実施形態による、逐次的な製造段階における半導体センシングデバイスの斜視図である。 図12A、図12B、図12C、図12D、図12E、図12F、図12G、図12H、図12I、図12Jは、本開示のいくつかの実施形態による、種々の中間製造段階における半導体センシングデバイスの断面図である。 図12A、図12B、図12C、図12D、図12E、図12F、図12G、図12H、図12I、図12Jは、本開示のいくつかの実施形態による、種々の中間製造段階における半導体センシングデバイスの断面図である。 図12E’および図12E’’は、本開示のいくつかの実施形態による、図12Eの中間段階中の半導体センシングデバイスの上面図である。 図13は、本開示のいくつかの実施形態による、半導体センシングデバイスを製造するためのいくつかのマスキング層のレイアウトの上面図である。 図14は、本開示のいくつかの実施形態による、図13のメイキング層を利用する中間製造段階における半導体センシングデバイスの上面図およびいくつかの断面図である。 図15は、本開示のいくつかの実施形態による、図13のマスキング層を利用する中間製造段階における半導体センシングデバイスの上面図およびいくつかの断面図である。 図16は、本開示のいくつかの実施形態による、図13のマスキング層を利用する中間製造段階における半導体センシングデバイスの上面図およびいくつかの断面図である。 図17は、本開示のいくつかの実施形態による、図13のメイキング層を利用する中間製造段階における半導体センシングデバイスの上面図およびいくつかの断面図である。 図18は、本開示のいくつかの実施形態による、半導体センシングデバイスを製造するためのいくつかのマスキング層のレイアウトの上面図である。 図19は、本開示のいくつかの実施形態による、図18のメイキング層を利用する中間製造段階における半導体センシングデバイスの上面図およびいくつかの断面図である。 図20は、本開示のいくつかの実施形態による、図18のマスキング層を利用する中間製造段階における半導体センシングデバイスの上面図およびいくつかの断面図である。 図21は、本開示のいくつかの実施形態による、図18のマスキング層を利用する中間製造段階における半導体センシングデバイスの上面図およびいくつかの断面図である。 図22は、本開示のいくつかの実施形態による、図18のマスキング層を利用する中間製造段階における半導体センシングデバイスの上面図およびいくつかの断面図である。 図23は、中間製造段階における半導体センシングデバイスの接合部Jを拡大した上面図および透視図である。
同一または類似の構成要素を示すために、図面および詳細な説明全体にわたって共通の参照番号が使用される。本開示の実施形態は、添付の図面と併せて以下の詳細な説明から容易に理解されるであろう。
「上(above)」、「下(below)」、「上へ(up)」、「左(left)」、「右(right)」、「下へ(down)」、「上端(top)」、「底(bottom)」、「垂直(vertical)」、「水平(horizontal)」、「側(side)」、「より高い(higher)」、「より低い(lower)」、「上方(upper)」、「上方(over)」、「下方(under)」などのような空間的記述は、関連する図に示されるような要素の方向性のために、所定の要素もしくは要素のグループ、または要素もしくは要素のグループの所定の平面に関して指定される。本明細書で使用される空間的説明は例示のみを目的とし、本明細書で説明される構造の実際の実施態様は、本開示の実施形態の利点がそのような構成によって逸脱しない限り、任意の向きまたは手法で空間的に配置され得ることを理解されたい。
本開示は、材料積層構造上にドライエッチングおよびウェットエッチング工程を実施することによるマルチレベルエッチングのための方法を提供する。このようなマルチレベルエッチングは、材料除去の寸法に対して十分な制御を提供し、同時に、露出される材料の表面に生じる損傷を低減する。
本開示は、マルチレベルエッチングによって製造され、材料積層構造内に基準フィーチャを有する半導体センシングデバイスを提供する。
本開示は、少なくとも基準フィーチャを含む材料積層構造上にドライエッチングおよびウェットエッチング工程を実施することによって、半導体センシングデバイスを製造するための方法を提供する。このようなマルチレベルエッチングは、材料除去の寸法に対する十分な制御を提供し、同時に、露出されるチャネル構造に引き起こされる損傷を低減する。
図1Aは、本開示のいくつかの実施形態による、マルチレベルエッチングの中間段階中の構造の断面図である。いくつかの実施形態では、図1Aの構造は、半導体基板101、エッチング可能層105、およびマスキング層107を含む半導体構造である。半導体基板101は、半導体基板101の標的領域101B内の標的フィーチャ103’のために実施されるエッチング工程における制御ピボットとして構成される少なくとも制御領域101Aを含む。図1Aにおいて、エッチング工程を制御する手段は、制御領域101Aに基準フィーチャ103を含む。基準フィーチャ103は、所定の高さH1を有することができる。マスキング層107内の第1開口107Aは、制御領域101Aおよび基準フィーチャ103の上に突き出る。マスキング層107内の第2開口107Bは、標的領域101Bおよび標的フィーチャ103’の上に突き出る。第1開口107Aおよび第2開口107Bは、基準フィーチャ103および標的フィーチャ103’の一部が第1開口107Aおよび第2開口107Bと部分的に重なる限り、それぞれ基準フィーチャ103および標的フィーチャ103’の幅よりも広くても狭くてもよい。単一のエッチング工程において、エッチング可能層105の一部が第1開口107Aおよび第2開口107Bを通して除去されているとき、標的フィーチャ103’の上端面に到達する前に、基準フィーチャ103の上端面に到達する。基準フィーチャ103の材料はエッチング可能層105の材料とは異なることができ、したがって、エッチングレベルが基準フィーチャ103の上端面に到達すると、材料感受性指標を得ることができる。代替的に記載すると、エッチング工程中に制御領域101A上で基準レベル105Aに到達した際に、適切な形態、例えばプラズマの色またはリアルタイム質量分析などの指標を得ることができ、その間に、対応して標的領域101B上で制御レベル105Bに到達する。この指標を受け取った後、エッチング工程を変更することができ、例えば、エッチング工程を終了するか、または、制御レベル105Bの下の標的フィーチャ103’を考慮して、エッチング化学物質もしくはエッチング条件を変更することができる。図1Aに示されるように、基準レベル105Aは、エッチング可能層105の上端面から測定されたエッチング深さH105Aを有し、制御レベル105Bは、エッチング可能層105の上端面から測定されたエッチング深さH105Bを有する。
図1AAは、本開示のいくつかの実施形態による、マルチレベルエッチングの中間段階中の構造の断面図である。図1Aおよび図1AAに示されるように、制御レベル105Bの位置は、基準フィーチャ103の高さH1、第1開口107Aの幅W1、および/または第2開口107Bの幅W2によって決定され得る。図1Aでは、幅W1は幅W2よりも広く、例えばプラズマ含有エッチング、異方性エッチング、またはドライエッチングなどの単一エッチング工程の下では、基準レベル105Aは制御レベル105Bよりも低くなるであろう。図1AAでは、幅W1は幅W2よりも狭く、例えばプラズマ含有エッチング、異方性エッチング、またはドライエッチングなどの単一エッチング工程の下では、基準レベル105Aは制御レベル105Bよりも高くなるであろう。
いくつかの実施形態では、基準フィーチャ103は、エッチング可能層105の材料とは異なる材料で構成することができる。いくつかの実施形態では、標的フィーチャは、基準フィーチャの材料と実質的に同一または異なる材料で構成することができる。いくつかの実施形態では、基準フィーチャは、1つまたは複数の材料から構成され、標的フィーチャは、上記1つまたは複数の材料のうちの1つと実質的に同一である。いくつかの実施形態では、標的フィーチャは、半導体構造におけるそのそれぞれの端部で端子と接続する接続構造とすることができる。いくつかの実施形態では、標的フィーチャは、半導体構造内のそのそれぞれの端部で導電性端子と接続する半導体接続構造であり得る。いくつかの実施形態では、標的フィーチャは、半導体センシングデバイス内のそのそれぞれの端部におけるソースおよびドレインと接続する半導体ナノワイヤとすることができる。
図1AA’は、本開示のいくつかの実施形態による、マルチレベルエッチングの中間段階中の構造の断面図である。図1AA’は、図1AAにおけるものに続くエッチング工程であり得る。図1AAにおいて基準レベル105Aに到達すると、エッチング条件は、例えば、より異方性を重視したエッチングから、より異方性の少ない、より等方性を重視したエッチングに変化し得る。区画(compartment)105A’および区画105B’は、それぞれ基準レベル105Aおよび制御レベル105Bから、異方性の重みがより少ないエッチングによって得ることができる。区画105A’および/または区画105B’は、基準レベル105Aにおける開口部よりも広い横方向幅を有することができる。区画105A’および/または区画105B’は、非垂直側壁を有することができる。区画105A’および/または区画105B’は、湾曲した側壁を有することができる。
図1Bは、本開示のいくつかの実施形態による、マルチレベルエッチングの中間段階中の構造の断面図である。基板101の制御領域101A内の基準フィーチャ103は、コア部103Aと、コア部103Aの上端面および側壁にわたるキャップ部103Bとで構成される。コア部103Aは、制御領域101A内に局所的に存在する離散パターンであってもよい。コア部103Aは、酸化物や窒化物などの絶縁材料で構成することができる。キャップ部103Bは、基準領域101Aから標的領域101Bまで延在し、標的領域101B内に標的フィーチャ103’を形成する。いくつかの実施形態では、キャップ部103Bおよび標的フィーチャ103’が同じ材料、例えば、ポリシリコンまたは他の半導体材料で構成される。図1Bはまた、基板101内の別の標的領域101C上のマスキング層107内の開口107Cを示す。開口107Cは、開口107A、107Bおよび107Cに関して実施される単一のエッチング工程中に、エッチング可能層105の一部を除去することを可能にする。開口107Cによって提供される制御レベル105Cは、基準レベル105Aに到達したときに標的領域101C上で得ることができる。図1Bに示すように、開口107Cの幅W3は開口107Aの幅W1よりも狭く、したがって、単一エッチング工程、例えば、プラズマ含有エッチング、異方性エッチング、またはドライエッチングの下で、基準レベル105Aは、制御レベル105Cよりも低くなるであろう。
図1Cは、本開示のいくつかの実施形態による、マルチレベルエッチングの中間段階中の構造の断面図である。図1Cの基準フィーチャ103および標的フィーチャ103’は、基準領域101Aおよび標的領域101Bにわたって延在する連続層であってもよい。マスキング層107における開口107Aは、幅W1を有する1つの広い開口である。マスキング層107における開口107Bは、複数の狭い開口を含み、例えば、複数の狭い開口の1つは幅W2を有してもよく、幅W2は幅W1よりも狭い。単一エッチング工程、例えば、プラズマ含有エッチング、異方性エッチング、またはドライエッチングの下で、基準レベル105Aは、基準フィーチャ103の上端面に到達したときに、制御レベル105Bよりも低くなるであろう。図1Cでは、基準フィーチャ103および標的フィーチャ103’が同じ高さH1を共有していても、制御領域101A上の開口107Aおよび標的領域101B上の開口107Bという異なる幅配置を有することによって、マルチレベルエッチングを依然として得ることができる。
図2A、図2B、図2C、図2D、図2E、および図2E’(任意の工程)は、本開示のいくつかの実施形態による、マルチレベルエッチングの様々な中間段階の間の図1Aにおける構造の断面図である。図2Aにおいて、基板101が設けられている。基準フィーチャ103は、図2Bの基板101の制御領域101A上に形成される。いくつかの実施態様において、基準フィーチャ103は、酸化物又は窒化物のような絶縁材料で構成される離散パターンとすることができる。続いて、標的フィーチャ103’が基板101の標的領域101B上に形成され、続いて、図2Cに示されるように、基準フィーチャ103および標的フィーチャ103’を覆う、誘電体層などのエッチング可能層105が形成される。図2Dでは、エッチング可能層105の上端面上にマスキング層107が形成され、次いで、基準領域101A上の開口107Aおよび標的領域101B上の開口107Bがマスキング層107内にパターニングされる。図2Eでは、例えば、プラズマ含有エッチング、異方性エッチング、またはドライエッチングであるマルチレベルエッチング工程が、基準フィーチャ103の上端面または基準レベル105Aに到達するまで、開口107Aおよび107Bを通して実行される。一方、対応して標的領域101B上の制御レベル105Bも到達される。開口107A、107Dの幅、並びに基準フィーチャ103の高さに応じて、制御レベル105Bは、基準レベル105Aより高く又はより低くなるように予め設計することができる。図2E’は、図2Eにおけるマスキング層107を再パターン化して、再パターン化されたマスキング層107’を形成し、後続の工程のために開口107A、107Bの幅を変更することに関連する任意の工程であり得る。関連する議論は、本開示の図5においてさらに見出すことができる。
図3は、本開示のいくつかの実施形態による、マルチレベルエッチングの中間段階中の構造の断面図である。基準フィーチャ103に加えて、図3はマルチレベルエッチングの第2の制御ピボットとして構成される、基板101の制御領域101D上の別の基準フィーチャ103’’を示す。基準フィーチャ103’’は基準フィーチャ103の高さH1とは異なる高さH2を有する可能性がある。図3は、図1Bに示されたものに続くエッチング工程であってもよい。同様に、基準フィーチャ103の材料はエッチング可能層105の材料とは異なることができ、したがって、エッチングレベルが基準フィーチャ103’’の上端面に近づくと、材料感受性指標を得ることができる。代替的に記載すると、エッチング工程中に制御領域101D上で基準レベル105Dに到達した際に、適切な形態、例えばプラズマの色またはリアルタイム質量分析などの指標を得ることができ、その間に、対応して標的領域101B上で制御レベル105Bおよび標的領域101C上で制御レベル105Cに到達する。この指標を受け取った後、エッチング工程を変更することが、例えば、エッチング工程を終了するか、または、制御レベル105Bおよび制御レベル105Cの下の標的フィーチャ(図3には示されていない)を考慮して、エッチング化学物質もしくはエッチング条件を変更することができる。
図4は、本開示のいくつかの実施形態による、マルチレベルエッチングの中間段階中の構造の断面図である。図4は、図3におけるものに続くエッチング工程であり得る。図3において基準レベル105Aおよび基準ラベル105Dに到達すると、エッチング条件は、例えば、より異方性を重視したエッチングから、より異方性の少ない、より等方性を重視したエッチングに変化し得る。区画105A’、区画105D’、区画105B’、および区画105C’は、それぞれ基準レベル105A、105Dおよび制御レベル105B、105Cから、異方性の重みがより少ないエッチングによって得ることができる。区画105A’〜105D’は、基準レベル105A、105Dおよび/または制御レベル105B、105Cにおける開口部よりも広い横幅を有することができる。区画105A’〜105D’は、非垂直側壁を有することができる。区画105A’〜105D’は、湾曲した側壁を有することができる。
図5は、本開示のいくつかの実施形態による、マルチレベルエッチングの中間段階中の構造の断面図である。図5は、図3におけるものに続くエッチング工程であり得る。あるいは、区画105B’〜105D’は、基準レベル105Dに達した後にマスキング層107を再パターニングすることによって、基準レベル105Dにおける開口および/または制御レベル105B、105Cにおける開口よりも狭い横方向幅を有することができる。例えば、図3のマスキング層107は、基準レベル105Dに達した後に除去されてもよく、続いて、図5の別のマスキング層107’が、エッチング可能層105の上端面およびエッチングトレンチ側壁を覆ってパターニングされ得る。その結果、再パターン化マスキング層107’における開口107B、107C、107Dは、図3におけるものと比較して、異なる幅W2’、W3’、およびW4’を有し得る。図5に示すように、幅W2’、W3’およびW4’は図3の幅W2、W3およびW4よりも狭く、ひいては、対応する区画105B’、105C’および105D’は、基準レベル105Dにおける開口および/または制御レベル105B、105Cにおける開口よりも狭い横方向幅を有することができる。いくつかの実施形態では、区画105A’〜105D’が非垂直側壁を有することができる。区画105A’〜105D’は、湾曲した側壁を有することができる。
図6A、図6B、図6C、図6D、図6E、図6F、図6FA、図6FB、図6FC、図6FD、図6FE、図6FA’、図6FB’、図6FC’、図6FD’は、本開示のいくつかの実施形態による、マルチレベルエッチングの様々な中間段階中の構造の断面図である。図6FA〜図6FEは、図6Fの工程に続く一実施形態における工程である。図6FA’〜図6FD’は、図6Fの工程に続く別の実施形態における工程である。図6Aにおいて、基板101が設けられている。図6Cでは、基板101の制御領域101A上に基準フィーチャ103が形成される。図6Bおよび図6Cを参照すると、基準フィーチャ103の形成は、基準フィーチャ103のコア部分103Aを形成し、続いて基準フィーチャ103のキャップ部分103Bを形成することを含む。いくつかの実施形態では、制御領域101A間の領域が標的領域101Bである。図6Cに示されるように、制御領域101Aにおけるキャップ部分103Bの形成は、キャップ部分103Bが制御領域101Aから標的領域101Bに延びるため、標的領域101Bにおけるセンシングフィーチャを同時に形成する。いくつかの実施態様において、キャップ部103Bは、半導体材料から構成され、次の工程において、キャリア輸送のために構成される活性層である。図6Dにおいて、第1のマスキング層105’は、基準フィーチャ103の一部を別の部分から分離するために、基準フィーチャ103上にパターニングされる。例えば、図6Dおよび図6Eに示すように、基準フィーチャ103の活性部分600は、基準フィーチャ103の信号増幅部分601から電気的に分離される。エッチング可能層105、例えば誘電体層は、パターン化された基準フィーチャ103上に適合可能に形成される。エッチング可能層105は、化学気相堆積工程によって堆積されてもよく、図6Fに示されるように、パターン化された基準フィーチャ103の下部の形態を、エッチング可能層105の上端面に担持させてもよい。エッチング可能層105は、図6FAに示すように、ホウリンケイ酸ガラス(BPSG)またはリンケイ酸ガラス(PSG)などの流動性材料を使用してスピンオン工程によって形成して、平坦化表面を得ることができる。
図6FAでは、平坦化工程、例えば、パターン化された基準フィーチャ103の下部の形態を担持するエッチング可能層105に化学機械研磨(CMP)が実行されたとき、または流動性材料がエッチング可能層105として利用されたとき、エッチング可能層105の実質的に平坦化された表面を得ることができる。図6FBでは、マスキング層107の開口107Aが信号増幅部分601上にパターニングされ、マスキング層107の開口107Bが基準フィーチャ103の活性部分600上にパターニングされる。図6FCでは、エッチング工程、例えば、プラズマ含有エッチング、異方性エッチング、またはドライエッチングが、基準フィーチャ103の上端面に到達するまで、開口107A、107Bを通して実行される。一方、標的領域101B内のセンシングフィーチャは、依然として、エッチング可能層105によって覆われている。基準フィーチャ103の信号増幅部分601は、基準フィーチャ103の活性部分600に到達したことを示すために、材料感受性信号を増幅することができる。図6FDでは、エッチング条件が、例えば、より異方性を重視したエッチングから、より異方性の少ない、より等方性を重視したエッチングに変化して、標的領域101B内のセンシングフィーチャの繊細なまたは穏やかなエッチング条件を満たすことができる。図6FEにおいて、マスキング層107は、続いて除去される。
図6FA’では、平坦化工程が省略された場合、パターン化された基準フィーチャ103の形態がエッチング可能層105の上端面に運ばれる。信号増幅部分601の上に開口107Aを有し、活性部分600の上に開口107Bを有するマスキング層107が、エッチング可能層105の上に形成される。図6FB’では、例えば、プラズマ含有エッチング、異方性エッチング、またはドライエッチングであるエッチング工程が、基準フィーチャ103の上端面に到達するまで、開口107A、107Bを通して実行される。一方、標的領域101B内のセンシングフィーチャは、依然として、エッチング可能層105によって覆われている。図6FB’と図6FCとの間の差異は、センシングフィーチャの真上のエッチング可能層105の部分の上端面が基準フィーチャ103の真上のエッチング可能層105の部分の上端面よりも低いことであり、それによって、図6FB’のエッチング工程の後、図6FB’のセンシングフィーチャの上に残る誘電体材料は図6FCのものよりも薄いことにある。図6FC’および図6FD’に関する明細書は、先に提供した図6FDおよび図6FEを参照することができる。
図7Aは、本開示のいくつかの実施形態による、いくつかのマスキング層のレイアウトの上面図である。マスキング層701は、基準フィーチャ103のコア部分103Aをパターニングするために利用することができる。マスキング層702は、基準フィーチャ103のキャップ部分103Bをパターニングするために利用することができる。図7Bおよび図7Cは、図7Aのマスキング層を利用する中間製造段階における半導体センシングデバイスの断面図である。図7Bおよび図7Cは、本開示のいくつかの実施形態に従った、図7Aの線AAおよび線Bに沿ってそれぞれ切開した半導体センシングデバイスに対応する。図7Aおよび図7Bを参照すると、図7Bの左端では、線AAが主寸法103A1に沿って延び、コア部分103Aの本体に沿って延びている。したがって、延びて連続した絶縁ストライプ(stripe)が図7Bに示されている。マスキング層702は、絶縁ストライプの中心部分を露出させるためにキャップ部分103Bをパターン形成する。図7Aおよび図7Bを参照すると、図7Bの右端において、マスキング層702はマスキング層701の境界を覆い、それを越えて延在し、したがって、コア部分103AAは、キャップ部分103BBによって覆われる。図7Aおよび図7Cを参照すると、図7Cの左端において、線BBは主寸法103A1に沿って延び、コア部分103Aの本体から逸脱しており、したがって、2つの個別絶縁ブロックが図7Cに示されている。マスキング層702は、キャップ部103Bが個別の絶縁ブロックを覆うようにキャップ部103Bをパターン化する。図7Aおよび図7Cを参照すると、図7Cの右端では、キャップ部分103BBのみがラインBBを通過し、したがって、キャップ部分103BBのみが図7Cの右端に示されている。いくつかの実施形態では、図7Bに示すように、基準フィーチャ103は、基板上の制御領域(例えば、キャップ部分103Bおよび103BBによって覆われた領域)および標的領域(例えば、キャップ部分103Bによって覆われていないコア部分103Aによって占められた領域)の両方に形成される。
図7A’は、本開示のいくつかの実施形態による、半導体センシングデバイスの上面図である。図7A、図7B、および図7Cに示すように、基準フィーチャ103のコア部分103Aおよびキャップ部分103Bをパターン化した後、センシング領域内のコア部分103Aを少なくとも部分的に除去し、次いで、センシングデバイスの活性フィーチャを得る。図7B’および図7C’は、それぞれ、図7A’の線AA’および線BB’に沿って切開した半導体センシングデバイスに対応する。エッチング可能層105の一部は、図7Bの基準フィーチャ103の近位のエッチングレベルを形成するために除去され、続いて、コア部分103Aまたは絶縁パターン、ならびに基準フィーチャ103上の残りのエッチング可能層を除去するための選択的エッチングが行われる。選択的エッチングは、キャップ部分103Bよりもコア部分103Aに対し、より大きな選択性を示す。例えば、選択的エッチングは、ポリシリコンを除去するよりも速い速度で酸化物または窒化物を除去するように構成される。図7A’および図7B’を参照すると、線AA’は、主要寸法103A1、および、選択的エッチング工程後に部分的に除去されるコア部分103Aの本体に沿って走行する。図7A’の斜線領域は、コア部分103Aの部分的に除去された領域を例示している。図7A’および図7C’を参照すると、線BB’は、主寸法103A1に沿って走行し、選択的エッチング工程後に残され得るコア部分103Aの本体から逸脱する。図7C’に示されるように、残された2つの個別の絶縁パターンは、キャップ部分103Bによって覆われ、ナノワイヤ110によって接続される。
図7B’の活性フィーチャは、基板101の上端面101T上のアンカー部分103ANと、アンカー部分103ANに接続され、アンカー部分103ANに対して高いレベルで位置決めされた高架部分103ELとを示す。高架部分103ELは、上端面101Tから垂直距離H’だけ離間した底面を有しており、図7Bと図7B’とを比較すると、高架部分103ELの下の空間は、本来、コア部分103Aまたは絶縁パターンで満たされている。アンカー部分103ANは、キャップ部分103Bの形成時の厚さの均一性に応じて、高架部分103ELの厚さTELと実質的に同じ厚さTANを有することができる。
図7C’の活性フィーチャは、高架部分103ELを直接取り囲む2つのアンカー部分103ANを示す。2つの隣接するアンカー部分103ANをそのそれぞれの端部で接続しているナノワイヤ部分103NW。いくつかの実施形態では、ナノワイヤ部分103NWは、1つまたは複数のナノワイヤ110を含む。ナノワイヤ110の各々は、対応する高架部分103ELの垂直距離H’以下の厚さTNWを有することができる。高架部分103ELは、それらが物理的又は電気的集積体を形成するときに、ナノワイヤ110に対応する。アンカー部分103AN、高架部分103EL、およびナノワイヤ部分103NWは、ポリシリコンなどの同一の活性材料で構成されてもよい。アンカー部103ANおよび高架部分103ELがソース又はドレインとして構成され、ナノワイヤ部103NWがセンシングデバイスのチャネルとして構成される場合には、アンカー部103ANおよび高架部分103ELは、ドープされたポリシリコンで構成されてもよいが、ナノワイヤ部103NWはドープされていないポリシリコンで構成されてもよい。活性フィーチャのアンカー部分103ANおよび高架部分103ELのうちの1つは、外部バイアス又は信号を受け取る相互接続構造にさらに接続されてもよい。
いくつかの実施形態では、キャップ部分103Bのパターニングがコア部分103Aの側壁でキャップ部分103Bを消費する場合には、アンカー部分103ANの上端面103T2は、ナノワイヤ部分103NWの上端面110Tよりも高いレベルにある。いくつかの実施形態では、キャップ部分103Bのパターニングが側壁でキャップ部分103Bを消費せず、コア部分103Aの上端面でキャップ部分103Bのみを消費する場合には、アンカー部分103ANの上端面103T2は、ナノワイヤ部分103NWの上端面110Tと実質的に同一のレベルにある。
図8Aは、本開示のいくつかの実施形態による、いくつかのマスキング層のレイアウトの上面図である。マスキング層801は、基準フィーチャ103のコア部分103Aをパターニングするために利用することができる。マスキング層802は、基準フィーチャ103のキャップ部分103Bをパターニングするために利用することができる。図8Bおよび図8Cは、図8Aのマスキング層を利用する中間製造段階における半導体センシングデバイスの断面図である。図8Bおよび図8Cは、本開示のいくつかの実施形態による、図8Aの線CCおよび線DDに沿ってそれぞれ切開した半導体センシングデバイスに対応する。図8Aおよび図8Bを参照すると、図8Bの左端において、線CCは主寸法103A1およびコア部分103Aの本体に沿って延びており、したがって、延びて連続した絶縁ストライプが図8Bに示されている。マスキング層802は、絶縁ストライプの中央部を露出させるようにキャップ部103Bをパターニングする。図8Aおよび図8Bを参照すると、図8Bの右端において、マスキング層802はマスキング層801の境界を覆い、それを越えて延在し、したがって、コア部分103AAはキャップ部分103BBによって覆われる。図8Aおよび図8Cを参照すると、図8Cの左端において、線DDは主寸法103A1に沿って延び、コア部分103Aの本体から逸脱しており、したがって、延長され連続したキャップ部分103Bが図8Cに示されている。マスキング層802は、マスキング層802によって覆われたキャップ部分103Bの部分が製造層802から露出された部分よりも大きな厚さを有するように、キャップ部分103Bをパターン化する。図8Cにおいて、マスキング層802から露出したキャップ部分103Bの部分はコア部分103Aの垂直側壁に接触し、その後、ナノワイヤ構造となる。図8Aおよび図8Cを参照すると、図8Cの右端では、キャップ部分103BBのみが線DDを通過し、したがって、キャップ部分103BBのみが図8Cの右端に示されている。
図8A’は、本開示のいくつかの実施形態による、半導体センシングデバイスの上面図である。図8A、図8B、および図8Cに示すように、基準フィーチャ103のコア部分103Aおよびキャップ部分103Bをパターン化した後、センシング領域内のコア部分103Aが除去され、次いで、センシングデバイスの活性フィーチャが得られる。図8B’および図8C’は、それぞれ、図8A’の線CC’および線DD’に沿ってそれぞれ切開した半導体センシングデバイスに対応する。エッチング可能層105の一部は、図8Bの基準フィーチャ103の近位のエッチングレベルを形成するために除去され、続いて、コア部分103Aまたは絶縁パターン、ならびに基準フィーチャ103上の残りのエッチング可能層を除去するための選択的エッチングが行われる。選択的エッチングは、キャップ部分103Bよりもコア部分103Aに対し、より大きな選択性を示す。例えば、選択的エッチングは、ポリシリコンを除去するよりも速い速度で酸化物または窒化物を除去するように構成される。図8A’および図8B’を参照すると、線CC’は、主要寸法103A1、および、選択的エッチング工程後に除去されるコア部分103Aの本体に沿って延びる。図8A’の斜線部は、コア部103Aの除去領域を例示している。図8A’および図8C’を参照すると、線DD’は主寸法103A1に沿って走行し、コア部分103Aの本体から逸脱する。図8C’に示されるように、連続的なキャップ部分103Bは、基板101の上端面101Tに配置される。
図8B’の活性フィーチャは、基板101の上端面101T上のアンカー部分103ANと、アンカー部分103ANに接続され、アンカー部分103ANに対して高いレベルで位置決めされた高架部分103ELとを示す。高架部分103ELは、上端面101Tから垂直距離H’だけ離間した底面を有しており、図8Bと図8B’とを比較すると、高架部分103ELの下の空間は、本来、コア部分103Aまたは絶縁パターンで満たされている。アンカー部分103ANは、キャップ部分103Bの形成時の厚さの均一性に応じて、高架部分103ELの厚さTELと実質的に同じ厚さTANを有することができる。高架部分103ELは幅WELを有し、これはマスキング層801とマスキング層802のオーバーラップフィーチャによって決定することができる。一部の実施形態では、元々活性フィーチャの高架部分103ELの下にあるコア部分103Aを除去する選択エッチャントのアクセス可能性を考慮して、幅WELは約0.3マイクロメートルである。
図8C’の活性フィーチャは、2つの隣接するアンカー部分103ANをそのそれぞれの端部で接続するナノワイヤ部分103NWを示す。いくつかの実施形態では、ナノワイヤ部分103NWが1つまたは複数のナノワイヤ110を含む。ナノワイヤ110の各々は、対応する高架部分103ELの垂直距離H’以下の厚さTNWを有することができる。高架部分103ELは、それらが物理的又は電気的集積体を形成するときに、ナノワイヤ110に対応する。アンカー部分103AN、高架部分103EL、およびナノワイヤ部分103NWは、ポリシリコンなどの同一の活性材料で構成されてもよい。アンカー部103ANおよび高架部分103ELがソース又はドレインとして構成され、ナノワイヤ部103NWがセンシングデバイスのチャネルとして構成される場合には、アンカー部103ANおよび高架部分103ELは、ドープされたポリシリコンで構成されてもよいが、ナノワイヤ部103Wは、ドープされていないポリシリコンで構成されてもよい。活性フィーチャのアンカー部分103ANおよび高架部分103ELのうちの1つは、外部バイアス又は信号を受け取る相互接続構造にさらに接続されてもよい。
いくつかの実施形態では、キャップ部分103Bのパターニングがコア部分103Aの側壁でキャップ部分103Bを消費する場合には、アンカー部分103ANの上端面103T2がナノワイヤ部分103NWの上端面110Tよりも高いレベルにある。いくつかの実施形態では、キャップ部分103Bのパターニングが側壁でキャップ部分103Bを消費せず、コア部分103Aの上端面でキャップ部分103Bのみを消費する場合には、アンカー部分103ANの上端面103T2がナノワイヤ部分103NWの上端面110Tと実質的に同一のレベルにある。
図9Aは、本開示のいくつかの実施形態による、半導体センシングデバイスの上面図である。図9B、図9C、および図9Dは、本開示のいくつかの実施形態による、図9Aの線EE、線FF、および線GGそれぞれに対応する半導体センシングデバイスの断面図である。図9Bにおいて、アンカー部分103ANは、基板101の上端面101T上に延在する。図9Cにおいて、高架部分103ELは、絶縁されたパターン(現在除去されている)の両側でアンカー部分103ANに接続される。図9Dにおいて、ナノワイヤ部分103NWは、絶縁パターンの両側に存在する(現在除去されている)2つのナノワイヤ110を含む。各ナノワイヤ110は、垂直側壁110Vと、相互に接続された湾曲側壁110Cとを含む。垂直側壁110Vは、絶縁パターン(現在除去されている)の側壁の形態に従う。
図10は、図9Dに関連付けられた半導体センシングデバイスの断面図である。いくつかの実施形態では、センシング標的との接触面積を増加させるために、センシング層90が両方のナノワイヤ110の垂直側壁110Vおよび湾曲側壁110Cの上に被覆される。図7B’、図7C’、図8B’および図8C’を参照すると、アンカー部分103ANおよび高架部分103ELは、センシング標的を含むマイクロ流体内の撹拌効果を強化するバッフルとして働き、その結果、センシング標的と、ナノワイヤ110上に被覆されたセンシング層90との間の衝突の可能性を増加させることができる。
図11A、図11B、および図11Cは、本開示のいくつかの実施形態による、逐次的な製造段階における半導体センシングデバイスの斜視図である。図6Cと図6Dとの間の中間工程は、図11A、図11B、および図11Cにおいてさらに説明される。図6Dおよび図11Aを参照すると、基準フィーチャ103の活性部分600は、コア部分103A、例えば絶縁パターン、および、コア部分103Aを覆うキャップ部分103B、例えば活性層、を形成することによって形成することができる。図11Aに示す絶縁パターンはストライプ状に見えるが、他のパターン、例えばジグザグパターンを採用することもできる。図11A、図11B、および図11Cは、幾何学的中心から基準フィーチャ103を切開することによって、基準フィーチャ103の半分のみを示すことに留意されたい。その後、基準フィーチャ103のキャップ部分103B上にイオン注入を実行すると、例えば、注入されたドーパントがキャップ部分103Bの上端面に存在する。いくつかの実施態様において、活性層はポリシリコン膜、例えば、非ドープ又はドープポリシリコン膜で構成されてもよい。図11Bにおいて、キャップ部分103Bは、絶縁パターンの中央部分1100Cを露出するようにパターン化され、キャップ部分103Bによって覆われた絶縁パターンのエッジ部分1100Eを残す。絶縁パターンの中心部分1100Cおよびエッジ部分1100Eはさらに、上面の視点から図12E’および図12E’’に描かれている。キャップ部分103Bのパターニングは、垂直面におけるよりも水平面においてより大きなエッチング速度を有する異方性エッチングを含む。図11Bに示されるように、コア部分103Aの垂直面におけるキャップ部分103Bは、保存され、その後、前述のようなナノワイヤ部分103NWを形成する。いくつかの実施形態では、コア部分の垂直面における保存キャップ部分103Bは、実質的にドープされていなくてもよい。いくつかの実施形態では、キャップ部分103Bのドーパント濃度は、ナノワイヤ部分103NWのドーパント濃度と異なってもよい。いくつかの実施形態では、キャップ部分103B内のドーパントの導電型は、ナノワイヤ部分103NW内のドーパントの導電型と異なってもよい。図11Cにおいて、キャップ部分103Bの残りの部分は、ドーパントを活性化し、ドーパントを上端面から下方に拡散させるために、アニーリング工程を受ける。図示のようなナノワイヤとキャップ部分103Bとの集積構成は、アニーリング工程中に、キャップ部分103Bからナノワイヤに向かってのドーパント拡散を効果的に防止することができる。
図12A、図12B、図12C、図12D、図12E、図12F、図12G、図12H、図12I、図12Jは、本開示のいくつかの実施形態による、種々の中間製造段階における半導体センシングデバイスの断面図である。図12E’および図12E’’は、本開示のいくつかの実施形態による、図12Eの中間段階中の半導体センシングデバイスの上面図である。図6Bと図6Cとの間の中間工程は、図12Aから図12Eまでさらに説明される。図12Aにおいて、基板101が設けられている。図12Bにおいて、絶縁層120は、基板101上に形成された被覆(blanket)であり、コア層103A’は、絶縁層120の上に形成される。図12Cにおいて、コア層103A’は、絶縁層120の上に、絶縁ストライプであり得るコア部分103Aを形成するようにパターン化される。絶縁ストライプは、図12E’および図12E’’に示されるように、主寸法103A1を有してもよい。図12Dでは、絶縁層120の上端面と同様にコア部分103Aの上にキャップ部分103Bが形成されている。図12Eにおいて、キャップ部分103Bは、コア部分103Aの上端面を露出させ、絶縁層120の上に所望のパターン121を形成するようにパターニングされる。図12Eのパターニング工程後のコア部分103Aの垂直側壁における残りのキャップ材料は、半導体センシングデバイスのセンシング領域内にナノワイヤ構造122を形成する。いくつかの実施形態では、図12E’に示されるように、パターン121は、基板101のセンシング領域内のセンシング構造のソースまたはドレインであり得、パターン121はナノワイヤ構造122に接続されている。図12Eは、図12E’の線12Xから切り取った断面図であってもよい。いくつかの実施形態では、パターン121は、図12E’’に示されるように、基板101の回路領域内のトランジスタのゲート構造であり得る。回路領域およびセンシング領域はそれぞれ、基板101の異なる領域を占有する。回路領域は1つ以上のトランジスタ構造および/またはメモリ構造を含んでもよい。図12Eは、図12E’’の線12X’から切開した断面図であってもよい。図12Fでは、層間誘電体(ILD)124は、コア部分103A、ナノワイヤ構造122、およびパターン121を覆うように形成されてもよい。図12Gでは、ILD 124内に接触125を形成して、その後の相互接続準備のために、センシング領域内のソースまたはドレインの回路領域内のゲート構造をピックアップすることができる。図12Hでは、酸化物および/または窒化物を含む誘電体層126が、接触125およびILD 124の上に積層される。開口は、誘電体層内に形成され、コア部分103Aおよびナノワイヤ構造122の上に突き出る。別の開口は、誘電体層内に形成され、回路領域またはセンシング領域内の接触125の上に突き出る。
図6FDと図6FEとの間の中間工程は、図12Iおよび図12Jからさらに説明される。図12Iでは、マスキング層123は、コア部分103Aおよびナノワイヤ構造122の上に突き出る開口のみを露出するように形成される。プラズマ含有エッチング、異方性エッチング、またはドライエッチングは、基準フィーチャの上端面、または基準レベルに達するまで(図12Iには示されていない)、マスキング層123を通して実行される。続いて、ナノワイヤ構造122および絶縁層120の材料よりもコア部分103Aおよび層間誘電体ILDの材料に選択的である選択的エッチングが行われ、コア部分103Aを除去し、ナノワイヤ構造122を解放して自立型のナノワイヤとなる。
図13は、本開示のいくつかの実施形態による、半導体センシングデバイスを製造するためのいくつかのマスキング層のレイアウトの上面図である。図14は、本開示のいくつかの実施形態による、図13のメイキング層を利用する中間製造段階の間の半導体センシングデバイスの上面図およびいくつかの断面図x1、y1、zz1である。中心1100Cから終了1100Eに向かって徐々に幅が狭くなるストライプパターンを有するマスキング層1301が示されている。徐々に狭くなるフィーチャは、図13に示すように、階段形状の形態とすることができる。しかし、徐々に狭くなるフィーチャは、ストライプパターンの端部で幅が所定の値に減少される限り、他の形態をとってもよい。以下の図では、マスキング層1301およびマスキング層1302を使用して製造された後続の構造が3つの断面xx、yy、およびzzにおいて実証される。図13において、マスキング層1301は、図14におけるフォトレジストパターン1301’を形成するために利用され得る。その後、フォトレジストパターン1301’は、図14のコア層1030A、例えば、酸化物または窒化物などの絶縁材料中に転写される。図14に示されるように、フォトレジストパターン1301’をコア層1030Aに転写するエッチング工程の前に、徐々に狭くなるフィーチャは、それぞれ、断面xx1、yy1、およびzz1において異なるフォトレジスト高さを有する。
図15は、本開示のいくつかの実施形態による、図13のマスキング層を利用する中間製造段階における半導体センシングデバイスの上面図およびいくつかの断面図x2、y2、zz2である。図15において、キャップ層1030Bは、フォトレジストパターン1301’を取り込むコア部分103Aの上に被覆堆積される(blanket−deposited)。断面xx2、yy2、zz2に示すように、コア部分103Aがストライプパターンの中心に近いほど、コア部分103Aは高くなる。キャップ層1030Bは、下にあるコア部分103Aの形態に一致する。
図16は本開示の幾つかの実施形態による、図13のマスキング層を利用する中間製造段階における半導体センシングデバイスの上面図および幾つかの断面図xx3、xx3’、yy3、yy3’、zz3、zz3’、ww3、ww3’である。図16は、半導体センシングデバイスのソースおよびドレインをパターン化するためのマスキング層1601を示す。マスキング層1601は、一定幅を有する絶縁ストライプの部分に存在する。図16では、次に、異方性エッチングを行って、コア部103Aの上部水平面および基板の上部水平面を含む水平面上のキャップ層1030Bの一部を除去し、それによって、コア部103Aの上部水平面および基板の上部水平面を露出させる。異方性エッチングの後、コア部分103Aの側壁におけるキャップ層1030Bの部分は除去されないままであり、現行の半導体センシングデバイスにおけるナノワイヤとなる。絶縁ストライプの端部におけるコア部分103Aの幅が狭く、高さが小さいため、ナノワイヤは絶縁ストライプの前記端部で連続していなくてもよく、それによって、図16の断面zz3およびzz3’の近傍に示されるように、破断ワイヤを形成してもよい。この実例では、異方性エッチング後に得られたナノワイヤが絶縁ストライプの両端で中断され、電気的に接続されていない2つの個別または電気的に絶縁されたナノワイヤを形成してもよい。例えば電流および/または抵抗率などの電気的特性がセンシング指標として使用される限り、単一のナノワイヤデバイスは、マルチナノワイヤデバイスよりも良好な感度を提供し得る。中心1100Cから終了1100Eに向かって徐々に狭くなる幅を有するコア部分103Aのパターン形成は、断面zz3またはzz3’におけるコア部分103Aの最も狭い部分がフォトリソグラフィ線幅限界に近いかまたは超える可能性があるため、ナノワイヤの自己不連続性をもたらし得る。断面zz3またはzz3’における最も狭い部分は断面xx3、xx3’、yy3、yy3’における部分のいずれよりも低い高さを有し、その結果、断面zz3またはzz3’における最も狭い部分の垂直側壁における除去されていないキャップ層1030Bは、異方性エッチング中に中断され得る。マスキング層1601および絶縁ストライプを横断する断面ww3は、コア部分103Aの上端面に存在するように上昇されているキャップ部分103Bを示す。マスキング層1601とコア部103Aとの重なりの程度によっては、キャップ部103Bの高架部分の幅が変動することがある。
図17は、本開示のいくつかの実施形態による、図13のメイキング層を利用する中間製造段階における半導体センシングデバイスの上面図およびいくつかの断面図xx4、xx4’、yy4、yy4’、zz4、zz4’、 ww4、ww4’である。図17では、図16のマスキング層1601が異方性エッチング後に除去される。マスキング層1601から露出されたキャップ部分103Bは、半導体センシングデバイス内のソースまたはドレインとして構成され、単一のナノワイヤのみがソースとドレインとを接続している。それぞれの端部においてソースおよびドレインを接続するナノワイヤを含む、単一のナノワイヤ半導体センシングデバイスは、自己整合方式によって得ることができる。ナノワイヤの長さは、そのそれぞれの端部におけるソースおよびドレインによって規定され、したがって、異方性エッチングの完了時に規定される。いくつかの実施形態では、図13のマスキング層1301に示されるように、単一ナノワイヤ半導体センシングデバイスのデバイス密度は、絶縁ストライプまたはコア部分103Aの幅Pに依存する。
図18は、本開示のいくつかの実施形態による、半導体センシングデバイスを製造するためのいくつかのマスキング層のレイアウトの上面図である。図19は、本開示のいくつかの実施形態による、図18のメイキング層を利用する中間製造段階における半導体センシングデバイスの上面図およびいくつかの断面図である。中心1100Cから終了1100Eに向かって徐々に幅が狭くなるストライプパターンを有するマスキング層1801が示されている。徐々に狭くなるフィーチャは、図18に示されるように、階段形状の形態であり得る。しかし、徐々に狭くなるフィーチャは、ストライプパターンの端部で幅が所定の値に減少される限り、他の形態をとってもよい。以下の図では、マスキング層1801およびマスキング層1802を使用して製造された後続の構造が3つの断面xx、yy、およびzzで実証される。図18では、マスキング層1301は、図19のフォトレジストパターン1801’を形成するために利用され得る。その後、フォトレジストパターン1801’は、図19のコア層1030A、例えば、被覆堆積ポリシリコン層に転写される。図19に示されるように、フォトレジストパターン1301’をコア層1030Aに転写するエッチング工程の前に、徐々に狭くなるフィーチャは、それぞれ、断面xx1、yy1、およびzz1において異なるフォトレジスト高さを有する。
図20は、本開示のいくつかの実施形態による、図18のマスキング層を利用する中間製造段階の間の半導体センシングデバイスの平面図およびいくつかの断面図xx2、yy2、zz2である。図20において、キャップ層1030Bは、フォトレジストパターン1801’を取り込むコア部分103Aの上に被覆堆積される。断面xx2、yy2、zz2に示すように、コア部分103Aがストライプパターンの中心に近いほど、コア部分103Aは高くなる。キャップ層1030Bは、下にあるコア部分103Aの形態に一致する。
図21は、本開示のいくつかの実施形態による、図18のマスキング層を利用する中間製造段階における半導体センシングデバイスの上面図およびいくつかの断面図xx3、xx3’、yy3、yy3’、zz3、zz3’、ww3、ww3’、ww3’’である。図21は、半導体センシングデバイスのソースおよびドレインをパターン化するためのマスキング層2101を示す。マスキング層2101は、幅変化を伴う絶縁ストライプの部分に存在する。図21では、次に、異方性エッチングを行って、コア部103Aの上部水平面および基板の上部水平面を含む水平面上のキャップ層1030Bの一部を除去し、それによって、コア部103Aの上部水平面および基板の上部水平面を露出させる。異方性エッチングの後、コア部分103Aの側壁におけるキャップ層1030Bの部分は除去されないままであり、現行の半導体センシングデバイスにおけるナノワイヤとなる。絶縁ストライプの端部におけるコア部分103Aの幅が狭く、高さが小さいため、ナノワイヤは絶縁ストライプの前記端部で連続していなくてもよく、それによって、図21の断面zz3の近傍に示されるように、破断ワイヤを形成してもよい。この実例では、異方性エッチング後に得られたナノワイヤが絶縁ストライプの両端で中断され、2つの個別または電気的に絶縁されたナノワイヤを形成してもよい。マスキング層2101および絶縁ストライプを横切る断面ww3’およびww3は、コア部103Aの上端面に存在するように上昇されているキャップ部103Bを示す。マスキング層2101とコア部103Aとの重なりの程度によっては、キャップ部103Bの高架部分の幅が変動することがある。異方性エッチング後、残りのキャップ部103Bおよびコア部103Aを横断する断面ww3’’は、コア部103Aの側壁におけるナノワイヤ(すなわち、残りのキャップ部103B)を示している。
図22は、本開示のいくつかの実施形態による、図18のマスキング層を利用する中間製造段階における半導体センシングデバイスの上面図およびいくつかの断面図xx3、xx3’、yy3、yy3’、zz3、zz3’、ww3、ww3’、ww3’’である。図22では、図21のマスキング層2101が異方性エッチング後に除去される。マスキング層2101から露出されたキャップ部分103Bは、半導体センシングデバイス内のソースまたはドレインとして構成され、単一のナノワイヤのみがソースとドレインとを接続している。それぞれの端部においてソースおよびドレインを接続するナノワイヤを含む、単一のナノワイヤ半導体センシングデバイスは、自己整合方式によって得ることができる。xx3、xx3’、yy3、yy3’、zz3、zz3’、ww3、ww3’、およびww3’’の断面を図22に示す。
図23は、中間製造段階における半導体センシングデバイスの接合部Jを拡大した上面図および透視図である。図23では、選択的エッチング工程によってコア部分103Aの少なくとも一部が除去され、ナノワイヤ部分103NW内のナノワイヤ110の垂直側壁が露出する。ナノワイヤ110は、コア部分103Aと接触することから解放される。いくつかの実施形態では、ナノワイヤ領域103NWの外側で、かつ破断したワイヤの近くにあるコア部分103Aの一部が、半導体センシングデバイス内に残る。接合部分の拡大図は、アンカー部分103AN、高架部分103EL、および図7B’、図7C’、図8B’、および図8C’に先に記載されたナノワイヤ部分103NWの詳細構造を示す。
ナノワイヤの長さは、そのそれぞれの端部におけるソースおよびドレインによって規定され、したがって、異方性エッチングの完了時に規定される。いくつかの実施形態では、図18のメイキング層1801に示されるように、単一ナノワイヤ半導体センシングデバイスのデバイス密度は、絶縁ストライプまたはコア部分103Aの幅Pに依存する。
本明細書で使用され、他に定義されていな場合、用語「実質的に」、「実質的な」、「ほぼ」、および「約」は、小さな変動を記述しおよび説明するために使用される。事象または状況と併せて使用される場合、これらの用語は、事象または状況が正確に発生する事例、ならびに事象または状況が近似的に発生する事例を包含することができる。例えば、数値と併せて使用される場合、これらの用語は、±5%以下、±4%以下、±3%以下、±2%以下、±1%以下、±0.5%以下、±0.1%以下、または±0.05%以下など、その数値の±10%以下の変動範囲を包含することができる。用語「実質的に同一平面」は、同一平面に沿って位置するマイクロメートル内の2つの表面、例えば、同一平面に沿って位置する40μm以内、30μm以内、20μm以内、10μm以内、または1μm以内を指すことができる。
本明細書で使用されるように、単数形の用語「a」、「an」、および「the」は、文脈が明確にそうでないことを指示しない限り、複数の参照を含むことができる。いくつかの実施形態の説明では、別の構成要素の「上に(on)」または「上に(over)」提供される構成要素は、前者の構成要素が後者の構成要素の上に直接(例えば、物理的に接触して)ある場合、および1つ以上の介在する構成要素が前者の構成要素と後者の構成要素との間に位置する場合を包含することができる。
本開示はその特定の実施形態を参照して説明され、例示されてきたが、これらの説明および例示は限定的ではない。添付の特許請求の範囲によって定義される本開示の真の趣旨および範囲から逸脱することなく、様々な変更を行うことができ、均等物を置換することができることを当業者は理解されたい。図は、必ずしも一定の縮尺で描かれていなくてもよい。本開示における芸術的表現と実際の装置との間には、製造方法および公差による差異があり得る。本開示の他の実施形態があってもよく、それらは特に図示されていない。本明細書および図面は、限定的ではなく、例示的であるとみなされるべきである。特定の状況、材料、物質の組成、方法、またはプロセスを本開示の目的、趣旨、および範囲に適合させるために、修正を行うことができる。これら全ての改変は、ここに添付された請求の範囲内に意図される。本明細書に開示された方法は、特定の順序で実行される特定の工程を参照して記載されているが、これらの工程は、本開示の教示から逸脱することなく、等価な方法を形成するために、組み合わせたり、細分化したり、または再順序化したりすることができることが理解されるであろう。したがって、本明細書で特に示されない限り、工程の順序およびグループ化は限定ではない。
101 基板
101A 制御領域
101B 標的領域
103 基準フィーチャ
103’ 標的フィーチャ
103A コア部
103B キャップ部
105 エッチング可能層
105A 基準レベル
105B 制御レベル
107 マスキング層
107A 開口
107B 開口

Claims (20)

  1. 基板を提供すること、
    前記基板の制御領域上に第1基準フィーチャを形成すること、
    前記第1基準フィーチャ上、および前記基板上の標的領域上にエッチング可能層を形成すること、
    前記エッチング可能層上にマスキング層をパターニングすること、ここで、前記マスキング層は、前記制御領域上に突き出る第1開口と、前記標的領域上に突き出る第2開口とを有する、ならびに、
    前記第1基準フィーチャに到達するまで、前記第1開口と前記第2開口を通して前記エッチング可能層の一部を除去することを含む、
    マルチレベルエッチング方法。
  2. 前記基板の前記標的領域上に標的フィーチャを形成することをさらに含み、前記第1基準フィーチャは、前記エッチング可能層の一部を除去する間に、前記標的フィーチャよりも先に到達される、請求項1に記載の方法。
  3. 前記基板の前記標的領域上に前記第1基準フィーチャを形成することをさらに含む、請求項1に記載の方法。
  4. 前記第1開口を通して前記エッチング可能層の一部を除去することによって得られる前記エッチング可能層内の基準レベルは、前記第2開口を通して前記エッチング可能層の一部を除去することによって得られる前記エッチング可能層内の制御レベルとは異なる、請求項1に記載の方法。
  5. 前記第1基準フィーチャに到達するまで、前記第1開口および前記第2開口を通して前記エッチング可能層の一部を除去した後、前記基準レベルから第1区画および前記制御レベルから第2区画を形成する、請求項4に記載の方法。
  6. 前記第2区画を形成する前に、前記マスキング層を再定義することによって前記第2開口の幅を変更することをさらに含む、請求項5に記載の方法。
  7. 前記第1基準フィーチャを形成することは、
    前記基板の前記制御領域上にコア部分を形成すること、および、
    前記コア部分を覆うキャップ部分を形成することを含む、請求項1に記載の方法。
  8. 前記基板の前記標的領域を覆う前記キャップ部分を形成することを含む、請求項7に記載の方法。
  9. 基板を提供すること、
    前記基板の制御領域上に基準フィーチャを形成すること、
    前記基板の標的領域上にセンシングフィーチャを形成すること、
    前記基板の前記制御領域および前記標的領域上にエッチング可能層を形成すること、
    前記エッチング可能層上にマスキング層をパターニングすること、ここで、前記マスキング層は、前記基準フィーチャ上に突き出る第1開口と、前記センシングフィーチャ上に突き出る第2開口とを有する、ならびに、
    前記基準フィーチャに到達するまで、前記第1開口と第2開口を通して前記エッチング可能層の一部を除去することを含む、半導体センシングデバイスの製造方法。
  10. 前記エッチング可能層の一部を除去する間に、前記センシングフィーチャよりも先に前記基準フィーチャに到達する、請求項9に記載の方法。
  11. 前記基準フィーチャに到達するまで、前記第1開口を通して前記エッチング可能層の一部を除去することは、異方性エッチング工程の実施を含む、請求項10に記載の方法。
  12. 前記基準フィーチャに到達するまで、前記第1開口を介して前記エッチング可能層の一部を除去した後に、選択的エッチング工程の実施をさらに含む、請求項11に記載の方法。
  13. 前記基準フィーチャの絶縁パターンに適合する活性層を前記基板上に被覆堆積すること、
    前記活性層上にイオン注入を実施すること、
    前記活性層をパターニングして前記絶縁パターンの中心部分を露出させること、および、
    前記活性層をアニーリングすることを含む、請求項9に記載の方法。
  14. 前記活性層をパターニングして前記絶縁パターンの前記中心部分を露出させ、前記基板の回路領域内にトランジスタのゲートを形成する、請求項13に記載の方法。
  15. センシング領域を有する基板を含む半導体センシングデバイスであって、
    前記センシング領域は、前記基板の上端面上のアンカー部分と、垂直距離だけ前記基板の上端面から離間されておりかつ前記アンカー部分に接続された高架部分と、前記基板の上端面上にありかつアンカー部分に接続されたナノワイヤ部分とを有する活性フィーチャ、を有し、
    ここで、前記垂直距離は、前記ナノワイヤ部分の厚さ以上である、半導体センシングデバイス。
  16. 前記ナノワイヤ部分の上端面は、前記アンカー部分の上端面よりも低い、請求項15に記載のデバイス。
  17. 前記ナノワイヤ部分は、湾曲した側壁と実質的に垂直な側壁とを含む、請求項15に記載のデバイス。
  18. 前記活性フィーチャは、コア部分と、前記コア部分を覆うキャップ部分とを含み、前記キャップ部分は、前記ナノワイヤ部分と実質的に同一の材料で構成される、請求項15に記載のデバイス。
  19. 前記キャップ部分のドーパント濃度は、前記ナノワイヤ部分のドーパント濃度と異なる、請求項18に記載のデバイス。
  20. 前記アンカー部分に接続され、前記ナノワイヤ部分から遠ざかるように延びる、徐々に狭くなるパターンをさらに備える、請求項15に記載のデバイス。
JP2019235723A 2019-01-18 2019-12-26 マルチレベルエッチングの方法、半導体センシングデバイス、および半導体センシングデバイスを製造するための方法 Pending JP2020129654A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962794130P 2019-01-18 2019-01-18
US62/794,130 2019-01-18

Publications (1)

Publication Number Publication Date
JP2020129654A true JP2020129654A (ja) 2020-08-27

Family

ID=69061164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019235723A Pending JP2020129654A (ja) 2019-01-18 2019-12-26 マルチレベルエッチングの方法、半導体センシングデバイス、および半導体センシングデバイスを製造するための方法

Country Status (6)

Country Link
US (2) US11289336B2 (ja)
EP (1) EP3683825B1 (ja)
JP (1) JP2020129654A (ja)
KR (1) KR20200090608A (ja)
CN (1) CN111463127A (ja)
TW (1) TWI739277B (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821169A (en) * 1996-08-05 1998-10-13 Sharp Microelectronics Technology,Inc. Hard mask method for transferring a multi-level photoresist pattern
US6379981B2 (en) * 1998-03-27 2002-04-30 Micron Technology, Inc. Methods incorporating detectable atoms into etching processes
US6007733A (en) * 1998-05-29 1999-12-28 Taiwan Semiconductor Manufacturing Company Hard masking method for forming oxygen containing plasma etchable layer
KR100338766B1 (ko) * 1999-05-20 2002-05-30 윤종용 티(t)형 소자분리막 형성방법을 이용한 엘리베이티드 샐리사이드 소오스/드레인 영역 형성방법 및 이를 이용한 반도체 소자
DE10324434B4 (de) * 2003-05-28 2005-08-25 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Einstellen der Ätzselektivität durch Anpassen von Aspektverhältnissen bei einem Mehrebenen-Ätzprozess
KR100741467B1 (ko) * 2006-07-12 2007-07-20 삼성전자주식회사 반도체 장치 및 그 제조방법
US9293418B2 (en) * 2007-07-03 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Backside through vias in a bonded structure
US8247262B2 (en) * 2009-05-04 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing contact resistance of CMOS image sensor
KR101670463B1 (ko) * 2010-04-14 2016-10-28 삼성전자주식회사 반도체 소자의 제조방법
US9006810B2 (en) * 2012-06-07 2015-04-14 International Business Machines Corporation DRAM with a nanowire access transistor
WO2017003409A1 (en) * 2015-06-27 2017-01-05 Intel Corporation Offstate parasitic leakage reduction for tunneling field effect transistors

Also Published As

Publication number Publication date
US20220157611A1 (en) 2022-05-19
TWI739277B (zh) 2021-09-11
US20200234967A1 (en) 2020-07-23
EP3683825B1 (en) 2024-02-21
KR20200090608A (ko) 2020-07-29
US11289336B2 (en) 2022-03-29
EP3683825A1 (en) 2020-07-22
TW202044371A (zh) 2020-12-01
CN111463127A (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
US6251790B1 (en) Method for fabricating contacts in a semiconductor device
US9472690B2 (en) Deep trench capacitor manufactured by streamlined process
US7932173B2 (en) Method of fabricating integrated circuitry
JP2010503218A (ja) スタガードコンタクトを持つファインピッチアレイを含む半導体デバイスと、その設計および製造のための方法
US10714565B2 (en) Semiconductor device with support pattern
US10242910B2 (en) Contact structure and associated method for flash memory
US9406609B1 (en) Opening structure and manufacturing method thereof and interconnection structure
US9570397B1 (en) Local interconnect structure including non-eroded contact via trenches
CN112054027A (zh) 半导体器件
KR20030003906A (ko) 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체메모리 소자
US20090286396A1 (en) Method for manufacturing a semiconductor device having a stepped through-hole
TWI739277B (zh) 用於多位準蝕刻之方法、半導體感測裝置及用於製造半導體感測裝置之方法
US9029216B1 (en) Memory and manufacturing method thereof
US20050073053A1 (en) Semiconductor devices having a capacitor and methods of manufacturing the same
US7179744B2 (en) Method for fabricating semiconductor device
US9349653B2 (en) Manufacturing method of semiconductor structure for preventing surface of fin structure from damage and providing improved process window
US8124488B2 (en) Method of fabricating memory
CN111463169B (zh) 半导体装置的制造方法
CN211555871U (zh) 半导体结构
US10825768B2 (en) Semiconductor device including resistor structure
KR100685531B1 (ko) 반도체 메모리 소자의 금속 배선 형성 방법
US20050032343A1 (en) Method for avoiding short-circuit of conductive wires
CN113035838A (zh) 半导体结构及其制备方法
CN111354630A (zh) 半导体结构及其制造方法
US20050142809A1 (en) Method for forming gate in semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231226