JP7266386B2

JP7266386B2 - 半導体装置

Info

Publication number: JP7266386B2
Application number: JP2018211558A
Authority: JP
Inventors: 孝明飛岡
Original assignee: Ablic Inc
Current assignee: Ablic Inc
Priority date: 2018-11-09
Filing date: 2018-11-09
Publication date: 2023-04-28
Anticipated expiration: 2038-11-09
Also published as: TW202036946A; JP2020077814A; CN111180576A; US11069851B2; US20200152861A1; EP3651220A1; KR20200054080A; EP3651220B1

Description

本発明は、半導体装置に関し、特に、水平方向の磁界を検知する縦型ホール素子を有する半導体装置に関する。

一般に、縦型ホール素子は、横型ホール素子に比べて感度を高くするのが困難である。

そこで、特許文献１（特に、図３参照）では、Ｐ型基板に形成された磁気感受部（Ｎウェル）に、Ｎ型拡散層からなる電極及び隣接する電極間を分離する電極分離拡散層（Ｐウェル）を設け、磁気感受部が基板表面に最高濃度をもって同表面から深くなるにつれて徐々に低濃度になるような濃度分布を有するようにした構成が提案されている。かかる構成により、形成される空乏層の幅と、基板表面から深くなるにつれて狭くなる電極分離拡散層の幅とが互いに補完し合い、磁気感受部における電流の広がりが抑制され、基板に垂直な方向へ流れる電流成分を相対的に増加させることができ、感度の向上が図られるとしている。

しかし、特許文献１の構造において、電極分離拡散層を挟む二つの電極間に電流を供給した場合、電流は、基板表面の一方の電極から基板裏面方向（下方）へ流れた後、電極分離拡散層の下部において基板と平行な方向に流れ、そこから基板表面の他方の電極（上方）へ流れる。このとき、電極分離拡散層の下部において基板と平行な方向に流れる電流は、電極分離拡散層の下部の磁気感受部のなかで最も抵抗の低い（濃度の高い）領域である電極分離拡散層の直下に特に集中して流れることとなる。そして、磁気感受部は、基板裏面側に進むにつれて高抵抗になるため、電極分離拡散層の下部の磁気感受部における基板裏面に近い領域には、電流がほとんど流れない状態となる。したがって、基板と平行な方向に流れる電流の基板の深さ方向における幅が狭くなってしまう。

ホール素子の磁気感度は、流れる電流の幅に比例して高くなることが知られているが、特許文献１の構造では、上述のとおり、基板と平行な方向に流れる電流の幅が狭いため、結果として、感度をあまり向上させることができないという問題がある。

かかる問題に対し、本発明者は、特許文献２において、半導体基板上に濃度分布が一定のＮ型の半導体層を設け、半導体層上に半導体層よりも高濃度のＮ型の不純物拡散層を設け、不純物拡散層の表面に不純物拡散層よりも高濃度のＮ型の不純物領域からなる複数の電極を一直線上に設け、複数の電極の各電極間にそれぞれ複数の電極を分離する複数のＰ型の電極分離拡散層を設けた構成の縦型ホール素子を提案している。

特許文献２の縦型ホール素子によれば、Ｎ型の半導体層内の抵抗が均一であるため、所定の電極間に電流を供給したときに半導体基板と平行な方向に流れる電流は、半導体層全体に亘って流れることとなり、磁気感度を向上することが可能となる。

特開２００５－３３３１０３号公報特開２０１８－９３０８３号公報

しかしながら、本発明者がさらに研究を重ねた結果、特許文献２で提案した縦型ホール素子の構成では、半導体基板と平行な方向に流れる電流は、半導体層全体に亘って完全に均一には流れ難いことが判明した。これは、半導体基板と平行な方向に流れる電流のうち、半導体層における半導体基板付近、すなわち半導体層の深い部分を流れる電流経路は、その始端と終端に半導体基板と略垂直な方向の経路を含むことから、当該電流経路全体の長さが長くなる。そのため、その長さ分、当該電流経路の抵抗が高くなり、電流が流れ難くなる。よって、特許文献２の縦型ホール素子は、特許文献１に比べれば十分に磁気感度が向上するものの、さらに磁気感度を向上させる余地があるといえる。

したがって、本発明は、基板と平行な方向に流れる電流による感度を向上させた縦型ホール素子を有する半導体装置を提供することを目的とする。

本発明の半導体装置は、第１導電型の半導体基板と、前記半導体基板上に設けられた縦型ホール素子とを有する半導体装置であって、前記縦型ホール素子は、前記半導体基板上に設けられた第２導電型の半導体層と、前記半導体層の上部に設けられた前記半導体層よりも高濃度の第２導電型の不純物拡散層と、前記不純物拡散層の表面に設けられ、一直線上に並ぶように配置された前記不純物拡散層よりも高濃度の第２導電型の不純物領域からなる複数の電極と、前記複数の電極の各電極間にそれぞれ設けられ、前記複数の電極をそれぞれ分離する複数の第１導電型の電極分離拡散層と、前記半導体基板と前記半導体層との間に設けられ、前記半導体層よりも高濃度で且つ前記不純物拡散層よりも低濃度の第２導電型の不純物領域からなる埋込層とを備え、前記不純物拡散層は、前記表面から前記半導体層へ向かうにつれて低濃度となる濃度分布を有することを特徴とする。

本発明によれば、半導体基板と半導体層との間に第２導電型の埋込層が存在することにより、二つの電極間に電流を供給した場合に流れる電流は、一方の電極から半導体基板の裏面方向（下方）へ向かって流れた後、磁気感受部となる半導体層及び埋込層内全体に亘って基板と平行な方向に流れ、そこから他方の電極（上方）へ流れる。

すなわち、半導体層よりも低抵抗の埋込層が半導体層の下部に存在していることにより、電流は、半導体層の上部の領域において半導体基板と平行な方向に流れる経路を通るだけでなく、不純物拡散層内から引き続き埋込層へ向かって下方に流れた後に埋込層内を流れる経路も通ることになる。よって、半導体基板と平行な方向に流れる電流は、一部に偏って流れることなく、半導体層及び埋込層内全体に亘って均一に流れることになる。

したがって、半導体基板と平行な方向に流れる電流の深さ方向における幅を広くすることができ、これにより、ホール素子の磁気感度を高くすることが可能となる。

（ａ）は、本発明の第１の実施形態の縦型ホール素子を有する半導体装置の平面図であり、（ｂ）は、（ａ）のＬ－Ｌ’線に沿った断面図である。図１（ｂ）の拡大図である。本発明の第２の実施形態の縦型ホール素子を有する半導体装置の断面図である。本発明の第３の実施形態の縦型ホール素子を有する半導体装置の断面図である。

以下、図面を参照しながら本発明を実施するための形態について詳細に説明する。

[第１の実施形態]
図１は、本発明の第１の実施形態の縦型ホール素子１００を有する半導体装置を説明するための図であり、図１（ａ）は平面図、図１（ｂ）は、図１（ａ）のＬ－Ｌ’線に沿った断面図である。

図１に示すように、本実施形態の半導体装置は、第１導電型であるＰ型の半導体基板１０と、半導体基板１０上に設けられた縦型ホール素子１００と、縦型ホール素子１００の周囲を取り囲むように設けられたＰ型の素子分離拡散層８０とを備えている。

縦型ホール素子１００は、半導体基板１０上に設けられた第２導電型であるＮ型の半導体層２０と、Ｎ型半導体層２０上に設けられたＮ型の不純物拡散層３０と、Ｎ型不純物拡散層３０の表面に一直線上に設けられたＮ型の不純物領域からなる駆動電流供給用及びホール電圧出力用の電極となる電極５１～５５と、Ｎ型不純物拡散層３０の表面において、電極５１～５５のそれぞれの間に設けられ、電極５１～５５をそれぞれ分離するＰ型の電極分離拡散層６１～６４と、Ｐ型半導体基板１０とＮ型半導体層２０との間に設けられたＮ型半導体層２０よりも高濃度で且つＮ型不純物拡散層３０よりも低濃度のＮ型の埋込層４０とを備えて構成されている。

さらに、縦型ホール素子１００においては、Ｎ型不純物拡散層３０の表面の電極５１～５５が設けられている領域を除く領域を覆うように、例えばＳｉＯ₂膜からなる絶縁膜７０が設けられている。これにより、Ｎ型不純物拡散層３０表面において、半導体基板１０と平行に流れる電流を抑制することができる。

図１（ｂ）の右側には、Ｐ型半導体基板１０、Ｎ型埋込層４０、Ｎ型半導体層２０、及びＮ型不純物拡散層３０に含まれる不純物の濃度プロファイルを示してある。

この濃度プロファイルからわかるように、Ｎ型不純物拡散層３０は、その表面近傍を最高濃度とし、表面から半導体層２０へ進むにつれて低濃度となる濃度分布を有し、Ｎ型半導体層２０は、不純物の濃度分布が一定であり、Ｎ型埋込層４０は、Ｎ型半導体層２０よりも高濃度で且つＮ型不純物拡散層３０よりも低濃度となる濃度分布を有している。

かかる構成は、例えば、以下のようにして形成される。
まず、半導体基板１０の埋込層４０を形成したい領域にＮ型不純物を選択的に注入した後、その上にＮ型半導体層２０となるエピタキシャル層を形成し、注入したＮ型不純物を拡散させることにより、半導体基板１０とＮ型半導体層２０との間にＮ型埋込層４０を形成する。エピタキシャル層の形成後、エピタキシャル層の不純物拡散層３０を形成したい領域にＮ型不純物を選択的に注入し、注入したＮ型不純物を所定の深さまで拡散させることにより、エピタキシャル層の上部にＮ型不純物拡散層３０を形成する。Ｎ型不純物拡散層３０の下部にＮ型不純物が拡散されずに残ったエピタキシャル層がＮ型半導体層２０となる。

このように形成されることにより、Ｎ型半導体層２０の濃度は、Ｎ型不純物拡散層３０の最下部の濃度よりも低い濃度で一定となる。

ここで、磁気感受部となるＮ型半導体層２０及びＮ型埋込層４０のトータルの厚さは、磁気感度を高くするためには厚いほど好ましく、例えば、６μｍ以上であることが望ましい。さらに、Ｎ型半導体層２０の不純物濃度は、１×１０¹⁵～１×１０¹⁷ａｔｏｍｓ／ｃｍ³程度であることが好ましい。Ｎ型不純物拡散層３０の表面付近の不純物濃度は、１×１０¹⁷～１×１０¹⁸ａｔｏｍｓ／ｃｍ³程度、Ｎ型不純物拡散層３０の深さは３～５ｕｍ程度と浅いことが好ましい。また、Ｎ型埋込層４０の不純物濃度は、１×１０¹⁶～５×１０¹⁷ａｔｏｍｓ／ｃｍ³程度であることが好ましい。

また、Ｐ型電極分離拡散層６１～６４は、例えば、Ｎ型不純物拡散層３０内にＰ型の不純物を選択的に拡散することにより形成される。

電極５１～５５は、例えば、Ｐ型電極分離拡散層６１～６４形成後に、Ｐ型電極分離拡散層６１～６４上を覆い、電極５１～５５を形成する領域を残すように絶縁膜（ＳｉＯ₂膜）７０を例えばＬＯＣＯＳ法により形成し、これをマスクとしてＮ型不純物を導入することにより形成される。このとき、電極５１～５５の深さは、Ｐ型電極分離拡散層６１～６４の深さと同等か、Ｐ型電極分離拡散層６１～６４よりも浅くなるように形成される。

次に、本実施形態の半導体装置における縦型ホール素子１００において、半導体基板１０と平行な方向の磁界成分を検知する原理について、図２を参照して説明する。

図２は、図１（ｂ）の断面図を拡大した図であり、電極５３から電極５１及び５５へ電流が流れるように電極５１、５３及び５５に駆動電流を供給したときの電流の流れる様子を模式的に示している。

磁界は、図２においてＢで示すように、半導体基板１０と平行な方向に、紙面の奥側から手前側へかかっているものとする。

図２に示すように、Ｐ型電極分離拡散層６１～６４の周囲には、それぞれ破線で示すように空乏層Ｄ１～Ｄ４が形成され、これら空乏層Ｄ１～Ｄ４の最下部の位置がＮ型半導体層２０の上面と略同じ位置となっている。

すなわち、本実施形態の縦型ホール素子１００では、空乏層Ｄ１～Ｄ４の最下部の位置がＮ型半導体層２０の上面と略同じ位置となるよう、Ｐ型電極分離拡散層６１～６４の深さ及び濃度、並びにＮ型不純物拡散層３０の深さ及び濃度が設定されている。なお、空乏層はＰ型電極分離拡散層６１～６４の内側にも形成されるが、図２では省略している。

かかる構成の縦型ホール素子１００において、電極５３から電極５１及び５５へ電流を流すと、電流は、まず、電極５３から、矢印Ｉｖ₁で示すように、半導体基板１０に垂直に、半導体基板１０の裏面方向（下方）へ向かってＮ型不純物拡散層３０内、Ｎ型半導体層２０内、及びＮ型埋込層４０内を流れる。

その後、電流は、矢印Ｉｈ₁及びＩｈ₂で示すように、半導体基板１０と平行な方向（左右方向）に流れる。このとき、半導体基板１０と平行な方向に流れる電流は、電極５３の両側にＰ型電極分離拡散層６２、６３と空乏層Ｄ２、Ｄ３が存在していることにより、Ｎ型不純物拡散層３０内には流れることができず、矢印Ｉｈ₁及びＩｈ₂で示すように、Ｎ型半導体層２０及びＮ型埋込層４０内を流れることになる。

従来（特許文献２）の縦型ホール素子では、Ｎ型半導体層の不純物の濃度分布が一定であるため、Ｎ型半導体層内の抵抗は均一であるものの、電極は半導体基板１０の表面に形成されていることから、Ｎ型半導体層内の半導体基板付近、すなわちＮ型半導体層の深い部分を通る電流経路は、その長さが長くなる。そのため、当該電流経路の抵抗が高くなり、電流が流れにくくなっていた。これに対し、本実施形態では、Ｎ型半導体層２０の下部にＮ型半導体層２０よりも高濃度のＮ型埋込層４０を形成していることにより、半導体基板１０近傍の深い部分の抵抗が低くなっている。これにより、Ｎ型半導体層２０よりも深い部分であるＮ型埋込層４０を通る長い電流経路の抵抗が低くなるため、Ｎ型半導体層２０及びＮ型埋込層４０内を流れる矢印Ｉｈ₁及びＩｈ₂で示す電流は、Ｎ型半導体層２０表面に偏って流れることなく、図示のように、Ｎ型半導体層２０及びＮ型埋込層４０内全体に亘って均一に流れることになる。

電流は、その後、矢印Ｉｖ₂₁、Ｉｖ₂₂で示すように、半導体基板１０に垂直に、Ｎ型不純物拡散層３０の表面方向（上方）へ向かってＮ型埋込層４０、Ｎ型半導体層２０、及びＮ型不純物拡散層３０内を流れ、電極５１及び５５に流れ込む。

このように流れる電流Ｉｖ₁、Ｉｖ₂₁、Ｉｖ₂₂、Ｉｈ₁、Ｉｈ₂それぞれに対し、磁界の作用により、電流と磁界の双方に垂直な方向に起電力が発生する。すなわち、電流Ｉｖ₁に対しては、電極５３から電極５２へ向かう方向（左方向）、電流Ｉｖ₂₁に対しては、電極５１から電極５２へ向かう方向（右方向）、電流Ｉｖ₂₂に対しては、電極５５からＰ型電極分離拡散層６４と反対側へ向かう方向（右方向）、電流Ｉｈ₁に対しては、Ｎ型半導体層２０及びＮ型埋込層４０から電極５２へ向かう方向（上方向）、電流Ｉｈ₂に対しては、Ｎ型半導体層２０及びＮ型埋込層４０から半導体基板１０へ向かう方向（下方向）にそれぞれローレンツ力が発生する。

特に、本実施形態では、主に半導体基板１０と平行な方向に流れる電流Ｉｈ₁及びＩｈ₂によって、これらと垂直な方向の磁界に対して大きなローレンツ力が発生し、これにより、電極５２と電極５４とに電位差が生じ、この電位差によって磁界を検知することができる。

ここで、本実施形態では、上述のとおり、半導体基板１０と平行な方向に流れる電流Ｉｈ₁、Ｉｈ₂は、Ｎ型半導体層２０及びＮ型埋込層４０内全体に亘って流れることになるため、その深さ方向における幅を広くすることができる。ホール素子の磁気感度は、流れる電流の幅に比例することから、本実施形態によれば、磁気感度を向上させることが可能となる。このため、上述のとおり、Ｎ型半導体層２０とＮ型拡散層４０のトータルの厚さは、厚いほど好ましい。

本実施形態では、不純物濃度の低いＮ型半導体層２０において半導体基板１０と平行な方向に電流が流れることから、Ｎ型半導体層２０における移動度が高くなる。また、Ｎ型埋込層４０は、Ｎ型半導体層２０よりも高濃度ではあるが、Ｎ型不純物拡散層３０よりも低濃度であることから、Ｎ型埋込層４０における移動度は、さほど大きくは低下しない。ホール素子の磁気感度は、移動度にも比例して高くなることから、本実施形態によれば、さらに磁気感度を高くすることができる。

また、Ｎ型半導体層２０と半導体基板１０との間にＮ型半導体層２０よりも高濃度のＮ型埋込層４０を形成していることにより、高温時のリーク電流を抑制することができるため、高温時のオフセット電圧の増大を抑制できるという効果も得られる。

このように、本実施形態によれば、高感度且つオフセット電圧の小さい縦型ホール素子を有する半導体装置を実現することができる。

[第２の実施形態]
上記第１の実施形態では、低抵抗であるＮ型埋込層４０を半導体層２０の下部全体に設けている、すなわちＮ型埋込層４０領域が大きいため、消費電流が増大する可能性がある。そこで、本発明の第２の実施形態として、消費電流の増大を抑制させた縦型ホール素子を備えた半導体装置について説明する。

図３は、本発明の第２の実施形態の縦型ホール素子２００を有する半導体装置の断面図である。なお、図１に示す縦型ホール素子１００を有する半導体装置と同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。

本実施形態の縦型ホール素子２００を有する半導体装置は、第１の実施形態の縦型ホール素子１００におけるＮ型埋込層４０が削除され、代わりに、電極５１～５５をそれぞれ分離するＰ型の電極分離拡散層６１～６４各々の下部において半導体基板１０と半導体層２０との間に設けられたＮ型半導体層２０よりも高濃度のＮ型の埋込層４１～４４を備えて構成されている。

ここで、Ｎ型埋込層４１～４４のそれぞれは、電極分離拡散層６１～６４各々の略真下に配置され互いに離間している。

かかるＮ型埋込層４１～４４は、例えば、半導体基板１０の埋込層４１～４４を形成したい領域にＮ型不純物を選択的に注入した後、その上にＮ型半導体層２０となるエピタキシャル層を形成し、注入したＮ型不純物を拡散させることにより、半導体基板１０とＮ型半導体層２０との間に形成される。

このように、Ｎ型埋込層４１～４４を電極分離拡散層６１～６４の略真下のみに形成することにより、例えば、電極５３から電極５１及び５５へ電流が流れるように電極５１、５３及び５５に駆動電流を供給した場合、電極５３から、Ｎ型不純物拡散層３０、Ｎ型半導体層２０を通った後、Ｎ型埋込層４２及び４１を通って電極５１へ流れる電流経路の抵抗と、Ｎ型埋込層４３及び４４を通って電極５５へ流れる電流経路の抵抗を低くなりすぎないようにすることができるため、消費電流の増加を抑制することができる。

また、電極５２及び５４の真下においては、電流は、不純物濃度の低い、すなわち移動度の高いＮ型半導体層２０内を通ることとなる。ホール素子の磁気感度は、移動度に比例して高くなることから、本実施形態によれば、さらに磁気感度を高くすることができる。

なお、Ｎ型埋込層４１～４４は、電極５１～５５の真下には形成されていないことが望ましい。かかる構成によれば、電流経路の垂直成分、例えば、上述の例において電極５３から下方へ向かう成分が完全に垂直に下方へ向かうのではなく、埋込層４２及び４３へ向かうため、若干斜めの方向で下方へ向かうようになる。これにより、この若干斜めとなる電流経路の垂直成分は、ホール電圧出力電極となる電極５２及び５４との距離がそれぞれ近くなる。よって、電流経路の垂直成分から得られるホール電圧を大きくすることができる。

[第３の実施形態]
本発明の第３の実施形態として、上記第２の実施形態とは異なる構成により消費電流の増大を抑制させた縦型ホール素子を備えた半導体装置について説明する。

図４は、本発明の第３の実施形態の縦型ホール素子３００を有する半導体装置の断面図である。なお、図１に示す縦型ホール素子１００を有する半導体装置と同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。

本実施形態の縦型ホール素子３００を有する半導体装置は、第１の実施形態の縦型ホール素子１００におけるＮ型不純物拡散層３０が削除され、代わりに、電極５１～５５それぞれの周囲に互いに離間して設けられたＮ型不純物拡散層３１～３５を備えて構成されている。Ｎ型不純物拡散層３１～３５は、電極５１～５５よりも深く、すべて同一の深さを有し、また、電極５１～５５よりも大きく形成されている。Ｎ型不純物拡散層３１～３５は、第１の実施形態におけるＮ型不純物拡散層３０と同様、表面近傍を最高濃度とし、表面から半導体層２０へ進むにつれて低濃度となる濃度分布を有し、Ｎ型半導体層２０よりも高濃度である。

上記構成のＮ型不純物拡散層３１～３５は、例えば、半導体基板１０上にＮ型埋込層４０及びエピタキシャル層からなるＮ型半導体層２０を形成した後、エピタキシャル層の不純物拡散層３１～３５を形成したい領域にＮ型不純物を選択的に注入し、注入したＮ型不純物を所定の深さまで拡散させることにより形成される。

また、本実施形態では、Ｐ型電極分離拡散層６１～６４の深さをＮ型不純物拡散層３１～３５よりも十分に浅く形成している。

かかる構成によれば、Ｐ型電極分離拡散層６１～６４の下部には、不純物濃度の低いＮ型半導体層２０が存在することとなり、Ｐ型電極分離拡散層６１～６４の周囲に形成される空乏層Ｄ１～Ｄ４の底部からＮ型不純物拡散層３１～３５の底部までの間の図中に点線で示された領域も電流経路となる。この電流経路は、不純物濃度の低いＮ型半導体層２０を含むため、抵抗が高くなる。したがって、消費電流を抑制することができる。また、この電流経路の移動度が大きくなるため、本実施形態によれば、さらに磁気感度を高くすることができる。

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。

例えば、第２の実施形態と第３の実施形態とを組み合わせた構成としてもよく、これによりさらに消費電流を抑制させることが可能である。

また、第１導電型をＰ型、第２導電型をＮ型として説明したが、導電型を入れ替えて、第１導電型をＮ型、第２導電型をＰ型としても構わない。

また、上記実施形態では、電極の数は５つとしたが、スピニングカレント法によるオフセットキャンセルが不要な程度にオフセット電圧が小さくできる、又は許容できる場合等には、駆動電流供給用に２つと、ホール電圧出力用に１つの合計３つ以上の電極があればよい。

１０半導体基板
２０Ｎ型半導体層
３０、３１、３２、３３、３４、３５Ｎ型不純物拡散層
４０、４１、４２、４３、４４Ｎ型埋込層
５１、５２、５３、５４、５５電極
６１、６２、６３、６４電極分離拡散層
７０絶縁膜
８０素子分離拡散層
１００、２００、３００縦型ホール素子
Ｄ１、Ｄ２、Ｄ３、Ｄ４空乏層

Claims

第１導電型の半導体基板と、
前記半導体基板上に設けられた縦型ホール素子とを有する半導体装置であって、
前記縦型ホール素子は、
前記半導体基板上に設けられた第２導電型の半導体層と、
前記半導体層の上部に設けられた前記半導体層よりも高濃度の第２導電型の不純物拡散層と、
前記不純物拡散層の表面に設けられ、一直線上に並ぶように配置された前記不純物拡散層よりも高濃度の第２導電型の不純物領域からなる複数の電極と、
前記複数の電極の各電極間にそれぞれ設けられ、前記複数の電極をそれぞれ分離する複数の第１導電型の電極分離拡散層と、
前記半導体基板と前記半導体層との間に設けられ、前記半導体層よりも高濃度で且つ前記不純物拡散層よりも低濃度の第２導電型の不純物領域からなる埋込層とを備え、
前記不純物拡散層は、前記表面から前記半導体層へ向かうにつれて低濃度となる濃度分布を有することを特徴とする半導体装置。
前記埋込層は、前記複数の電極分離拡散層それぞれの略真下に位置し、互いに離間して設けられた複数の埋込層を含むことを特徴とする請求項１に記載の半導体装置。
前記不純物拡散層は、前記複数の電極それぞれの周囲に互いに離間して設けられた複数の不純物拡散層を含むことを特徴とする請求項１または２に記載の半導体装置。
前記複数の電極分離拡散層の各々の周囲に形成される空乏層の最下部の位置が前記半導体層の上面と略同じ位置であることを特徴とする請求項１または２に記載の半導体装置。
前記半導体層及び前記不純物拡散層は、エピタキシャル層であることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
前記不純物拡散層及び前記電極分離拡散層の表面は、前記電極が設けられている領域を除いて絶縁膜で覆われていることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
前記複数の電極の数は３つ以上である請求項１乃至６のいずれか一項に記載の半導体装置。