TW202306206A - 半導體裝置及其製造方法 - Google Patents
半導體裝置及其製造方法 Download PDFInfo
- Publication number
- TW202306206A TW202306206A TW111110825A TW111110825A TW202306206A TW 202306206 A TW202306206 A TW 202306206A TW 111110825 A TW111110825 A TW 111110825A TW 111110825 A TW111110825 A TW 111110825A TW 202306206 A TW202306206 A TW 202306206A
- Authority
- TW
- Taiwan
- Prior art keywords
- diffusion layer
- semiconductor substrate
- impurity diffusion
- impurity
- electrodes
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/07—Hall effect devices
- G01R33/077—Vertical Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/80—Constructional details
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Hall/Mr Elements (AREA)
- Measuring Magnetic Variables (AREA)
Abstract
本發明提供一種具有能夠提高靈敏度的立式霍爾元件的半導體裝置。半導體裝置包括:第一導電型的半導體基板10;以及立式霍爾元件100,設置於半導體基板10上,立式霍爾元件100包括:第二導電型的雜質擴散層20,設置於半導體基板10上,隨著變深而雜質濃度變高;以及三個以上的電極31~35,在雜質擴散層20的表面設置於一直線上,包含相較於雜質擴散層20為高濃度的第二導電型的雜質區域。
Description
本發明涉及一種半導體裝置及其製造方法。
霍爾元件可容易地形成於半導體基板(以下,有時簡稱為“基板”)的表面,作為磁感測器能夠進行非接觸的位置探測或角度探測,因此用於各種用途。其中,通常熟知的是使用對相對於基板的表面垂直的磁場成分進行檢測的臥式霍爾元件的磁感測器,但也提出了各種使用對相對於基板的表面平行的磁場成分進行檢測的立式霍爾元件的磁感測器。
作為立式霍爾元件的一例,有以下立式霍爾元件:當對向垂直於基板的方向流動的驅動電流(以下,有時將驅動電流簡稱為“電流”)施加平行於基板的方向的磁場成分時,輸出由霍爾效應產生的霍爾電壓來檢測磁場。在此種立式霍爾元件中,提出了以下立式霍爾元件:通過將輸出霍爾電壓的輸出電極對配置於將電流夾入基板的表面的位置而可獲得良好的靈敏度。
例如,在專利文獻1(特別是參照專利文獻1的圖3)中,提出了以下立式霍爾元件:在形成於P型基板的磁感受部(N井)設置包含N型擴散層的電極及將鄰接的電極間分離的電極分離擴散層(P井),且具有磁感受部的雜質濃度在基板表面具有最高濃度且隨著從所述表面變深而逐漸成為低濃度的濃度分佈。在所述立式霍爾元件中,所形成的空乏層的寬度與隨著從基板表面變深而變窄的電極分離擴散層的寬度相互補充,可抑制磁感受部中的電流的擴展,可使向垂直於基板的方向流動的電流成分相對地增加,從而可實現靈敏度的提高。
[現有技術文獻]
[專利文獻]
[專利文獻1]日本專利特開2005-333103號公報
[發明所要解決的問題]
在本發明的一個側面中,其目的在於提供一種具有能夠提高靈敏度的立式霍爾元件的半導體裝置。
[解決問題的技術手段]
本發明的一實施方式中的半導體裝置包括:
第一導電型的半導體基板;以及
立式霍爾元件,設置於所述半導體基板上,
所述立式霍爾元件包括:
第二導電型的雜質擴散層,設置於所述半導體基板上,隨著變深而雜質濃度變高;以及
三個以上的電極,在所述雜質擴散層的表面設置於一直線上,包含相較於所述雜質擴散層為高濃度的第二導電型的雜質區域。
[發明的效果]
根據本發明的一個側面,可提供一種具有能夠提高靈敏度的立式霍爾元件的半導體裝置。
本發明的一實施方式中的半導體裝置包括第一導電型的半導體基板與設置於半導體基板上的立式霍爾元件。所述立式霍爾元件包括:第二導電型的雜質擴散層,設置於半導體基板上,隨著變深而雜質濃度變高;以及三個以上的電極,在雜質擴散層的表面設置於一直線上,包含相較於雜質擴散層為高濃度的第二導電型的雜質區域。
所述立式霍爾元件的結構及動作原理與對針對向垂直於基板的方向流動的驅動電流(以下,有時將驅動電流簡稱為“電流”)產生的霍爾電壓進行檢測的專利文獻1所記載的立式霍爾元件不同,而對針對向平行於基板的方向流動的電流產生的霍爾電壓進行檢測。具體而言,所述立式霍爾元件使夾著在雜質擴散層的表面設置於一直線上的三個以上的電極中的至少一個電極的位置的兩個電極產生電位差而使電流流動。而且,若從平行於基板的方向且與電流流動的方向正交的方向對向平行於基板的方向流動的電流的帶電粒子施加磁場,則所述立式霍爾元件可從由這兩個電極夾著的電極輸出霍爾電壓。在此種立式霍爾元件中,若兩個電極間的電流路徑的電阻率固定,則隨著路徑變長而所述路徑上的電阻值變高,從而電流路徑難以沿深度方向擴展。於是,沿與基板平行的方向流動的電流的面變窄,因此難以獲得霍爾效應,從而導致靈敏度下降。
因此,本實施方式中的立式霍爾元件中,成為電流路徑的雜質擴散層隨著變深而雜質濃度變高。由此,即便電流路徑變深,所述路徑上的電阻值也不會變高,因此電流路徑沿深度方向擴展而沿與基板平行的方向流動的電流的面變寬,從而容易受到磁場,可提高靈敏度。
以下,參照附圖對用於實施本發明的形態進行詳細說明。
此外,在附圖中,對相同結構部分標注相同符號,有時省略重複的說明。另外,在附圖中,X方向、Y方向及Z方向相互正交。將包含X方向與所述X方向的相反方向(-X方向)的方向稱為“X軸方向”,將包含Y方向與所述Y方向的相反方向(-Y方向)的方向稱為“Y軸方向”,將包含Z方向與所述Z方向的相反方向(-Z方向、深度方向)的方向稱為“Z軸方向”(高度方向、厚度方向)。關於這一點,在以下的各實施方式中,有時將各膜的Z方向側的面稱為“表面”。
附圖是示意性的,寬度、長度及縱深的比率等並非如附圖所示那樣。
(第一實施方式)
圖1A及圖1B是表示本發明中的具有第一實施方式的立式霍爾元件的半導體裝置的概略圖。圖1A是立式霍爾元件的概略平面圖。圖1B是沿著圖1A的I-I線的概略剖面圖。
如圖1A及圖1B所示,本實施方式的半導體裝置具有:半導體基板10、設置於半導體基板10上的立式霍爾元件100、以及以包圍立式霍爾元件100的周圍的方式設置的元件分離擴散層50。另外,立式霍爾元件100包括:雜質擴散層20、電極31~電極35、以及絕緣膜40。
半導體基板10為添加有作為第一導電型的P型的雜質的矽晶片。
作為半導體基板10的雜質濃度,並無特別限制,可根據目的適宜選擇,但就抑制空乏層向雜質擴散層20的擴展的觀點而言,優選為比雜質擴散層20與半導體基板10的介面處的雜質濃度低,只要可滿足所述範圍,則優選為5×10
14atoms/cm
3以上且5×10
15atoms/cm
3以下的範圍。
作為半導體基板10的厚度,並無特別限制,可根據目的適宜選擇,但就降低對設置於表面的立式霍爾元件100施加的應力的觀點而言,優選為100 μm以上,就製品的低背化的觀點而言,優選為400 μm以下。
作為感磁部的雜質擴散層20設置於半導體基板10上,被注入作為第二導電型的N型的雜質並擴散。
雜質擴散層20的雜質濃度隨著變深而變高,且具有峰值濃度。即,雜質擴散層20的電阻率在具有峰值濃度的深度(以下,有時稱為“峰值濃度深度”,“深度”是指距雜質擴散層20的表面的深度)之前隨著變深而變低,當超過峰值濃度深度時隨著變深而變高。因此,電流路徑容易擴展至峰值濃度深度,難以擴展至比峰值濃度深度深的地方。
由此,關於雜質擴散層20的雜質濃度,通過調整峰值濃度深度,並且設為最深的電流路徑的電阻值與通過比峰值濃度深度淺的地方的電流路徑的電阻值成為相同程度那樣的雜質的濃度梯度,可均衡地擴展電流路徑。
作為雜質擴散層20的峰值濃度,並無特別限制,可根據目的適宜選擇,但優選為均衡地擴展電流路徑,具體而言,優選為1×10
16atoms/cm
3以上且1×10
17atoms/cm
3以下的範圍。
作為雜質擴散層20與半導體基板10的介面處的雜質濃度,就抑制空乏層向雜質擴散層20的擴展的觀點而言,優選為半導體基板10的雜質濃度以上且雜質擴散層20的峰值濃度以下的範圍,只要可滿足所述範圍,則優選為5×10
15atoms/cm
3以上且1×10
17atoms/cm
3以下的範圍。
作為雜質擴散層20的厚度,並無特別限制,可根據目的適宜選擇,但優選為3 μm以上且15 μm以內的範圍。
五個電極31~35在雜質擴散層20的表面設置於一直線上,包含相較於雜質擴散層20為高濃度的N型的雜質區域。
作為電極31~電極35的雜質濃度,並無特別限制,可根據目的適宜選擇,但就導通性的觀點而言,優選為1×10
19atoms/cm
3以上。
所述電極31~電極35可設為驅動電流供給電極及霍爾電壓輸出電極中的任一者。當在本實施方式中進行檢測磁場的動作時,電極31、電極33、電極35成為驅動電流供給電極,而電極32、電極34成為霍爾電壓輸出電極。另外,為了獲取利用後述的旋轉電流(Spinning current)法將偏移電壓去除時所需的輸出電壓Vout1~輸出電壓Vout4,有時調換驅動電流供給電極與霍爾電壓輸出電極。
絕緣膜40在雜質擴散層20的表面設置於電極31~電極35的周圍。
作為絕緣膜40,例如,就若為P型的電極分離擴散層等具有導電型的絕緣膜則在表面附近產生空乏層的觀點而言,優選為不具有導電型的絕緣膜。
此外,本實施方式的絕緣膜40是通過矽的局部氧化(Local Oxidation of Silicon,LOCOS)法形成的氧化矽膜。
P型的元件分離擴散層50以覆蓋雜質擴散層20的側面的方式包圍立式霍爾元件100,且形成得比雜質擴散層20深。由此,立式霍爾元件100與其周圍的半導體基板10上的其他區域(未圖示)電分離。
在通過元件分離擴散層50而與立式霍爾元件100電分離的半導體基板10上的其他區域(未圖示)中,設置構成處理來自立式霍爾元件100的輸出信號的電路、及用於向立式霍爾元件100供給信號的電路中的至少任一者的電晶體等元件。
接著,對第一實施方式的立式霍爾元件的製造方法進行說明。
首先,從半導體基板10的表面注入N型的雜質,然後添加N型的雜質,在半導體基板10的表面堆積將雜質濃度設為固定的外延層。此時,使得從半導體基板10的表面注入的雜質的峰值濃度比外延層的雜質濃度高。
此外,來自半導體基板10的表面的雜質的注入也可使用以3 KeV~3 MeV左右的能量注入而可提高雜質濃度的高能離子注入機。
接著,使注入至半導體基板10的表面的雜質擴散至半導體基板10及外延層此兩者而形成雜質擴散層20。
然後,將在雜質擴散層20的表面通過LOCOS(Local Oxidation of Silicon)法形成的絕緣膜40作為掩模,從雜質擴散層20的表面以成為高濃度的方式注入N型雜質而形成電極31~電極35。
通過如此形成立式霍爾元件100,可獲得如圖1B的右側所示那樣的、半導體基板10、雜質擴散層20中所含的雜質的濃度曲線。如所述濃度曲線所示,在雜質擴散層20中具有隨著變深而N型的雜質成為高濃度的峰值濃度。另外,在雜質擴散層20中,隨著從峰值濃度深度變深而雜質濃度變低。
接著,參照圖2對在本實施方式的半導體裝置所具有的立式霍爾元件100中,探測與半導體基板10平行的方向的磁場成分的原理進行說明。
圖2是表示第一實施方式的立式霍爾元件的動作原理的說明圖。在圖2中,示意性地示出了驅動電流從電極33向電極31、電極35分別向+X方向及-X方向流動的情形。
如圖2所示,當以使電流分別從電極31~電極35中位於中央的電極33向位於兩端的電極31、電極35流動的方式施加電壓時,如電流Ih
1、電流Ih
2所示,在雜質擴散層20的內部也流動電流。所述電流路徑的深度取決於所述路徑上的電阻值。即,在形成有電極31~電極35的雜質擴散層20中,隨著變深而雜質的濃度分佈變高,電阻值變低,因此,儘管電流路徑長度變長,電流的路徑也會延伸至雜質擴散層20的峰值濃度深度。
當對於如此流動的電流Ih
1、電流Ih
2,分別向-Y方向施加磁場H時,對於電流Ih
1的帶電粒子向+Z方向產生洛倫茲力(Lorentz force),對於電流Ih
2的帶電粒子向-Z方向產生洛倫茲力,從而產生成為正負相反的電位差的霍爾電壓。立式霍爾元件100通過以將這些電位差的絕對值相加的方式輸出電極32與電極34之間的電壓,可靈敏度良好地檢測從-Y方向施加的磁場H。
進而,若N型的雜質擴散層20的雜質濃度在與下表面相接的P型的半導體基板10的介面附近為半導體基板10的雜質濃度以上,則在雜質擴散層20與半導體基板10的介面形成的空乏層難以擴展至雜質擴散層20。因此,在雜質擴散層20與半導體基板10的介面附近,將雜質擴散層20的雜質濃度設為半導體基板10的雜質濃度以上而使空乏層難以擴展至雜質擴散層20,並且使得空乏層的擴展不到達峰值濃度深度。若如此,則即便為了使更大的電流流動提高靈敏度而提高施加電壓,電流Ih
1、電流Ih
2的電流路徑也不會因所產生的空乏層而大幅變化,從而可穩定地檢測磁場。
而且,五個電極31~35由於在雜質擴散層20的表面設置於一直線上,因此結構的對稱性高,因此即便在未施加磁場時也可減小所輸出的偏移電壓,可利用以下的旋轉電流法將減小的偏移電壓有效地去除。
此處,參照圖1A及圖1B對利用旋轉電流法將立式霍爾元件100的偏移電壓去除的方法進行說明。
首先,將電極31、電極33、電極35作為驅動電流供給電極而獲得,使電流從電極33向電極31、電極35流動,將電極32、電極34作為霍爾電壓輸出電極而獲得,將電極32與電極34之間的電壓作為輸出電壓Vout1而獲得。另外,使電流流動的方向為相反方向,而使電流從電極31、電極35向電極33流動,將電極32與電極34之間的電壓作為輸出電壓Vout2而獲得。
進而,調換驅動電流供給電極與霍爾電壓輸出電極,使電流從電極32向電極34流動,將電極33與電極31、電極35之間的電壓作為輸出電壓Vout3而獲得。使電流流動的方向為相反方向,而使電流從電極34向電極32流動,將電極33與電極31、電極35之間的電壓作為輸出電壓Vout4而獲得。
然後,通過對所述輸出電壓Vout1~輸出電壓Vout4進行加減運算,可將偏移電壓去除。
如此,在旋轉電流法中,可通過開關而如交替配置有驅動電流供給電極與霍爾電壓輸出電極那樣使用配置於一直線上的電極,並且適宜切換電流流動的方向,且通過調換驅動電流供給電極與霍爾電壓輸出電極的作用而能夠將偏移電壓去除。
此外,在此種旋轉電流法中,可去除由結構的對稱性引起的偏移電壓,但無法將電流路徑因空乏層的擴展而變化時的偏移電壓去除,因此在立式霍爾元件100中,使得空乏層的擴展不達到峰值濃度深度。
另外,在所述中對將電極數量設為五個時的旋轉電流法進行了說明,但不限於此,只要有五個以上的電極則能夠實施。
(第一實施方式的變形例)
圖3是表示作為第一實施方式的變形例的立式霍爾元件的概略剖面圖。
如圖3所示,第一實施方式的變形例除了將第一實施方式中的雜質擴散層20設為雜質濃度分別不同的外延層21a、外延層21b、外延層21c的三層結構以外,與第一實施方式相同。
作為第一實施方式的變形例的立式霍爾元件的製造方法,代替形成雜質擴散層20,而添加N型的雜質,在半導體基板10的表面堆積將雜質濃度設為固定的外延層21a,一邊減少要添加的雜質,一邊在外延層21a之上依序堆積外延層21b、外延層21c。
由此,在第一實施方式的變形例中,不存在如第一實施方式那樣使雜質擴散的工序,相較於第一實施方式可抑制雜質濃度的偏差,因此可降低偏移電壓。
(第二實施方式)
圖4是表示第二實施方式的立式霍爾元件的動作原理的概略剖面圖。
如圖4所示,第二實施方式除了將第一實施方式中的雜質擴散層20的上部設為雜質濃度固定的半導體層60,將絕緣膜40設為底部相對於雜質擴散層20的表面位於比電極31~電極35的底面深的位置的絕緣膜41以外,與第一實施方式相同。
在第一實施方式的立式霍爾元件100的製造方法中,半導體層60是將雜質濃度設為固定的外延層,且為注入至半導體基板10中的雜質不擴散的深度的區域。即,若將半導體層60視為雜質擴散層20的一部分,則雜質擴散層20為隨著從規定的深度變深而雜質濃度變高的形態。
由此,在第二實施方式中,相較於第一實施方式可不擴散注入至半導體基板10的雜質,因此製造變得容易,且可抑制由擴散引起的雜質濃度的偏差。
作為半導體層60的雜質濃度,並無特別限制,可根據目的適宜選擇,但優選為可均衡地擴展電流路徑的範圍,例如,可設為1×10
15atoms/cm
3以上且5×10
16atoms/cm
3以下。
作為半導體層60的厚度,並無特別限制,可根據目的適宜選擇,但優選為可均衡地擴展電流路徑的範圍中厚者,例如也可設為6 μm以上且15 μm以下的範圍的厚者。
絕緣膜41形成得比電極31~電極35的深度深。
由此,可抑制在設置於半導體層60的表面的各電極31~電極35之間沿與半導體基板10平行的方向(X軸方向)以最短距離流動的電流,並引導電流向深度方向(-Z方向)流動。
作為絕緣膜41的深度,只要可引導電流向深度方向(-Z方向)流動,則無特別限制,可根據目的適宜選擇。
此外,在本實施方式中,電極31~電極35的深度為0.1 μm,絕緣膜41的深度為0.3 μm。
如此,在第二實施方式中,將第一實施方式中的雜質擴散層20的上部設為雜質濃度固定的半導體層60,並且將第一實施方式中的絕緣膜40設為比電極31~電極35的深度深的絕緣膜41。
由此,在第二實施方式中,相較於第一實施方式可不擴散注入至半導體基板10的雜質,因此製造變得容易,且可抑制由擴散引起的雜質濃度的偏差。另外,通過絕緣膜41,可抑制在各電極31~電極35之間沿X軸方向以最短距離流動的電流,並引導電流向-Z方向流動。
如以上所說明那樣,本發明的一實施方式中的半導體裝置包括第一導電型的半導體基板與設置於半導體基板上的立式霍爾元件。所述立式霍爾元件包括:第二導電型的雜質擴散層,設置於半導體基板上,隨著變深而雜質濃度變高;以及三個以上的電極,在雜質擴散層的表面設置於一直線上,包含相較於雜質擴散層為高濃度的第二導電型的雜質區域。
由此,可提供一種具有能夠提高靈敏度的立式霍爾元件的半導體裝置。
以上,對本發明的實施方式進行了說明,但本發明並不限定於所述實施方式,當然能夠在不脫離本發明的宗旨的範圍內進行各種變更。
例如,將第一導電型設為P型、將第二導電型設為N型進行了說明,但也可調換導電型,而將第一導電型設為N型、將第二導電型設為P型。
另外,在所述各實施方式中,將電極的數量設為五個,但在偏移電壓可減小至不需要利用旋轉電流法去除偏移電壓的程度或者可允許等的情況下,只要至少有兩個驅動電流供給電極與一個霍爾電壓輸出電極共計三個電極即可。即,設為不形成圖2所示的立式霍爾元件100的電極34、電極35的形態,僅通過電流Ih
1便可檢測磁場H,從而可使佈局面積變窄,因此能夠實現立式霍爾元件的小型化。
10:半導體基板
20:雜質擴散層
21a、21b、21c:外延層
31、32、33、34、35:電極
40、41:絕緣膜
50:元件分離擴散層
60:半導體層
100:立式霍爾元件
H:磁場
Ih
1、Ih
2:電流
圖1A及圖1B是表示本發明中的具有第一實施方式的立式霍爾元件的半導體裝置的概略圖。圖1A是立式霍爾元件的概略平面圖。圖1B是沿著圖1A的I-I線的概略剖面圖。
圖2是表示第一實施方式的立式霍爾元件的動作原理的說明圖。
圖3是表示作為第一實施方式的變形例的立式霍爾元件的概略剖面圖。
圖4是表示第二實施方式的立式霍爾元件的動作原理的概略剖面圖。
10:半導體基板
20:雜質擴散層
31、32、33、34、35:電極
40:絕緣膜
50:元件分離擴散層
100:立式霍爾元件
Claims (7)
- 一種半導體裝置,其特徵在於,包括: 第一導電型的半導體基板;以及 立式霍爾元件,設置於所述半導體基板上, 所述立式霍爾元件包括: 第二導電型的雜質擴散層,設置於所述半導體基板上,隨著變深而雜質濃度變高;以及 三個以上的電極,在所述雜質擴散層的表面設置於一直線上,包含相較於所述雜質擴散層為高濃度的第二導電型的雜質區域。
- 根據請求項1所述的半導體裝置,其中,所述雜質擴散層的雜質濃度隨著從規定的深度變深而雜質濃度變高。
- 根據請求項1或2所述的半導體裝置,其中,所述雜質擴散層的雜質濃度具有峰值濃度,隨著從具有所述峰值濃度的深度變深而變低,且與所述半導體基板的介面的雜質濃度為所述半導體基板的雜質濃度以上。
- 根據請求項1或2所述的半導體裝置,還包括絕緣膜,所述絕緣膜在所述雜質擴散層的表面設置於所述電極的周圍,底部相對於所述表面位於比所述電極的底面深的位置。
- 根據請求項1或2所述的半導體裝置,其中,在所述雜質擴散層的表面設置於一直線上的所述電極為三個, 使驅動電流在位於兩端的所述電極之間流動, 利用位於中央的所述電極來檢測霍爾電壓。
- 根據請求項1或2所述的半導體裝置,其中,在所述雜質擴散層的表面設置於一直線上的所述電極為五個, 使驅動電流從位於中央的所述電極朝向位於兩端的所述電極流動, 對處於位於中央的所述電極與位於兩端的所述電極之間的兩個所述電極間的霍爾電壓進行檢測。
- 一種半導體裝置的製造方法,是在第一導電型的半導體基板上設置立式霍爾元件的半導體裝置的製造方法,其特徵在於,包含: 利用高能離子注入機向所述半導體基板注入第二導電型的雜質; 以固定為比注入至所述半導體基板的雜質的峰值濃度低的雜質濃度的方式添加第二導電型的雜質,在所述半導體基板的表面堆積外延層; 使以高能注入至所述半導體基板的雜質擴散至所述半導體基板及所述外延層此兩者而形成雜質擴散層; 將形成於所述雜質擴散層的表面的絕緣膜作為掩模,從所述雜質擴散層的表面注入第二導電型的雜質而形成電極。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021-119221 | 2021-07-20 | ||
JP2021119221A JP2023015439A (ja) | 2021-07-20 | 2021-07-20 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202306206A true TW202306206A (zh) | 2023-02-01 |
Family
ID=84940063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111110825A TW202306206A (zh) | 2021-07-20 | 2022-03-23 | 半導體裝置及其製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230026157A1 (zh) |
JP (1) | JP2023015439A (zh) |
KR (1) | KR20230014045A (zh) |
CN (1) | CN115643786A (zh) |
TW (1) | TW202306206A (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005333103A (ja) | 2004-03-30 | 2005-12-02 | Denso Corp | 縦型ホール素子およびその製造方法 |
US9312473B2 (en) * | 2013-09-30 | 2016-04-12 | Allegro Microsystems, Llc | Vertical hall effect sensor |
JP6910150B2 (ja) * | 2017-01-18 | 2021-07-28 | エイブリック株式会社 | 半導体装置 |
-
2021
- 2021-07-20 JP JP2021119221A patent/JP2023015439A/ja active Pending
-
2022
- 2022-03-11 KR KR1020220031052A patent/KR20230014045A/ko unknown
- 2022-03-16 US US17/695,844 patent/US20230026157A1/en active Pending
- 2022-03-18 CN CN202210269219.6A patent/CN115643786A/zh active Pending
- 2022-03-23 TW TW111110825A patent/TW202306206A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
US20230026157A1 (en) | 2023-01-26 |
CN115643786A (zh) | 2023-01-24 |
JP2023015439A (ja) | 2023-02-01 |
KR20230014045A (ko) | 2023-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9599682B2 (en) | Vertical hall element | |
US20040251507A1 (en) | Hall device and magnetic sensor | |
TWI728196B (zh) | 半導體裝置 | |
KR20160063262A (ko) | 종형 홀 소자 | |
JP2018190793A (ja) | 半導体装置 | |
TW202306206A (zh) | 半導體裝置及其製造方法 | |
JP6962693B2 (ja) | 半導体装置 | |
JP6824070B2 (ja) | 半導体装置 | |
JP2018117036A (ja) | 半導体装置 | |
EP3570338B1 (en) | Semiconductor device | |
JP7133968B2 (ja) | 半導体装置 | |
US11069851B2 (en) | Semiconductor device having a vertical hall element with a buried layer | |
TWI734859B (zh) | 半導體裝置 | |
JP2004296469A (ja) | ホール素子 |