TWI738627B - 具有錯誤偵測功能的智能網卡系統及錯誤偵測方法 - Google Patents

具有錯誤偵測功能的智能網卡系統及錯誤偵測方法 Download PDF

Info

Publication number
TWI738627B
TWI738627B TW110108947A TW110108947A TWI738627B TW I738627 B TWI738627 B TW I738627B TW 110108947 A TW110108947 A TW 110108947A TW 110108947 A TW110108947 A TW 110108947A TW I738627 B TWI738627 B TW I738627B
Authority
TW
Taiwan
Prior art keywords
error information
error
module
parity
detection module
Prior art date
Application number
TW110108947A
Other languages
English (en)
Other versions
TW202236274A (zh
Inventor
劉葉
Original Assignee
英業達股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英業達股份有限公司 filed Critical 英業達股份有限公司
Priority to TW110108947A priority Critical patent/TWI738627B/zh
Application granted granted Critical
Publication of TWI738627B publication Critical patent/TWI738627B/zh
Publication of TW202236274A publication Critical patent/TW202236274A/zh

Links

Images

Landscapes

  • Detection And Correction Of Errors (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一種具有錯誤偵測功能的智能網卡系統包含一處理晶片與一複雜可程式化邏輯裝置。處理晶片包含一奇偶校驗偵測模組、一系統錯誤偵測模組、一修正記憶體偵測模組與一第一通訊模組。複雜可程式化邏輯裝置包含一接收模組、一錯誤儲存模組與一第二通訊模組。處理晶片用以分別在偵測出一奇偶校驗錯誤資訊、一系統錯誤資訊與一修正記憶體錯誤資訊時,傳送出錯誤資訊。複雜可程式化邏輯裝置會接收並儲存錯誤資訊後,傳送至一主機系統之一基板管理控制器,並在智能網卡系統受操作地單獨重新啟動時,清除錯誤資訊,直到智能網卡系統能正常運作。

Description

具有錯誤偵測功能的智能網卡系統及錯誤偵測方法
本發明係有關於一種系統及方法,尤其是指一種具有錯誤偵測功能的智能網卡系統及錯誤偵測方法。
網卡是接入網路進行通信的必備設備,並且與主板上的中央處理單元(Central Processing Unit;CPU)配合而完成整個網路協議中各層的處理。隨著科技的發展,智慧網卡也逐漸普及。一般來說,相較於傳統網卡,智慧網卡除了可以收發資料外,同時還具備高性能及可編成的運算能力。然而智慧網卡上的系統晶片若發生奇偶校驗錯誤(Parity Error;PERR)、系統錯誤(System Error;SERR)或修正記憶體錯誤(Multi Bit ECC Memory Error),則會造成系統晶片故障,導致智慧網卡無法正常運作。因此,先前技術存在改善的空間。
有鑒於在先前技術中,奇偶校驗錯誤、系統錯誤或修正記憶體錯誤所造成智慧網卡無法正常運作所衍生出的種種問題。本發明之一主要目的係提供一種具有錯誤偵測功能的智能網卡系統,用以解決先前技術中的至少一個問題。
本發明為解決先前技術之問題,所採用之必要技術手段為提供一種具有錯誤偵測功能的智能網卡系統,係外接於一主機系統,包含一處理晶片與一複雜可程式化邏輯裝置。處理晶片包含一奇偶校驗偵測模組、一系統錯誤偵測模組、一修正記憶體偵測模組與一第一通訊模組。奇偶校驗偵測模組用以偵測處理晶片之一奇偶校驗錯誤資訊。系統錯誤偵測模組用以偵測處理晶片之一系統錯誤資訊。修正記憶體偵測模組用以偵測處理晶片之一修正記憶體錯誤資訊。第一通訊模組電性連接奇偶校驗偵測模組、系統錯誤偵測模組與修正記憶體偵測模組,用以在偵測出奇偶校驗錯誤資訊、系統錯誤資訊與修正記憶體偵測模組中之至少一者時,傳送出上述奇偶校驗錯誤資訊、系統錯誤資訊與修正記憶體偵測模組中之至少一者。
複雜可程式化邏輯裝置電性連接處理晶片,並包含一接收模組、一錯誤儲存模組與一第二通訊模組。接收模組電性連接第一通訊模組,用以接收上述奇偶校驗錯誤資訊、系統錯誤資訊與修正記憶體偵測模組中之至少一者。錯誤儲存模組電性連接接收模組,並包含一奇偶校驗儲存單元、一系統錯誤儲存單元與一修正記憶體儲存單元。奇偶校驗儲存單元用以儲存奇偶校驗錯誤資訊。系統錯誤儲存單元用以儲存系統錯誤資訊。修正記憶體儲存單元用以儲存修正記憶體錯誤資訊。第二通訊模組電性連接錯誤儲存模組,用以將上述奇偶校驗錯誤資訊、系統錯誤資訊與修正記憶體偵測模組中之至少一者傳送至主機系統之一基板管理控制器。
其中,基板管理控制器接收並儲存上述奇偶校驗錯誤資訊、系統錯誤資訊與修正記憶體偵測模組中之至少一者後,係傳送一清除信號,使智能網卡系統受操作地單獨重新啟動之後,錯誤儲存模組清除上述奇偶校驗錯誤資訊、系統錯誤資訊與修正記憶體偵測模組中之至少一者,藉以使智能網卡系統正常運作。
在上述必要技術手段的基礎下,本發明所衍生之一附屬技術手段為使具有錯誤偵測功能的智能網卡系統中之第一通訊模組,係利用一串列通用型輸入輸出(Serial General Purpose Input/Output;SGPIO)介面電性連接接收模組。
在上述必要技術手段的基礎下,本發明所衍生之一附屬技術手段為使具有錯誤偵測功能的智能網卡系統中之第二通訊模組,係一I2C模組。
在上述必要技術手段的基礎下,本發明所衍生之一附屬技術手段為使具有錯誤偵測功能的智能網卡系統中之第二通訊模組,係利用一電源管理匯流排(Power Management Bus;PMBUS)電性連接主機系統之基板管理控制器。
本發明為解決先前技術之問題,所採用之必要技術手段為另外提供一種錯誤偵測方法,係利用如上述之具有錯誤偵測功能的智能網卡系統加以實施,並包含以下步驟:利用奇偶校驗偵測模組、系統錯誤偵測模組與修正記憶體偵測模組偵測出上述奇偶校驗錯誤資訊、系統錯誤資訊與修正記憶體錯誤資訊中之至少一者;利用第一通訊模組傳送出上述奇偶校驗錯誤資訊、系統錯誤資訊與修正記憶體錯誤資訊中之至少一者;利用接收模組接收上述奇偶校驗錯誤資訊、系統錯誤資訊與修正記憶體錯誤資訊中之至少一者;利用錯誤儲存模組儲存上述奇偶校驗錯誤資訊、系統錯誤資訊與修正記憶體錯誤資訊中之至少一者;利用第二通訊模組將上述奇偶校驗錯誤資訊、系統錯誤資訊與修正記憶體錯誤資訊中之至少一者傳送至基板管理控制器;使智能網卡系統單獨重新啟動;利用錯誤儲存模組接收清除信號,並清除上述奇偶校驗錯誤資訊、系統錯誤資訊與修正記憶體偵測模組中之至少一者。
承上所述,本發明所提供之具有錯誤偵測功能的智能網卡系統及錯誤偵測方法,利用奇偶校驗偵測模組、系統錯誤偵測模組、修正記憶體偵測模組分別偵測處理晶片的奇偶校驗錯誤資訊、系統錯誤資訊與修正記憶體錯誤資訊,利用奇偶校驗儲存單元、系統錯誤儲存單元與修正記憶體儲存單元分別儲存奇偶校驗錯誤資訊、系統錯誤資訊與修正記憶體錯誤資訊,相較於先前技術,本發明可以正常並穩定的記錄會導致處理晶片故障無法正常運作的奇偶校驗錯誤資訊、系統錯誤資訊與修正記憶體錯誤資訊,並可以將上述錯誤資訊傳送至主機系統的基板管理控制器,且可以相對於主機系統單獨重新啟動,使錯誤儲存模組清除上述錯誤資訊,直到奇偶校驗偵測模組、系統錯誤偵測模組與修正記憶體偵測模組沒有偵測到上述錯誤資訊後,具有錯誤偵測功能的智能網卡系統便能正常運作。
下面將結合示意圖對本發明的具體實施方式進行更詳細的描述。根據下列描述和申請專利範圍,本發明的優點和特徵將更清楚。需說明的是,圖式均採用非常簡化的形式且均使用非精準的比例,僅用以方便、明晰地輔助說明本發明實施例的目的。
請參閱第一圖與第二圖,其中,第一圖係顯示本發明較佳實施例所提供之具有錯誤偵測功能的智能網卡系統之方塊圖;以及,第二圖係顯示本發明較佳實施例所提供之錯誤偵測方法之流程圖。如圖所示,一種錯誤偵測方法係利用一種具有錯誤偵測功能的智能網卡系統1加以實施,並包含步驟S101至步驟S108。
具有錯誤偵測功能的智能網卡系統1外接於一主機系統2,並包含一處理晶片11與一複雜可程式化邏輯裝置(Complex Programmable Logic Device;CPLD)12。
處理晶片11包含一奇偶校驗偵測模組111、一系統錯誤偵測模組112、一修正記憶體偵測模組113與一第一通訊模組114。其中,處理晶片11係一系統單晶片(System on a Chip;SoC)。
複雜可程式化邏輯裝置12電性連接處理晶片11,並包含一接收模組121、一錯誤儲存模組122與一第二通訊模組123。錯誤儲存模組122包含一奇偶校驗儲存單元1221、一系統錯誤儲存單元1222與一修正記憶體儲存單元1223。
步驟S101:奇偶校驗偵測模組、系統錯誤偵測模組與修正記憶體偵測模組是否偵測出奇偶校驗錯誤資訊、系統錯誤資訊或修正記憶體錯誤資訊。
奇偶校驗偵測模組111用以偵測處理晶片11的一奇偶校驗錯誤(Parity Error;PERR)資訊。系統錯誤偵測模組112用以偵測處理晶片11的一系統錯誤(System Error;SERR)資訊。修正記憶體偵測模組113用以偵測處理晶片11的一修正記憶體錯誤(Multi Bit ECC Memory Error)資訊。上述奇偶校驗錯誤資訊、系統錯誤資訊與修正記憶體錯誤資訊可以統稱為錯誤資訊,若處理晶片11產生上述奇偶校驗錯誤資訊、系統錯誤資訊與修正記憶體錯誤資訊的任何一者,則會導致處理晶片11故障無法正常運作。實際操作上,處理晶片11也可能產生上述奇偶校驗錯誤資訊、系統錯誤資訊與修正記憶體錯誤資訊的至少二者。
因此,奇偶校驗偵測模組111、系統錯誤偵測模組112與修正記憶體偵測模組113會偵測處理晶片11是否產生上述奇偶校驗錯誤資訊、系統錯誤資訊與修正記憶體錯誤資訊的任何一者。在奇偶校驗偵測模組111、系統錯誤偵測模組112與修正記憶體偵測模組113偵測出上述奇偶校驗錯誤資訊、系統錯誤資訊與修正記憶體錯誤資訊的至少一者時,則會進入步驟S102。
步驟S102:利用第一通訊模組傳送出上述錯誤資訊。
第一通訊模組114電性連接奇偶校驗偵測模組111、系統錯誤偵測模組112與修正記憶體偵測模組113,用以接收並傳送出上述奇偶校驗錯誤資訊、系統錯誤資訊與修正記憶體錯誤資訊的至少一者。
舉例說明,當只有奇偶校驗偵測模組111偵測出奇偶校驗錯誤資訊,而系統錯誤偵測模組112與修正記憶體偵測模組113沒有偵測出系統錯誤資訊與修正記憶體錯誤資訊時,第一通訊模組114僅會傳送出奇偶校驗錯誤資訊。當奇偶校驗偵測模組111與系統錯誤偵測模組112分別偵測出奇偶校驗錯誤資訊與系統錯誤資訊,而修正記憶體偵測模組113沒有偵測出修正記憶體錯誤資訊時,第一通訊模組114便會傳送出奇偶校驗錯誤資訊與系統錯誤資訊。
步驟S103:利用接收模組接收上述錯誤資訊。
複雜可程式化邏輯裝置12的接收模組121電性連接第一通訊模組114,用以接收上述錯誤資訊。如上所述,第一通訊模組114傳送出哪種錯誤資訊,接收模組121就會接收到哪種錯誤資訊。實際操作上,第一通訊模組114可利用一串列通用型輸入輸出(Serial General Purpose Input/Output;SGPIO)介面電性連接接收模組121,但不以此為限。
步驟S104:利用錯誤儲存模組儲存上述錯誤資訊。
複雜可程式化邏輯裝置12的錯誤儲存模組122電性連接接收模組121,用以儲存上述錯誤資訊,並包含一奇偶校驗儲存單元1221、一系統錯誤儲存單元1222與一修正記憶體儲存單元1223。如上所述,接收模組121接收到哪種錯誤資訊,錯誤儲存模組122就會儲存哪種錯誤資訊。而奇偶校驗儲存單元1221是用以儲存奇偶校驗錯誤資訊,系統錯誤儲存單元1222用以儲存系統錯誤資訊,修正記憶體儲存單元1223則是用以儲存修正記憶體錯誤資訊。
步驟S105:利用第二通訊模組將上述錯誤資訊傳送至基板管理控制器。
複雜可程式化邏輯裝置12的第二通訊模組123電性連接錯誤儲存模組122,用以將上述錯誤資訊傳送至主機系統2的一基板管理控制器(Baseboard Management Controller;BMC)21。如上所述,錯誤儲存模組122儲存哪種錯誤資訊,第二通訊模組123便會傳送哪種錯誤資訊。
步驟S106:利用基板管理控制器儲存上述錯誤資訊,並傳送清除信號。
基板管理控制器21會儲存上述錯誤資訊,並且得知具有錯誤偵測功能的智能網卡系統1處於一異常狀態,故會產生並傳送一清除信號。基板管理控制器21儲存上述錯誤資訊也可供一使用者自主機系統2觀察並得知具有錯誤偵測功能的智能網卡系統1的狀態以及導致異常狀態的錯誤資訊種類。
步驟S107:使智能網卡系統單獨重新啟動。
因為具有錯誤偵測功能的智能網卡系統1係外接於主機系統2,因此,具有錯誤偵測功能的智能網卡系統1係受操作地相較於主機系統2而單獨重新啟動。需說明的是,具有錯誤偵測功能的智能網卡系統1單獨重新啟動,並不會影響到主機系統2,因此主機系統2仍然可以正常運作。
步驟S108:利用錯誤儲存模組接收清除信號,並清除上述錯誤資訊。
複雜可程式化邏輯裝置12的錯誤儲存模組122接收清除信號後,便會清除上述錯誤資訊。
上述步驟S108會接回步驟S101,此時,會再利用奇偶校驗偵測模組111、系統錯誤偵測模組112與修正記憶體偵測模組113偵測處理晶片11是否產生上述奇偶校驗錯誤資訊、系統錯誤資訊與修正記憶體錯誤資訊的至少一者。若結果仍為是,則會再次進行上述步驟S102至S108。
當奇偶校驗偵測模組111、系統錯誤偵測模組112與修正記憶體偵測模組113都未偵測處理晶片11產生上述奇偶校驗錯誤資訊、系統錯誤資訊與修正記憶體錯誤資訊的任何一者時,表示具有錯誤偵測功能的智能網卡系統1可以正常運作,本發明較佳實施例所提供之錯誤偵測方法便會結束。
綜上所述,本發明所提供之具有錯誤偵測功能的智能網卡系統及錯誤偵測方法,利用奇偶校驗偵測模組、系統錯誤偵測模組、修正記憶體偵測模組分別偵測處理晶片的奇偶校驗錯誤資訊、系統錯誤資訊與修正記憶體錯誤資訊,利用奇偶校驗儲存單元、系統錯誤儲存單元與修正記憶體儲存單元分別儲存奇偶校驗錯誤資訊、系統錯誤資訊與修正記憶體錯誤資訊,相較於先前技術,本發明可以正常並穩定的記錄會導致處理晶片故障無法正常運作的奇偶校驗錯誤資訊、系統錯誤資訊與修正記憶體錯誤資訊,並可以將上述錯誤資訊傳送至主機系統的基板管理控制器,且可以相對於主機系統單獨重新啟動,使錯誤儲存模組清除上述錯誤資訊,直到奇偶校驗偵測模組、系統錯誤偵測模組與修正記憶體偵測模組沒有偵測到上述錯誤資訊後,具有錯誤偵測功能的智能網卡系統便能正常運作。
另外,若奇偶校驗偵測模組、系統錯誤偵測模組與修正記憶體偵測模組持續偵測到上述錯誤資訊後,本發明較佳實施例所提供之具有錯誤偵測功能的智能網卡系統及錯誤偵測方法便會重複上述偵測、傳送、儲存、重新啟動等步驟,直到奇偶校驗偵測模組、系統錯誤偵測模組與修正記憶體偵測模組沒有偵測到上述錯誤資訊後,使具有錯誤偵測功能的智能網卡系統能正常運作。
藉由以上較佳具體實施例之詳述,係希望能更加清楚描述本發明之特徵與精神,而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地,其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
1:具有錯誤偵測功能的智能網卡系統 11:處理晶片 111:奇偶校驗偵測模組 112:系統錯誤偵測模組 113:修正記憶體偵測模組 114:第一通訊模組 12:複雜可程式化邏輯裝置 121:接收模組 122:錯誤儲存模組 1221:奇偶校驗儲存單元 1222:系統錯誤儲存單元 1223:修正記憶體儲存單元 123:第二通訊模組 2:主機系統 21:基板管理控制器
第一圖係顯示本發明較佳實施例所提供之具有錯誤偵測功能的智能網卡系統之方塊圖;以及 第二圖係顯示本發明較佳實施例所提供之錯誤偵測方法之流程圖。
1:具有錯誤偵測功能的智能網卡系統
11:處理晶片
111:奇偶校驗偵測模組
112:系統錯誤偵測模組
113:修正記憶體偵測模組
114:第一通訊模組
12:複雜可程式化邏輯裝置
121:接收模組
122:錯誤儲存模組
1221:奇偶校驗儲存單元
1222:系統錯誤儲存單元
1223:修正記憶體儲存單元
123:第二通訊模組
2:主機系統
21:基板管理控制器

Claims (5)

  1. 一種具有錯誤偵測功能的智能網卡系統,係外接於一主機系統,並包含: 一處理晶片,包含: 一奇偶校驗偵測模組,係用以偵測該處理晶片之一奇偶校驗錯誤資訊; 一系統錯誤偵測模組,係用以偵測該處理晶片之一系統錯誤資訊; 一修正記憶體偵測模組,係用以偵測該處理晶片之一修正記憶體錯誤資訊;以及 一第一通訊模組,係電性連接該奇偶校驗偵測模組、該系統錯誤偵測模組與該修正記憶體偵測模組,用以在偵測出該奇偶校驗錯誤資訊、該系統錯誤資訊與該修正記憶體偵測模組中之至少一者時,傳送出上述該奇偶校驗錯誤資訊、該系統錯誤資訊與該修正記憶體偵測模組中之至少一者;以及 一複雜可程式化邏輯裝置,係電性連接該處理晶片,包含: 一接收模組,係電性連接該第一通訊模組,用以接收上述該奇偶校驗錯誤資訊、該系統錯誤資訊與該修正記憶體偵測模組中之至少一者: 一錯誤儲存模組,係電性連接該接收模組,並包含: 一奇偶校驗儲存單元,係用以儲存該奇偶校驗錯誤資訊; 一系統錯誤儲存單元,係用以儲存該系統錯誤資訊;以及 一修正記憶體儲存單元,係用以儲存該修正記憶體錯誤資訊;以及 一第二通訊模組,係電性連接該錯誤儲存模組,用以將上述該奇偶校驗錯誤資訊、該系統錯誤資訊與該修正記憶體偵測模組中之至少一者傳送至該主機系統之一基板管理控制器; 其中,該基板管理控制器接收並儲存上述該奇偶校驗錯誤資訊、該系統錯誤資訊與該修正記憶體偵測模組中之至少一者後,係傳送一清除信號,使該智能網卡系統受操作地單獨重新啟動之後,該錯誤儲存模組係清除上述該奇偶校驗錯誤資訊、該系統錯誤資訊與該修正記憶體偵測模組中之至少一者,藉以使該智能網卡系統正常運作。
  2. 如請求項1所述之具有錯誤偵測功能的智能網卡系統,其中,該第一通訊模組係利用一串列通用型輸入輸出(Serial General Purpose Input/Output;SGPIO)介面電性連接該接收模組。
  3. 如請求項1所述之具有錯誤偵測功能的智能網卡系統,其中,該第二通訊模組係一I2C模組。
  4. 如請求項1所述之具有錯誤偵測功能的智能網卡系統,其中,該第二通訊模組係利用一電源管理匯流排(Power Management Bus;PMBUS)電性連接該主機系統之該基板管理控制器。
  5. 一種錯誤偵測方法,係利用如請求項1所述之具有錯誤偵測功能的智能網卡系統加以實施,並包含以下步驟: (a) 利用該奇偶校驗偵測模組、該系統錯誤偵測模組與該修正記憶體偵測模組偵測出上述該奇偶校驗錯誤資訊、該系統錯誤資訊與該修正記憶體錯誤資訊中之至少一者; (b) 利用該第一通訊模組傳送出上述奇偶校驗錯誤資訊、該系統錯誤資訊與該修正記憶體錯誤資訊中之至少一者; (c) 利用該接收模組接收上述奇偶校驗錯誤資訊、該系統錯誤資訊與該修正記憶體錯誤資訊中之至少一者; (d) 利用該錯誤儲存模組儲存上述奇偶校驗錯誤資訊、該系統錯誤資訊與該修正記憶體錯誤資訊中之至少一者; (e) 利用該第二通訊模組將上述奇偶校驗錯誤資訊、該系統錯誤資訊與該修正記憶體錯誤資訊中之至少一者傳送至該基板管理控制器; (f) 使該智能網卡系統單獨重新啟動; (g) 利用該錯誤儲存模組接收該清除信號,並清除上述該奇偶校驗錯誤資訊、該系統錯誤資訊與該修正記憶體偵測模組中之至少一者。
TW110108947A 2021-03-12 2021-03-12 具有錯誤偵測功能的智能網卡系統及錯誤偵測方法 TWI738627B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW110108947A TWI738627B (zh) 2021-03-12 2021-03-12 具有錯誤偵測功能的智能網卡系統及錯誤偵測方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110108947A TWI738627B (zh) 2021-03-12 2021-03-12 具有錯誤偵測功能的智能網卡系統及錯誤偵測方法

Publications (2)

Publication Number Publication Date
TWI738627B true TWI738627B (zh) 2021-09-01
TW202236274A TW202236274A (zh) 2022-09-16

Family

ID=78777920

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110108947A TWI738627B (zh) 2021-03-12 2021-03-12 具有錯誤偵測功能的智能網卡系統及錯誤偵測方法

Country Status (1)

Country Link
TW (1) TWI738627B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10678721B1 (en) * 2017-02-02 2020-06-09 Amazon Technologies, Inc. Communication link testing
US20200371828A1 (en) * 2019-05-20 2020-11-26 Microsoft Technology Licensing, Llc Server Offload Card With SOC And FPGA
US20210026731A1 (en) * 2019-07-23 2021-01-28 Alibaba Group Holding Limited Method and system for enhancing throughput of big data analysis in a nand-based read source storage

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10678721B1 (en) * 2017-02-02 2020-06-09 Amazon Technologies, Inc. Communication link testing
US20200371828A1 (en) * 2019-05-20 2020-11-26 Microsoft Technology Licensing, Llc Server Offload Card With SOC And FPGA
US20210026731A1 (en) * 2019-07-23 2021-01-28 Alibaba Group Holding Limited Method and system for enhancing throughput of big data analysis in a nand-based read source storage

Also Published As

Publication number Publication date
TW202236274A (zh) 2022-09-16

Similar Documents

Publication Publication Date Title
JP5142138B2 (ja) メモリ・システム内の障害メモリ要素を識別する方法及びメモリ・システム
US8145868B2 (en) Method and system for providing frame start indication in a memory system having indeterminate read data latency
WO2019136595A1 (zh) 处理i2c总线死锁的方法、电子设备和通信***
US8201069B2 (en) Cyclical redundancy code for use in a high-speed serial link
CN104699576B (zh) 串行通信测试装置、包括该装置的***及其方法
KR102399843B1 (ko) 결함 탐지를 가진 오류 정정 하드웨어
US7984357B2 (en) Implementing minimized latency and maximized reliability when data traverses multiple buses
US20080046802A1 (en) Memory controller and method of controlling memory
EP0930718A2 (en) Tandem operation of input/output data compression modules
US20210089396A1 (en) System and method for using a directory to recover a coherent system from an uncorrectable error
TW201306042A (zh) 半導體記憶體裝置及具有半導體記憶體裝置的半導體系統
TW202105182A (zh) 記憶體系統及記憶體系統的寫入方法
KR20110003726A (ko) Sata 인터페이스에서의 crc 관리 방법 및 이를 구현한 데이터 저장 장치
US8484546B2 (en) Information processing apparatus, information transmitting method, and information receiving method
TWI738627B (zh) 具有錯誤偵測功能的智能網卡系統及錯誤偵測方法
US7328368B2 (en) Dynamic interconnect width reduction to improve interconnect availability
CN112927748A (zh) 存储***、集成电路***以及存储***的操作方法
US8291270B2 (en) Request processing device, request processing system, and access testing method
CN113037507B (zh) 具有错误侦测功能的智能网卡***及错误侦测方法
US10740179B2 (en) Memory and method for operating the memory
TWI764342B (zh) 啟動狀態偵測系統及其方法
TWI757606B (zh) 伺服器裝置及其基板管理控制器與可程式邏輯單元之間的通訊協定方法
CN114518972B (zh) 内存错误处理方法、装置、内存控制器及处理器
TWI767378B (zh) 錯誤類型判斷系統及其方法
US11831337B2 (en) Semiconductor device and error detection methods