TWI764342B

TWI764342B - 啟動狀態偵測系統及其方法

Info

Publication number: TWI764342B
Application number: TW109137259A
Authority: TW
Inventors: 王彥庚
Original assignee: 英業達股份有限公司
Priority date: 2020-10-27
Filing date: 2020-10-27
Publication date: 2022-05-11
Also published as: TW202217554A

Abstract

一種啟動狀態偵測系統及其方法，啟動狀態偵測系統包含一設有一狀態偵測時間之第一邏輯處理模組、一儲存模組與一第二邏輯處理模組。第一邏輯處理模組將一啟動控制信號傳送至第二邏輯處理模組，使其讀取並執行儲存模組所儲存之一啟動程式。第二邏輯處理模組在閒置狀態下發送出一為一第一電位之閒置信號，並在執行啟動程式成功時發送出一為一第二電位之執行成功信號。第一邏輯處理模組在狀態偵測時間內未接收到執行成功信號時，重新觸發第二邏輯處理模組執行啟動程式。

Description

啟動狀態偵測系統及其方法

本發明係有關於一種啟動狀態偵測系統及其方法，尤其是指一種應用於通信裝置之啟動狀態偵測系統及其方法。

隨著科技的進步，網路卡已經成為現有連接網路設備不可或缺之通信裝置，例如伺服器主機、監控設備、不斷電系統（Uninterruptible Power Supply, USP）、閘道器（Gateway）等，使用者可透過上述裝置的獨立網頁介面進行管理，也為了因應使用者的需求，現今業者也在網路卡上增加了許多功能，因而設計出了智慧網路卡，其中以增加現場可程式化邏輯閘陣列（Field Programmable Gate Array, FPGA，以下簡稱FPGA）功能的網卡（即FPGA增強型網路卡）成為市場主流。

其中，FPGA增強型智慧網路卡可以提供了向後相容性，特別是對於超級管理程式的相容性，也因為其與現有網路應用程式介面和介面協定相容，因此可以使用現有的應用程式介面和驅動程式而不需再另行設計。

一般來說，FPGA增強型智慧網路卡在啟動時，內部的FPGA需要載入外部儲存模組所儲存大約1GigaByte（GB）大小的韌體（Firmware）檔，而在讀取執行韌體檔的過程中，若失敗的話，系統會識別不出此張智慧網路卡而導致系統出問題，即使關閉系統再重新啟動也無法啟動此張網路卡，而是必須完全斷電再重新啟動才可順利重新啟動此張網路卡，當使用者在機房內大量遇到這些問題的話，即造成使用者非常大的不便利，因此目前現有技術仍具備改善之空間。

有鑒於在先前技術中，如智慧網路卡之通信裝置普遍存在有需要斷電才能成功重新啟動而造成使用者不方便之問題。本發明之一主要目的係提供一種啟動狀態偵測系統及其方法，透過兩個邏輯處理模組之間的信號傳輸以解決先前技術中所述之問題。

本發明為解決先前技術之問題，所採用之必要技術手段為提供一種啟動狀態偵測系統，係應用於一通信裝置，並包含一第一邏輯處理模組、一儲存模組以及一第二邏輯處理模組。第一邏輯處理模組係包含一啟動控制單元以及一啟動狀態偵測單元，啟動控制單元用以發送出一啟動控制信號。啟動狀態偵測單元係電性連接於啟動控制單元，並設有一狀態偵測時間。

儲存模組係儲存有一啟動程式，第二邏輯處理模組係通信連接於啟動控制單元、啟動狀態偵測單元與儲存模組，用以在一閒置狀態下發送出一為一第一電位之閒置信號，並用以在接收到啟動控制信號時，讀取並執行啟動程式，藉以在一執行成功狀態時發送出一為一相異於第一電位之第二電位之執行成功信號。

其中，啟動狀態偵測單元在狀態偵測時間內接收到為第二電位之執行成功信號時，係判斷第二邏輯處理模組成功執行啟動程式，並判斷出通信裝置為一啟動成功狀態；啟動狀態偵測單元在狀態偵測時間外仍接收到為第一電位之閒置信號時，係判斷出第二邏輯處理模組為一啟動失敗狀態，並將一為一第三電位之重新啟動信號發送至啟動控制單元，藉以使啟動控制單元重新發送出啟動控制信號，據以使第二邏輯處理模組重新讀取並執行啟動程式。

在上述必要技術手段的基礎下，本發明所衍生之一附屬技術手段為通信裝置為一網路卡，第一邏輯處理模組為一複雜可程式邏輯裝置（Complex Programmable Logic Device, CPLD）與一系統單晶片（System on a Chip, SOC）中之一者，第二邏輯處理模組為一現場可程式化邏輯閘陣列（Field Programmable Gate Array, FPGA）。第一電位與第三電位為標記為0之低電位，第二電位為標記為1之高電位，狀態偵測時間為1200毫秒。

在上述必要技術手段的基礎下，本發明所衍生之一附屬技術手段為第二邏輯處理模組更包含一處理單元以及一執行狀態判斷單元。處理單元通信連接於啟動控制單元、啟動控制單元與儲存模組，用以在一閒置狀態下發送出閒置信號，並用以在接收到啟動控制信號時，讀取並執行啟動程式，藉以在執行成功狀態時發送出執行成功信號。執行狀態判斷單元係電性連接於處理單元與啟動狀態偵測單元，設有一包含有閒置狀態與第一電位之對應關係以及包含有執行成功狀態與第二電位之對應關係之狀態判斷表，用以在接收到執行成功信號時，依據狀態判斷表將為第二電位之執行成功信號發送至啟動狀態偵測單元，並用以在接收到閒置信號時，依據狀態判斷表將為第一電位之閒置信號發送至啟動狀態偵測單元。

本發明為解決先前技術之問題，所採用之必要技術手段為另外提供一種啟動狀態偵測方法，係利用上述之啟動狀態偵測系統加以實施，其主要係先利用第一邏輯處理模組之啟動控制單元發送出啟動控制信號；接著再利用第二邏輯處理模組接收啟動控制信號，藉以讀取並執行啟動程式；然後再利用啟動狀態偵測單元判斷是否在狀態偵測時間內接收到第二邏輯處理模組在執行成功狀態時所發送出之為第二電位之執行成功信號，在判斷結果為是時，再利用啟動狀態偵測單元判斷第二邏輯處理模組成功執行啟動程式，並判斷出通信裝置為啟動成功狀態；在判斷結果為否時，利用啟動狀態偵測單元將為第三電位之重新啟動信號發送至啟動控制單元，藉以使啟動控制單元重新發送出啟動控制信號，據以使第二邏輯處理模組重新讀取並執行啟動程式。

承上所述，本發明所提供之啟動狀態偵測系統及其方法，由於是在狀態偵測時間內未接收到為相異於第一電位之第二電位之執行成功信號，因而第一邏輯處理模組可直接觸發第二邏輯處理模組再重新讀取並執行啟動程式，使得使用者不需要再透過斷電的手段才能使通信裝置重新啟動，因而可大幅提升使用者在使用上的便利性，並能提升通信裝置的工作穩定度。

下面將結合示意圖對本發明的具體實施方式進行更詳細的描述。根據下列描述和申請專利範圍，本發明的優點和特徵將更清楚。需說明的是，圖式均採用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。

請參閱第一圖，第一圖係顯示本發明較佳實施例所提供之啟動狀態偵測系統之方塊圖。如圖所示，本發明所提供之啟動狀態偵測系統1係應用於一通信裝置2，通信裝置2例如是一網路卡，但不限於此，前述之網路卡例如是現有之智慧網卡。另外，本發明較佳實施例中所述之通信連接係指有線通信連接，但在其他實施例中可為無線通信連接，其係視實務上之設計而定。

啟動狀態偵測系統1包含一第一邏輯處理模組11、一儲存模組12以及一第二邏輯處理模組13，第一邏輯處理模組11例如可為一複雜可程式邏輯裝置（Complex Programmable Logic Device, CPLD，以下簡稱CPLD）與一系統單晶片（System on a Chip, SOC）中之一者，本發明較佳實施例中為CPLD，但其他實施利中不限於此。第一邏輯處理模組11包含一啟動控制單元111以及一啟動狀態偵測單元112，其中，啟動控制單元111以及啟動狀態偵測單元112可為現有之處理器，啟動狀態偵測單元112係電性連接於啟動控制單元111，並且設有一狀態偵測時間，此狀態偵測時間例如為1200毫秒，但其他實施例中不限於此。

儲存模組12係儲存有一啟動程式121，儲存模組12例如是一唯讀型記憶體，前述唯讀型記憶體例如可為一快閃記憶體（Flash Read-Only Memory, Flash ROM），而啟動程式121例如是韌體，但其他實施例中不限於此。

第二邏輯處理模組13係通信連接於啟動控制單元111、啟動狀態偵測單元112與儲存模組12，並且例如可為一現場可程式化邏輯閘陣列（Field Programmable Gate Array, FPGA，以下簡稱為FPGA），但其他實施例中不限於此。

具體來說，本發明較佳實施例之第二邏輯處理模組13還包含一處理單元131以及一執行狀態判斷單元132，處理單元131通信連接於啟動控制單元111、啟動狀態偵測單元112與儲存模組12。執行狀態判斷單元132係電性連接於處理單元131與啟動狀態偵測單元112，並設有一包含有一閒置（Idle）狀態與一第一電位之對應關係以及包含有一執行成功狀態與一第二電位之對應關係之狀態判斷表1321。另外，處理單元131以及執行狀態判斷單元132例如可為現有之處理器。

其中，需要一提的是，本發明所述之閒置狀態也可為待機狀態，而執行成功狀態將於下進行詳述，上述第一電位為標記為0之低電位，上述第二電位為標記為1之高電位，因此，狀態判斷表1321例如可為下表：

狀態	電位
閒置狀態	0
執行成功狀態	1

第一邏輯處理模組11之啟動控制單元111用以發送出一啟動控制信號S1，第二邏輯處理模組13用以在閒置狀態下發送出為第一電位之閒置信號S3，舉例來說，第二邏輯處理模組13由於是FPGA，實務上FPGA設有一設定腳位（例如是CONFIG_DONE），在閒置狀態下此設定腳位所發送出的信號皆為標記為0的低電位信號。

第二邏輯處理模組13在接收到啟動控制信號S1時，讀取並執行啟動程式121，藉以在一執行成功狀態時發送出一為相異於第一電位之第二電位之執行成功信號S2。其中，需要一提的是，本案所定義的執行成功狀態即是FPGA成功載入啟動程式121並完成執行而使得通信裝置2成功啟動，且發送出執行成功信號S2的即是位於上述的設定腳位，但其他實施例中不限於此。

啟動狀態偵測單元112在狀態偵測時間內接收到為第二電位之執行成功信號S2時，係判斷第二邏輯處理模組13成功執行啟動程式121，並判斷出通信裝置2為一啟動成功狀態。其中啟動成功狀態即為上述通信裝置2成功啟動並運作之狀態。

啟動狀態偵測單元112在狀態偵測時間外仍接收到為第一電位之閒置信號S3時，係判斷出第二邏輯處理模組13為一啟動失敗狀態，並將一為一第三電位之重新啟動信號S4發送至啟動控制單元111，藉以使啟動控制單元111重新發送出啟動控制信號S1，據以使第二邏輯處理模組13重新讀取並執行啟動程式121。

其中，需要一提的是，上述第三電位為標記為0之低電位，且一般來說，啟動狀態偵測單元112若是在狀態偵測時間內還沒接收到執行成功信號S2時，即是在狀態偵測時間內未偵測到上述的設定接腳未從低電位轉換為高電位（標記由0轉換為1），在此狀況中即判定第二邏輯處理模組13在執行啟動程式121時遭遇錯誤而為啟動失敗狀態。

在其他實施例中，第二邏輯處理模組13也可設定為在執行啟動程式121發生錯誤時，主動將為低電位的回饋信號發送至啟動狀態偵測單元112，使得啟動狀態偵測單元112將重新啟動信號S4傳送至啟動控制單元111而觸發第二邏輯處理模組13重新載入啟動程式121。

此外，本發明較佳實施例中，第二邏輯處理模組13係進一步透過處理單元131與執行狀態判斷單元132進行處理，以具體確認送出何種電位之信號。舉例來說，處理單元131在閒置狀態下發送出閒置信號S3，並在接收到啟動控制信號S1時，讀取並執行啟動程式121，藉以在執行成功狀態時發送出執行成功信號S2。

執行狀態判斷單元132在接收到執行成功信號S2時，依據狀態判斷表1321比對出執行成功信號S2為第二電位（即為標記為1之高電位），並將為第二電位之執行成功信號S2發送至啟動狀態偵測單元112，其餘運作皆相同，不再贅述。

執行狀態判斷單元132並在接收到閒置信號S3時，依據狀態判斷表1321比對出閒置信號S3為第一電位（即為0之低電位），並將為第一電位之閒置信號S3發送至啟動狀態偵測單元112，使得啟動狀態偵測單元112將重新啟動信號S4傳送至啟動控制單元111而觸發第二邏輯處理模組13重新載入啟動程式121。

請參閱第二圖，第二圖係顯示本發明較佳實施例所提供之啟動狀態偵測方法之流程圖。本發明較佳實施例係還提供一種啟動狀態偵測方法，並且是利用第一圖所示之啟動狀態偵測系統加以實施，並包含以下步驟S101至步驟S105。

步驟S101：利用第一邏輯處理模組11之啟動控制單元111發送出啟動控制信號S1。

步驟S102：利用第二邏輯處理模組13接收啟動控制信號S1，藉以讀取並執行啟動程式121。

步驟S103：利用啟動狀態偵測單元112判斷是否在狀態偵測時間內接收到第二邏輯處理模組13在執行成功狀態時所發送出之為第二電位之執行成功信號S2。

步驟S104：利用啟動狀態偵測單元112判斷第二邏輯處理模組13成功執行啟動程式121，並判斷出通信裝置2為啟動成功狀態。

步驟S105：利用啟動狀態偵測單元112將為第三電位之重新啟動信號S4發送至啟動控制單元111，藉以使啟動控制單元111重新發送出啟動控制信號S1，據以使第二邏輯處理模組13重新讀取並執行啟動程式121。

其中，上述步驟S102至S105有關第二邏輯處理模組13之運作，係還可進一步由處理單元131與執行狀態判斷單元132分別進行運作，而各步驟的詳細說明皆已在上述數個段落中提及，故不多加贅述。

綜上所述，在採用本發明所提供之啟動狀態偵測及其方法後，第一邏輯處理模組在狀態偵測時間內未接收到為相異於第一電位之第二電位之執行成功信號時，可直接觸發第二邏輯處理模組再重新讀取並執行啟動程式，使得使用者不需要再透過斷電的手段才能使通信裝置重新啟動，因而可大幅提升使用者在使用上的便利性，並能提升通信裝置的工作穩定度。

藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。

1:啟動狀態偵測系統 11:第一邏輯處理模組 111:啟動控制單元 112:啟動狀態偵測單元 12:儲存模組 121:啟動程式 13:第二邏輯處理模組 131:處理單元 132:執行狀態判斷單元 1321:狀態判斷表 2:通信裝置 S1:啟動控制信號 S2:執行成功信號 S3:閒置信號 S4:重新啟動信號 S101-S105：步驟

第一圖係顯示本發明較佳實施例所提供之啟動狀態偵測系統之方塊圖；以及第二圖係顯示本發明較佳實施例所提供之啟動狀態偵測方法之流程圖。

1:啟動狀態偵測系統 11:第一邏輯處理模組 111:啟動控制單元 112:啟動狀態偵測單元 12:儲存模組 121:啟動程式 13:第二邏輯處理模組 131:處理單元 132:執行狀態判斷單元 1321:狀態判斷表 2:通信裝置 S1:啟動控制信號 S2:執行成功信號 S3:閒置信號 S4:重新啟動信號

Claims

一種啟動狀態偵測系統，係應用於一通信裝置，並包含：一第一邏輯處理模組，係包含：一啟動控制單元，用以發送出一啟動控制信號；以及一啟動狀態偵測單元，係電性連接於該啟動控制單元，並設有一狀態偵測時間；一儲存模組，係儲存有一啟動程式；以及一第二邏輯處理模組，係通信連接於該啟動控制單元、該啟動狀態偵測單元與該儲存模組，用以在一閒置狀態下發送出一為一第一電位之閒置信號，並用以在接收到該啟動控制信號時，讀取並執行該儲存模組所儲存之該啟動程式，藉以在一執行成功狀態時發送出一為一相異於該第一電位之第二電位之執行成功信號；其中，該啟動狀態偵測單元在該狀態偵測時間內接收到為該第二電位之該執行成功信號時，係判斷該第二邏輯處理模組成功執行該啟動程式，並判斷出該通信裝置為一啟動成功狀態；該啟動狀態偵測單元在該狀態偵測時間外仍接收到為該第一電位之該閒置信號時，係判斷出該第二邏輯處理模組為一啟動失敗狀態，並將一為一第三電位之重新啟動信號發送至該啟動控制單元，藉以使該啟動控制單元重新發送出該啟動控制信號，據以使該第二邏輯處理模組重新讀取並執行該啟動程式。
如請求項1所述之啟動狀態偵測系統，其中，該通信裝置為一網路卡。
如請求項1所述之啟動狀態偵測系統，其中，該第一邏輯處理模組為一複雜可程式邏輯裝置(Complex Programmable Logic Device,CPLD)與一系統單晶片(System on a Chip,SOC)中之一者，該第二邏輯處理模組為一現場可程式化邏輯閘陣列(Field Programmable Gate Array,FPGA)。
如請求項1所述之啟動狀態偵測系統，其中，該第二邏輯處理模組更包含：一處理單元，通信連接於該啟動控制單元、該啟動控制單元與該儲存模組，用以在該閒置狀態下發送出該閒置信號，並用以在接收到該啟動控制信號時，讀取並執行該啟動程式，藉以在該執行成功狀態時發送出該執行成功信號；以及一執行狀態判斷單元，係電性連接於該處理單元與該啟動狀態偵測單元，設有一包含有該閒置狀態與該第一電位之對應關係以及包含有該執行成功狀態與該第二電位之對應關係之狀態判斷表，用以在接收到該執行成功信號時，依據該狀態判斷表將為該第二電位之該執行成功信號發送至該啟動狀態偵測單元，並用以在接收到該閒置信號時，依據該狀態判斷表將為該第一電位之該閒置信號發送至該啟動狀態偵測單元。
如請求項4所述之啟動狀態偵測系統，其中，該第一電位與該第三電位為標記為0之低電位，該第二電位為標記為1之高電位。
如請求項1所述之啟動狀態偵測系統，其中，該狀態偵測時間為1200毫秒。
一種啟動狀態偵測方法，係利用如請求項1所述之該啟動狀態偵測系統加以實施，並包含以下步驟： (a)利用該第一邏輯處理模組之該啟動控制單元發送出該啟動控制信號； (b)利用該第二邏輯處理模組接收該啟動控制信號，藉以讀取並執行該啟動程式； (c)利用該啟動狀態偵測單元判斷是否在該狀態偵測時間內接收到該第二邏輯處理模組在該執行成功狀態時所發送出之為該第二電位之該執行成功信號； (d)在該步驟(c)之判斷結果為是時，利用該啟動狀態偵測單元判斷該第二邏輯處理模組成功執行該啟動程式，並判斷出該通信裝置為該啟動成功狀態；以及 (e)在該步驟(c)之判斷結果為否時，利用該啟動狀態偵測單元將為該第三電位之該重新啟動信號發送至該啟動控制單元，藉以使該啟動控制單元重新發送出該啟動控制信號，據以使該第二邏輯處理模組重新讀取並執行該啟動程式。
如請求項7所述之啟動狀態偵測方法，其中，該通信裝置為一網路卡，該第一邏輯處理模組為一複雜可程式邏輯裝置（Complex Programmable Logic Device, CPLD）與一系統單晶片（System on a Chip, SOC）中之一者，該第二邏輯處理模組為一現場可程式化邏輯閘陣列（Field Programmable Gate Array, FPGA）。
如請求項7所述之啟動狀態偵測方法，其中，該第一電位與該第三電位為標記為0之低電位，該第二電位為標記為1之高電位。
如請求項7所述之啟動狀態偵測方法，其中，該狀態偵測時間為1200毫秒。