JP2012021965A - プローブカードのリペア方法及びこれを利用するプローブ基板 - Google Patents

プローブカードのリペア方法及びこれを利用するプローブ基板 Download PDF

Info

Publication number
JP2012021965A
JP2012021965A JP2010282858A JP2010282858A JP2012021965A JP 2012021965 A JP2012021965 A JP 2012021965A JP 2010282858 A JP2010282858 A JP 2010282858A JP 2010282858 A JP2010282858 A JP 2010282858A JP 2012021965 A JP2012021965 A JP 2012021965A
Authority
JP
Japan
Prior art keywords
substrate
channel
main
damaged
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010282858A
Other languages
English (en)
Inventor
Kwan-Jie Oh
オ・クァン・ジェ
Che-Yon Kim
キム・チェ・ヨン
Yun-Hyok Chae
チェ・ユン・ヒョク
Bon-Gyon Kim
キム・ボン・ギョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2012021965A publication Critical patent/JP2012021965A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0292—Programmable, customizable or modifiable circuits having a modifiable lay-out, i.e. adapted for engineering changes or repair
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】本発明は、プローブカードのリペア方法及びリペアされたプローブ基板に関する。
【解決手段】相対する位置に第１及び第２の主面を有するセラミック焼結体からなる基板本体において、上記第１の主面に形成された第１のパッドと前記第２の主面に形成された第２のパッドとを電気的に連結するための複数のメインチャンネルと、当該メインチャンネルに隣接して損傷されたメインチャンネルをリペアするための予備チャンネルとを備える基板本体を用意する段階と、メインチャンネルが損傷された場合に当該メインチャンネルと上記予備チャンネルとに形成された第１及び第２のパッドを除去する段階と、上記損傷されたメインチャンネルと当該メインチャンネルに隣接する予備チャンネルとの間の基板を一部除去してキャビティーを形成する段階と、当該キャビティーに損傷されたメインチャンネルと上記隣接する予備チャンネルが電気的に連結されるようにリペア連結部を形成する段階とを含む。
【選択図】図１

Description

本発明は、プローブ基板において配線の不良が生じた場合、簡単な工程でリペアして、プローブ基板の製造コストが低減できるプローブカードのリペア方法及びこれを利用するプローブ基板に関する。
近年、製品の高集積化及び小型化の傾向に応じて、小さい面積に多くの機能を有する基板が求められている。
このような傾向に応じるために、電気的な特性を有する製品は、信号線の厚さを益々微細に考案して製作するようになる。
このような場合、工程の水準が高くなり、これにより工程の収率が悪くなる。特に、多数の機能を個別の回路配線基板に用いていたことが、現在では小型化のために一つの回路配線基板にすべて集積するようになり、これにより当該回路基板に用いられる配線の密度が高くなる。したがって、実際に連結すべきネットやパスが幾何級数的に増えるようになり、当該パスのいずれかで不良が生じる場合には、基板を廃棄しなければならない。
また、回路配線基板（ＰＣＢ、ＬＴＣＣ、ＨＴＣＣ、セラミック回路配線基板など）の製作の際、基板の製作後に素子のパッケージングや他の後工程の前に基板の良否検査を行う。この場合、通常電気的信号の流れを作るネットやパス等のオープン（ｏｐｅｎ）不良又はショート（ｓｈｏｒｔ）不良のテストを行う。
しかしながら、既に焼成した製品は、不良が生じた場合、特定のネットやパスに対してリペアするのが非常に困難である。したがって、通常不良が生じた基板は、廃棄処理され、再び新たな基板を用いなければならない。
特に、基板の内層において、特定のネットにおけるオープン不良又はショートが生じた場合は、基板のリペアに困難があるため、基板全体を交替しなければならない不便がある。
本発明は、上記の問題点を解決するためのものであって、本発明の目的は、プローブ基板の配線で不良が生じた場合、簡単な工程でプローブ基板をリペアして製造コストを低減できるプローブカードのリペア方法及びこれを利用するプローブ基板を提供することである。
上記の目的を達成するために、本発明の一実施形態に係るプローブカードのリペア方法は、対向する第１及び第２の主面と、当該第１及び第２の主面に形成された第１及び第２のパッドと、当該第１及び第２の主面を貫通し当該第１及び第２のパッドを電気的に連結するための複数のメインチャンネルと、当該メインチャンネルに隣接して損傷されたメインチャンネルをリペアするための予備チャンネルとを備えるプローブ基板を用意する段階と、複数のメインチャンネルのうち損傷されたメインチャンネルと上記隣接する予備チャンネルとに形成された第１及び第２のパッドを除去する段階と、損傷されたメインチャンネルと上記隣接する予備チャンネルとの間の基板を一部除去してキャビティーを形成する段階と、キャビティーに上記損傷されたメインチャンネルと上記隣接する予備チャンネルとが電気的に連結されるようにリペア連結部を形成する段階とを含む。
上記メインチャンネルが損傷された場合、当該損傷されたメインチャンネルに伝達される電気的信号は、上記リペア連結部を介して上記予備チャンネルに伝達されることができる。
第１及び第２のパッドは、ラッピング（ｌａｐｐｉｎｇ）方法で除去されることができる。
上記リペア連結部を形成する段階は、上記キャビティーに上記損傷されたメインチャンネルと上記隣接する予備チャンネルとを電気的に連結する導電層を形成する段階と、上記基板を平坦にするように上記導電層の上に絶縁層を形成する段階とを含むことができる。
上記導電層は、伝導性物質を含むペーストで形成されることができる。
上記絶縁層は、誘電体を含むペーストで形成されることができる。
上記キャビティーは、レーザ蝕刻、化学的蝕刻又はレーザドリリングのいずれか一つの方法で形成されることができる。
上記リペア連結部を形成した後、基板の第１の主面及び第２の主面にそれぞれ第１のパッド及び第２のパッドを形成する段階を含むことができる。
上記の目的を達成するために、本発明の一実施形態のプローブ基板は、対向する第１及び第２の主面と、当該第１及び第２の主面に形成された第１及び第２のパッドを有するプローブ基板本体と、当該第１及び第２のパッドを電気的に連結するための上記基板本体の内部に形成された複数のメインチャンネルと、当該メインチャンネルに隣接し当該複数のメインチャンネルのうち損傷されたメインチャンネルが代替できる少なくとも一つの予備チャンネルと、当該損傷されたメインチャンネルと当該隣接する予備チャンネルとの間の基板一部が除去されて形成されたキャビティーと、当該キャビティーに形成され上記損傷されたメインチャンネルと上記隣接する予備チャンネルとを電気的に連結するリペア連結部とを含むことができる。
上記リペア連結部は、上記キャビティーに形成されて上記損傷されたメインチャンネルと上記隣接する予備チャンネルとを電気的に連結する導電層と、上記基板を平坦にするように上記導電層の上に形成された絶縁層とを含むことができる。
上記導電層は、伝導性物質を含むペーストで形成されることができる。
上記絶縁層は、誘電体を含むペーストで形成されることができる。
上記リペア連結部は、上記キャビティーに形成されて上記損傷されたメインチャンネルと上記隣接する予備チャンネルとを電気的に連結する導電層と、上記基板を平坦にするように上記導電層の上に形成された絶縁層とを含み、上記絶縁層に形成された第１のパッド及び第２のパッドを含むことができる。
上記予備チャンネルは、基板をテストするためのテストチャンネルとしても用いることができる。
上記予備チャンネルは、基板に配線を追加するための追加配線としても用いることができる。
本発明によると、不良発生の際、簡単な工程でプローブ基板をリペアでき、非破壊方式でプローブ基板をリペアして損傷されたプローブ基板を再使用できることから、製造コストを低減することができる。
また、プローブ基板に予備チャンネルを備えることによって、基板の不良発生時に簡単な工程でリペアできるのみでなく、基板をテストするテストチャンネルとしても用いられ、基板の追加配線としても用いられることができる。
本発明の実施形態により製造されたプローブ基板を概略的に示す断面図である。 本発明の実施形態に係るプローブ基板をリペアする工程を概略的に示す断面図である。 本発明の実施形態に係るプローブ基板をリペアする工程を概略的に示す断面図である。 本発明の実施形態に係るプローブ基板をリペアする工程を概略的に示す断面図である。 本発明の実施形態に係るプローブ基板をリペアする工程を概略的に示す断面図である。 本発明の実施形態に係るプローブ基板をリペアする工程を概略的に示す断面図である。 本発明の実施形態に係るプローブ基板をリペアする工程を概略的に示す断面図である。 本発明の実施形態に係るプローブ基板をリペアする工程を概略的に示す断面図である。
以下、添付の図面を参照して、本発明の属する技術分野において通常の知識を有する者が本発明を容易に実施することができるように、好ましい実施形態を詳述する。但し、本発明の好ましい実施形態を詳述するにおいて、関連した公知の機能又は構成に対する具体的な説明が本発明の要旨が不要にできると判断される場合にはその詳細な説明を省略する。
また、類似する機能及び作用を行う箇所に対しては、全図面にわたって同一の符号を用いる。
なお、明細書全体において、ある構成要素を「含む」ということは、特に反対の記載がない限り、他の構成要素を除くことでなく、他の構成要素をさらに含むことができるということを意味する。
前述した技術的課題を達成するために、本発明の一実施形態に係るプローブカードのリペア方法は、相対する位置に第１及び第２の主面を有するセラミック焼結体からなる基板の第１の主面に形成された第１のパッドと第２の主面に形成された第２のパッドとを電気的に連結するための複数のメインチャンネルと、当該メインチャンネルに隣接して損傷されたメインチャンネルをリペアするための予備チャンネルとを備える基板本体を用意する。
上記メインチャンネルに電気的不良が生じた場合、上記メインチャンネルと上記予備チャンネルとに形成された第１及び第２のパッドをラッピング（ｌａｐｐｉｎｇ）等の方法で除去する。
その後、損傷されたメインチャンネルと、当該メインチャンネルに隣接して形成された予備チャンネルとの間の基板本体を除去してキャビティーを形成する。
上記キャビティーに、損傷されたメインチャンネルと上記隣接する予備チャンネルとが電気的に連結されるようにリペア連結部を形成して、損傷されたメインチャンネルと隣接する予備チャンネルとが電気的に導通されるようにする。
上記リペアされたメインチャンネルに印加される電気的信号は、リペア連結部を介して予備チャンネルに連結されて、再びメインチャンネルに伝達されることができるように形成される。
上記リペア連結部は、上記キャビティーに、上記損傷されたメインチャンネルと上記隣接する予備チャンネルとを電気的に連結する導電層を形成し、
上記基板を平坦にするように、上記導電層の上に絶縁層を形成してなる。
上記導電層は、伝導性物質からなるペーストで形成されて、上記メインチャンネルと上記予備チャンネルとを電気的に連結する役割をし、上記絶縁層は、誘電体からなるペーストで形成されて、上記導電層を外部から絶縁させ且つ基板を平坦にする。
上記リペア連結部は、基板内部に形成されるため、基板がリペアされているとしても、リペアされていない基板と同一の導電性パターンが適用されて用いることができる。
上記リペア連結部を形成した後、基板を用いるために、当該基板の第１の主面及び第２の主面にそれぞれ第１のパッド及び第２のパッドを形成する。上記第１及び第２のパッドが形成されると、リペアされていない基板とリペアされている基板は同一の外観を有することができる。
すなわち、リペア部が基板の内部に形成されて、リペアされていない基板と同一の方式で外部パターンが形成されることができる。
なお、本発明は、基板に形成された予備チャンネルを、基板をテストするためのテストチャンネルとしても、基板の設計時に考慮していない配線を追加するための追加配線としても用いることができる。
以下では、図１、図２ａから図２ｇを参照して、本発明の一実施形態に係るプローブ基板のリペア工程を説明する。
図１は、本発明の実施形態によりリペアされたプローブ基板を概略的に示す断面図である。
本発明は、プローブ基板に関し、プローブカードは、パフォーマンスボードとプローブ基板とプローブとを含む。
パフォーマンスボードは、円板で形成され、上面と下面とを有する。上面には、検査工程のためのプローブ回路パターンが形成され、隣り合うプローブ回路パターン間にはグルーブが形成される。下面には、インタポーザが取り付けられることができ、インタポーザにはプローブ基板が連結されている。
テスト装置から所定の電気信号がパフォーマンスボードを介してプローブ基板に伝達される。
プローブ基板に形成されたプローブが、ウエハ上に具現されたチップの電極パッドと接触する。パフォーマンスボードを介して伝達された所定の電気信号は、ウエハ上の電極パッドを経た後、再びテスターに伝達されて、ウエハ上に具現されたチップの正常及び非正常の有無をテストすることになる。
上記プローブ基板は、セラミック焼結体と、当該セラミック焼結体の上面に形成された多数の導電性バンプと、当該セラミック焼結体の上面に形成された有機保護層と、当該導電性バンプに形成された導電性パッドとを含む。
上記セラミック焼結体は、複数の誘電体層が積層された構造であって、基板本体を構成する。上記誘電体層には、内部回路パターンと、当該内部回路パターンを連結するビア電極とが形成される。
上記内部回路パターンは、抵抗、インダクタンス、コンデンサ等の手動素子を含むことができる。
本発明の一実施形態に係るセラミック焼結体は、相対する位置に第１及び第２の主面を有し、セラミック焼結体からなる基板本体１００で構成される。上記基板本体１００には、第１の主面に形成された第１のパッド１５０ａと上記第２の主面に形成された第２のパッド１５０ｂとが形成される。
上記第１のパッド１５０ａと第２のパッド１５０ｂとを電気的に連結するための上記基板本体の内部に形成されたメイン配線からなる複数のメインチャンネル１１０が形成され、
当該メインチャンネル１１０に隣接し、メインチャンネルのうち損傷されたメインチャンネル１１０’を代替できる基板の内部に形成された予備配線からなる少なくとも一つの予備チャンネル１３０が形成される。
上記損傷されたメインチャンネル１１０’の第１のパッド１５０ａ及び第２のパッド１５０ｂが予備チャンネル１３０を介して電気的に連結されるように、上記基板本体の内部に形成されて上記損傷されたメインチャンネル１１０’と隣接する予備チャンネル１３０とを電気的に連結するリペア連結部２００が形成される。
上記リペア連結部２００は、上記損傷されたメインチャンネル１１０’と上記隣接する予備チャンネル１３０とを電気的に連結する導電性物質からなるペーストで形成された導電層２１０を含む。
また、上記リペア連結部２００は、上記導電層２１０の上に形成されて、導電層２１０を基板の外部から絶縁させる絶縁層２３０をさらに含む。上記絶縁層２３０は、損傷されたメインチャンネル１１０’に伝達される信号のみがリペア連結部２００の導電層２１０を介して伝達されるように、導電層２１０を絶縁させる役割をする。また、上記絶縁層２３０は、基板を平坦にする役割をし、基板の外観を基板がリペアされる前の状態と同様にする。
また、上記リペア連結部２００が形成された基板の第１の主面及び第２の主面にそれぞれ形成された第１のパッド１５０ａ及び第２のパッド１５０ｂを再び形成することができる。
したがって、実質的にリペアされた基板本体１００の性能及び外観は、リペアされていない正常な基板と同様になる。
すなわち、正常な基板の場合は、第１のパッド１５０ａに電気的信号が印加されてメインチャンネル１１０を介して第２のパッド１５０ｂに伝達され、
リペアされた基板本体１００の場合は、第１のパッド１５０ａに電気的信号が印加されると、損傷されたメインチャンネル１１０’を通過し、リペア連結部２００の導電層２１０を通過し、予備チャンネル１３０を通過するようになる。
その後、当該予備チャンネル１３０を通過した電気的信号は、再び損傷されたメインチャンネル１１０’を通過して第２のパッド１５０ｂに伝達される。
したがって、正常な基板とリペアされた基板は、同一に作動し、当該リペアされた基板のリペア連結部２００は基板の内部に存在し絶縁層２３０を含むため、実質的に同一の外観を有することとなる。
また、上記予備チャンネル１３０は、基板の追加的なテストが必要な場合、テストするためのテストチャンネルとしても用いることができる。
また、基板のデザイン時に考慮していなかった追加の配線が必要な場合、基板を再び生産することなく、上記予備チャンネル１３０を追加配線として用いて基板を用いることができる。
すなわち、基板を多様な用途に用いることができて、基板の融通性が増加するようになる。
図２ａから図２ｇは、基板のリペア方法を示す工程の流れ図である。
図２ａは、相対する位置に第１及び第２の主面を有するセラミック焼結体からなる基板本体において、当該第１の主面に形成された第１のパッド１５０ａと当該第２の主面に形成された第２のパッド１５０ｂとを電気的に連結するための複数のメインチャンネル１１０と、リペアするための予備チャンネル１３０とを備える基板本体を用意する段階を示す。
上記基板本体１００は、セラミック焼結体からなる多層基板の形態に製作され、上記メインチャンネル１１０及び予備チャンネル１３０は、電気的信号を伝達するチャンネルであって導電性物質で形成される。
上記基板本体１００には、上記第１の主面に形成された第１のパッド１５０ａと上記第２の主面に形成された第２のパッド１５０ｂとを電気的に連結するための複数のメイン配線からなる複数のメインチャンネル１１０ａ、１１０ｂ、１１０ｃ、１１０ｄが形成される。
さらに、上記基板本体１００には、上記メインチャンネルに隣接して形成され、損傷されたメインチャンネルをリペアするための予備配線からなる予備チャンネル１３０が形成される。
図２ｂ及び図２ｃは、メインチャンネルが損傷された場合、当該メインチャンネルと上記予備チャンネルとに形成された第１及び第２のパッドを除去する段階を示す。
図２ｂは、損傷された基板を示す断面図である。上記プローブ基板１に電気的不良が生じる場合、基板本体１００に損傷されたメインチャンネル１１０ｂ’、１１０ｃ’が存在することになる。
図２ｃを参照すると、上記損傷されたメインチャンネル１１０ｂ’、１１０ｃ’が存在する基板本体１００は、基板をリペアするために、基板の第１の主面及び第２の主面に付着された第１のパッド１５０ａ及び第２のパッド１５０ｂが伝導性物質からなるため、以後の基板をリペアする工程で障害物となり得る。したがって、基板の表面に露出されている第１のパッド１５０ａ及び第２のパッド１５０ｂは、ラッピング（ｌａｐｐｉｎｇ）等の工程を通じて除去される。
図２ｄは、上記損傷されたメインチャンネルと、当該メインチャンネルに隣接する予備チャンネルとの間の基板を一部除去してキャビティー１７０を形成する段階を示す。
上記損傷されたメインチャンネル１１０ｂ’、１１０ｃ’とキャビティー１７０は、これらに制限されるものではないが、レーザ蝕刻、化学的蝕刻又はレーザドリリングのいずれか一つの方法で、上記損傷されたメインチャンネル１１０ｂ’、１１０ｃ’と隣接する予備チャンネル１３０ａ、１３０ｂとの間の基板本体１００の一部を除去する。
図２ｅ及び図２ｆは、上記キャビティー１７０に、損傷されたメインチャンネル１１０ｂ’、１１０ｃ’と上記隣接する予備チャンネル１３０ａ、１３０ｂとが電気的に連結されるように、リペア連結部２００を形成する段階を示す。
レーザ蝕刻等の方法で基板本体１００に形成されたキャビティー１７０は、上記損傷されたメインチャンネル１１０ｂ’、１１０ｃ’と、当該損傷されたメインチャンネル１１０ｂ’、１１０ｃ’を代替するための予備チャンネル１３０ａ、１３０ｂとの間に形成される。さらに、上記キャビティー１７０には、導電層２１０と絶縁層２３０とからなるリペア連結部２００が形成される。
図２ｅを参照すると、上記リペア連結部２００は、損傷されたメインチャンネル１１０ｂ’、１１０ｃ’と上記予備チャンネル１３０ａ、１３０ｂとを電気的に連結するように、導電性物質からなるペーストで形成された上記導電層２１０を含む。上記リペア連結部２００の導電層２１０によって、上記損傷されたメインチャンネル１１０ｂ’、１１０ｃ’と、当該損傷されたメインチャンネル１１０ｂ’、１１０ｃ’を替えるための予備チャンネル１３０ａ、１３０ｂとは、電気的に連結される。
図２ｆを参照すると、上記リペア連結部２００は、導電層２１０が形成された上記キャビティー１７０に誘電体からなるペーストを塗布して導電層を外部から電気的に絶縁させる絶縁層２３０を含む。したがって、上記リペア連結部２００は、基板の外部から電気的に絶縁される。
上記誘電体からなるペーストは、基板を平坦にする役割をする。すなわち、上記損傷されたメインチャンネル１１０ｂ’、１１０ｃ’と予備チャンネル１３０ａ、１３０ｂとの間に形成されたキャビティー１７０を埋める役割をする。基板本体１００における損傷されたメインチャンネル１１０ｂ’、１１０ｃ’と予備チャンネル１３０ａ、１３０ｂとの間は、上記キャビティー１７０を形成する前と同様に平らになる。したがって、基板本体１００の外観は、基板をリペアする前と同様になる。上記リペア連結部２００は、基板の内部に形成される。
図２ｇは、上記リペア連結部を形成した後、上記基板の第１の主面及び第２の主面にそれぞれ第１のパッド１５０ａ及び第２のパッド１５０ｂを形成する段階を示す。
上記のような方法でリペアされた基板本体１１０の上には、第１のパッド１５０ａ及び第２のパッド１５０ｂが再び生成されて用いられる。
これらに制限されるものではないが、上記第１のパッド１５０ａ及び第２のパッド１５０ｂは、スクリーンプリンティング、フォトリソグラフィー、蒸着、メッキ又は化学的蝕刻等の方法で形成される。
本発明によりリペアされたプローブ基板は、正常なプローブ基板と同一の外観を有する。また、上記メインチャンネルが損傷された場合、当該損傷されたメインチャンネルに伝達される電気的信号は上記リペア連結部を介して上記予備チャンネルに伝達される。
正常なプローブ基板の第１のパッド１５０ａに電気的信号を印加すると、メインチャンネル１１０を通過して、第２のパッド１５０ｂに到達する。
これと同様に、リペアされたプローブ基板の第１のパッド１５０ａに電気的信号を印加すると、メインチャンネル１１０を通過して、リペア連結部２００、すなわち予備チャンネル１３０を通過し、再びメインチャンネル１１０を通過して第２のパッド１５０ｂに到達するようになる。
つまり、リペアされたプローブ基板は、正常なプローブ基板と同一の外観を有し、同一に作動するようになる。
本発明に係るプローブ基板に形成された予備チャンネル１３０ａ、１３０ｂは、別の用途にも用いることができる。
基板を製作した後、追加のテストが必要な場合、上記予備チャンネル１３０ａ、１３０ｂは、テストポート（ｔｅｓｔ ｐｏｒｔ）として用いることができる。
また、基板の製作時に考慮していなかった追加の配線が必要な場合及び上記メインチャンネルが損傷された場合、当該損傷されたメインチャンネルに伝達される電気的信号は、上記リペア連結部を介して上記予備チャンネルに伝達されるようにプローブカードをリペアすることができる。また、予備チャンネル１３０ａ、１３０ｂは、追加の配線としても用いることができる。
上記リペアのための予備チャンネル１３０ａ、１３０ｂを形成することによって、プローブ基板を多様な用途に融通をきかせて用いることができるようになる。

Claims (15)

  1. 対向する第１及び第２の主面と、当該第１及び第２の主面に形成された第１及び第２のパッドと、当該第１及び第２の主面を貫通し当該第１及び第２のパッドを電気的に連結するための複数のメインチャンネルと、当該メインチャンネルに隣接して損傷されたメインチャンネルをリペアするための予備チャンネルとを備えるプローブ基板を用意する段階と、
    前記複数のメインチャンネルのうち損傷されたメインチャンネルと、前記隣接する予備チャンネルとに形成された前記第１及び第２のパッドを除去する段階と、
    前記損傷されたメインチャンネルと前記隣接する予備チャンネルとの間の基板を一部除去してキャビティーを形成する段階と、
    前記キャビティーに、前記損傷されたメインチャンネルと前記隣接する予備チャンネルとが電気的に連結されるように、リペア連結部を形成する段階と、
    を含む、プローブカードのリペア方法。
  2. 前記メインチャンネルが損傷された場合、当該損傷されたメインチャンネルに伝達される電気的信号は、前記リペア連結部を介して前記予備チャンネルに伝達されるようにリペアされる、請求項１に記載のプローブカードのリペア方法。
  3. 前記第１及び第２のパッドは、ラッピング（ｌａｐｐｉｎｇ）方法で除去される、請求項１に記載のプローブカードのリペア方法。
  4. 前記リペア連結部を形成する段階は、
    前記キャビティーに、前記損傷されたメインチャンネルと前記隣接する予備チャンネルとを電気的に連結する導電層を形成する段階と、
    前記基板を平坦にするように、当該導電層の上に絶縁層を形成する段階と、
    を含む、請求項１に記載のプローブカードのリペア方法。
  5. 前記導電層は、伝導性物質を含むペーストで形成される、請求項４に記載のプローブカードのリペア方法。
  6. 前記絶縁層は、誘電体を含むペーストで形成される、請求項４に記載のプローブカードのリペア方法。
  7. 前記キャビティーは、レーザ蝕刻、化学的蝕刻又はレーザドリリングのいずれか一つの方法で形成される、請求項１に記載のプローブカードのリペア方法。
  8. 前記リペア連結部を形成した後、前記基板の第１の主面及び第２の主面にそれぞれ第１のパッド及び第２のパッドを形成する段階を含む、請求項１に記載のプローブカードのリペア方法。
  9. 対向する第１及び第２の主面と、当該第１及び第２の主面に形成された第１及び第２のパッドとを有するプローブ基板本体と、
    前記第１及び第２のパッドを電気的に連結するための前記基板本体の内部に形成された複数のメインチャンネルと、
    前記メインチャンネルに隣接し、前記複数のメインチャンネルのうち損傷されたメインチャンネルが代替できる少なくとも一つの予備チャンネルと、
    前記損傷されたメインチャンネルと前記隣接する予備チャンネルとの間の基板の一部が除去されて形成されたキャビティーと、
    前記キャビティーに形成され、前記損傷されたメインチャンネルと前記隣接する予備チャンネルとを電気的に連結するリペア連結部と、
    を含む、プローブ基板。
  10. 前記リペア連結部は、
    前記キャビティーに形成されて、前記損傷されたメインチャンネルと前記隣接する予備チャンネルとを電気的に連結する導電層と、
    前記基板を平坦にするように、前記導電層の上に形成された絶縁層と、
    を含む、請求項９に記載のプローブ基板。
  11. 前記導電層は、伝導性物質を含むペーストで形成される、請求項１０に記載のプローブ基板。
  12. 前記絶縁層は、誘電体を含むペーストで形成される、請求項１０に記載のプローブ基板。
  13. 前記リペア連結部は、
    前記キャビティーに形成されて、前記損傷されたメインチャンネルと前記隣接する予備チャンネルとを電気的に連結する導電層と、
    前記基板を平坦にするように、前記導電層の上に形成された絶縁層と、
    を含み、
    前記絶縁層に形成された第１のパッド及び第２のパッドを含む、請求項９に記載のプローブ基板。
  14. 前記予備チャンネルは、基板をテストするためのテストチャンネルとして用いることができる、請求項９に記載のプローブ基板。
  15. 前記予備チャンネルは、基板に配線を追加するための追加配線としても用いることができる、請求項９に記載のプローブ基板。
JP2010282858A 2010-07-13 2010-12-20 プローブカードのリペア方法及びこれを利用するプローブ基板 Pending JP2012021965A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0067599 2010-07-13
KR20100067599 2010-07-13

Publications (1)

Publication Number Publication Date
JP2012021965A true JP2012021965A (ja) 2012-02-02

Family

ID=45466464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010282858A Pending JP2012021965A (ja) 2010-07-13 2010-12-20 プローブカードのリペア方法及びこれを利用するプローブ基板

Country Status (2)

Country Link
US (1) US8692136B2 (ja)
JP (1) JP2012021965A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021158881A1 (en) * 2020-02-05 2021-08-12 Invensas Bonding Technologies, Inc. Selective alteration of interconnect pads for direct bonding

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9470715B2 (en) * 2013-01-11 2016-10-18 Mpi Corporation Probe head
US9423424B2 (en) * 2013-01-11 2016-08-23 Mpi Corporation Current-diverting guide plate for probe module and probe module using the same
JP6385075B2 (ja) * 2013-04-15 2018-09-05 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
US9606142B2 (en) 2014-09-24 2017-03-28 International Business Machines Corporation Test probe substrate
US10006943B2 (en) * 2014-10-30 2018-06-26 Tongfu Microelectronics Co., Ltd. Semiconductor testing fixture and fabrication method thereof
US10001509B2 (en) * 2014-10-30 2018-06-19 Tongfu Microelectronics Co., Ltd. Semiconductor testing fixture and fabrication method thereof
US10716210B2 (en) * 2015-09-15 2020-07-14 Hewlett Packard Enterprise Development Lp Printed circuit board including through-hole vias
KR102520449B1 (ko) * 2021-04-29 2023-05-03 (주)샘씨엔에스 프로브 카드용 공간 변환기의 리페어 방법 및 이를 이용한 공간 변환기

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0216790A (ja) * 1988-07-04 1990-01-19 Nippon Telegr & Teleph Corp <Ntt> 配線層形成法
JPH0215693A (ja) * 1988-07-01 1990-01-19 Nec Corp プリント配線板の断線修理方法
JPH09237956A (ja) * 1996-02-28 1997-09-09 Fujitsu Ltd プリント基板の配線パターン改造方法、プリント基板の配線パターンの切断方法及び配線パターンの改造されたプリント基板
JP2009521697A (ja) * 2005-12-29 2009-06-04 パイコム コーポレイション プローブカードのプローブ基板及びその基板の再生方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6288346A (ja) 1985-10-15 1987-04-22 Hitachi Ltd 多層配線基板
JP2712100B2 (ja) 1986-10-15 1998-02-10 株式会社日立製作所 多層配線基板
KR970010108B1 (en) 1994-07-12 1997-06-21 Samsung Electronics Co Ltd Chip mounting board module and repairing method of failing chip
US6916670B2 (en) 2003-02-04 2005-07-12 International Business Machines Corporation Electronic package repair process
KR101101552B1 (ko) 2009-09-11 2012-01-02 삼성전기주식회사 세라믹 기판의 리페어 방법 및 이를 이용하여 리페어된 세라믹기판
KR101141385B1 (ko) * 2010-08-13 2012-05-03 삼성전기주식회사 프로브 기판의 리페어 방법 및 이를 이용한 프로브 기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0215693A (ja) * 1988-07-01 1990-01-19 Nec Corp プリント配線板の断線修理方法
JPH0216790A (ja) * 1988-07-04 1990-01-19 Nippon Telegr & Teleph Corp <Ntt> 配線層形成法
JPH09237956A (ja) * 1996-02-28 1997-09-09 Fujitsu Ltd プリント基板の配線パターン改造方法、プリント基板の配線パターンの切断方法及び配線パターンの改造されたプリント基板
JP2009521697A (ja) * 2005-12-29 2009-06-04 パイコム コーポレイション プローブカードのプローブ基板及びその基板の再生方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021158881A1 (en) * 2020-02-05 2021-08-12 Invensas Bonding Technologies, Inc. Selective alteration of interconnect pads for direct bonding

Also Published As

Publication number Publication date
US20120013360A1 (en) 2012-01-19
US8692136B2 (en) 2014-04-08

Similar Documents

Publication Publication Date Title
JP2012021965A (ja) プローブカードのリペア方法及びこれを利用するプローブ基板
TWI639835B (zh) 檢查用配線基板
KR101121644B1 (ko) 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법
JP5005321B2 (ja) 半導体装置
TWI405505B (zh) 芯基材及印刷配線板
JP2013238578A (ja) プローブカード用空間変換器及びその製造方法
US20140084955A1 (en) Fine pitch interposer structure
JP6687100B1 (ja) 半導体素子テストのための多層セラミック基板およびその製造方法
JP5774332B2 (ja) プローブカード用セラミック基板及びその製造方法
JP5015206B2 (ja) プローブ基板及びこれを備えるプローブカード
JP4967008B2 (ja) 基板のテスト方法
US20150173196A1 (en) Capacitor embedded substrate and manufacturing method thereof
JP2010283319A (ja) 多層セラミック基板及びその製造方法
JP2007134427A (ja) モジュールパッケージ及びモジュールパッケージの製造方法
KR20090070017A (ko) 프로브 카드의 인터포저 및 그 제조 방법
US6002267A (en) In-line voltage plane tests for multi-chip modules
JP2006275579A (ja) 検査基板および検査装置
JP2012141274A (ja) プローブカード用セラミック基板及びその製造方法
KR100811466B1 (ko) 스페이스 트랜스포머 제조 방법
US20120048602A1 (en) Method of manufacturing ceramic substrate for probe card and ceramic substrate for probe card
KR101101552B1 (ko) 세라믹 기판의 리페어 방법 및 이를 이용하여 리페어된 세라믹기판
KR102276512B1 (ko) 전기 검사용 지그 및 그의 제조 방법
KR101829327B1 (ko) 테스트 보드와 반도체 칩 매개장치
TWI721424B (zh) 空間轉換器、探針卡及其製造方法
KR20130052080A (ko) 프로브 카드의 다층 기판 및 그의 제작 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130326