KR20110023343A - 프로브 카드용 스페이스 트랜스포머의 재생방법 - Google Patents
프로브 카드용 스페이스 트랜스포머의 재생방법 Download PDFInfo
- Publication number
- KR20110023343A KR20110023343A KR1020090081159A KR20090081159A KR20110023343A KR 20110023343 A KR20110023343 A KR 20110023343A KR 1020090081159 A KR1020090081159 A KR 1020090081159A KR 20090081159 A KR20090081159 A KR 20090081159A KR 20110023343 A KR20110023343 A KR 20110023343A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- circuit layer
- via hole
- space transformer
- probe card
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
본 발명은 프로브 카드용 스페이스 트랜스포머의 재생방법에 관한 것으로, 본 발명에 의한 프로브 카드용 스페이스 트랜스포머의 재생방법은, 1) 스페이스 트랜스포머의 변경 회로층을 공통 회로층 상에서 폴리싱 공정에 의해 제거하는 단계; 2) 상기 변경 회로층이 제거된 상기 공통 회로층 상에 절연막을 증착하는 단계; 3) 상기 절연막 상에 프로브 카드로 연결 또는 절연막 층마다 형성된 전극층을 상호 연결하도록 비아 홀 패턴이 형성되는 단계; 및 4) 상기 비아 홀 패턴을 매립하여 배선이 형성되도록 전극층을 형성하는 단계;를 포함하며, 상기 2) 단계 내지 4) 단계를 반복하여 재생된 변경 회로층이 다층 형성된다.
본 발명에 따르면, 재생할 스페이스 트랜스포머에서 변경 가능한 회로층을 제거한 후 공통으로 사용되는 회로층을 재활용하기 위해 공통 회로층 상에 디바이스에 맞는 회로들을 추가로 적층하여 변경 회로층을 완성하므로 제작시간 단축 및 제조단가가 감소되고, 비아 홀 패턴의 형성시 감광막을 사용한 포토에칭(Photo-Etching) 공정으로 진행함으로써 비아 홀의 사이즈를 원하는 구경대로 형성할 수 있기 때문에 미세패턴 구현 및 정밀 가공이 가능한 효과가 있다.
프로브 카드, 트랜스포머, 재생, 공통 회로층, 변경 회로층
Description
본 발명은 프로브 카드용 스페이스 트랜스포머의 재생방법에 관한 것으로, 더욱 상세하게는 기존의 스페이스 트랜스포머를 재생하여 재사용이 가능한 프로브 카드용 스페이스 트랜스포머의 재생방법에 관한 것이다.
일반적으로 프로브 카드(probe card)는 웨이퍼의 패키징(packaging) 공정 이전에 웨이퍼에 형성된 반도체 소자들의 전기적 신호를 측정하여, 그 양부를 판별하는 테스트 공정에 널리 이용되고 있는 반도체 칩과 테스트 장비를 연결하는 핵심장치이고, 다층 세라믹 동시소결 기술을 이용해 생산되는 차세대 프로브 카드 핵심부품인 스페이스 트랜스포머(space transformer)는 반도체 웨이퍼의 전기적 특성 검사에 사용된다.
이러한 종래의 스페이스 트랜스포머(10)는 도 1에 도시된 바와 같이 알루미나 그린시트(12)에 비아 홀(14) 및 전극(16)인 배선이 형성된 여러 층의 그린시 트(12)를 동시소결 방식으로 제작한다.
이때, 기존 스페이스 트랜스포머(10)의 구성은 회로패턴과 다수의 비아 홀(14)이 형성된 복수의 세라믹 그린시트(12)가 다층으로 적층되어 있는 형태로, 다층동시소결 방식으로 제작된다.
이와 같은 형태를 만들기 위해 하기의 절차에 따라 제조하게 된다.
기존의 스페이스 트랜스포머(10)는 이를 이루도록 각각의 층에 해당하는 알루미나 그린시트(12)를 제작하고, 각각의 그린시트(12)에 비아 홀(14)을 기계 가공으로 각각 형성하며, 각각의 그린시트(12)에 비아 홀(14)을 통하도록 도금기법을 통해 전극(16)을 패터닝 한다. 이때, 각각의 그린시트(12)는 각 층에 해당되는 패턴이 형성되어 있다. 그리고 각 층의 그린시트(12)를 순서대로 겹쳐놓고 라미네이팅(Laminating)을 하고 그린시트(12) 층마다 접착제(18a)를 도포하여 소결을 용이하게 하며, 고온(또는 저온)동시 소결을 하여 각 층간의 그린시트(12)를 접합하여 일체화한다. 마지막으로, 프로브 카드로 연결되는 홀을 도금을 통해 채워주면 스페이스 트랜스포머(10)의 제작이 완료된다.
그리고 스페이스 트랜스포머(10)는 최상층인 전극(16) 상에 절연층(18)을 형성하고 이 절연층(18) 상에 최상층 전극(16)과 통하도록 비아 홀(18b)이 형성되며, 이 비아 홀(18b)에 프로브 카드와 연결되도록 도금을 통해 충진한다.
그러나 종래에 있어 스페이스 트랜스포머(10)의 문제점을 보면, 소결시 변수에 따라 세라믹 수축률을 일정하게 유지하기 힘들고 수율도 낮아 프로브 카드 원가의 절반 이상을 차지할 정도로 가격이 높고, 스페이스 트랜스포머(10)의 모재로 사 용되는 알루미나(Al2O3)의 낮은 열전도율로 인해 저온영역과 고온영역을 연속해서 테스트할 경우 온도 안정화의 시간이 많이 소요되며 측정시간이 지연된다. 또한, 열팽창계수가 모재와 웨이퍼와의 차이가 커서 칩 패드(Chip pad)에 긁힘(scratch) 자국을 형성하게 되고 이에 수명이 저하되는 문제점이 있었다.
또한, 그린시트(12)에 형성되는 비아 홀(14)을 기계적 가공을 통해 형성시킴으로써 공정 완료 시간보다 준비시간이 더 필요하고, 그린시트(12)의 재질 특성상 비아 홀(14)을 미세화하는데 한계가 있으며, 이는 미세선폭 장치의 프로브 카드를 구현하는데 제한을 가져온다. 결국, 스페이스 트랜스포머(10)의 제작시 제조 공정 시간이 길고 수율이 낮아 장치 변화에 대한 대응이 늦어버리는 문제점이 있었다.
더욱이, 종래의 스페이스 트랜스포머(10)를 재생함에 있어 공통 회로층(110)과 이 공통 회로층(110) 상에 디바이스에 따라 변경 가능한 변경 회로층(2)에서 변경 회로층(2)을 제거한 후 신규 디바이스에 해당되는 회로가 구성되어 있는 그린시트(12)를 만들어 붙이고 소결 공정을 진행한다.
그러나 상기와 같은 방법으로 스페이스 트랜스포머(10)를 재생하는 과정에서 소결시 재활용을 하는 부분[공통으로 사용되는 회로층(1)]과 그린시트(12) 간의 수축률의 차이에 의해 비아 홀(14)의 위치 정합 불량이 발생하고, 소결시 그린시트(12)의 수축에 의해 메탈 접합부분[어느 한 층의 그린시트(12)에서 비아 홀(14)을 매립하여 연결된 전극(16)과 다른 층의 그린시트(12)에서 비아 홀(14)을 매립하여 연결된 전극(16)]의 이동이 발생하여 접합이 되었다 하더라도 접촉저항이 증가 하여 전기적인 불량이 발생하는 문제점이 있었다.
결국, 기존 소결방법으로 제작된 스페이스 트랜스포머(10)의 경우 디바이스가 변경되면, 이에 따라 테스트 패턴(test pattern)의 모양, 위치 등이 변경되어 더 이상 사용할 수 없게 된다. 따라서, 기존의 스페이스 트랜스포머(10)는 폐기가 불가피하며 새로운 디바이스에 맞춰 처음부터 새로 제작해야 하는 단점이 있는 것이다.
본 발명은 상기 종래의 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 재생할 스페이스 트랜스포머에서 변경 가능한 회로층을 제거한 후 공통으로 사용되는 회로층을 재활용하기 위해 공통 회로층 상에 디바이스에 맞는 회로들을 추가로 적층하여 변경 회로층을 완성하므로 제작시간 단축 및 제조단가가 감소될 수 있게 한 프로브 카드용 스페이스 트랜스포머의 재생방법을 제공함에 있다.
또한, 본 발명의 또 다른 목적은, 비아 홀 패턴의 형성시 감광막을 사용한 포토에칭(Photo-Etching) 공정으로 진행함으로써 비아 홀의 사이즈를 원하는 구경대로 형성할 수 있기 때문에 미세패턴 구현 및 정밀 가공이 가능할 수 있게 한 프로브 카드용 스페이스 트랜스포머의 재생방법을 제공함에 있다.
상술한 목적을 달성하기 위하여 본 발명은, 1) 스페이스 트랜스포머의 변경 회로층을 공통 회로층 상에서 폴리싱 공정에 의해 제거하는 단계; 2) 상기 변경 회로층이 제거된 상기 공통 회로층 상에 절연막을 증착하는 단계; 3) 상기 절연막 상에 프로브 카드로 연결 또는 절연막 층마다 형성된 전극층을 상호 연결하도록 비아 홀 패턴이 형성되는 단계; 및 4) 상기 비아 홀 패턴을 매립하여 배선이 형성되도록 전극층을 형성하는 단계;를 포함하며, 상기 2) 단계 내지 4) 단계를 반복하여 재생된 변경 회로층이 다층 형성되는 것을 특징으로 한다.
또한, 본 발명에서는 상기 2) 단계에서의 절연막은 질화알루미늄(AIN)막으로 화학기상증착법에 의해 형성되는 것을 특징으로 한다.
또한, 본 발명에서는 상기 3) 단계에서의 비아 홀 패턴은 각각의 층마다 포토 레지스터(PR)를 도포하고 노광 및 현상공정, 그리고 에칭 공정을 거쳐 형성되는 것을 특징으로 한다.
또한, 본 발명에서는 상기 4) 단계에서의 전극층은 도금 또는 화학기상증착법에 의해 형성되는 것을 특징으로 한다.
또한, 본 발명에서는 상기 1) 단계 수행시 상기 공통 회로층 상에 기존의 변경 회로층에 포함되는 전극층과 상기 전극층을 메우는 세라믹층이 잔류하도록 제거하는 것을 특징으로 한다.
이와 같은 본 발명의 프로브 카드용 스페이스 트랜스포머의 재생방법은, 재 생할 스페이스 트랜스포머에서 변경 가능한 회로층을 제거한 후 공통으로 사용되는 회로층을 재활용하기 위해 공통 회로층 상에 디바이스에 맞는 회로들을 추가로 적층하여 변경 회로층을 완성하므로 제작시간 단축 및 제조단가가 감소되고, 비아 홀 패턴의 형성시 감광막을 사용한 포토에칭(Photo-Etching) 공정으로 진행함으로써 비아 홀의 사이즈를 원하는 구경대로 형성할 수 있기 때문에 미세패턴 구현 및 정밀 가공이 가능한 효과가 있다.
이하, 본 발명의 프로브 카드용 스페이스 트랜스포머의 재생방법을 첨부도면을 참조하여 일 실시 예를 들어 설명하면 다음과 같다.
본 발명의 바람직한 일 실시 예에 따른 프로브 카드용 스페이스 트랜스포머의 재생방법은 도 2 및 도 3에 도시된 바와 같이 변경 회로층 제거 단계; 절연막 증착 단계; 비아 홀 패턴 형성 단계; 비아 홀 패턴 매립 단계; 전극층 형성 단계; 마감 절연막 형성단계; 비아 홀 패턴 형성 단계; 및 비아 홀 패턴 매립 단계;를 포함하며, 전극층 형성 단계 후에 마감 절연막 형성단계; 비아 홀 패턴 형성 단계; 및 비아 홀 패턴 매립 단계;를 반복 수행하여 재생된 변경 회로층(120)이 공통 회로층(110) 상에 다층 형성된다.
특히, 상면에 잔류 전극층(112) 및 세라믹층(114)이 잔류하는 기존의 공통 회로층(110)은 디바이스(Device) 군별 공통으로 사용되는 회로 부분(도면 2의 1 층~3층)을 나타내며, 변경 회로층(120)은 잔류 전극층(112) 및 세라믹층(114)이 잔류하는 기존의 공통 회로층(110) 상부에 디바이스에 따라 변경되는 회로(절연막과 전극층 및 절연막)를 나타낸다. (도면 2의 4층~5층)
변경 회로층 제거 단계는 기존 스페이스 트랜스포머의 변경 회로층을 공통 회로층 상에서 세라믹 폴리싱(Polishing) 공정 등에 의해 제거하는 단계이다. [도 3의 (a) 참조] 즉, 기존의 스페이스 트랜스포머에서 디바이스에 따라 변경 가능한 회로층을 먼저 세라믹 폴리싱 공정을 통해 제거하는 단계이다.
이때, 공통 회로층(110) 상에 기존의 변경 회로층의 최하단 표면에 포함되는 잔류 전극층(122)과 이 잔류 전극층(122)을 메우는 세라믹층(114)이 잔류하도록 제거한다. [도 3의 (b) 참조]
절연막 증착 단계는 폴리싱 단계 후에 기존의 변경 회로층이 제거된 공통 회로층(110) 상에 절연막을 증착하는 단계로, 최초 공통 회로층(110) 상의 잔류 전극층(112)을 절연막(122)이 감싸도록 증착하고 그 후 화학기상증착법(Chemical Vapor Deposition, CVD) 또는 도금 공정에 의해 적층 형성되는 금속전극(112)의 층간에 화학기상증착법에 의해 형성되는 질화알루미늄(AIN)막이다. [도 3의 (c) 참조]
비아 홀 패턴 형성 단계는 절연막(122) 상에 프로브 카드로 연결 또는 절연막 층마다 형성된 전극층(126)을 상호 연결하도록 비아 홀 패턴(124)이 형성되는 단계이다. [도 3의 (c) 참조]
더욱이, 비아 홀 패턴 형성 단계는 절연막(122) 상에 다수 형성하고 이에 각각의 내부를 전극층(126)과 같이 구리(Cu) 등으로 비아 홀 패턴 매립 단계에 의해 메워 접점화되고, 이에 프로브 카드에 연결하거나, 층간 절연막(122)에 각각 형성되어 층간 전극층(126)을 상호 연결하도록 내부를 전극층(126)과 같이 구리(Cu) 등으로 비아 홀 패턴 매립 단계에 의해 메울 수 있도록 비아 홀 패턴(124)을 형성하는 단계로, 습식 에칭(Wet etching) 공정에 의해 증착된 각각의 절연막(122) 층마다 포토 레지스터를 도포하고 노광 및 현상공정, 그리고 에칭공정을 거치면서 패턴에 따라 포토 레지스터를 제거하여 최종적으로 형성되는 것이다.
그리고 비아 홀 패턴 형성 단계에 의한 비아 홀 패턴(124) 형성시 포토 레지스터(PR: 감광막)를 사용한 포토 에칭(Photo-Etching) 공정을 이용함으로써 비아 홀의 사이즈를 원하는 구경대로 형성할 수 있기 때문에 나노미터(㎚) 급 이하의 프로브 카드 제작시 필수적으로 요구된다.
여기서, 최상의 절연막(122) 상에 형성된 비아 홀 패턴(124)은 그 내부에 구리 등을 충진하여 프로브 카드에 연결되도록 통로가 형성되는 것이다.
비아 홀 패턴 매립 단계는 비아 홀 패턴(124)을 금속물질로 매립하여 잔류 전극층(112) 및 하부 전극층(112)과 연결되도록 하는 단계이다.
전극층 형성 단계는 비아 홀 패턴(124)을 매립하여 배선이 형성되도록 공통 회로층(110) 상에 설정 패턴의 전극층(126)을 형성하는 단계로, 전극층(126)은 공통 회로층(110) 표면과 층간 절연막(122)마다 설정 패턴으로 패터닝하여 금속 배선 회로를 형성하되, 저융점의 고전도 재료인 구리(Cu)나 알루미늄(Al) 등이 사용되고 있으며, 이는 화학기상증착법 또는 도금 공정 등에 의해 형성된다. [도 3의 (d) 참조]
이때, 도금 공정에 의해 형성되는 전극층(126)의 경우 구리막 또는 알루미늄막을 전극층(126) 상에 도금(鍍金)하고 필요한 배선부분을 마스크(mask)를 통한 포토(Photo) 공정에 의해 형성시키게 된다.
더욱이, 전극층 형성 단계는 잔류 전극층(112)과 세라믹층(114)을 감싸는 전극층(126)을 화학기상증착법(또는 도금)하고 프로브 카드로 연결되는 비아 홀 패턴(124)과 이 비아 홀 패턴(124)으로부터 연결되어 외곽쪽으로 패터닝 되어 있는 전극을 포함한다.
특히, 절연막 증착 단계; 비아 홀 패턴 형성 단계; 비아 홀 패턴 매립 단계; 및 전극층 형성 단계를 반복 수행하여 기존의 공통 회로층(110) 상에 절연막(122) 및 전극층(126)이 순차 적층되면서 변경 회로층(120)을 형성한다.
그 후, 상술한 단계와 동일한 방법으로 마감 절연막(128) 형성을 위한 마감 절연막 형성단계; 비아 홀 패턴 형성 단계; 및 비아 홀 패턴 매립 단계;를 반복 수행하여 재생된 변경 회로층(120)이 공통 회로층(110) 상에 다층 형성되어 공정이 완료되며, 이러한 상술 과정을 필요한 층만큼 반복하여 수행하면, 새로운 디바이스가 요구하는 스페이스 트랜스포머(100)의 제작이 완료된다. [도 3의 (e), (f) 참조]
이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 본 발명의 보호범위는 상기 실시 예에 한정되는 것이 아니며, 해당 기술분야의 통상의 지식을 갖는 자라면 본 발명의 사상 및 기술영역 으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래의 프로브 카드용 스페이스 트랜스포머를 도시한 개략도이다.
도 2는 본 발명의 프로브 카드용 스페이스 트랜스포머의 재생방법을 통해 재생된 스페이스 트랜스포머를 도시한 개략도이다.
도 3은 상기 프로브 카드용 스페이스 트랜스포머의 재생방법의 공정도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100: 스페이스 트랜스포머 110: 공통 회로층
112: 잔류 적극층 114: 세라믹층
120: 변경 회로층 122: 절연막
124: 비아 홀 패턴 126: 전극층
128: 마감 절연막
Claims (5)
1) 스페이스 트랜스포머의 변경 회로층을 공통 회로층 상에서 폴리싱 공정에 의해 제거하는 단계;
2) 상기 변경 회로층이 제거된 상기 공통 회로층 상에 절연막을 증착하는 단계;
3) 상기 절연막 상에 프로브 카드로 연결 또는 절연막 층마다 형성된 전극층을 상호 연결하도록 비아 홀 패턴이 형성되는 단계; 및
4) 상기 비아 홀 패턴을 매립하여 배선이 형성되도록 전극층을 형성하는 단계;를 포함하며,
상기 2) 단계 내지 4) 단계를 반복하여 재생된 변경 회로층이 다층 형성되는 것을 특징으로 하는 프로브 카드용 스페이스 트랜스포머의 재생방법.
제 1항에 있어서,
상기 2) 단계에서의 절연막은 질화알루미늄(AIN)막으로 화학기상증착법에 의해 형성되는 것을 특징으로 하는 프로브 카드용 스페이스 트랜스포머
제 1항에 있어서,
상기 3) 단계에서의 비아 홀 패턴은 각각의 층마다 포토 레지스터(PR)를 도포하고 노광 및 현상공정, 그리고 에칭공정을 거쳐 형성되는 것을 특징으로 하는 프로브 카드용 스페이스 트랜스포머의 재생방법.
제 1항에 있어서,
상기 4) 단계에서의 전극층은 도금 또는 화학기상증착법에 의해 형성되는 것을 특징으로 하는 프로브 카드용 스페이스 트랜스포머의 재생방법.
제 1항에 있어서,
상기 1) 단계 수행시 상기 공통 회로층 상에 기존의 변경 회로층에 포함되는 전극층과 상기 전극층을 메우는 세라믹층이 잔류하도록 제거하는 것을 특징으로 하는 프로브 카드용 스페이스 트랜스포머의 재생방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090081159A KR20110023343A (ko) | 2009-08-31 | 2009-08-31 | 프로브 카드용 스페이스 트랜스포머의 재생방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090081159A KR20110023343A (ko) | 2009-08-31 | 2009-08-31 | 프로브 카드용 스페이스 트랜스포머의 재생방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20110023343A true KR20110023343A (ko) | 2011-03-08 |
Family
ID=43931477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090081159A KR20110023343A (ko) | 2009-08-31 | 2009-08-31 | 프로브 카드용 스페이스 트랜스포머의 재생방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20110023343A (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9607754B2 (en) | 2012-12-21 | 2017-03-28 | Semcns Co., Ltd | Pre space transformer, space transformer manufactured using the pre space transformer, and semiconductor device inspecting apparatus including the space transformer |
KR101870739B1 (ko) | 2017-02-28 | 2018-06-29 | 와이엠씨 주식회사 | 프로브카드용 공간 변환기 제조방법 및 이에 의해 제조된 프로브카드용 공간 변환기 |
KR102062103B1 (ko) | 2018-09-20 | 2020-02-11 | 주식회사 우진더블유티피 | 스페이스 트랜스포머의 제조방법 |
KR102232858B1 (ko) | 2020-01-08 | 2021-03-26 | 주식회사 우진더블유티피 | 공간변환기의 제조방법 |
-
2009
- 2009-08-31 KR KR1020090081159A patent/KR20110023343A/ko not_active Application Discontinuation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9607754B2 (en) | 2012-12-21 | 2017-03-28 | Semcns Co., Ltd | Pre space transformer, space transformer manufactured using the pre space transformer, and semiconductor device inspecting apparatus including the space transformer |
US9947457B2 (en) | 2012-12-21 | 2018-04-17 | Semcns Co., Ltd. | Pre space transformer, space transformer manufactured using the pre space transformer, and semiconductor device inspecting apparatus including the space transformer |
KR101870739B1 (ko) | 2017-02-28 | 2018-06-29 | 와이엠씨 주식회사 | 프로브카드용 공간 변환기 제조방법 및 이에 의해 제조된 프로브카드용 공간 변환기 |
KR102062103B1 (ko) | 2018-09-20 | 2020-02-11 | 주식회사 우진더블유티피 | 스페이스 트랜스포머의 제조방법 |
KR102232858B1 (ko) | 2020-01-08 | 2021-03-26 | 주식회사 우진더블유티피 | 공간변환기의 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101441632B1 (ko) | 글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머 | |
KR100941691B1 (ko) | 감광성 유리 기판, 이의 제조 방법 및 반도체 프로브 칩 | |
US12019111B2 (en) | Manufacturing method of a multi-layer for a probe card | |
JP7299952B2 (ja) | 半導体ユニットのテスト方法 | |
US20230411435A1 (en) | Semiconductor device and manufacturing method therefor, and chip bonding structure | |
KR20110023343A (ko) | 프로브 카드용 스페이스 트랜스포머의 재생방법 | |
KR20090035766A (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
KR20110020098A (ko) | 프로브 카드용 스페이스 트랜스포머 및 그 제조방법 | |
KR20120092915A (ko) | 프로브 카드용 세라믹 기판 제조 방법 | |
US9275960B2 (en) | Integrated circuit formed using spacer-like copper deposition | |
US20060162955A1 (en) | Test card assembly | |
KR101415635B1 (ko) | 폴리머 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 폴리머 기반 프로브 카드용 스페이스 트랜스포머 | |
US20080003819A1 (en) | Laser isolation of metal over alumina underlayer and structures formed thereby | |
CN105990285A (zh) | 半导体结构与其制备方法 | |
TW201110299A (en) | Multilayer semiconductor device and method for manufacturing multilayer semiconductor device | |
TWI623247B (zh) | Mass production method of preform of passive component | |
KR100811466B1 (ko) | 스페이스 트랜스포머 제조 방법 | |
CN114121793B (zh) | 一种多层金属布线层及其制备方法、封装结构 | |
JP7293360B2 (ja) | パッケージング基板及びこれを含む半導体装置 | |
KR100816211B1 (ko) | 노광 정렬 개선을 위한 반도체 장치 형성 방법 | |
TWI656605B (zh) | 線路板的製造方法 | |
CN117554658A (zh) | 探针卡基板的制备方法 | |
JP2000031317A (ja) | 半導体装置及び半導体素子搭載用基板の製造方法 | |
CN113437045A (zh) | 线路结构 | |
JP2022133442A (ja) | パッケージング基板及びこれを含む半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |