TWI735980B - 變容器、積體電路與形成變容器的方法 - Google Patents

變容器、積體電路與形成變容器的方法 Download PDF

Info

Publication number
TWI735980B
TWI735980B TW108137850A TW108137850A TWI735980B TW I735980 B TWI735980 B TW I735980B TW 108137850 A TW108137850 A TW 108137850A TW 108137850 A TW108137850 A TW 108137850A TW I735980 B TWI735980 B TW I735980B
Authority
TW
Taiwan
Prior art keywords
region
doping type
substrate
contact
varactor
Prior art date
Application number
TW108137850A
Other languages
English (en)
Other versions
TW202017186A (zh
Inventor
蘇亮宇
姚智文
段孝勤
雷明達
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202017186A publication Critical patent/TW202017186A/zh
Application granted granted Critical
Publication of TWI735980B publication Critical patent/TWI735980B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H01L27/0808—Varactor diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66174—Capacitors with PN or Schottky junction, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H01L29/66189—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors with PN junction, e.g. hybrid capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公開內容的各種實施例涉及一種變容器，所述變容器包括降低表面場（RESURF）區。在一些實施例中，變容器包含漂移區、閘極結構、一對的接觸區以及降低表面場區。漂移區位於基底內且具有第一摻雜類型。閘極結構上覆漂移區。接觸區位於基底內且上覆漂移區。此外，接觸區具有第一摻雜類型。閘極結構橫向夾在接觸區之間。降低表面場區位於基底中，在漂移區下方且具有第二摻雜類型。第二摻雜類型與第一摻雜類型相反。降低表面場區有助於耗盡閘極結構下方的漂移區，這降低變容器的最小電容且增大變容器的調諧範圍。

Description

變容器、積體電路與形成變容器的方法
本發明實施例是有關於一種變容器、積體電路與形成變容器的方法。
許多現代電子器件含有金屬氧化物半導體(metal-oxide-semiconductor，MOS)變容器。MOS變容器是一種半導體二極體，其電容取決於MOS變容器兩端的電壓。MOS變容器通常用作LC槽電壓控制振盪器(voltage controlled oscillator，VCO)的調諧部件。
本申請的一些實施例提供一種變容器，包括：漂移區，位於基底中且具有第一摻雜類型；閘極結構，位於所述漂移區上方；一對的接觸區，位於所述基底中，所述接觸區上覆所述漂移區，其中所述接觸區具有所述第一摻雜類型，且其中所述閘極結構橫向夾在所述接觸區之間；以及降低表面場區，位於所述基底 中，所述降低表面場區在所述漂移區下方，其中所述降低表面場區具有第二摻雜類型，且其中所述第二摻雜類型與所述第一摻雜類型相反。
此外，本申請的其他實施例提供一種積體電路，包括：半導體基底，包括具有第一摻雜類型的第一摻雜區，且進一步包括具有與所述第一摻雜類型相反的第二摻雜類型的第二摻雜區，其中所述第二摻雜區上覆所述第一摻雜區且在PN結處接觸所述第一摻雜區，且其中所述第二摻雜區從所述第一摻雜區延伸到所述半導體基底的頂部表面；以及閘極結構，包括閘極介電層和閘極電極，所述閘極介電層和所述閘極電極堆疊在所述半導體基底的所述頂部表面上，上覆所述第二摻雜區。
另外，本申請的其他實施例提供一種形成變容器的方法，所述方法包括：在基底內形成具有第一摻雜類型的降低表面場區；在所述基底內形成具有第二摻雜類型的漂移區，其中所述漂移區和所述降低表面場區形成為使得所述降低表面場區在所述漂移區下方；在所述基底上形成閘極結構；以及形成一對的接觸區，所述接觸區位於所述基底中且上覆所述漂移區，其中所述接觸區分別形成在所述閘極結構的相對側上且具有所述第二摻雜類型，且其中所述第一摻雜類型與所述第二摻雜類型相反。
(以下不進行段落編號，無符號者可填寫「無」)
100、200a、200b、200c、200d、200e、300a、300b、400、500、600、700a、700b、800a、800b、900、1000、1100、1200、1400、1500a、1500b:橫截面圖
102:基底
102b:塊狀區
108:RESURF區
114:第一接觸區
114e:第一延伸區
115:耗盡區
116:阱區
118:第二接觸區
118e:第二延伸區
120:第一端子
121:第二端子
122:閘極介電層
124:閘極電極
125、125a、125b:變容器
202:埋入植入區
204:突起部
302:絕緣結構
304:側壁間隔件
306:內連線結構
308:內連線介電層
310:通孔
310c:接觸通孔
402:導線
502:半導體基底
504:磊晶層
702、902、1102:摻雜劑
1300:方法
1302a、1302b、1302c、1304a、1304b、1304c、1306、1308、1310、1312:動作
Dd、Dw:深度
H:高度
L:閘極長度
Sa、Sb:間距
在結合附圖閱讀時通過以下詳細描述最好地理解本公開 的實施例內容的各方面。應注意，根據行業中的標準慣例，各種特徵未按比例繪製。實際上，為論述清晰起見可任意增大或減小各種特徵的尺寸。
圖1是包含具有RESURF區的MOS變容器的積體電路(integrated circuit，IC)的一些實施例的橫截面圖。
圖2A至圖2E是圖1的IC的各種替代實施例的橫截面圖。
圖3A和圖3B是圖1的IC的各種更詳細實施例的橫截面圖，其中IC包括額外特徵。
圖4是包含一對MOS變容器的IC的一些實施例的橫截面圖。
圖5、圖6、圖7A、圖7B、圖8A、圖8B以及圖9至圖12是用於形成包含具有RESURF區的變容器的IC的方法的各種實施例的橫截面圖。
圖13是圖5、圖6、圖7A、圖7B、圖8A、圖8B以及圖9至圖12的方法的一些實施例的框圖。
圖14是通過磊晶形成RESURF區和阱區的方法的一些實施例的橫截面圖。
圖15A和圖15B是用於形成RESURF區和阱區的方法的一些實施例的橫截面圖，其中阱區形成在RESURF區之後形成的磊晶層中。
本公開的實施例內容提供用於實施本公開內容的不同特 徵的許多不同實施例或實例。下文描述元件和佈置的特定實例以簡化本公開內容。當然，這些元件和佈置只是實例且並不意欲為限制性的。舉例來說，在以下描述中，第一特徵在第二特徵上方或在第二特徵上的形成可包含第一特徵與第二特徵直接接觸地形成的實施例，且還可包含額外特徵可在第一特徵與第二特徵之間形成使得第一特徵與第二特徵可不直接接觸的實施例。另外，本公開的實施例內容可以在各種實例中重複附圖標號和/或字母。這種重複是出於簡化和清晰的目的，且本身並不規定所論述的各種實施例和/或配置之間的關係。
此外，為便於描述，本文可使用例如“下方”、“在...下”、“下部”、“上方”、“上部”等的空間相對術語來描述一個元件或特徵與另一元件或特徵的關係，如圖中所示出。除圖中所描繪的取向之外，空間相對術語意欲涵蓋器件在使用或操作中的不同取向。裝置可以其它方式定向(旋轉90度或處於其它取向)且本文所使用的空間相對描述詞同樣可相應地進行解釋。
典型的金屬氧化物半導體(MOS)變容器包含在位於基底內的N型阱區上方的閘極結構。N+型接觸區位於基底中，上覆N型阱，且分別沿著閘極結構的相對側壁。閘極結構包括安置在閘極氧化層上方的閘極電極。從閘極電極到N+型接觸區施加電壓改變了MOS變容器的電容。增大電壓使沿閘極電極的N型阱中的電子的濃度增大，從而減小N+型接觸區之間的電阻且增大MOS變容器的電容。繼續增大電壓會使電容增大，直到達到最大電容 為止。
降低電壓使沿閘極電極的N型阱中的電子的濃度減小，從而增大N+型接觸區之間的電阻且減小MOS變容器的電容。在特定電壓下，當降低MOS變容器兩端的電壓時，耗盡區形成在N型阱中。此外，繼續降低電壓使耗盡區延伸到N型阱中的深度增大，直到達到最大耗盡深度為止。在最大耗盡深度處，MOS變容器達到其最小電容。最大電容與最小電容的比率定義MOS變容器的調諧範圍。調諧範圍越大越好，這是因為較大的調諧範圍為電路設計者提供了更大的靈活性。
增大N型阱的摻雜濃度使N型阱的電阻降低並增大MOS變容器的Q因數。然而，增大的摻雜濃度使最大耗盡深度減小。這反過來增大MOS變容器的最小電容，且減小MOS變容器的調諧範圍。因此，在Q因數與調諧範圍之間存在妥協。
本公開內容的各種實施例涉及一種變容器，所述變容器包括降低表面場(reduced surface field，RESURF)區。在一些實施例中，變容器位於基底上且包括漂移區、閘極結構、一對的接觸區以及RESURF區。漂移區位於基底內且具有第一摻雜類型。閘極結構上覆漂移區。接觸區位於基底內且上覆漂移區。此外，接觸區具有第一摻雜類型。閘極結構橫向夾在接觸區之間。RESURF區位於基底中，在漂移區下方且具有第二摻雜類型。第二摻雜類型與第一摻雜類型相反。
RESURF區有助於耗盡閘極結構下方的漂移區。當變容 器處於耗盡模式時，對於給定電壓，具有RESURF區的耗盡大於沒有RESURF區的耗盡。此外，可利用RESURF區實現完全耗盡。由於變容器的電容隨著耗盡的增加而減小，所以包含RESURF區使最小電容減小。這反過來增大變容器的調諧範圍。由於耗盡增強，變容器的Q因數可增加，同時仍然保持良好的調諧範圍。舉例來說，可增大漂移區的摻雜濃度，或可減小閘極結構的閘極長度，以減小接觸區之間的電阻並提高Q因數。
參考圖1，提供包括變容器125的積體電路(IC)的一些實施例的橫截面圖100。變容器125安置在基底102上。基底102可為例如塊狀基底(例如塊狀矽基底)、絕緣體上矽(silicon-on-insulator，SOI)基底或一些其它合適的基底。在一些實施例中，基底102包括一個或多個磊晶層。變容器125包含RESURF區108，且進一步包含阱區116(在一些實施例中，其稱為漂移區)。RESURF區108和阱區116安置在基底102內且上覆基底102的塊狀區102b。此外，阱區116上覆RESURF區108。RESURF區108和阱區116具有相反的摻雜類型，且在變容器125的使用期間，RESURF區108有助於在基底102中形成耗盡區115。
第一接觸區114和第二接觸區118安置在基底102內，上覆阱區116。此外，第一接觸區114和第二接觸區118分別沿著閘極結構的相對側壁。第一接觸區114和第二接觸區118具有相同的摻雜類型，但比阱區116具有更高的摻雜濃度，且在變容器125的第一端子120處電耦合在一起。閘極結構上覆阱區116，橫 向位於第一接觸區114與第二接觸區118之間。閘極結構包括閘極介電層122，且進一步包括上覆閘極介電層122的閘極電極124。變容器125的第二端子121電耦合到閘極電極124。
在一些實施例中，在變容器125的操作期間，變容器125取決於從變容器125的第二端子121施加到變容器125的第一端子120的電壓而在狀態之間變化。變容器125可例如處於積聚狀態，其中大多數載流子沿著閘極結構積聚在阱區116中。變容器125可例如處於耗盡狀態，其中大多數載流子沿著閘極結構從阱區116部分或完全耗盡。在阱區116是N型的情況下，大多數載流子是電子。在阱區116是P型的情況下，大多數載流子是電洞。此外，變容器125的電容取決於從變容器125的第二端子121施加到變容器125的第一端子120的電壓而在最小電容與最大電容之間變化。在阱區116是N型的情況下，增大電壓使電容增大，且降低電壓使電容減小。在阱區116是P型的情況下，增大電壓使電容減小，且降低電壓使電容增大。
當變容器125處於耗盡狀態時，耗盡區115形成在基底102中，上覆阱區116。此外，當變容器125處於耗盡狀態時，將變容器125兩端的電壓朝向最小電容處的電壓移動使耗盡區115延伸到基底102中的深度Dd增大，直到達到最大耗盡深度為止。因此，隨著耗盡區115的耗盡深度Dd增大，變容器125的電容減小。此外，在最大耗盡深度處，變容器125具有其最小電容。
通過包含RESURF區108，基底102在閘極結構下更容 易耗盡，由此增大最大耗盡深度。在一些實施例中，可在閘極結構下實現完全耗盡，使得耗盡區115從基底102的頂部表面延伸到RESURF區108。由於最大耗盡深度的增大，變容器125的最小電容減小，且變容器125的調諧範圍增大。如上所述，調諧範圍可為例如最大電容與最小電容的比率。此外，由於變容器125的調諧範圍的增大，變容器125的Q因數可增大，同時仍然保持較大的調諧範圍。舉例來說，可通過增大阱區116的摻雜濃度和/或通過減小閘極結構的閘極長度L來增大Q因數。
在一些實施例中，RESURF區108的頂部表面與第一接觸區114和第二接觸區118的底部表面之間的第一間距Sa為約1奈米至1000奈米、約1奈米至500奈米、約500奈米至1000奈米或一些其它合適的值。此外，在一些實施例中，第一間距Sa小於約1000奈米、約500奈米、約10奈米或一些其它合適的值。在一些實施例中，RESURF區108的頂部表面與基底102的頂部表面之間的第二間距Sb為約50奈米至1000奈米、約50奈米至500奈米、約500奈米至1000奈米或一些其它合適的值。在一些實施例中，阱區116從基底102的頂部表面延伸到基底102中，延伸到約10奈米至1000奈米、約10奈米至500奈米、約500奈米至1000奈米或一些其它合適的值的深度Dw。在一些實施例中，RESURF區108具有約50奈米至1000奈米、約50奈米至500奈米、約500奈米至1000奈米或一些其它合適值的高度H。
在一些實施例中，阱區116摻雜有N型摻雜劑，且 RESURF區108摻雜有P型摻雜劑。在其它實施例中，阱區116摻雜有P型摻雜劑，且RESURF區108摻雜有N型摻雜劑。P型摻雜劑可例如為或包括硼、二氟硼基(例如BF2)、銦、一些其它合適的P型摻雜劑或前述的任何組合。阱區116的N型摻雜劑可例如為或包括磷、砷、銻、一些其它合適的N型摻雜劑或前述的任何組合。在一些實施例中，阱區116的摻雜濃度和/或RESURF區108的摻雜濃度為約1×1012原子每立方公分(atoms/cm3)至約1×1016原子每立方公分、約1×1012原子/立方公分至約1×1014原子/立方公分、約1×1014原子/立方公分至約1×1016原子/立方公分或一些其它合適的濃度。舉例來說，當阱區116和/或RESURF區108通過離子植入形成時，這類實施例可出現。在一些實施例中，阱區116的摻雜濃度和/或RESURF區108的摻雜濃度為約1×1015原子/立方公分至約1×1020原子/立方公分、約1×1015原子/立方公分至約1×1017原子/立方公分、約1×1017原子/立方公分至約1×1020原子/立方公分或一些其它合適的濃度。舉例來說，當阱區116和/或RESURF區108通過磊晶形成時，這類實施例可出現。
在一些實施例中，基底102包括半導體基底(未示出)，且進一步包括上覆半導體基底的磊晶層(未示出)。半導體基底可例如為塊狀單晶矽基底、一些其它合適的塊狀半導體基底、SOI基底或一些其它合適的半導體基底。磊晶層可例如為或包括單晶矽和/或一些其它合適的半導體材料。在基底102包括磊晶層的一些實施例中，阱區116和RESURF區108都可位於磊晶層中。在 基底102包括磊晶層的其它實施例中，阱區116位於磊晶層中且RESURF區108位於基底102中。在一些實施例中，基底102包括半導體基底、第一磊晶層(未示出)以及第二磊晶層(未示出)，其中半導體基底、第一磊晶層以及第二磊晶層以第一磊晶層在半導體基底與第二磊晶層之間堆疊。第一磊晶層和第二磊晶層可例如為或包括單晶矽和/或一些其它合適的半導體材料。在基底102包括第一磊晶層和第二磊晶層的一些實施例中，RESURF區108和阱區116分別位於第二磊晶層和第一磊晶層中。
參考圖2A，提供圖1的IC的一些替代實施例的橫截面圖200a，其中RESURF區108直接接觸第一接觸區114和第二接觸區118且具有分別與第一接觸區114和第二接觸區118的底部表面大致齊平的頂部表面。在一些實施例中，如果RESURF區108直接接觸第一接觸區114和第二接觸區118，那麼阱區116的面積在閘極電極124正下方減小，從而促進閘極電極124下方的基底102的完全耗盡。
參考圖2B，提供圖2A的IC的一些替代實施例的橫截面圖200b，其中埋入植入區202位於基底102中、在RESURF區108下方。在一些實施例中，埋入植入區202具有與阱區116相同的摻雜類型，且因此具有與RESURF區108相反的摻雜類型。舉例來說，埋入植入區202和阱區116都可為N型，且RESURF區108可為P型，反之亦然。在這類實施例中，耗盡區形成在埋入植入區202與RESURF區108之間的介面處，從而促進變容器125與 基底102的塊狀區102b之間的電絕緣。在一些實施例中，埋入植入區202具有與阱區116相同的摻雜類型，但是摻雜濃度較低。在一些實施例中，埋入植入區202直接接觸阱區116。
參考圖2C，提供圖1的IC的一些替代實施例的橫截面圖200c，其中RESURF區108直接接觸第一接觸區114和第二接觸區118且具有分別高於第一接觸區114和第二接觸區118的底部表面的頂部表面。
參考圖2D，提供圖1的IC的一些替代實施例的橫截面圖200d，其中RESURF區108具有向上突起部204，所述向上突起部在閘極結構正下方的位置處朝向閘極結構向上延伸。此外，向上突起部204保持與第一接觸區114和第二接觸區118間隔開。在一些實施例中，向上突起部204延伸到分別高於第一接觸區114和第二接觸區118的底部表面的位置。在一些實施例中，如果向上突起部204的頂部表面分別高於第一接觸區114和第二接觸區118的底部表面，那麼第二間距Sb減小。這部分地有助於更快地達成基底102的完全耗盡。
參考圖2E，提供圖2D的IC的一些替代實施例的橫截面圖200e，其中第一接觸區114和第二接觸區118是圓形的。此外，使向上突起部204成圓形以符合第一接觸區114和第二接觸區118，同時通過阱區116來保持與第一接觸區114和第二接觸區118間隔開。
如圖2C至圖2D中的每一個中所見，RESURF區108的 頂部表面分別高於第一接觸區114和第二接觸區118的底部表面。在一些實施例中，這減小第二間距Sb。這部分地有助於更快地達成基底102的完全耗盡。
雖然使用圖2A中的變容器125的實施例示出圖2B的埋入植入區202，但應理解，埋入植入區202可與圖1和圖2C至圖2E中的任一個中的變容器125的實施例一起使用。如此，在圖1和圖2C至圖2E中的任一個中，埋入植入區202可位於RESURF區108的正下方。雖然使用圖1中的變容器125的實施例示出圖2D的向上突起部204，但是向上突起部204可與圖2A至圖2C中的任一個中的變容器125的實施例一起使用。類似地，雖然使用圖1中的變容器125的實施例示出圖2E的向上突起部204，但是向上突起部204可與圖2A至圖2C中的任一個中的變容器125的實施例一起使用。
參考圖3A，提供圖1的IC的一些更詳細實施例的橫截面圖300a，其中絕緣結構302延伸到基底102的上表面或頂部表面，以在變容器125與相鄰器件之間提供電絕緣。絕緣結構302包含分別位於變容器125的相對側上的一對絕緣段，且變容器125夾在絕緣段之間。在一些實施例中，絕緣結構302包含介電材料，和/或為淺溝槽絕緣(shallow trench isolation，STI)結構、深溝槽絕緣(deep trench isolation，DTI)結構或一些其它合適的絕緣結構。
側壁間隔件304位於閘極電極124和閘極介電層122的 側壁上且包括一對側壁間隔件段。側壁段分別上覆第一接觸區114的第一延伸區114e和第二接觸區118的第二延伸區118e。側壁間隔件304是電介質，且可為或可包括例如氧化矽、氮化矽、氮氧化矽、一些其它合適的電介質或前述的任何組合。
內連線結構306覆蓋變容器125，且包括內連線介電層308和多個接觸通孔310c。內連線介電層308容納多個接觸通孔310c，且可例如為或可包括氧化矽、低κ電介質、一些其它合適的電介質或前述的任何組合。如本文中所使用，低κ電介質可例如為介電常數κ小於約3.9、3、2或1的電介質。接觸通孔310c分別上覆且電耦合至閘極電極124以及第一接觸區114和第二接觸區118。第一接觸區114和第二接觸區118相對於阱區116的高摻雜濃度和/或第一接觸區114和第二接觸區118上的矽化物(未示出)可例如在第一接觸區114和第二接觸區118與接觸通孔310c中的相應一個之間提供電阻耦合(ohmic coupling)。接觸通孔310c可例如為或可包括銅、鋁銅、鋁、鎢、一些其它金屬和/或導電材料或前述的任何組合。
參考圖3B，提供圖3A的IC的一些替代實施例的橫截面圖300b，其中省略了絕緣結構302，且變容器125形成在檯面上。
參考圖4，提供包括第一變容器125a和第二變容器125b的IC的一些實施例的橫截面圖400。第一變容器125a和第二變容器125b各自作為圖3A的變容器125而示出和描述，由此第一變容器125a和第二變容器125b各自包括阱區116和RESURF區 108。在一些實施例中，第一變容器125a的RESURF區108和阱區116分別是P型和N型，而第二變容器125b的RESURF區108和阱區116分別是N型和P型，反之亦然。
內連線結構306包括多個通孔310(包含接觸通孔310c)，且進一步包含多條導線402。為便於說明，僅通孔310中的一些標記為310，且僅導線402中的一些標記為402。此外，僅接觸通孔310c中的一些標記為310c。通孔310和導線402交替堆疊在內連線介電層308中，以定義導電路徑。舉例來說，通孔310和導線402可定義使第一變容器125a的第一接觸區114和第二接觸區118電短路的第一導電路徑，和/或可定義使第二變容器125b的第一接觸區114和第二接觸區118電短路的第二導電路徑。
雖然圖3A和圖3B的IC是使用圖1中的變容器125的實施例而示出的，但應理解，圖2A至圖2E中的任一個中的變容器125的實施例可替代地用於圖3A和圖3B中。類似地，雖然圖4的IC是使用圖1中的變容器125的實施例而示出的，但應理解，圖2A至圖2E中的任一個中的變容器125的實施例可替代地用於圖4中。
參考圖5、圖6、圖7A、圖7B、圖8A、圖8B以及圖9至圖12，提供用於形成包含具有RESURF區的變容器的IC的方法的各種實施例的橫截面圖500、橫截面圖600、橫截面圖700a、橫截面圖700b、橫截面圖800a、橫截面圖800b以及橫截面圖900至橫截面圖1200。使用圖3A中的變容器的實施例來示出所述方 法。儘管這樣，所述方法可用於形成圖1、圖2A至圖2E以及圖3B中的任一個中的變容器的實施例。另外，如下文看到的，圖8A和圖8B是圖7A和圖7B的替代方案。因此，在所述方法的後閘極實施例中，所述方法可從圖5和圖6繼續到圖7A和圖7B，且隨後從圖7A和圖7B繼續到圖9至圖12(跳過圖8A和圖8B)。此外，在所述方法的先閘極實施例中，所述方法可從圖5和圖6繼續到圖8A和圖8B(跳過圖7A和圖7B)，且隨後從圖8A和圖8B繼續到圖9至圖12。
儘管參考方法描述了圖5、圖6、圖7A、圖7B、圖8A、圖8B以及圖9至圖12中示出的橫截面圖500、橫截面圖600、橫截面圖700a、橫截面圖700b、橫截面圖800a、橫截面圖800b以及橫截面圖900至橫截面圖1200，但應理解，圖5、圖6、圖7A、圖7B、圖8A、圖8B以及圖9至圖12中示出的結構不限於所述方法，而是可獨立於所述方法。儘管圖5、圖6、圖7A、圖7B、圖8A、圖8B以及圖9至圖12描述為一系列動作，但應理解，這些動作並不限於在其它實施例中可改變動作的順序，且所公開的方法也適用於其它結構。在其它實施例中，所示出和/或描述的一些動作可全部或部分地省略。
如圖5的橫截面圖500所示出，提供基底102。在一些實施例中，基底102包括半導體基底502和磊晶層504。半導體基底502可例如為塊狀單晶矽基底、一些其它合適的塊狀半導體基底、絕緣體上矽(SOI)基底或一些其它合適的半導體基底。磊晶層 504可例如為或包括單晶矽和/或一些其它合適的半導體材料。在其它實施例中，省略磊晶層504，使得基底102和半導體基底502是同一個。
在基底102包括磊晶層504的實施例中，基底102的提供可例如包括在半導體基底502上形成磊晶層504。磊晶層504可例如通過分子束磊晶(molecular beam epitaxy，MBE)、氣相磊晶(vapor phase epitaxy，VPE)、液相磊晶(liquid phase epitaxy，LPE)、一些其它合適的磊晶製程或前述的任何組合來形成。
如圖6的橫截面圖600所示出，形成絕緣結構302。絕緣結構302延伸到基底102的上表面或頂部表面，且包括一對橫向間隔開的絕緣段。此外，絕緣結構302包括氧化矽和/或一些其它合適的介電材料。在一些實施例中，絕緣結構302的形成包括圖案化基底102以形成溝槽且用介電材料填充溝槽。
如圖7A的橫截面圖700a所示出，在基底102中形成RESURF區108和阱區116，使得阱區116上覆RESURF區108。此外，利用相反的摻雜類型形成阱區116和RESURF區108。RESURF區108和阱區116可例如通過離子植入和/或一些其它合適的摻雜製程形成，其中摻雜劑702添加到基底102。在一些實施例中，RESURF區108在阱區116之前形成。在其它實施例中，阱區116在RESURF區108之前形成。在一些實施例中，阱區116摻雜有N型摻雜劑且RESURF區108摻雜有P型摻雜劑。在其它實施例中，阱區116摻雜有P型摻雜劑且RESURF區108摻雜有 N型摻雜劑。P型摻雜劑可例如為或包括硼、二氟硼基、銦、一些其它合適的P型摻雜劑或前述的任何組合。阱區116的N型摻雜劑可例如為或包括磷、砷、銻、一些其它合適的N型摻雜劑或前述的任何組合。在一些實施例中，阱區116的摻雜濃度和/或RESURF區108的摻雜濃度為約1×1012原子/立方公分至約1×1016原子/立方公分、約1×1012原子/立方公分至約1×1014原子/立方公分、約1×1014原子/立方公分至約1×1016原子/立方公分或一些其它合適的濃度。
雖然RESURF區108和阱區116示出為分別形成在磊晶層504和半導體基底502中，但是在替代實施例中，RESURF區108和阱區116都可形成在磊晶層504中。此外，雖然RESURF區108和阱區116示出為在絕緣結構302之後形成，但是在替代實施例中，絕緣結構302可在RESURF區108和阱區116之後形成。雖然RESURF區108和阱區116分別示出為半導體基底502和磊晶層504的區，但是在替代實施例中，RESURF區108和阱區116可例如為形成在半導體基底502上的分立磊晶層。
如圖7B的橫截面圖700b所示出，閘極介電層122和閘極電極124形成為堆疊在阱區116上。閘極介電層122可例如為或包括氧化矽、氧化鉿、一些其它合適的高κ電介質、一些其它合適的電介質或前述的任何組合。如本文中所使用，高κ電介質可例如為介電常數κ大於約3.9、10或20的電介質。閘極電極124可例如為或包括摻雜多晶矽、金屬、一些其它合適的導電材料或 前述的任何組合。
在一些實施例中，用於形成閘極介電層122和閘極電極124的製程包括：在基底102上沉積介電層；在介電層上沉積導電層；以及將介電層和導電層圖案化成閘極介電層122和閘極電極。沉積可例如通過以下來執行：化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)、一些其它合適的沉積製程或前述的任何組合。圖案化可例如通過光刻/蝕刻製程和/或一些其它合適的圖案化製程來執行。
如上所述，圖7A和圖7B涉及所述方法的後閘極實施例，這是因為閘極介電層122和閘極電極124在阱區116和RESURF區108之後形成。對於在阱區116和RESURF區108之前形成閘極介電層122和閘極電極124的方法的先閘極實施例，可替代地執行圖8A和圖8B中的動作來代替圖7A和圖7B中的動作。
如圖8A的橫截面圖800a所示出，閘極介電層122和閘極電極124形成為堆疊在基底102上。閘極介電層122和閘極電極124可例如如參考圖7B所描述來執行。如圖8B的橫截面圖800b所示出，通過閘極介電層122和閘極電極124，在基底102中形成RESURF區108和阱區116。阱區116和RESURF區108可例如如參考圖7A所描述來形成。雖然RESURF區108和阱區116示出為分別形成在磊晶層504和半導體基底502中，但是在替代實施例中，RESURF區108和阱區116都可形成在磊晶層504中。在一些實施例中，在執行離子植入製程以形成前述區之後，可執行 退火製程以啟動注入的摻雜劑。
在一些實施例中，圖8A和圖8B中示出和描述的先閘極實施例可減少RESURF區108和阱區116暴露於的熱處理的量。舉例來說，因為在形成閘極介電層122和閘極電極124之後形成RESURF區108和阱區116，所以在形成閘極介電層122和閘極電極124時，RESURF區108和阱區116不暴露於熱處理使用。通過減少RESURF區108和阱區116暴露於的熱處理的量，RESURF區108和阱區116中的摻雜劑的擴散減少，且因此可更嚴格地控制RESURF區108和阱區116的摻雜分佈。這反過來可增強正在形成的變容器的性能。
無論是執行圖7A和圖7B中的動作，還是執行圖8A和圖8B的動作，所述方法接下來繼續到圖9中的動作。如圖9的橫截面圖900所示出，第一延伸區114e和第二延伸區118e形成在基底102中，上覆阱區116。此外，第一延伸區114e和第二延伸區118e分別沿著閘極電極124的相對側壁形成。第一延伸區114e和第二延伸區118e具有與阱區116相同的摻雜類型，且在一些實施例中，具有比阱區116更大的摻雜濃度。舉例來說，第一延伸區114e和第二延伸區118e以及阱區116可為N型。第一延伸區114e和第二延伸區118e可例如通過離子植入和/或一些其它合適的摻雜製程形成，其中摻雜劑902添加到基底102。
如圖10的橫截面圖1000所示出，側壁間隔件304形成在閘極電極124的側壁上，且包括一對側壁間隔件段。側壁間隔 件段分別上覆第一延伸區114e和第二延伸區118e且分別位於閘極電極124的相對側壁上。在一些實施例中，用於形成側壁間隔件304的製程包括沉積覆蓋閘極電極124並裝襯閘極電極124的側壁的介電層，且隨後執行回蝕刻到介電層中以形成側壁間隔件304。
如圖11的橫截面圖1100所示出，第一接觸區114和第二接觸區118形成在基底102中，分別與第一延伸區114e和第二延伸區118e重疊。第一接觸區114和第二接觸區118具有與第一延伸區114e和第二延伸區118e相同的摻雜類型，但是具有比第一延伸區114e和第二延伸區118e更大的摻雜濃度。第一接觸區114和第二接觸區118可例如通過離子植入和/或一些其它合適的摻雜製程形成，其中摻雜劑1102添加到基底102。
如圖12的橫截面圖1200所示出，內連線結構306形成在圖11的結構上。內連線結構306僅部分地示出，包括內連線介電層308和多個接觸通孔310c。接觸通孔310c位於內連線介電層308中，且分別從閘極電極124以及第一接觸區114和第二接觸區118延伸。內連線介電層308可例如通過CVD、PVD、一些其它合適的沉積製程或前述的任何組合來形成。接觸通孔310c可例如通過以下步驟形成：圖案化內連線介電層308以利用接觸通孔310c的圖案形成通孔開口；沉積填充通孔開口且覆蓋內連線介電層308的導電層；以及對導電層執行平面化直到達到內連線介電層308為止。圖案化可例如通過光刻/蝕刻製程和/或一些其它合適的圖案化製程來執行。沉積可例如通過CVD、PVD、無電極電鍍、電鍍、 一些其它合適的沉積製程或前述的任何組合來執行。平面化可例如通過CMP和/或一些其它合適的平面化製程來執行。
參考圖13，提供用於圖5、圖6、圖7A、圖7B、圖8A、圖8B以及圖9至圖12的方法的方法1300的一些實施例的方法1300。在所述方法的先閘極實施例中，執行1302a至1302c中的動作。在所述方法的後閘極實施例中，執行動作1304a至1304c來代替1302a至1302c中的動作。
在1302a處，在基底上方形成閘極結構。圖8A示出對應於動作1302a的一些實施例的橫截面圖800a。
在1302b處，在閘極結構下方形成包括第一摻雜類型的漂移區。圖8B示出對應於動作1302b的一些實施例的橫截面圖800b。
在1302c處，在漂移區下方形成包括第二摻雜類型的RESURF區。圖8B示出對應於動作1302c的一些實施例的橫截面圖800b。在替代實施例中，1302b和1302c的順序相反，使得漂移區在RESURF區之後形成。
在1304a處，在基底內形成包括第一摻雜類型的漂移區。圖7A示出對應於動作1304a的一些實施例的橫截面圖700a。
在1304b處，在漂移區下方形成包括第二摻雜類型的RESURF區。圖7A示出對應於動作1304b的一些實施例的橫截面圖700a。
在1304c處，在漂移區上方形成閘極結構。圖7B示出對 應於動作1304c的一些實施例的橫截面圖700b。在替代實施例中，1304a和1304b的順序相反，使得漂移區在RESURF區之後形成。
無論使執行1302a至1302c中的動作還是執行1304a至1304c中的動作，接下來都執行1306至1310中的動作。
在1306處，在基底中形成第一延伸區和第二延伸區，其中第一延伸區和第二延伸區包括第一摻雜類型，且形成在漂移區的相對端部處。圖9示出對應於動作1306的一些實施例的橫截面圖900。
在1308處，在閘極結構的側壁上形成側壁間隔件。圖10示出對應於動作1308的一些實施例的橫截面圖1000。
在1310處，分別形成與第一延伸區和第二延伸區重疊的第一接觸區和第二接觸區，其中第一接觸區和第二接觸區包括第一摻雜類型。圖11示出對應於動作1310的一些實施例的橫截面圖1100。
在1312處，在第一接觸區和第二接觸區以及閘極結構上方形成內連線結構。圖12示出對應於動作1312的一些實施例的橫截面圖1200。
儘管將方法1300示出和/或描述為一系列動作或事件，但應理解，所述方法不限於示出的順序或動作。因此，在一些實施例中，這些動作可以與所示出的不同的循序執行，和/或可同時執行。此外，在一些實施例中，所示出的動作或事件可細分為多個動作或事件，這些動作或事件可在單獨的時間執行或與其它動作 或子動作同時執行。在一些實施例中，可省略一些所示出的動作或事件，且可包含其它未示出的動作或事件。
參考圖14，橫截面圖1400示出可代替圖5、圖6以及圖7A中的動作來執行的動作，使得圖5、圖6、圖7A、圖7B、圖8A、圖8B以及圖9至圖12的方法可替代地從圖14繼續到圖7B，且隨後從圖7B繼續到圖9至圖12(跳過圖8A和圖8B)。如圖14的橫截面圖1400所示出，RESURF區108通過磊晶而在半導體基底502上形成，且阱區116隨後通過磊晶而在RESURF區108上形成。如此，RESURF區108是分立磊晶層，且阱區116是分立磊晶層。此外，出於執行圖7B以及圖9至圖12中的動作的目的，RESURF區108、阱區116以及半導體基底502共同定義基底102。
RESURF區108的磊晶和/或阱區116的磊晶可例如由MBE、VPE、LPE、一些其它合適的磊晶製程或前述的任何組合形成。此外，在執行RESURF區108的磊晶和/或阱區116的磊晶時，同時執行摻雜。在一些實施例中，阱區116的摻雜濃度和/或RESURF區108的摻雜濃度為約1×1015原子/立方公分至約1×1020原子/立方公分、約1×1015原子/立方公分至約1×1017原子/立方公分、約1×1017原子/立方公分至約1×1020原子/立方公分或一些其它合適的濃度。
參考圖15A和圖15B，橫截面圖1500a和橫截面圖1500b示出可代替圖5和圖6中的動作而執行的動作。如此，在所述方法的後閘極實施例中，圖5、圖6、圖7A、圖7B、圖8A、圖8B 以及圖9至圖12的方法可替代地從圖15A和圖15B繼續到圖7A和圖7B，且隨後從圖7A和圖7B繼續到圖9至圖12(跳過圖8A和圖8B)。此外，在所述方法的先閘極實施例中，圖5、圖6、圖7A、圖7B、圖8A、圖8B以及圖9至圖12的方法可替代地從圖15A和圖15B繼續到圖8A和圖8B，且隨後從圖8A和圖8B繼續到圖9至圖12(跳過圖7A和圖7B)。
如圖15A的橫截面圖1500a所示出，RESURF區108形成在半導體基底502中。RESURF區108可例如如參考圖7A所描述形成。
如圖15B的橫截面圖1500b所示出，磊晶層504形成在半導體基底502和RESURF區108上。磊晶層504可例如由MBE、VPE、LPE、一些其它合適的磊晶製程或前述的任何組合形成。
如上所述，接下來可針對後閘極實施例執行圖7A和圖7B中的動作，或者接下來可針對先閘極實施例執行圖8A和圖8B的動作。由於已經形成了RESURF區108，所以在執行圖7A和圖7B中的動作或者圖8A和圖8B中的動作時，沒有形成RESURF區108。
因此，在一些實施例中，本申請案的實施例涉及包括形成在漂移區(或層)正下方的RESURF區(或層)的變容器。
在一些實施例中，本申請案的實施例提供一種變容器，所述變容器包含：漂移區，位於基底中且具有第一摻雜類型；閘極結構，位於漂移區上方；一對的接觸區，位於基底中，上覆漂 移區，其中接觸區具有第一摻雜類型，且其中閘極結構橫向夾在接觸區之間；RESURF區，位於基底中，所述RESURF區在漂移區下方，其中RESURF區具有第二摻雜類型，且其中第二摻雜類型與第一摻雜類型相反。
根據本發明的一些實施例，其中所述第一摻雜類型是n型，且所述第二摻雜類型是p型。
根據本發明的一些實施例，其中所述降低表面場區包括硼、銦或二氟硼(BF2)，且其中所述漂移區包括磷、砷或銻。
根據本發明的一些實施例，其中所述第一摻雜類型是p型，且所述第二摻雜類型是n型。
根據本發明的一些實施例，其中所述漂移區包括硼、銦或二氟硼(BF2)，且其中所述降低表面場區包括磷、砷或銻。
根據本發明的一些實施例，其中所述降低表面場區與所述接觸區直接接觸。
根據本發明的一些實施例，其中所述降低表面場區向上突出到所述閘極結構正下方的位置，且高於所述接觸區的底部。
根據本發明的一些實施例，其中所述降低表面場區與所述接觸區間隔開。
根據本發明的一些實施例，所述變容器進一步包括：摻雜區，位於所述基底中，所述摻雜區處於所述降低表面場區正下方，且包括所述第一摻雜類型。
根據本發明的一些實施例，其中所述接觸區比所述漂移 區具有更高的摻雜濃度。
在一些實施例中，本申請案的實施例提供一種IC，所述IC包含：基底，包含具有第一摻雜類型的第一摻雜區，且進一步包含具有與第一摻雜類型相反的第二摻雜類型的第二摻雜區，其中第二摻雜區上覆第一摻雜區且在PN結處接觸第一摻雜區，且其中第二摻雜區從第一摻雜區延伸到半導體基底的頂部表面；以及閘極介電層和閘極電極，所述閘極介電層和閘極電極堆疊在半導體基底的頂部表面上，上覆第二摻雜區。
根據本發明的一些實施例，其中所述基底進一步包括一對的接觸區，其中所述接觸區具有所述第二摻雜類型和比所述第二摻雜區更高的摻雜濃度，且其中所述接觸區上覆所述第一摻雜區且分別與所述閘極電極的相對側壁鄰接。
根據本發明的一些實施例，所述的積體電路，進一步包括：內連線結構，上覆所述閘極結構和所述接觸區，其中所述內連線結構包括多條導線和多個通孔，且其中所述導線和所述通孔定義將所述接觸區電短路在一起的導電路徑。
根據本發明的一些實施例，其中所述第二摻雜區使所述第一摻雜區與所述接觸區間隔開。
根據本發明的一些實施例，其中所述第一摻雜區分別在PN結處接觸所述接觸區。
根據本發明的一些實施例，其中所述第一摻雜區包括在所述閘極電極正下方的向上突起部。
在一些實施例中，本申請案的實施例提供一種用於形成變容器的方法，所述方法包含：在基底內形成具有第一摻雜類型的RESURF區；在基底內形成具有第二摻雜類型的漂移區，其中漂移區和RESURF區形成為使得RESURF區在漂移區下方；在基底上形成閘極結構；以及形成一對的接觸區，所述接觸區位於基底中且上覆漂移區，其中接觸區分別形成在閘極結構的相對側上且具有第二摻雜類型，且其中第一摻雜類型與第二摻雜類型相反。
根據本發明的一些實施例，其中所述閘極結構在形成所述漂移區和所述降低表面場區之前形成。
根據本發明的一些實施例，其中所述閘極結構在形成所述漂移區和所述降低表面場區之後形成。
根據本發明的一些實施例，其中所述降低表面場區在所述漂移區之後形成。
前文概述若干實施例的特徵使得本領域的技術人員可更好地理解本公開的實施例內容的各方面。本領域的技術人員應瞭解，其可以易於使用本公開的實施例內容作為設計或修改用於執行本文中所引入的實施例的相同目的和/或達成相同優勢的其它製程和結構的基礎。本領域的技術人員還應認識到，這類等效構造並不脫離本公開的實施例內容的精神和範圍，且本領域的技術人員可在不脫離本公開的實施例內容的精神和範圍的情況下在本文中作出各種改變、替代以及更改。
100:橫截面圖
102:基底
102b:塊狀區
108:RESURF區
114:第一接觸區
115:耗盡區
116:阱區
118:第二接觸區
120:第一端子
121:第二端子
122:閘極介電層
124:閘極電極
125:變容器
Dd、Dw:深度
H:高度
L:閘極長度
Sa、Sb:間距

Claims (10)

  1. 一種變容器，包括：漂移區，位於基底中且具有第一摻雜類型；閘極結構，位於所述漂移區上方；一對的接觸區，位於所述基底中，所述接觸區上覆所述漂移區，其中所述接觸區具有所述第一摻雜類型，且其中所述閘極結構橫向夾在所述接觸區之間；以及降低表面場區，位於所述基底中，所述降低表面場區在所述漂移區下方，其中所述降低表面場區具有第二摻雜類型，且其中所述第二摻雜類型與所述第一摻雜類型相反，其中所述降低表面場區向上突出到所述閘極結構正下方的位置，且高於所述接觸區的底部，使所述降低表面場區向上突出的部分與所述閘極結構之間之所述漂移區的厚度小於所述接觸區的厚度。
  2. 如申請專利範圍第1項所述的變容器，其中所述第一摻雜類型是n型，且所述第二摻雜類型是p型；或其中所述第一摻雜類型是p型，且所述第二摻雜類型是n型。
  3. 如申請專利範圍第1項所述的變容器，其中所述降低表面場區包括硼、銦或二氟硼(BF2)，且其中所述漂移區包括磷、砷或銻；或其中所述漂移區包括硼、銦或二氟硼(BF2)，且其中所述降低表面場區包括磷、砷或銻。
  4. 如申請專利範圍第1項所述的變容器，其中所述降低表面場區與所述接觸區直接接觸；或其中所述降低表面場區與所述接觸區間隔開。
  5. 如申請專利範圍第1項所述的變容器，所述變容器進一步包括：摻雜區，位於所述基底中，所述摻雜區處於所述降低表面場區正下方，且包括所述第一摻雜類型。
  6. 如申請專利範圍第1項所述變容器，其中所述接觸區比所述漂移區具有更高的摻雜濃度。
  7. 一種積體電路，包括：半導體基底，包括具有第一摻雜類型的第一摻雜區，且進一步包括具有與所述第一摻雜類型相反的第二摻雜類型的第二摻雜區，其中所述第二摻雜區上覆所述第一摻雜區且在PN結處接觸所述第一摻雜區，且其中所述第二摻雜區從所述第一摻雜區延伸到所述半導體基底的頂部表面，其中所述基底進一步包括一對的接觸區，所述接觸區上覆所述第一摻雜區；以及閘極結構，包括閘極介電層和閘極電極，所述閘極介電層和所述閘極電極堆疊在所述半導體基底的所述頂部表面上，上覆所述第二摻雜區，其中所述第一摻雜區包括在所述閘極電極正下方的向上突起部，且所述第一摻雜區的向上突起部與所述閘極結構之間之所述第二摻雜區的厚度小於所述接觸區的厚度。
  8. 如申請專利範圍第7項所述的積體電路，其中所述接觸區具有所述第二摻雜類型和比所述第二摻雜區更高的摻雜濃度，且其中所述接觸區分別與所述閘極電極的相對側壁鄰接。
  9. 一種形成變容器的方法，所述方法包括：在基底內形成具有第一摻雜類型的降低表面場區； 在所述基底內形成具有第二摻雜類型的漂移區，其中所述漂移區和所述降低表面場區形成為使得所述降低表面場區在所述漂移區下方；在所述基底上形成閘極結構；以及形成一對的接觸區，所述接觸區位於所述基底中且上覆所述漂移區，其中所述接觸區分別形成在所述閘極結構的相對側上且具有所述第二摻雜類型，且其中所述第一摻雜類型與所述第二摻雜類型相反，其中所述降低表面場區向上突出到所述閘極結構正下方的位置，且高於所述接觸區的底部，使所述降低表面場區向上突出的部分與所述閘極結構之間之所述漂移區的厚度小於所述接觸區的厚度。
  10. 如申請專利範圍第9項所述的方法，其中所述閘極結構在形成所述漂移區和所述降低表面場區之前形成；或其中所述閘極結構在形成所述漂移區和所述降低表面場區之後形成。
TW108137850A 2018-10-23 2019-10-21 變容器、積體電路與形成變容器的方法 TWI735980B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862749188P 2018-10-23 2018-10-23
US62/749,188 2018-10-23
US16/434,381 US11018266B2 (en) 2018-10-23 2019-06-07 Reduced surface field layer in varactor
US16/434,381 2019-06-07

Publications (2)

Publication Number Publication Date
TW202017186A TW202017186A (zh) 2020-05-01
TWI735980B true TWI735980B (zh) 2021-08-11

Family

ID=70279931

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108137850A TWI735980B (zh) 2018-10-23 2019-10-21 變容器、積體電路與形成變容器的方法

Country Status (3)

Country Link
US (2) US11018266B2 (zh)
CN (1) CN111092125B (zh)
TW (1) TWI735980B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201711210A (zh) * 2015-09-09 2017-03-16 愛思開海力士有限公司 Ｍｏｓ變容器以及包括ｍｏｓ變容器的半導體積體裝置
US20170263759A1 (en) * 2016-03-09 2017-09-14 Polar Semiconductor, Llc Ldmos transistor with lightly-doped annular resurf periphery

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5405790A (en) * 1993-11-23 1995-04-11 Motorola, Inc. Method of forming a semiconductor structure having MOS, bipolar, and varactor devices
KR100319615B1 (ko) * 1999-04-16 2002-01-09 김영환 반도체 장치에서의 소자격리방법
US7741187B2 (en) * 2007-09-20 2010-06-22 Chartered Semiconductor Manufacturing, Ltd. Lateral junction varactor with large tuning range
US9484454B2 (en) * 2008-10-29 2016-11-01 Tower Semiconductor Ltd. Double-resurf LDMOS with drift and PSURF implants self-aligned to a stacked gate “bump” structure
KR101572476B1 (ko) * 2008-12-12 2015-11-27 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
US8450827B2 (en) * 2011-01-25 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. MOS varactor structure and methods
US9159803B2 (en) * 2012-08-21 2015-10-13 Freescale Semiconductor, Inc. Semiconductor device with HCI protection region
US9478607B2 (en) * 2014-09-11 2016-10-25 Semiconductor Components Industries, Llc Electronic device including an isolation structure
US10153213B2 (en) * 2015-08-27 2018-12-11 Semiconductor Components Industries, Llc Process of forming an electronic device including a drift region, a sinker region and a resurf region
US10242932B2 (en) * 2016-06-24 2019-03-26 Infineon Technologies Ag LDMOS transistor and method
US10297661B2 (en) * 2017-06-30 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage resistor device
KR102299662B1 (ko) * 2017-07-13 2021-09-07 매그나칩 반도체 유한회사 반도체 소자 및 그 제조 방법
US10312244B2 (en) * 2017-09-19 2019-06-04 Qualcomm Incorporated Bi-stable static random access memory (SRAM) bit cells that facilitate direct writing for storage

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201711210A (zh) * 2015-09-09 2017-03-16 愛思開海力士有限公司 Ｍｏｓ變容器以及包括ｍｏｓ變容器的半導體積體裝置
US20170263759A1 (en) * 2016-03-09 2017-09-14 Polar Semiconductor, Llc Ldmos transistor with lightly-doped annular resurf periphery

Also Published As

Publication number Publication date
US20210273119A1 (en) 2021-09-02
US11018266B2 (en) 2021-05-25
CN111092125B (zh) 2023-05-16
US11978810B2 (en) 2024-05-07
TW202017186A (zh) 2020-05-01
CN111092125A (zh) 2020-05-01
US20200127146A1 (en) 2020-04-23

Similar Documents

Publication Publication Date Title
US10685955B2 (en) Trench diode and method of forming the same
TWI548086B (zh) 溝渠式橫向擴散金屬氧化半導體元件及其製造方法
US8507977B2 (en) Semiconductor device and manufacturing method of the same
TW201743445A (zh) 高壓電晶體裝置及其製造方法
TWI442569B (zh) 包含具有超接面之溝渠金屬氧化物半導體場效應電晶體之半導體裝置
CN107068566B (zh) 具有金属栅电极的肖特基二极管及其形成方法
CN111129123B (zh) 接触场板蚀刻的组合蚀刻停止层、集成芯片及其形成方法
US10985240B2 (en) Semiconductor device having diode devices with different barrier heights and manufacturing method thereof
TW202137552A (zh) 積體晶片及形成其的方法
US9337292B1 (en) Very high aspect ratio contact
US10541241B2 (en) Semiconductor device having thyristor and metal-oxide semiconductor transistor
US20130307064A1 (en) Power transistor device and fabricating method thereof
CN209963062U (zh) 半导体结构与半导体器件
US9954067B2 (en) Semiconductor device and manufacturing method thereof
US7176533B2 (en) Semiconductor devices having contact plugs including polysilicon doped with an impurity having a lesser diffusion coefficient than phosphorus
TWI735980B (zh) 變容器、積體電路與形成變容器的方法
US7714382B2 (en) Trench gate semiconductor with NPN junctions beneath shallow trench isolation structures
US6828649B2 (en) Semiconductor device having an interconnect that electrically connects a conductive material and a doped layer, and a method of manufacture therefor
CN109830527B (zh) 半导体结构及其制造方法与半导体器件
US9825141B2 (en) Three dimensional monolithic LDMOS transistor
CN116759313A (zh) 一种半导体器件的制造方法和半导体器件
KR20230134287A (ko) 반도체 소자 및 그의 제조 방법
CN117995888A (zh) 具有背侧接触结构的晶体管
TW201714315A (zh) 垂直式二極體及其製造方法