CN111092125B - 变容二极管、集成电路及形成变容二极管的方法 - Google Patents

变容二极管、集成电路及形成变容二极管的方法 Download PDF

Info

Publication number
CN111092125B
CN111092125B CN201911006358.4A CN201911006358A CN111092125B CN 111092125 B CN111092125 B CN 111092125B CN 201911006358 A CN201911006358 A CN 201911006358A CN 111092125 B CN111092125 B CN 111092125B
Authority
CN
China
Prior art keywords
region
varactor
contact
doping type
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911006358.4A
Other languages
English (en)
Other versions
CN111092125A (zh
Inventor
苏亮宇
姚智文
段孝勤
雷明达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111092125A publication Critical patent/CN111092125A/zh
Application granted granted Critical
Publication of CN111092125B publication Critical patent/CN111092125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H01L27/0808—Varactor diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66174—Capacitors with PN or Schottky junction, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H01L29/66189—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors with PN junction, e.g. hybrid capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开内容的各种实施例涉及一种变容二极管，所述变容二极管包括降低表面场(RESURF)区。在一些实施例中，变容二极管包含漂移区、栅极结构、一对的接触区以及降低表面场区。漂移区位于衬底内且具有第一掺杂类型。栅极结构上覆漂移区。接触区位于衬底内且上覆漂移区。此外，接触区具有第一掺杂类型。栅极结构横向夹在接触区之间。降低表面场区位于衬底中，在漂移区下方且具有第二掺杂类型。第二掺杂类型与第一掺杂类型相反。降低表面场区有助于耗尽栅极结构下方的漂移区，这降低变容二极管的最小电容且增大变容二极管的调谐范围。

Description

变容二极管、集成电路及形成变容二极管的方法
技术领域
本发明的实施例是关于一种变容二极管、集成电路及形成变容二极管的方法。
背景技术
许多现代电子器件含有金属氧化物半导体(metal-oxide-semiconductor，MOS)变容二极管。MOS变容二极管是一种半导体二极管，其电容取决于MOS变容二极管两端的电压。MOS变容二极管通常用作LC槽压控振荡器(voltage controlled oscillator，VCO)的调谐部件。
发明内容
本发明的实施例中详细说明一种变容二极管，其特征在于，包括：漂移区，位于衬底中且具有第一掺杂类型；栅极结构，位于所述漂移区上方；一对的接触区，位于所述衬底中，所述接触区上覆所述漂移区，其中所述接触区具有所述第一掺杂类型，且其中所述栅极结构横向夹在所述接触区之间；以及降低表面场区，位于所述衬底中，所述降低表面场区在所述漂移区下方，其中所述降低表面场区具有第二掺杂类型，且其中所述第二掺杂类型与所述第一掺杂类型相反。
本发明的实施例中详细说明一种集成电路，其特征在于，包括：半导体衬底，包括具有第一掺杂类型的第一掺杂区，且进一步包括具有与所述第一掺杂类型相反的第二掺杂类型的第二掺杂区，其中所述第二掺杂区上覆所述第一掺杂区且在PN结处接触所述第一掺杂区，且其中所述第二掺杂区从所述第一掺杂区延伸到所述半导体衬底的顶部表面；以及栅极结构，包括栅极介电层和栅极电极，所述栅极介电层和所述栅极电极堆叠在所述半导体衬底的所述顶部表面上，上覆所述第二掺杂区。
本发明的实施例中详细说明一种形成变容二极管的方法，其特征在于，所述方法包括：在衬底内形成具有第一掺杂类型的降低表面场区；在所述衬底内形成具有第二掺杂类型的漂移区，其中所述漂移区和所述降低表面场区形成为使得所述降低表面场区在所述漂移区下方；在所述衬底上形成栅极结构；以及形成一对的接触区，所述接触区位于所述衬底中且上覆所述漂移区，其中所述接触区分别形成在所述栅极结构的相对侧上且具有所述第二掺杂类型，且其中所述第一掺杂类型与所述第二掺杂类型相反。
附图说明
在结合附图阅读时通过以下详细描述最好地理解本公开内容的各方面。应注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，为论述清晰起见可任意增大或减小各种特征的尺寸。
图1示出包含具有RESURF区的MOS变容二极管的集成电路(integrated circuit，IC)的一些实施例的横截面图。
图2A至图2E示出图1的IC的各种替代实施例的横截面图。
图3A和图3B示出图1的IC的各种更详细实施例的横截面图，其中IC包括额外特征。
图4示出包含一对MOS变容二极管的IC的一些实施例的横截面图。
图5、图6、图7A、图7B、图8A、图8B以及图9至图12示出用于形成包含具有RESURF区的变容二极管的IC的方法的各种实施例的横截面图。
图13示出图5、图6、图7A、图7B、图8A、图8B以及图9至图12的方法的一些实施例的框图。
图14示出通过磊晶形成RESURF区和阱区的方法的一些实施例的横截面图。
图15A和图15B示出用于形成RESURF区和阱区的方法的一些实施例的横截面图，其中阱区形成在RESURF区之后形成的磊晶层中。
具体实施方式
本公开的实施例内容提供用于实施本公开内容的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例以简化本公开的实施例内容。当然，这些组件和布置只是实例且并不意欲为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或在第二特征上的形成可包含第一特征与第二特征直接接触地形成的实施例，且还可包含额外特征可在第一特征与第二特征之间形成使得第一特征与第二特征可不直接接触的实施例。另外，本公开的实施例内容可以在各种实例中重复附图标号和/或字母。这种重复是出于简化和清晰的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。
此外，为便于描述，本文可使用例如“下方”、“在…下”、“下部”、“上方”、“上部”等的空间相对术语来描述一个元件或特征与另一元件或特征的关系，如图中所示出。除图中所描绘的取向之外，空间相对术语意欲涵盖器件在使用或操作中的不同取向。装置可以其它方式定向(旋转90度或处于其它取向)且本文所使用的空间相对描述词同样可相应地进行解释。
典型的金属氧化物半导体(MOS)变容二极管包含在位于衬底内的N型阱区上方的栅极结构。N+型接触区位于衬底中，上覆N型阱，且分别沿着栅极结构的相对侧壁。栅极结构包括安置在栅极氧化层上方的栅极电极。从栅极电极到N+型接触区施加电压改变了MOS变容二极管的电容。增大电压使沿栅极电极的N型阱中的电子的浓度增大，从而减小N+型接触区之间的电阻且增大MOS变容二极管的电容。继续增大电压会使电容增大，直到达到最大电容为止。
降低电压使沿栅极电极的N型阱中的电子的浓度减小，从而增大N+型接触区之间的电阻且减小MOS变容二极管的电容。在特定电压下，当降低MOS变容二极管两端的电压时，耗尽区形成在N型阱中。此外，继续降低电压使耗尽区延伸到N型阱中的深度增大，直到达到最大耗尽深度为止。在最大耗尽深度处，MOS变容二极管达到其最小电容。最大电容与最小电容的比率定义MOS变容二极管的调谐范围。调谐范围越大越好，这是因为较大的调谐范围为电路设计者提供了更大的灵活性。
增大N型阱的掺杂浓度使N型阱的电阻降低并增大MOS变容二极管的Q因数。然而，增大的掺杂浓度使最大耗尽深度减小。这反过来增大MOS变容二极管的最小电容，且减小MOS变容二极管的调谐范围。因此，在Q因数与调谐范围之间存在权衡。
本公开内容的各种实施例涉及一种变容二极管，所述变容二极管包括降低表面场(reduced surface field，RESURF)区。在一些实施例中，变容二极管位于衬底上且包括漂移区、栅极结构、一对的接触区以及RESURF区。漂移区位于衬底内且具有第一掺杂类型。栅极结构上覆漂移区。接触区位于衬底内且上覆漂移区。此外，接触区具有第一掺杂类型。栅极结构横向夹在接触区之间。RESURF区位于衬底中，在漂移区下方且具有第二掺杂类型。第二掺杂类型与第一掺杂类型相反。
RESURF区有助于耗尽栅极结构下方的漂移区。当变容二极管处于耗尽模式时，对于给定电压，具有RESURF区的耗尽大于没有RESURF区的耗尽。此外，可利用RESURF区实现完全耗尽。由于变容二极管的电容随着耗尽的增加而减小，所以包含RESURF区使最小电容减小。这反过来增大变容二极管的调谐范围。由于耗尽增强，变容二极管的Q因数可增加，同时仍然保持良好的调谐范围。举例来说，可增大漂移区的掺杂浓度，或可减小栅极结构的栅极长度，以减小接触区之间的电阻并提高Q因数。
参考图1，提供包括变容二极管125的集成电路(IC)的一些实施例的横截面图100。变容二极管125安置在衬底102上。衬底102可为例如块状衬底(例如块状硅衬底)、绝缘体上硅(silicon-on-insulator，SOI)衬底或一些其它合适的衬底。在一些实施例中，衬底102包括一个或多个磊晶层。变容二极管125包含RESURF区108，且进一步包含阱区116(在一些实施例中，其称为漂移区)。RESURF区108和阱区116安置在衬底102内且上覆衬底102的块状区102b。此外，阱区116上覆RESURF区108。RESURF区108和阱区116具有相反的掺杂类型，且在变容二极管125的使用期间，RESURF区108有助于在衬底102中形成耗尽区115。
第一接触区114和第二接触区118安置在衬底102内，上覆阱区116。此外，第一接触区114和第二接触区118分别沿着栅极结构的相对侧壁。第一接触区114和第二接触区118具有相同的掺杂类型，但比阱区116具有更高的掺杂浓度，且在变容二极管125的第一端子120处电耦合在一起。栅极结构上覆阱区116，横向位于第一接触区114与第二接触区118之间。栅极结构包括栅极介电层122，且进一步包括上覆栅极介电层122的栅极电极124。变容二极管125的第二端子121电耦合到栅极电极124。
在一些实施例中，在变容二极管125的操作期间，变容二极管125取决于从变容二极管125的第二端子121施加到变容二极管125的第一端子120的电压而在状态之间变化。变容二极管125可例如处于积聚状态，其中大多数载流子沿着栅极结构积聚在阱区116中。变容二极管125可例如处于耗尽状态，其中大多数载流子沿着栅极结构从阱区116部分或完全耗尽。在阱区116是N型的情况下，大多数载流子是电子。在阱区116是P型的情况下，大多数载流子是空穴。此外，变容二极管125的电容取决于从变容二极管125的第二端子121施加到变容二极管125的第一端子120的电压而在最小电容与最大电容之间变化。在阱区116是N型的情况下，增大电压使电容增大，且降低电压使电容减小。在阱区116是P型的情况下，增大电压使电容减小，且降低电压使电容增大。
当变容二极管125处于耗尽状态时，耗尽区115形成在衬底102中，上覆阱区116。此外，当变容二极管125处于耗尽状态时，将变容二极管125两端的电压朝向最小电容处的电压移动使耗尽区115延伸到衬底102中的深度Dd增大，直到达到最大耗尽深度为止。因此，随着耗尽区115的耗尽深度Dd增大，变容二极管125的电容减小。此外，在最大耗尽深度处，变容二极管125具有其最小电容。
通过包含RESURF区108，衬底102在栅极结构下更容易耗尽，由此增大最大耗尽深度。在一些实施例中，可在栅极结构下实现完全耗尽，使得耗尽区115从衬底102的顶部表面延伸到RESURF区108。由于最大耗尽深度的增大，变容二极管125的最小电容减小，且变容二极管125的调谐范围增大。如上所述，调谐范围可为例如最大电容与最小电容的比率。此外，由于变容二极管125的调谐范围的增大，变容二极管125的Q因数可增大，同时仍然保持较大的调谐范围。举例来说，可通过增大阱区116的掺杂浓度和/或通过减小栅极结构的栅极长度L来增大Q因数。
在一些实施例中，RESURF区108的顶部表面与第一接触区114和第二接触区118的底部表面之间的第一间距Sa为约1纳米至1000纳米、约1纳米至500纳米、约500纳米至1000纳米或一些其它合适的值。此外，在一些实施例中，第一间隔Sa小于约1000纳米、约500纳米、约10纳米或一些其它合适的值。在一些实施例中，RESURF区108的顶部表面与衬底102的顶部表面之间的第二间距Sb为约50纳米至1000纳米、约50纳米至500纳米、约500纳米至1000纳米或一些其它合适的值。在一些实施例中，阱区116从衬底102的顶部表面延伸到衬底102中，延伸到约10纳米至1000纳米、约10纳米至500纳米、约500纳米至1000纳米或一些其它合适的值的深度Dw。在一些实施例中，RESURF区108具有约50纳米至1000纳米、约50纳米至500纳米、约500纳米至1000纳米或一些其它合适值的高度H。
在一些实施例中，阱区116掺杂有N型掺杂剂，且RESURF区108掺杂有P型掺杂剂。在其它实施例中，阱区116掺杂有P型掺杂剂，且RESURF区108掺杂有N型掺杂剂。P型掺杂剂可例如为或包括硼、二氟硼基(例如BF2)、铟、一些其它合适的P型掺杂剂或前述的任何组合。阱区116的N型掺杂剂可例如为或包括磷、砷、锑、一些其它合适的N型掺杂剂或前述的任何组合。在一些实施例中，阱区116的掺杂浓度和/或RESURF区108的掺杂浓度为约1×1012原子每立方厘米(atoms/cm3)至约1×1016原子每立方厘米、约1×1012原子/立方厘米至约1×1014原子/立方厘米、约1×1014原子/立方厘米至约1×1016原子/立方厘米或一些其它合适的浓度。举例来说，当阱区116和/或RESURF区108通过离子注入形成时，这类实施例可出现。在一些实施例中，阱区116的掺杂浓度和/或RESURF区108的掺杂浓度为约1×1015原子/立方厘米至约1×1020原子/立方厘米、约1×1015原子/立方厘米至约1×1017原子/立方厘米、约1×1017原子/立方厘米至约1×1020原子/立方厘米或一些其它合适的浓度。举例来说，当阱区116和/或RESURF区108通过磊晶形成时，这类实施例可出现。
在一些实施例中，衬底102包括半导体衬底(未示出)，且进一步包括上覆半导体衬底的磊晶层(未示出)。半导体衬底可例如为块状单晶硅衬底、一些其它合适的块状半导体衬底、SOI衬底或一些其它合适的半导体衬底。磊晶层可例如为或包括单晶硅和/或一些其它合适的半导体材料。在衬底102包括磊晶层的一些实施例中，阱区116和RESURF区108都可位于磊晶层中。在衬底102包括磊晶层的其它实施例中，阱区116位于磊晶层中且RESURF区108位于衬底102中。在一些实施例中，衬底102包括半导体衬底、第一磊晶层(未示出)以及第二磊晶层(未示出)，其中半导体衬底、第一磊晶层以及第二磊晶层以第一磊晶层在半导体衬底与第二磊晶层之间堆叠。第一磊晶层和第二磊晶层可例如为或包括单晶硅和/或一些其它合适的半导体材料。在衬底102包括第一磊晶层和第二磊晶层的一些实施例中，RESURF区108和阱区116分别位于第二磊晶层和第一磊晶层中。
参考图2A，提供图1的IC的一些替代实施例的横截面图200a，其中RESURF区108直接接触第一接触区114和第二接触区118且具有分别与第一接触区114和第二接触区118的底部表面大致齐平的顶部表面。在一些实施例中，如果RESURF区108直接接触第一接触区114和第二接触区118，那么阱区116的面积在栅极电极124正下方减小，从而促进栅极电极124下方的衬底102的完全耗尽。
参考图2B，提供图2A的IC的一些替代实施例的横截面图200b，其中掩埋注入区202位于衬底102中、在RESURF区108下方。在一些实施例中，掩埋注入区202具有与阱区116相同的掺杂类型，且因此具有与RESURF区108相反的掺杂类型。举例来说，掩埋注入区202和阱区116都可为N型，且RESURF区108可为P型，反之亦然。在这类实施例中，耗尽区形成在掩埋注入区202与RESURF区108之间的界面处，从而促进变容二极管125与衬底102的块状区102b之间的电绝缘。在一些实施例中，掩埋注入区202具有与阱区116相同的掺杂类型，但是掺杂浓度较低。在一些实施例中，掩埋注入区202直接接触阱区116。
参考图2C，提供图1的IC的一些替代实施例的横截面图200c，其中RESURF区108直接接触第一接触区114和第二接触区118且具有分别高于第一接触区114和第二接触区118的底部表面的顶部表面。
参考图2D，提供图1的IC的一些替代实施例的横截面图200d，其中RESURF区108具有向上突起部204，所述向上突起部在栅极结构正下方的位置处朝向栅极结构向上延伸。此外，向上突起部204保持与第一接触区114和第二接触区118间隔开。在一些实施例中，向上突起部204延伸到分别高于第一接触区114和第二接触区118的底部表面的位置。在一些实施例中，如果向上突起部204的顶部表面分别高于第一接触区114和第二接触区118的底部表面，那么第二间距Sb减小。这部分地有助于更快地达成衬底102的完全耗尽。
参考图2E，提供图2D的IC的一些替代实施例的横截面图200e，其中第一接触区114和第二接触区118是圆形的。此外，使向上突起部204成圆形以符合第一接触区114和第二接触区118，同时通过阱区116来保持与第一接触区114和第二接触区118间隔开。
如图2C至图2D中的每一个中所见，RESURF区108的顶部表面分别高于第一接触区114和第二接触区118的底部表面。在一些实施例中，这减小第二间距Sb。这部分地有助于更快地达成衬底102的完全耗尽。
虽然使用图2A中的变容二极管125的实施例示出图2B的掩埋注入区202，但应理解，掩埋注入区202可与图1和图2C至图2E中的任一个中的变容二极管125的实施例一起使用。如此，在图1和图2C至图2E中的任一个中，掩埋注入区202可位于RESURF区108的正下方。虽然使用图1中的变容二极管125的实施例示出图2D的向上突起部204，但是向上突起部204可与图2A至图2C中的任一个中的变容二极管125的实施例一起使用。类似地，虽然使用图1中的变容二极管125的实施例示出图2E的向上突起部204，但是向上突起部204可与图2A至图2C中的任一个中的变容二极管125的实施例一起使用。
参考图3A，提供图1的IC的一些更详细实施例的横截面图300a，其中绝缘结构302延伸到衬底102的上表面或顶部表面，以在变容二极管125与相邻器件之间提供电绝缘。绝缘结构302包含分别位于变容二极管125的相对侧上的一对绝缘段，且变容二极管125夹在绝缘段之间。在一些实施例中，绝缘结构302包含介电材料，和/或为浅沟槽绝缘(shallowtrench isolation，STI)结构、深沟槽绝缘(deep trench isolation，DTI)结构或一些其它合适的绝缘结构。
侧壁间隔件304位于栅极电极124和栅极介电层122的侧壁上且包括一对侧壁间隔件段。侧壁段分别上覆第一接触区114的第一延伸区114e和第二接触区118的第二延伸区118e。侧壁间隔件304是电介质，且可为或可包括例如氧化硅、氮化硅、氮氧化硅、一些其它合适的电介质或前述的任何组合。
内连线结构306覆盖变容二极管125，且包括内连线介电层308和多个接触通孔310c。内连线介电层308容纳多个接触通孔310c，且可例如为或可包括氧化硅、低κ电介质、一些其它合适的电介质或前述的任何组合。如本文中所使用，低κ电介质可例如为介电常数κ小于约3.9、3、2或1的电介质。接触通孔310c分别上覆且电耦合至栅极电极124以及第一接触区114和第二接触区118。第一接触区114和第二接触区118相对于阱区116的高掺杂浓度和/或第一接触区114和第二接触区118上的硅化物(未示出)可例如在第一接触区114和第二接触区118与接触通孔310c中的相应一个之间提供电阻耦合(ohmic coupling)。接触通孔310c可例如为或可包括铜、铝铜、铝、钨、一些其它金属和/或导电材料或前述的任何组合。
参考图3B，提供图3A的IC的一些替代实施例的横截面图300b，其中省略了绝缘结构302，且变容二极管125形成在台面上。
参考图4，提供包括第一变容二极管125a和第二变容二极管125b的IC的一些实施例的横截面图400。第一变容二极管125a和第二变容二极管125b各自作为图3A的变容二极管125而示出和描述，由此第一变容二极管125a和第二变容二极管125b各自包括阱区116和RESURF区108。在一些实施例中，第一变容二极管125a的RESURF区108和阱区116分别是P型和N型，而第二变容二极管125b的RESURF区108和阱区116分别是N型和P型，反之亦然。
内连线结构306包括多个通孔310(包含接触通孔310c)，且进一步包含多条导线402。为便于说明，仅通孔310中的一些标记为310，且仅导线402中的一些标记为402。此外，仅接触通孔310c中的一些标记为310c。通孔310和导线402交替堆叠在内连线介电层308中，以定义导电路径。举例来说，通孔310和导线402可定义使第一变容二极管125a的第一接触区114和第二接触区118电短路的第一导电路径，和/或可定义使第二变容二极管125b的第一接触区114和第二接触区118电短路的第二导电路径。
虽然图3A和图3B的IC是使用图1中的变容二极管125的实施例而示出的，但应理解，图2A至图2E中的任一个中的变容二极管125的实施例可替代地用于图3A和图3B中。类似地，虽然图4的IC是使用图1中的变容二极管125的实施例而示出的，但应理解，图2A至图2E中的任一个中的变容二极管125的实施例可替代地用于图4中。
参考图5、图6、图7A、图7B、图8A、图8B以及图9至图12，提供用于形成包含具有RESURF区的变容二极管的IC的方法的各种实施例的横截面图500、横截面图600、横截面图700a、横截面图700b、横截面图800a、横截面图800b以及横截面图900至横截面图1200。使用图3A中的变容二极管的实施例来示出所述方法。尽管这样，所述方法可用于形成图1、图2A至图2E以及图3B中的任一个中的变容二极管的实施例。另外，如下文看到的，图8A和图8B是图7A和图7B的替代方案。因此，在所述方法的后栅极实施例中，所述方法可从图5和图6继续到图7A和图7B，且随后从图7A和图7B继续到图9至图12(跳过图8A和图8B)。此外，在所述方法的先栅极实施例中，所述方法可从图5和图6继续到图8A和图8B(跳过图7A和图7B)，且随后从图8A和图8B继续到图9至图12。
尽管参考方法描述了图5、图6、图7A、图7B、图8A、图8B以及图9至图12中示出的横截面图500、横截面图600、横截面图700a、横截面图700b、横截面图800a、横截面图800b以及横截面图900至横截面图1200，但应理解，图5、图6、图7A、图7B、图8A、图8B以及图9至图12中示出的结构不限于所述方法，而是可独立于所述方法。尽管图5、图6、图7A、图7B、图8A、图8B以及图9至图12描述为一系列动作，但应理解，这些动作并不限于在其它实施例中可改变动作的顺序，且所公开的方法也适用于其它结构。在其它实施例中，所示出和/或描述的一些动作可全部或部分地省略。
如图5的横截面图500所示出，提供衬底102。在一些实施例中，衬底102包括半导体衬底502和磊晶层504。半导体衬底502可例如为块状单晶硅衬底、一些其它合适的块状半导体衬底、绝缘体上硅(SOI)衬底或一些其它合适的半导体衬底。磊晶层504可例如为或包括单晶硅和/或一些其它合适的半导体材料。在其它实施例中，省略磊晶层504，使得衬底102和半导体衬底502是同一个。
在衬底102包括磊晶层504的实施例中，衬底102的提供可例如包括在半导体衬底502上形成磊晶层504。磊晶层504可例如通过分子束磊晶(molecular beam epitaxy，MBE)、气相磊晶(vapor phase epitaxy，VPE)、液相磊晶(liquid phase epitaxy，LPE)、一些其它合适的磊晶工艺或前述的任何组合来形成。
如图6的横截面图600所示出，形成绝缘结构302。绝缘结构302延伸到衬底102的上表面或顶部表面，且包括一对横向间隔开的绝缘段。此外，绝缘结构302包括氧化硅和/或一些其它合适的介电材料。在一些实施例中，绝缘结构302的形成包括图案化衬底102以形成沟槽且用介电材料填充沟槽。
如图7A的横截面图700a所示出，在衬底102中形成RESURF区108和阱区116，使得阱区116上覆RESURF区108。此外，利用相反的掺杂类型形成阱区116和RESURF区108。RESURF区108和阱区116可例如通过离子注入和/或一些其它合适的掺杂工艺形成，其中掺杂剂702添加到衬底102。在一些实施例中，RESURF区108在阱区116之前形成。在其它实施例中，阱区116在RESURF区108之前形成。在一些实施例中，阱区116掺杂有N型掺杂剂且RESURF区108掺杂有P型掺杂剂。在其它实施例中，阱区116掺杂有P型掺杂剂且RESURF区108掺杂有N型掺杂剂。P型掺杂剂可例如为或包括硼、二氟硼基、铟、一些其它合适的P型掺杂剂或前述的任何组合。阱区116的N型掺杂剂可例如为或包括磷、砷、锑、一些其它合适的N型掺杂剂或前述的任何组合。在一些实施例中，阱区116的掺杂浓度和/或RESURF区108的掺杂浓度为约1×1012原子/立方厘米至约1×1016原子/立方厘米、约1×1012原子/立方厘米至约1×1014原子/立方厘米、约1×1014原子/立方厘米至约1×1016原子/立方厘米或一些其它合适的浓度。
虽然RESURF区108和阱区116示出为分别形成在磊晶层504和半导体衬底502中，但是在替代实施例中，RESURF区108和阱区116都可形成在磊晶层504中。此外，虽然RESURF区108和阱区116示出为在绝缘结构302之后形成，但是在替代实施例中，绝缘结构302可在RESURF区108和阱区116之后形成。虽然RESURF区108和阱区116分别示出为半导体衬底502和磊晶层504的区，但是在替代实施例中，RESURF区108和阱区116可例如为形成在半导体衬底502上的分立磊晶层。
如图7B的横截面图700b所示出，栅极介电层122和栅极电极124形成为堆叠在阱区116上。栅极介电层122可例如为或包括氧化硅、氧化铪、一些其它合适的高κ电介质、一些其它合适的电介质或前述的任何组合。如本文中所使用，高κ电介质可例如为介电常数κ大于约3.9、10或20的电介质。栅极电极124可例如为或包括掺杂多晶硅、金属、一些其它合适的导电材料或前述的任何组合。
在一些实施例中，用于形成栅极介电层122和栅极电极124的工艺包括：在衬底102上沉积介电层；在介电层上沉积导电层；以及将介电层和导电层图案化成栅极介电层122和栅极电极。沉积可例如通过以下来执行：化学气相沉积(chemical vapor deposition，CVD)、物理气相沉积(physical vapor deposition，PVD)、一些其它合适的沉积工艺或前述的任何组合。图案化可例如通过光刻/蚀刻工艺和/或一些其它合适的图案化工艺来执行。
如上所述，图7A和图7B涉及所述方法的后栅极实施例，这是因为栅极介电层122和栅极电极124在阱区116和RESURF区108之后形成。对于在阱区116和RESURF区108之前形成栅极介电层122和栅极电极124的方法的先栅极实施例，可替代地执行图8A和图8B中的动作来代替图7A和图7B中的动作。
如图8A的横截面图800a所示出，栅极介电层122和栅极电极124形成为堆叠在衬底102上。栅极介电层122和栅极电极124可例如如参考图7B所描述来执行。如图8B的横截面图800b所示出，通过栅极介电层122和栅极电极124，在衬底102中形成RESURF区108和阱区116。阱区116和RESURF区108可例如如参考图7A所描述来形成。虽然RESURF区108和阱区116示出为分别形成在磊晶层504和半导体衬底502中，但是在替代实施例中，RESURF区108和阱区116都可形成在磊晶层504中。在一些实施例中，在执行离子注入工艺以形成前述区之后，可执行退火工艺以激活注入的掺杂剂。
在一些实施例中，图8A和图8B中示出和描述的先栅极实施例可减少RESURF区108和阱区116暴露于的热处理的量。举例来说，因为在形成栅极介电层122和栅极电极124之后形成RESURF区108和阱区116，所以在形成栅极介电层122和栅极电极124时，RESURF区108和阱区116不暴露于热处理使用。通过减少RESURF区108和阱区116暴露于的热处理的量，RESURF区108和阱区116中的掺杂剂的扩散减少，且因此可更严格地控制RESURF区108和阱区116的掺杂分布。这反过来可增强正在形成的变容二极管的性能。
无论是执行图7A和图7B中的动作，还是执行图8A和图8B的动作，所述方法接下来继续到图9中的动作。如图9的横截面图900所示出，第一延伸区114e和第二延伸区118e形成在衬底102中，上覆阱区116。此外，第一延伸区114e和第二延伸区118e分别沿着栅极电极124的相对侧壁形成。第一延伸区114e和第二延伸区118e具有与阱区116相同的掺杂类型，且在一些实施例中，具有比阱区116更大的掺杂浓度。举例来说，第一延伸区114e和第二延伸区118e以及阱区116可为N型。第一延伸区114e和第二延伸区118e可例如通过离子注入和/或一些其它合适的掺杂工艺形成，其中掺杂剂902添加到衬底102。
如图10的横截面图1000所示出，侧壁间隔件304形成在栅极电极124的侧壁上，且包括一对侧壁间隔件段。侧壁间隔件段分别上覆第一延伸区114e和第二延伸区118e且分别位于栅极电极124的相对侧壁上。在一些实施例中，用于形成侧壁间隔件304的工艺包括沉积覆盖栅极电极124并装衬栅极电极124的侧壁的介电层，且随后执行回蚀刻到介电层中以形成侧壁间隔件304。
如图11的横截面图1100所示出，第一接触区114和第二接触区118形成在衬底102中，分别与第一延伸区114e和第二延伸区118e重叠。第一接触区114和第二接触区118具有与第一延伸区114e和第二延伸区118e相同的掺杂类型，但是具有比第一延伸区114e和第二延伸区118e更大的掺杂浓度。第一接触区114和第二接触区118可例如通过离子注入和/或一些其它合适的掺杂工艺形成，其中掺杂剂1102添加到衬底102。
如图12的横截面图1200所示出，内连线结构306形成在图11的结构上。内连线结构306仅部分地示出，包括内连线介电层308和多个接触通孔310c。接触通孔310c位于内连线介电层308中，且分别从栅极电极124以及第一接触区114和第二接触区118延伸。内连线介电层308可例如通过CVD、PVD、一些其它合适的沉积工艺或前述的任何组合来形成。接触通孔310c可例如通过以下步骤形成：图案化内连线介电层308以利用接触通孔310c的图案形成通孔开口；沉积填充通孔开口且覆盖内连线介电层308的导电层；以及对导电层执行平面化直到达到内连线介电层308为止。图案化可例如通过光刻/蚀刻工艺和/或一些其它合适的图案化工艺来执行。沉积可例如通过CVD、PVD、无电极电镀、电镀、一些其它合适的沉积工艺或前述的任何组合来执行。平面化可例如通过CMP和/或一些其它合适的平面化工艺来执行。
参考图13，提供用于图5、图6、图7A、图7B、图8A、图8B以及图9至图12的方法1300的一些实施例的框图1300。在所述方法的先栅极实施例中，执行1302a至1302c中的动作。在所述方法的后栅极实施例中，执行动作1304a至1304c来代替1302a至1302c中的动作。
在1302a处，在衬底上方形成栅极结构。图8A示出对应于动作1302a的一些实施例的横截面图800a。
在1302b处，在栅极结构下方形成包括第一掺杂类型的漂移区。图8B示出对应于动作1302b的一些实施例的横截面图800b。
在1302c处，在漂移区下方形成包括第二掺杂类型的RESURF区。图8B示出对应于动作1302c的一些实施例的横截面图800b。在替代实施例中，1302b和1302c的顺序相反，使得漂移区在RESURF区之后形成。
在1304a处，在衬底内形成包括第一掺杂类型的漂移区。图7A示出对应于动作1304a的一些实施例的横截面图700a。
在1304b处，在漂移区下方形成包括第二掺杂类型的RESURF区。图7A示出对应于动作1304b的一些实施例的横截面图700a。
在1304c处，在漂移区上方形成栅极结构。图7B示出对应于动作1304c的一些实施例的横截面图700b。在替代实施例中，1304b和1304c的顺序相反，使得漂移区在RESURF区之后形成。
无论是执行1302a至1302c中的动作还是执行1304a至1304c中的动作，接下来都执行1306至1310中的动作。
在1306处，在衬底中形成第一延伸区和第二延伸区，其中第一延伸区和第二延伸区包括第一掺杂类型，且形成在漂移区的相对端部处。图9示出对应于动作1306的一些实施例的横截面图900。
在1308处，在栅极结构的侧壁上形成侧壁间隔件。图10示出对应于动作1308的一些实施例的横截面图1000。
在1310处，分别形成与第一延伸区和第二延伸区重叠的第一接触区和第二接触区，其中第一接触区和第二接触区包括第一掺杂类型。图11示出对应于动作1310的一些实施例的横截面图1100。
在1312处，在第一接触区和第二接触区以及栅极结构上方形成内连线结构。图12示出对应于动作1312的一些实施例的横截面图1200。
尽管将方法1300示出和/或描述为一系列动作或事件，但应理解，所述方法不限于示出的顺序或动作。因此，在一些实施例中，这些动作可以与所示出的不同的顺序执行，和/或可同时执行。此外，在一些实施例中，所示出的动作或事件可细分为多个动作或事件，这些动作或事件可在单独的时间执行或与其它动作或子动作同时执行。在一些实施例中，可省略一些所示出的动作或事件，且可包含其它未示出的动作或事件。
参考图14，横截面图1400示出可代替图5、图6以及图7A中的动作来执行的动作，使得图5、图6、图7A、图7B、图8A、图8B以及图9至图12的方法可替代地从图14继续到图7B，且随后从图7B继续到图9至图12(跳过图8A和图8B)。如图14的横截面图1400所示出，RESURF区108通过磊晶而在半导体衬底502上形成，且阱区116随后通过磊晶而在RESURF区108上形成。如此，RESURF区108是分立磊晶层，且阱区116是分立磊晶层。此外，出于执行图7B以及图9至图12中的动作的目的，RESURF区108、阱区116以及半导体衬底502共同定义衬底102。
RESURF区108的磊晶和/或阱区116的磊晶可例如由MBE、VPE、LPE、一些其它合适的磊晶工艺或前述的任何组合形成。此外，在执行RESURF区108的磊晶和/或阱区116的磊晶时，同时执行掺杂。在一些实施例中，阱区116的掺杂浓度和/或RESURF区108的掺杂浓度为约1×1015原子/立方厘米至约1×1020原子/立方厘米、约1×1015原子/立方厘米至约1×1017原子/立方厘米、约1×1017原子/立方厘米至约1×1020原子/立方厘米或一些其它合适的浓度。
参考图15A和图15B，横截面图1500a和横截面图1500b示出可代替图5和图6中的动作而执行的动作。如此，在所述方法的后栅极实施例中，图5、图6、图7A、图7B、图8A、图8B以及图9至图12的方法可替代地从图15A和图15B继续到图7A和图7B，且随后从图7A和图7B继续到图9至图12(跳过图8A和图8B)。此外，在所述方法的先栅极实施例中，图5、图6、图7A、图7B、图8A、图8B以及图9至图12的方法可替代地从图15A和图15B继续到图8A和图8B，且随后从图8A和图8B继续到图9至图12(跳过图7A和图7B)。
如图15A的横截面图1500a所示出，RESURF区108形成在半导体衬底502中。RESURF区108可例如参考图7A所描述形成。
如图15B的横截面图1500b所示出，磊晶层504形成在半导体衬底502和RESURF区108上。磊晶层504可例如由MBE、VPE、LPE、一些其它合适的磊晶工艺或前述的任何组合形成。
如上所述，接下来可针对后栅极实施例执行图7A和图7B中的动作，或者接下来可针对先栅极实施例执行图8A和图8B的动作。由于已经形成了RESURF区108，所以在执行图7A和图7B中的动作或者图8A和图8B中的动作时，没有形成RESURF区108。
因此，在一些实施例中，本申请案涉及包括形成在漂移区(或层)正下方的RESURF区(或层)的变容二极管。
在一些实施例中，本申请案提供一种变容二极管，所述变容二极管包含：漂移区，位于衬底中且具有第一掺杂类型；栅极结构，位于漂移区上方；一对的接触区，位于衬底中，上覆漂移区，其中接触区具有第一掺杂类型，且其中栅极结构横向夹在接触区之间；RESURF区，位于衬底中，所述RESURF区在漂移区下方，其中RESURF区具有第二掺杂类型，且其中第二掺杂类型与第一掺杂类型相反。
在本发明的实施例中，其中所述第一掺杂类型是n型，且所述第二掺杂类型是p型。
在本发明的实施例中，其中所述降低表面场区包括硼、铟或二氟硼(BF2)，且其中所述漂移区包括磷、砷或锑。
在本发明的实施例中，其中所述第一掺杂类型是p型，且所述第二掺杂类型是n型。
在本发明的实施例中，其中所述漂移区包括硼、铟或二氟硼(BF2)，且其中所述降低表面场区包括磷、砷或锑。
在本发明的实施例中，其中所述降低表面场区与所述接触区直接接触。
在本发明的实施例中，其中所述降低表面场区向上突出到所述栅极结构正下方的位置，且高于所述接触区的底部。
在本发明的实施例中，其中所述降低表面场区与所述接触区间隔开。
在本发明的实施例中，所述变容二极管进一步包括：掺杂区，位于所述衬底中，所述掺杂区处于所述降低表面场区正下方，且包括所述第一掺杂类型。
在本发明的实施例中，其中所述接触区比所述漂移区具有更高的掺杂浓度。
在一些实施例中，本申请案提供一种IC，所述IC包含：衬底，包含具有第一掺杂类型的第一掺杂区，且进一步包含具有与第一掺杂类型相反的第二掺杂类型的第二掺杂区，其中第二掺杂区上覆第一掺杂区且在PN结处接触第一掺杂区，且其中第二掺杂区从第一掺杂区延伸到半导体衬底的顶部表面；以及栅极介电层和栅极电极，所述栅极介电层和栅极电极堆叠在半导体衬底的顶部表面上，上覆第二掺杂区。
在本发明的实施例中，其中所述衬底进一步包括一对的接触区，其中所述接触区具有所述第二掺杂类型和比所述第二掺杂区更高的掺杂浓度，且其中所述接触区上覆所述第一掺杂区且分别与所述栅极电极的相对侧壁邻接。
在本发明的实施例中，所述的集成电路，进一步包括：内连线结构，上覆所述栅极结构和所述接触区，其中所述内连线结构包括多条导线和多个通孔，且其中所述导线和所述通孔定义将所述接触区电短路在一起的导电路径。
在本发明的实施例中，其中所述第二掺杂区使所述第一掺杂区与所述接触区间隔开。
在本发明的实施例中，其中所述第一掺杂区分别在PN结处接触所述接触区。
在本发明的实施例中，其中所述第一掺杂区包括在所述栅极电极正下方的向上突起部。
在一些实施例中，本申请案提供一种用于形成变容二极管的方法，所述方法包含：在衬底内形成具有第一掺杂类型的RESURF区；在衬底内形成具有第二掺杂类型的漂移区，其中漂移区和RESURF区形成为使得RESURF区在漂移区下方；在衬底上形成栅极结构；以及形成一对的接触区，所述接触区位于衬底中且上覆漂移区，其中接触区分别形成在栅极结构的相对侧上且具有第二掺杂类型，且其中第一掺杂类型与第二掺杂类型相反。
在本发明的实施例中，其中所述栅极结构在形成所述漂移区和所述降低表面场区之前形成。
在本发明的实施例中，其中所述栅极结构在形成所述漂移区和所述降低表面场区之后形成。
在本发明的实施例中，其中所述降低表面场区在所述漂移区之后形成。
前文概述若干实施例的特征使得本领域的技术人员可更好地理解本公开的实施例内容的各方面。本领域的技术人员应了解，其可以易于使用本公开的实施例内容作为设计或修改用于执行本文中所引入的实施例的相同目的和/或达成相同优势的其它工艺和结构的基础。本领域的技术人员还应认识到，这类等效构造并不脱离本公开的实施例内容的精神和范围，且本领域的技术人员可在不脱离本公开的实施例内容的精神和范围的情况下在本文中作出各种改变、替代以及更改。

Claims (18)

1.一种变容二极管，其特征在于，包括：
漂移区，位于衬底中且具有第一掺杂类型；
栅极结构，位于所述漂移区上方；
一对的接触区，位于所述衬底中，所述接触区上覆所述漂移区，其中所述接触区具有所述第一掺杂类型，且其中所述栅极结构横向夹在所述接触区之间；以及
降低表面场区，位于所述衬底中，所述降低表面场区在所述漂移区下方，其中所述降低表面场区具有第二掺杂类型，且其中所述第二掺杂类型与所述第一掺杂类型相反，其中所述降低表面场区向上突出到所述栅极结构正下方的位置，且高于所述接触区的底部，使所述降低表面场区向上突出的部分与所述栅极结构之间之所述漂移区的厚度小于所述接触区的厚度。
2.根据权利要求1所述的变容二极管，其特征在于，其中所述第一掺杂类型是n型，且所述第二掺杂类型是p型。
3.根据权利要求1所述的变容二极管，其特征在于，其中所述降低表面场区包括硼、铟或二氟硼，且其中所述漂移区包括磷、砷或锑。
4.根据权利要求1所述的变容二极管，其特征在于，其中所述第一掺杂类型是p型，且所述第二掺杂类型是n型。
5.根据权利要求1所述的变容二极管，其特征在于，其中所述漂移区包括硼、铟或二氟硼，且其中所述降低表面场区包括磷、砷或锑。
6.根据权利要求1所述的变容二极管，其特征在于，其中所述降低表面场区与所述接触区直接接触。
7.根据权利要求1所述的变容二极管，其特征在于，其中所述降低表面场区与所述接触区间隔开。
8.根据权利要求1所述的变容二极管，其特征在于，所述变容二极管进一步包括：
掺杂区，位于所述衬底中，所述掺杂区处于所述降低表面场区正下方，且包括所述第一掺杂类型。
9.根据权利要求1所述的变容二极管，其特征在于，其中所述接触区比所述漂移区具有更高的掺杂浓度。
10.一种集成电路，其特征在于，包括：
半导体衬底，包括具有第一掺杂类型的第一掺杂区，且进一步包括具有与所述第一掺杂类型相反的第二掺杂类型的第二掺杂区，其中所述第二掺杂区上覆所述第一掺杂区且在PN结处接触所述第一掺杂区，且其中所述第二掺杂区从所述第一掺杂区延伸到所述半导体衬底的顶部表面，其中所述衬底进一步包括一对的接触区，所述接触区上覆所述第一掺杂区；以及
栅极结构，包括栅极介电层和栅极电极，所述栅极介电层和所述栅极电极堆叠在所述半导体衬底的所述顶部表面上，上覆所述第二掺杂区，其中所述第一掺杂区包括在所述栅极电极正下方的向上突起部，且所述第一掺杂区的所述向上突起部与所述栅极结构之间之所述第二掺杂区的厚度小于所述接触区的厚度。
11.根据权利要求10所述的集成电路，其特征在于，其中所述接触区具有所述第二掺杂类型和比所述第二掺杂区更高的掺杂浓度，且其中所述接触区分别与所述栅极电极的相对侧壁邻接。
12.根据权利要求11所述的集成电路，其特征在于，进一步包括：
内连线结构，上覆所述栅极结构和所述接触区，其中所述内连线结构包括多条导线和多个通孔，且其中所述导线和所述通孔定义将所述接触区电短路在一起的导电路径。
13.根据权利要求11所述的集成电路，其特征在于，其中所述第二掺杂区使所述第一掺杂区与所述接触区间隔开。
14.根据权利要求11所述的集成电路，其特征在于，其中所述第一掺杂区分别在PN结处接触所述接触区。
15.一种形成变容二极管的方法，其特征在于，所述方法包括：
在衬底内形成具有第一掺杂类型的降低表面场区；
在所述衬底内形成具有第二掺杂类型的漂移区，其中所述漂移区和所述降低表面场区形成为使得所述降低表面场区在所述漂移区下方；
在所述衬底上形成栅极结构；以及
形成一对的接触区，所述接触区位于所述衬底中且上覆所述漂移区，其中所述接触区分别形成在所述栅极结构的相对侧上且具有所述第二掺杂类型，且其中所述第一掺杂类型与所述第二掺杂类型相反，其中所述降低表面场区向上突出到所述栅极结构正下方的位置，且高于所述接触区的底部，使所述降低表面场区向上突出的部分与所述栅极结构之间之所述漂移区的厚度小于所述接触区的厚度。
16.根据权利要求15所述的方法，其特征在于，其中所述栅极结构在形成所述漂移区和所述降低表面场区之前形成。
17.根据权利要求15所述的方法，其特征在于，其中所述栅极结构在形成所述漂移区和所述降低表面场区之后形成。
18.根据权利要求15所述的方法，其特征在于，其中所述降低表面场区在所述漂移区之后形成。
CN201911006358.4A 2018-10-23 2019-10-22 变容二极管、集成电路及形成变容二极管的方法 Active CN111092125B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862749188P 2018-10-23 2018-10-23
US62/749,188 2018-10-23
US16/434,381 US11018266B2 (en) 2018-10-23 2019-06-07 Reduced surface field layer in varactor
US16/434,381 2019-06-07

Publications (2)

Publication Number Publication Date
CN111092125A CN111092125A (zh) 2020-05-01
CN111092125B true CN111092125B (zh) 2023-05-16

Family

ID=70279931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911006358.4A Active CN111092125B (zh) 2018-10-23 2019-10-22 变容二极管、集成电路及形成变容二极管的方法

Country Status (3)

Country Link
US (2) US11018266B2 (zh)
CN (1) CN111092125B (zh)
TW (1) TWI735980B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1108817A (zh) * 1993-11-23 1995-09-20 摩托罗拉公司 变容二极管及其制作方法
TW201711210A (zh) * 2015-09-09 2017-03-16 愛思開海力士有限公司 Ｍｏｓ變容器以及包括ｍｏｓ變容器的半導體積體裝置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319615B1 (ko) * 1999-04-16 2002-01-09 김영환 반도체 장치에서의 소자격리방법
US7741187B2 (en) * 2007-09-20 2010-06-22 Chartered Semiconductor Manufacturing, Ltd. Lateral junction varactor with large tuning range
US9484454B2 (en) * 2008-10-29 2016-11-01 Tower Semiconductor Ltd. Double-resurf LDMOS with drift and PSURF implants self-aligned to a stacked gate “bump” structure
KR101572476B1 (ko) * 2008-12-12 2015-11-27 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
US8450827B2 (en) * 2011-01-25 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. MOS varactor structure and methods
US9159803B2 (en) * 2012-08-21 2015-10-13 Freescale Semiconductor, Inc. Semiconductor device with HCI protection region
US9478607B2 (en) * 2014-09-11 2016-10-25 Semiconductor Components Industries, Llc Electronic device including an isolation structure
US10153213B2 (en) * 2015-08-27 2018-12-11 Semiconductor Components Industries, Llc Process of forming an electronic device including a drift region, a sinker region and a resurf region
US10153366B2 (en) * 2016-03-09 2018-12-11 Polar Semiconductor, Llc LDMOS transistor with lightly-doped annular RESURF periphery
US10242932B2 (en) * 2016-06-24 2019-03-26 Infineon Technologies Ag LDMOS transistor and method
US10297661B2 (en) * 2017-06-30 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage resistor device
KR102299662B1 (ko) * 2017-07-13 2021-09-07 매그나칩 반도체 유한회사 반도체 소자 및 그 제조 방법
US10312244B2 (en) * 2017-09-19 2019-06-04 Qualcomm Incorporated Bi-stable static random access memory (SRAM) bit cells that facilitate direct writing for storage

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1108817A (zh) * 1993-11-23 1995-09-20 摩托罗拉公司 变容二极管及其制作方法
TW201711210A (zh) * 2015-09-09 2017-03-16 愛思開海力士有限公司 Ｍｏｓ變容器以及包括ｍｏｓ變容器的半導體積體裝置

Also Published As

Publication number Publication date
US20210273119A1 (en) 2021-09-02
TWI735980B (zh) 2021-08-11
US11018266B2 (en) 2021-05-25
US11978810B2 (en) 2024-05-07
TW202017186A (zh) 2020-05-01
CN111092125A (zh) 2020-05-01
US20200127146A1 (en) 2020-04-23

Similar Documents

Publication Publication Date Title
US10685955B2 (en) Trench diode and method of forming the same
USRE45365E1 (en) Semiconductor device having a vertically-oriented conductive region that electrically connects a transistor structure to a substrate
CN102163622B (zh) 包含具有超级结的沟槽mosfet的半导体器件
TWI616982B (zh) 半導體裝置與其形成方法
TW201743445A (zh) 高壓電晶體裝置及其製造方法
CN107068566B (zh) 具有金属栅电极的肖特基二极管及其形成方法
US7989853B2 (en) Integration of high voltage JFET in linear bipolar CMOS process
US10985240B2 (en) Semiconductor device having diode devices with different barrier heights and manufacturing method thereof
CN111129123A (zh) 接触场板蚀刻的组合蚀刻停止层、集成芯片及其形成方法
US20130224922A1 (en) UMOS Semiconductor Devices Formed by Low Temperature Processing
CN111092125B (zh) 变容二极管、集成电路及形成变容二极管的方法
US10749028B2 (en) Transistor with gate/field plate structure
US10749023B2 (en) Vertical transistor with extended drain region
US20150357466A1 (en) Semiconductor device and method for fabricating the same
US8026507B2 (en) Two terminal quantum device using MOS capacitor structure
US9825141B2 (en) Three dimensional monolithic LDMOS transistor
US11538910B2 (en) Field-effect transistors of semiconductor devices
US20230246106A1 (en) Isolation of semiconductor device
US20190312114A1 (en) Semiconductor Device with Trench Structure and Production Method
CN117253919A (zh) 半导体装置
CN117995888A (zh) 具有背侧接触结构的晶体管
CN116759313A (zh) 一种半导体器件的制造方法和半导体器件
CN117317010A (zh) 一种沟槽型功率器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant