TWI735869B - 儲存控制裝置及其控制方法 - Google Patents

儲存控制裝置及其控制方法 Download PDF

Info

Publication number
TWI735869B
TWI735869B TW108114599A TW108114599A TWI735869B TW I735869 B TWI735869 B TW I735869B TW 108114599 A TW108114599 A TW 108114599A TW 108114599 A TW108114599 A TW 108114599A TW I735869 B TWI735869 B TW I735869B
Authority
TW
Taiwan
Prior art keywords
pins
power
control device
interface
circuit
Prior art date
Application number
TW108114599A
Other languages
English (en)
Other versions
TW201945949A (zh
Inventor
吳若華
陳政宇
Original Assignee
大陸商合肥沛睿微電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商合肥沛睿微電子股份有限公司 filed Critical 大陸商合肥沛睿微電子股份有限公司
Publication of TW201945949A publication Critical patent/TW201945949A/zh
Application granted granted Critical
Publication of TWI735869B publication Critical patent/TWI735869B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/54—Systems for transmission via power distribution lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2203/00—Indexing scheme relating to line transmission systems
    • H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
    • H04B2203/5429—Applications for powerline communications

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Power Sources (AREA)

Abstract

儲存控制裝置包含電力線通訊電路以及記憶體控制器。電力線通訊電路耦接至電源匯流排。記憶體控制器耦接至電力線通訊電路。硬碟控制器用以控制資料區塊。電力線通訊電路用以將記憶體控制器所輸出之至少一訊號載於該電源匯流排上，以傳輸至少一訊號至一外部裝置。

Description

儲存控制裝置及其控制方法
本案是有關於一種資料儲存裝置，且特別是有關於利用原有介面進行監測的資料儲存裝置、記憶體控制電路與其監測方法。
記憶體裝置廣泛地應用於各種電子產品中。為了檢驗記憶體裝置的操作狀態，目前的做法需在記憶體裝置內部設置額外的接腳或是使用原本用於傳輸資料的外部通道上的一或多個接腳，以進行監測。然而，在設置額外接腳的做法中，使用者須先卸下外殼才可連接至記憶體裝置內部的接腳，實屬不便。若是使用原本外部通道上的接腳來進行監測，又可能無法符合不同廠商的使用需求，造成記憶體裝置的相容性降低。
於一些實施態樣中，本案提供一種儲存控制裝置，係耦接至少一資料儲存區塊，該儲存控制裝置包含：一連接介面，配置以耦接一主機，該連接介面包括有複數個資料接腳以及複數個電源接腳，其中，該儲存控制裝置透過該複數個電源接腳來接收一電源；一電力線通訊電路，耦接該連接介面的該複數個電源接腳的至少一接腳，透過該連接介面的該複數個電源接腳的至少一接腳來擷取在該電源上的一已編碼信號，並解碼該已編碼信號以產生一已解碼信號，以及對一響應信號進行載波操作，以 將該響應信號載波至該電源上；一儲存控制電路，耦接至該連接介面以及該電力線通訊電路，用以透過該連接介面來接收來自該主機的至少一命令，並依據該至少一命令來存取該至少一資料儲存區塊，以及根據該電力線通訊電路所輸出的該已解碼信號，以產生該響應信號。
於一些實施態樣中，本案提供一種控制方法，係應用於一儲存控制裝置，該儲存控制裝置具有一連接介面用以來耦接一主機，該連接介面包括有複數個資料接腳以及複數個電源接腳，該控制方法括有：透過該連接介面的該複數個資料接腳來接收來自該主機的一指令，並依據該指令來存取至少一資料儲存區塊；透過該連接介面的該複數個電源接腳的至少一電源接腳來擷取一電力線上的一已編碼訊號；解碼該已編碼訊號以產生一已解碼訊號；依據該已解碼訊號產生一回應訊號；依據該回應訊號進行一載波操作來產生一已載波訊號；以及透過該連接介面的該複數個電源接腳的至少一電源接腳來傳送出該已載波訊號至該電力線上。
綜上所述，本案提供的資料儲存裝置、記憶體控制電路與其監測方法可使用原有之傳輸介面來進行各種監測程序。如此，可不用在硬碟等資料儲存裝置上額外設置其他接腳，便可有效率且方便的執行偵錯程序，且能確實達到在資料儲存裝置在正常運作模式(例如：執行存取操作)下進行偵錯。
100:資料儲存裝置
110:儲存控制裝置
111:記憶體控制器
112:電力線通訊電路
113、114:傳輸介面
HOST:主機端
101:電源匯流排
VC1、VC2:訊號
102:外部裝置
103:供應電源
200:記憶體控制裝置
VC1’、VC2’:訊號
210:介面電路
220:載波電路
222:增益控制電路
224:收發器
226:濾波解碼電路
300:監測方法
S310、S320:操作
S330、S340:操作
本案所附圖式之說明如下：第1圖為根據本案的一些實施例所繪示的一種資料儲存裝置的示意圖； 第2圖為根據本案之一些實施例所繪示的一種硬碟控制電路的示意圖；以及第3圖為根據本案一些實施例所繪示的一種監測方法的流程圖。
下文係舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本案所涵蓋的範圍，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本案所涵蓋的範圍。
於本文中，除非內文中對於冠詞有所特別限定，否則『一』與『該』可泛指單一個或多個。將進一步理解的是，本文中所使用之『包含』、『包括』、『具有』及相似詞彙，指明其所記載的特徵、區域、整數、步驟、操作、元件與/或組件，但不排除其所述或額外的其一個或多個其它特徵、區域、整數、步驟、操作、元件、組件，與/或其中之群組。
另外，關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。
參照第1圖，第1圖為根據本案的一些實施例所繪示的一種資料儲存裝置100的示意圖。於不同實施例中，資料儲存裝置100可為傳統硬碟(HDD)、固態混合式硬碟(SSHD)、固態硬碟(SSD)等等，但本案並不以此為限。
於一些實施例中，資料存取裝置100包含儲存控制裝置110。儲存控制裝置110耦接一或多個資料區塊(未繪示)。於不同實施例 中，資料區塊可泛指HDD與/或SSD內的資料分頁或磁區。該資料區塊可以是由快閃記憶體。
於一些實施例中，儲存控制裝置110包含記憶體控制器111、電力線通訊(Power Line Communication,PLC)電路112以及多個傳輸介面113與114。
記憶體控制器111(例如：硬碟控制器、記憶卡控制器)用以控制對應的一或多個資料區塊的資料存取。例如，記憶體控制器111可經由傳輸介面113耦接至主機端HOST的處理器(未繪示)，以解譯來自處理器的指令，並依據該指令來存取該至少一資料儲存區塊。如此，記憶體控制器111可使對應的資料區塊提供或存入資料。同樣地，記憶體控制器111可經由傳輸介面113或114耦接至系統其他元件，以與系統其他元件進行溝通。
電力線通訊電路112耦接於傳輸介面114與電源匯流排101之間。電力線通訊電路112用以將記憶體控制器111輸出的至少一訊號VC1載於電源匯流排101上，以將至少一訊號VC1傳輸至外部裝置102。於一些實施例中，電力線通訊電路112可對至少一訊號VC1執行振幅調變與/或頻率調變等相關於電力線通訊之載波操作，以將該至少一訊號VC1載波於電源匯流排101。於一些實施例中，前述的至少一訊號VC1可用於指示對應的資料區塊之操作狀態。電力線通訊電路112更經由電源匯流排101耦接至供應電源103，以獲取儲存控制裝置110與對應的資料區塊操作所需之電能。
於各個實施例中，傳輸介面113或114特別選用於固態硬碟 可與外部設備(例如主機)相連接的連接介面，由於該連接介面已方便外部設備相連接。也就是說，將該連接介面中的所有用於輸送資料、控制指令的接腳係為傳輸介面113的所有接腳，該連接介面中的用於接收電能(例如：VDD)的至少一部份接腳係為介面114。其中，介面114所接收的電能係為該主機(host)所提供。在上述實施例中，當使用者須對硬碟進行偵錯時，也無需將硬碟之外殼拆開，再連接至硬碟內部中事先設好的額外接腳。又介面114特別選用於連接介面中的用於接收電能(例如：VDD)的至少一接腳，而非用於收發資料的接腳，故可克服因外部介面中的資料部分接腳已被佔用，資料儲存裝置的外部介面的設定可能無法符合不同廠商的需求，造成資料儲存裝置的相容性降低。
於各個實施例中，傳輸介面113與114特別選用於固態硬碟可與外部設備(例如主機)相連接的連接介面，由於該連接介面已方便外部設備相連接。也就是說，將該連接介面中的所有用於輸送資料、控制指令的接腳係為傳輸介面113的所有接腳，該連接介面中的用於接收電能(例如：VDD)的至少一部份接腳係為介面114。所以，當使用者須對硬碟進行偵錯時，也無需將硬碟之外殼拆開，再連接至硬碟內部中事先設好的額外接腳。又介面114特別選用於連接介面中的用於接收電能(例如：VDD)的至少一部份接腳，而非用於收發資料的接腳，故可克服因外部介面中的部分的資料接腳已被佔用(共享)，而造成資料儲存裝置的外部介面的設定可能無法符合不同廠商的需求，造成資料儲存裝置的相容性降低。再者，因習知技術的外部介面中的資料部分接腳已被佔用或共享，則無法在正常運作模式(例如：執行存取操作)下進行偵錯，僅能於非正常運作模式(例 如：偵錯模式)下進行偵錯；反之，本發明的外部介面中的資料部分接腳並無被佔用或共享的情形下，始能真正達到在資料儲存裝置在正常運作模式(例如：執行存取操作)下進行偵錯。
一較佳實施例，當接收電能具有數位電路電源(例如：VDD)與類比電路電源(例如：VCC)時，該114係選擇應用於數位電路電源(例如：VDD)的電源上；又當多個不同電位的數位電路電源時(例如：VDD1、VDD2；且VDD1>VDD2)上，該114係選擇應用於較高電位的數位電路電源(VDD1)。在上述實施例中，傳輸介面113與介面114的電氣特性係符合該連接介面的電氣特性規範。當本實施例之介面114係採用調變(例如：AM、FM)後仍符合該連接介面的有關於電能的電氣特性規範。
於各個實施例中，傳輸介面113與114可由各種類型的通訊介面實現。舉例而言，連接介面(包括傳輸介面113與114)可為序列先進技術附件(Serial Advanced Technology Attachment,SATA)介面實現，其中傳輸介面113對應於SATA介面中用於收發資料的接腳，且傳輸介面114對應於SATA介面中用於接收電能的至少一接腳。也就是說，將SATA介面中的所有用於輸送資料、控制指令的接腳係為傳輸介面113的所有接腳，SATA介面中的用於接收電能(例如：VDD)的至少一部份接腳係為介面114。故，可克服習知技術的缺點。在此實施例中，該連接介面中的傳輸介面113與介面114的電氣特性係符合SATA介面的的電氣特性規範。當本實施例之介面114係採用調變(例如：AM、FM)後仍符合SATA介面的電能電氣特性規範。於一些實施例中，該連接介面(包括傳輸介面113與114)可由整合設備電子(Integrated Drive Electronics,IDE)介面實現。或者於 一些實施例中，傳輸介面113與114可由快捷外設互聯標準(Peripheral Component Interconnect Express,PCIE)介面實現。傳輸介面113與114可由通用序列匯流排(USB.3x)介面實現。上述關於傳輸介面113或114的實施方式用於示例，但本案並不以此為限。各種適用於資料儲存裝置100的資料傳輸介面與/或電源接收介面皆為本案所涵蓋的範圍。
如先前所述，記憶體控制器111可藉由電力線通訊電路112經由電源匯流排101與外部裝置102交換資料。於一些實施例中，外部裝置102可為一檢測裝置。使用者可透過外部裝置102與多個儲存控制裝置110中的記憶體控制器111交換資料，以進行各種監測程序。例如，外部裝置102可經由電力線通訊電路112發送至少一訊號VC2至記憶體控制器111，其中至少一訊號VC2代表關聯於一監測程序(例如為偵錯)的至少一指令。記憶體控制器111可根據至少一訊號VC2回傳該至少一訊號VC1至外部裝置102，以讓外部裝置102辨識對應的資料區塊的操作狀態。
第2圖為根據本案之一些實施例所繪示的一種記憶體控制裝置200的示意圖。為易於理解，第1~2圖中之類似元件將被指定為相同標號。
在一些實施例中，前述的記憶體控制器111與電力線通訊電路112可分別以不同模組、單元與/或積體電路實施。或者，在一些實施例中，記憶體控制器111與電力線通訊電路112可整合為單一積體電路(例如為記憶體控制裝置200)。
例如，如第2圖所示之一些實施例中，記憶體控制裝置200包含前述的記憶體控制器111、介面電路210以及載波電路220。
介面電路210耦接至記憶體控制器111，以接收記憶體控制器111輸出的至少一訊號VC1。於各個實施例中，介面電路210可為支援通用非同步接收發送器(Universal Asynchronous Receiver/Transmitter,UART)或電路間匯流排(Inter-Integrated Circuit,I2C)等等通訊協定的系統管理匯流排(System Management Bus,SMBus)與電源管理匯流排(Power Management Bus,PMBus)。
載波電路220耦接至介面電路210以及電源匯流排101之間。載波電路220用以對至少一訊號VC1執行載波操作，以將至少一訊號VC1載於電源匯流排101上。於一些實施例中，載波電路220包含增益控制電路222、收發器224以及濾波解碼電路226。
增益控制電路222用以設定並調整關聯於載波操作中用於調變至少一訊號VC1之增益藉以調變至少一訊號VC1。收發器224耦接至增益控制電路222以接收被調變後的至少一訊號VC1'，並經由電源匯流排101將之傳輸至第1圖的外部裝置102。如此，外部裝置102可基於至少一訊號VC1'獲取對應的資料區塊的相關資料(例如：資料位址、裝置序號、操作狀態等等)。一實施例中，該載波電路220還包括有一電位偵測電路(未繪示於圖式上)，耦接於電力線與該增益控制電路222，係用以偵測電力線上的平均電位以控制該增益控制電路222的增益控制以確保114可符合相關介面(SATA；PCI-E、USB.3X)的電氣特性規範。
於一些實施例中，收發器224更自電源匯流排101接收來自外部裝置102發送的至少一訊號VC2。濾波解碼電路226耦接至收發器224以接收至少一訊號VC2。濾波解碼電路226包括有一濾波電路以及一解碼 電路，係用以對至少一訊號VC2執行濾波操作以及解碼操作，並將經濾波與解碼後的至少一訊號VC2'經由介面電路210傳輸至記憶體控制器111。如此，記憶體控制器111可基於至少一訊號VC2'獲取外部裝置102欲執行之相關程序。在一實施例中，在濾波解碼電路226中的一濾波電路係用以濾除該至少一訊號VC2的直流(direct current,DC)成分。
上述關於記憶體控制裝置200的設置方式僅為示例。各種可執行相同操作的其他電路設置方式亦為本案所涵蓋的範圍。
參照第3圖，第3圖為根據本案一些實施例所繪示的一種監測方法300的流程圖。為易於理解，監測方法300之操作將一併參照第1圖的資料儲存裝置100一併說明。於一些實施例中，監測方法300包含多個操作S310、S320、S330、以及S340。
於操作S310中，執行初始化程序。舉例而言，使用者可經由外部裝置102傳送至少一訊號VC2至資料儲存裝置100中的多個儲存控制裝置110，以執行初始化程序。
於操作S320中，確認連接於電源匯流排101上的所有儲存控制裝置110是否已被初始化。若是，則執行操作S330；反之，則再次執行操作S310。於操作S330中，確認每一儲存控制裝置110的裝置資料是否已可辨認。若是，則執行操作S340；反之，則再次執行操作S330。於操作S340中，經由電力線通訊電路112傳輸資料，以進行監測程序。
舉例而言，在初始化程序中，在接收到至少一訊號VC2後，各個儲存控制裝置110的記憶體控制器111可回傳至少一訊號VC1至外部裝置102，其中至少一訊號VC1包含對應於儲存控制裝置110的各種資料 (資料定址、裝置序號、操作狀態等等)之資訊。在確認所有儲存控制裝置110已完成初始化程序並已回傳裝置資料後，外部裝置102可藉由電力線通訊電路112與儲存控制裝置110中的記憶體控制器111溝通，以進行偵錯程序。例如，使用者可透過外部裝置102確認記憶體控制器111所回傳的至少一訊號VC1確認對應的儲存控制裝置110之操作狀態(例如：對應資料區塊的存取情形)，以確認資料儲存裝置100中是否有出現錯誤的儲存控制裝置110。一實施例中，該主機(HOST)還可安裝相關監測、除錯的應用程式來依據至少一訊號VC1以辨識對應的資料區塊的操作狀態。換言之，上述主機可直接取代該外部裝置102。
上述監測方法300多個步驟僅為示例，並非限定需依照此示例中的順序執行。在不違背本揭示內容的各實施例的操作方式與範圍下，在監測方法300下的各種操作當可適當地增加、替換、省略或以不同順序執行。
綜上所述，本案提供的資料儲存裝置、記憶體控制電路與其監測方法可使用原有之傳輸介面來進行各種監測程序。如此，可不用在硬碟等資料儲存裝置上額外設置其他接腳，便可有效率且方便的執行偵錯程序。且能確實達到在資料儲存裝置在正常運作模式(例如：執行存取操作)下進行偵錯。
雖然本案已以實施方式揭露如上，然其並非限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。
100:資料儲存裝置
110:儲存控制裝置
111:記憶體控制器
112:電力線通訊電路
113、114:傳輸介面
HOST:主機端
101:電源匯流排
VC1、VC2:訊號
102:外部裝置
103:供應電源

Claims (12)

  1. 一種儲存控制裝置，係耦接至少一資料儲存區塊，該儲存控制裝置包含：一連接介面，包括有複數個資料接腳以及複數個直流電源接腳，其中，該儲存控制裝置透過該複數個直流電源接腳來接收一直流電源，該複數個資料接腳直接電性連接一主機；一電力線通訊電路，耦接該連接介面的該複數個直流電源接腳的至少一接腳，在該儲存控制裝置存取該至少一資料儲存區塊時，透過該連接介面的該複數個直流電源接腳的該至少一接腳來擷取在該直流電源上的一已編碼信號，並解碼該已編碼信號以產生一已解碼信號，以及對一響應信號進行載波操作，以將該響應信號經由該複數個直流電源接腳的該至少一接腳載波至該直流電源上；以及一記憶體控制電路，耦接至該連接介面以及該電力線通訊電路，用以透過該連接介面的該複數個資料接腳來接收來自該主機的至少一命令，並依據該至少一命令來存取該至少一資料儲存區塊，以及根據該電力線通訊電路所輸出的該已解碼信號，以產生該響應信號。
  2. 如請求項1所述的儲存控制裝置，其中該響應信號包括有該至少一資料儲存區塊的一狀態，其中，依據該響應信號以偵錯該至少一資料儲存區塊被偵錯。
  3. 如請求項2所述的儲存控制裝置，其中該響應信號包括有該至少一資料儲存區塊的一位址。
  4. 如請求項1所述的儲存控制裝置，其中該電力線通訊電路包括有：一介面電路，耦接該記憶體控制電路；一收發器，耦接該複數個直流電源接腳的該至少一接腳；一載波電路，耦接於該收發器與該介面電路之間，係透過該介面電路接收該響應信號，並對該響應信號進行載波操作；以及一濾波解碼電路，耦接於該收發器與該介面電路之間，係透過該複數個直流電源接腳的該至少一接腳來接收該已編碼信號，並對該已編碼信號進行濾波操作以及解碼操作。
  5. 如請求項4所述的儲存控制裝置，其中，該濾波解碼電路係配置來濾除該直流電源上的直流(DC)成分來擷取出該已編碼信號。
  6. 如請求項5所述的儲存控制裝置，其中，該連接介面係符合下列通訊介面規範的其中一種：一序列先進技術附件(SATA)介面規範，一整合設備電子(IDE)介面規範、一快捷外設互聯標準(PCIE)介面規範、以及一通用序列匯流排(USB.3x)介面規範。
  7. 如請求項4所述的儲存控制裝置，其中，該載波電路包括有：一增益控制電路，係配置來調整關聯載波操作之一增益以調變該響應信號。
  8. 如請求項7所述的儲存控制裝置，其中，該載波電路包括有： 一位準偵測電路，係配置來偵測該複數個直流電源接腳的該至少一接腳的一電位來產生一偵測電位，並依據該偵測電位來控制該增益控制電路，以使得該連接介面中的該複數個直流電源接腳之電氣特性符合一通訊介面規範。
  9. 如請求項1所述的儲存控制裝置，其中，該複數個直流電源接腳的該至少一接腳係為該連接介面的一數位電源接腳。
  10. 如請求項9所述的儲存控制裝置，其中，複數個直流電源接腳包括具有較高電位的一第一數位電位接腳以及具有較低電位一第二數位電位接腳時，則該複數個直流電源接腳的該至少一接腳係為該第一數位電位接腳。
  11. 一種控制方法，係應用於一儲存控制裝置，該儲存控制裝置具有一連接介面，該連接介面包括有複數個資料接腳以及複數個直流電源接腳，該複數個資料接腳直接連接一主機，該控制方法括有：透過該連接介面的該複數個資料接腳來接收來自該主機的一指令，並依據該指令來存取至少一資料儲存區塊；在該儲存控制裝置存取該至少一資料儲存區塊時，透過該連接介面的該複數個直流電源接腳的至少一直流電源接腳來擷取一電力線上的一已編碼訊號；解碼該已編碼訊號以產生一已解碼訊號；依據該已解碼訊號產生一回應訊號；依據該回應訊號進行一載波操作來產生一已載波訊號；以及 透過該連接介面的該複數個直流電源接腳的該至少一直流電源接腳來傳送出該已載波訊號至該電力線上。
  12. 如請求項11所述的控制方法，其中，該複數個直流電源接腳的該至少一直流電源接腳係為該連接介面的一數位電源接腳。
TW108114599A 2018-04-26 2019-04-25 儲存控制裝置及其控制方法 TWI735869B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
TW107114312 2018-04-26
CN107114312 2018-04-26
TW107114312 2018-04-26

Publications (2)

Publication Number Publication Date
TW201945949A TW201945949A (zh) 2019-12-01
TWI735869B true TWI735869B (zh) 2021-08-11

Family

ID=67278932

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108114599A TWI735869B (zh) 2018-04-26 2019-04-25 儲存控制裝置及其控制方法

Country Status (3)

Country Link
US (2) US10594366B2 (zh)
CN (1) CN110047550B (zh)
TW (1) TWI735869B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020206526A1 (de) * 2020-05-26 2021-12-02 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Betreiben einer elektronischen Vorrichtung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200304286A (en) * 2002-01-24 2003-09-16 Matsushita Electric Ind Co Ltd Power-line carrier communication apparatus
TW200803212A (en) * 2006-06-20 2008-01-01 Ying-Feng Kuo Storage device used in power line communication
US20100316140A1 (en) * 2009-06-12 2010-12-16 Kaveh Razazian Transmitter and method for applying multi-tone ofdm based communications within a lower frequency range
TW201541251A (zh) * 2014-04-23 2015-11-01 Via Tech Inc 快閃記憶體控制器以及資料儲存裝置以及快閃記憶體控制方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3931666B2 (ja) * 2002-01-24 2007-06-20 松下電器産業株式会社 電力線搬送通信装置
JP4894306B2 (ja) * 2006-03-09 2012-03-14 富士通セミコンダクター株式会社 半導体メモリ、メモリシステムおよび半導体メモリの動作方法
TW200812264A (en) 2006-08-30 2008-03-01 Delta Electronics Inc Network transmission system and power line communication device thereof
CN101727954B (zh) * 2008-10-24 2012-08-22 中芯国际集成电路制造(上海)有限公司 存储器装置及其提供电压供给的方法
TWI435553B (zh) 2010-10-19 2014-04-21 Univ Nat Taiwan Science Tech 電力網路之傳輸線配置方法與裝置
JP2012156861A (ja) 2011-01-27 2012-08-16 Renesas Electronics Corp 電力線通信装置及びノイズ検出方法
TWM420132U (en) 2011-07-20 2012-01-01 Wistron Neweb Corp Power line communication device
JP2013085126A (ja) * 2011-10-11 2013-05-09 Elpida Memory Inc 半導体装置
KR101409040B1 (ko) * 2012-11-22 2014-06-18 엘에스산전 주식회사 피엘씨 시스템의 데이터 처리 장치 및 방법
CN202976859U (zh) * 2012-11-28 2013-06-05 西门子公司 Plc中的sd卡检测电路
AU2017254789A1 (en) * 2016-04-22 2018-12-13 Nanogrid Limited.(HK) Systems and methods for connecting and controlling configurable lighting units
KR102481203B1 (ko) * 2017-11-23 2022-12-27 삼성전자주식회사 이상 전압 차단을 위한 캐패시터와 연결된 커넥터 및 이를 구비한 전자 장치
KR20200055512A (ko) * 2018-11-13 2020-05-21 삼성전자주식회사 제어 신호를 송수신하기 위한 전자 장치 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200304286A (en) * 2002-01-24 2003-09-16 Matsushita Electric Ind Co Ltd Power-line carrier communication apparatus
TW200803212A (en) * 2006-06-20 2008-01-01 Ying-Feng Kuo Storage device used in power line communication
US20100316140A1 (en) * 2009-06-12 2010-12-16 Kaveh Razazian Transmitter and method for applying multi-tone ofdm based communications within a lower frequency range
TW201541251A (zh) * 2014-04-23 2015-11-01 Via Tech Inc 快閃記憶體控制器以及資料儲存裝置以及快閃記憶體控制方法

Also Published As

Publication number Publication date
US20190334579A1 (en) 2019-10-31
US10594366B2 (en) 2020-03-17
TW201945949A (zh) 2019-12-01
CN110047550B (zh) 2021-10-15
US20200177236A1 (en) 2020-06-04
US10804966B2 (en) 2020-10-13
CN110047550A (zh) 2019-07-23

Similar Documents

Publication Publication Date Title
CN102662898B (zh) 一种usb设备主从兼容方法、设备和***
US20050258243A1 (en) Express card interface adapter for small storage media
US10162723B2 (en) Electronic card and detecting method thereof
CN105955898A (zh) 一种兼容SAS硬盘与NVMe硬盘的硬盘背板
TWI467379B (zh) 系統運作方法、記憶體控制器與記憶體儲存裝置
TW201104446A (en) Memory card with SATA interface
US11151065B2 (en) Method for performing detection control of write protection function of memory device, associated control chip and associated electronic device
TWI665554B (zh) 熱插拔控制電路及相關儲存伺服器系統
CN112041827B (zh) 自动usb主机检测和端口配置方法及装置
JP2010086524A (ja) 省電力機能を有するブリッジ装置
CN112951315A (zh) 一种兼容nvme\ahci双协议硬盘测试装置及方法
US8883521B2 (en) Control method of multi-chip package memory device
CN101777033A (zh) 存储卡扩展装置
TWI735869B (zh) 儲存控制裝置及其控制方法
CN208141371U (zh) 一种多功能uart调试板卡
TWI407442B (zh) 儲存裝置之低階格式化的生產工具
US10120828B2 (en) Bridge for bus-powered peripheral device power management
TWI607317B (zh) 電腦系統
TWM445713U (zh) 外接式儲存裝置與橋接晶片
TWI524177B (zh) 除錯測試電路及其方法
TWI768198B (zh) 微控制器、記憶體模組及用於更新微控制器之韌體的方法
CN212302465U (zh) 一种紧凑型调试接口及其连接器、电子***
CN210534770U (zh) 一种硬盘转接板及信号处理***
WO2009065353A1 (fr) Disque dur amélioré
CN113961498A (zh) 一种用于处理usb降模的方法、装置和存储介质